KR100609975B1 - Method for manufacturing flash memory device - Google Patents

Method for manufacturing flash memory device Download PDF

Info

Publication number
KR100609975B1
KR100609975B1 KR1020040050015A KR20040050015A KR100609975B1 KR 100609975 B1 KR100609975 B1 KR 100609975B1 KR 1020040050015 A KR1020040050015 A KR 1020040050015A KR 20040050015 A KR20040050015 A KR 20040050015A KR 100609975 B1 KR100609975 B1 KR 100609975B1
Authority
KR
South Korea
Prior art keywords
film
substrate
ono
flash memory
memory device
Prior art date
Application number
KR1020040050015A
Other languages
Korean (ko)
Other versions
KR20060001009A (en
Inventor
서병윤
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040050015A priority Critical patent/KR100609975B1/en
Publication of KR20060001009A publication Critical patent/KR20060001009A/en
Application granted granted Critical
Publication of KR100609975B1 publication Critical patent/KR100609975B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes

Abstract

본 발명은 플래시 메모리 소자의 제조 방법에 관한 것으로, 플래시 메모리 소자 제조시 기판 주변부의 ONO막을 제거할 때 플로팅 게이트용 폴리실리콘막 측면에 존재하던 ONO막 중 질화막이 남아 형성되는 질화막 잔류물을 인산 또는 VPC 방법으로 제거함으로써 플레쉬 메모리 소자의 특성 및 수율을 향상시킬 수 있는 플래시 메모리 소자의 제조 방법에 관한 것이다.The present invention relates to a method of fabricating a flash memory device, wherein phosphoric acid or phosphoric acid residues are formed in a nitride film remaining in the ONO film existing on the side of the floating gate polysilicon film when the ONO film at the periphery of the substrate is removed when the flash memory device is manufactured. The present invention relates to a method of manufacturing a flash memory device capable of improving the characteristics and yield of a flash memory device by removing the VPC method.

본 발명의 상기 목적은 소정 패턴의 플로팅 게이트용 폴리실리콘막이 형성되어 있는 기판의 전면에 제 1 산화막, 질화막, 제 2 산화막이 순차적으로 적층된 ONO막을 형성하는 단계, 상기 기판 주변부의 ONO막을 식각하여 상기 기판 주변부의 폴리실리콘막 상부를 노출시키는 단계, 상기 기판 주변부의 폴리실리콘막을 제거하는 단계, 상기 기판 주변부의 폴리실리콘막 측면에 잔류된 ONO막 중 제 1 산화막, 질화막의 일부 및 제 2 산화막을 제거하는 단계 및 상기 잔류된 ONO막 중 질화막 잔류물을 인산 또는 VPC 방법으로 제거하는 단계를 포함하는 것을 특징으로 하는 플래시 메모리 소자의 제조 방법에 의해 달성된다.The object of the present invention is to form an ONO film in which a first oxide film, a nitride film, and a second oxide film are sequentially stacked on an entire surface of a substrate on which a polysilicon film for floating gates having a predetermined pattern is formed, and etching the ONO film around the substrate. Exposing an upper portion of the polysilicon film at the periphery of the substrate, removing the polysilicon film at the periphery of the substrate, and forming a first oxide film, a part of the nitride film, and a second oxide film among the ONO films remaining on the side of the polysilicon film at the periphery of the substrate. And a step of removing the nitride film residue in the remaining ONO film by phosphoric acid or VPC method.

따라서, 본 발명의 플래시 메모리 소자의 제조 방법은 플래시 메모리 소자 제조시 기판 주변부의 ONO막을 제거할 때 플로팅 게이트용 폴리실리콘막 측면에 존재하던 ONO막 중 질화막이 남아 형성되는 질화막 잔류물을 인산 또는 VPC 방법으로 제거함으로써 불산에 의한 소자분리막의 과식각을 방지하고 불필요한 질화막 잔류물의 제거로 인해 플로팅 게이트의 누설전류를 줄이고 플래시 메모리 소자의 특성 을 향상시키며 제조 공정의 수율을 향상시키는 효과가 있다.Therefore, the method of manufacturing a flash memory device of the present invention is a phosphoric acid or VPC of a nitride film residue in which a nitride film remains in the ONO film existing on the side of the floating silicon polysilicon film when the ONO film at the periphery of the substrate is removed when the flash memory device is manufactured. This method prevents overetching of the isolation layer by hydrofluoric acid, and reduces unnecessary leakage current of the floating gate, improves the characteristics of the flash memory device, and improves the manufacturing process yield due to the removal of unnecessary nitride residues.

ONO, 인산, 질화막 잔류물, VPCONO, Phosphoric Acid, Nitride Residue, VPC

Description

플래시 메모리 소자의 제조 방법{Method for manufacturing flash memory device} Method for manufacturing flash memory device {Method for manufacturing flash memory device}             

도 1은 일반적인 스택 게이트 구조의 플래시 메모리 소자의 단면도.1 is a cross-sectional view of a flash memory device of a typical stack gate structure.

도 2a 내지 2d는 종래 기술에 의한 플래시 메모리 소자 제조 방법을 나타낸 단면도.2A to 2D are cross-sectional views showing a flash memory device manufacturing method according to the prior art.

도 3은 질화막 잔류물 사진.3 is a nitride film residue photograph.

도 4a 내지 4e는 본 발명에 의한 플래시 메모리 제조 방법을 나타낸 단면도.4A to 4E are cross-sectional views showing a flash memory manufacturing method according to the present invention.

본 발명은 플래시 메모리 소자의 제조 방법에 관한 것으로, 플래시 메모리 소자 제조시 기판 주변부의 ONO막을 제거할 때 플로팅 게이트용 폴리실리콘막 측면에 존재하던 ONO막 중 질화막이 남아 형성되는 질화막 잔류물을 인산 또는 VPC 방법으로 제거함으로써 플레쉬 메모리 소자의 특성 및 수율을 향상시킬 수 있는 플래시 메모리 소자의 제조 방법에 관한 것이다.The present invention relates to a method of fabricating a flash memory device, wherein phosphoric acid or phosphoric acid residues are formed in a nitride film remaining in the ONO film existing on the side of the floating gate polysilicon film when the ONO film at the periphery of the substrate is removed when the flash memory device is manufactured. The present invention relates to a method of manufacturing a flash memory device capable of improving the characteristics and yield of a flash memory device by removing the VPC method.

일반적으로 반도체 메모리 장치는 크게 휘발성 메모리(volatile memory)와 비휘발성 메모리(non-volatile memory)로 구분된다. 휘발성 메모리의 대부분은 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory) 등의 RAM이 차지하고 있으며, 전원 인가시 데이타의 입력 및 보존이 가능하지만, 전원 제거시 데이타가 휘발되어 보존이 불가능한 특징을 가진다. 반면에, 롬(Read Only Memory, 이하 ROM)이 대부분을 차지하고 있는 비휘발성 메모리는 전원이 인가되지 않아도 데이터가 보존되는 특징을 가진다. In general, semiconductor memory devices are classified into volatile memory and non-volatile memory. Most of volatile memory is occupied by RAM such as DRAM (Dynamic Random Access Memory) and SRAM (Static Random Access Memory), and data can be input and stored when power is applied, but data cannot be saved because of volatilization when power is removed. Has On the other hand, the nonvolatile memory, which occupies most of ROM (Read Only Memory, hereinafter, ROM) has a feature that data is preserved even when power is not applied.

비휘발성 메모리로는 ROM, 이프롬(Erasable Programmable ROM, 이하 EPROM), 이이프롬(Electrically Erasable Programmable ROM, 이하 EEPROM), 플래시 메모리(Flash Memory), 강유전 메모리(Ferro-Electric Memory) 등이 존재한다.Non-volatile memory includes ROM, erasable programmable ROM (EPROM), electrically prorasable programmable ROM (EPROM), flash memory, ferro-electric memory, and the like.

플래시 메모리는 핫전자(hot electron)를 통해 정보를 저장한다는 측면에서는 EPROM과 유사하고 터널링(tunneling) 효과를 이용하여 정보를 제거한다는 측면에서는 EEPROM과 유사하여 마치 두 개가 병합된 듯한 구조를 취하고 있다. 플래시 메모리의 게이트 전극층은 플로팅 게이트(floating gate)와 콘트롤 게이트(control gate)로 구성된다. 플로팅 게이트와 콘트롤 게이트 사이에는 유전막이 있어서 커패시터와 같은 역할을 한다.Flash memory is similar to EPROM in terms of storing information through hot electrons and similar to EEPROM in terms of removing information using a tunneling effect. The gate electrode layer of the flash memory is composed of a floating gate and a control gate. There is a dielectric film between the floating gate and the control gate to act as a capacitor.

도 1은 일반적인 스택 게이트 구조의 플래시 메모리 소자의 단면도이다.1 is a cross-sectional view of a flash memory device having a general stack gate structure.

스택 게이트 셀은 플로팅 게이트와 컨트롤 게이트가 순차적으로 적층되어 있는 형태이다. 이러한 스택 게이트 셀의 일례가 미국특허 제4,698,787호에 기술되어 있다. 도 1을 참조하면 플로팅 게이트(2)와 컨트롤 게이트(3)가 기판(1)상에 형성 되어 있으며 상기 플로팅 게이트(2)와 컨트롤 게이트(3) 사이에는 제 1 산화막, 질화막 및 제 2 산화막이 순차적으로 적층된 ONO(Oxide Nitride Oxide)막(6)이 형성되어 있다. 상기 플래시 메모리 소자는 CHEI(Channel Hot Electron Injection)를 이용하여 드레인(5)측에서 프로그래밍(programming) 동작을 실시하여 정보를 저장하고, F-N(Fowler-Nordheim) 터널링을 이용하여 소오스(4)측에서 저장된 정보의 소거 동작을 실시한다. 이러한 스택 게이트 셀은 그 크기가 작기 때문에 플래시 메모리 장치의 단위 셀로서 가장 많이 사용되어져 왔다.The stack gate cell has a form in which a floating gate and a control gate are sequentially stacked. One example of such a stack gate cell is described in US Pat. No. 4,698,787. Referring to FIG. 1, a floating gate 2 and a control gate 3 are formed on a substrate 1, and a first oxide film, a nitride film, and a second oxide film are disposed between the floating gate 2 and the control gate 3. An ONO (Oxide Nitride Oxide) film 6 laminated sequentially is formed. The flash memory device stores information by performing a programming operation on the drain 5 side using CHEI (Channel Hot Electron Injection) and stores the information on the source 4 side using Fowler-Nordheim (FN) tunneling. The erase operation is performed. These stack gate cells have been used the most as unit cells of a flash memory device because of their small size.

도 2a 내지 2d는 종래 기술에 의한 플래시 메모리 소자 제조 방법을 나타낸 단면도이다.2A to 2D are cross-sectional views illustrating a method of manufacturing a flash memory device according to the prior art.

먼저, 반도체 기판(10) 상에 소자분리막(11) 및 터널 산화막(도시하지 않음)을 형성하고 플로팅 게이트 형성을 위한 폴리실리콘막(12)을 증착한다. 이후, 도 2a에 도시된 바와 같이, 상기 폴리실리콘막(12)을 식각하고 세정한 후 상기 기판(10)의 전면에 제 1 산화막(13a), 질화막(13b) 및 제 2 산화막(13c)을 차례로 적층하여 ONO막(13)을 형성한다.First, a device isolation film 11 and a tunnel oxide film (not shown) are formed on the semiconductor substrate 10, and a polysilicon film 12 for forming a floating gate is deposited. Thereafter, as illustrated in FIG. 2A, after the polysilicon film 12 is etched and cleaned, the first oxide film 13a, the nitride film 13b, and the second oxide film 13c are disposed on the entire surface of the substrate 10. They are stacked in order to form the ONO film 13.

다음, 도 2b에 도시된 바와 같이, 상기 기판(10) 주변부의 ONO막(13)을 식각한다. 이때, 상기 폴리실리콘막(12)의 측면에 존재하던 ONO막(14)은 식각되지 않고 잔류하게 된다. 일반적으로 상기 ONO막(13)의 식각은 RIE(Reactive Ion Etching) 방식의 건식 식각을 사용한다.Next, as shown in FIG. 2B, the ONO film 13 around the substrate 10 is etched. At this time, the ONO film 14 existing on the side of the polysilicon film 12 is left without being etched. In general, the etching of the ONO layer 13 uses dry etching of a reactive ion etching (RIE) method.

다음, 도 2c에 도시된 바와 같이, 상기 기판(10) 주변부의 폴리실리콘 게이트(12)를 식각하여 제거한다. 상기 기판 주변부의 폴리실리콘막(12)을 제거한 후 폴리실리콘막(12)의 측면에 존재하던 ONO막(14)은 여전히 제거되지 않고 도 2c와 같이 잔류하게 된다.Next, as shown in FIG. 2C, the polysilicon gate 12 around the substrate 10 is removed by etching. After removing the polysilicon film 12 around the substrate, the ONO film 14 existing on the side of the polysilicon film 12 is still not removed and remains as shown in FIG. 2C.

다음, 도 2d에 도시된 바와 같이, 상기 폴리실리콘 게이트의 하부에 존재하는 터널링 산화막(도시하지 않음)을 불산으로 습식 식각하면서 상기 ONO막(14)도 동시에 제거한다. 그러나, 상기 ONO막(14)의 일부인 질화막은 제거되지 않고 질화막 잔류물(15)을 형성하여 소자의 불량 또는 특성 열화의 원인이 되고 있다. 또한 불산에 의해 상기 소자분리막(11)이 과식각되어 소자 특성이 열화되는 문제도 존재한다. 도 3은 상기와 같이 불산으로 습식 식각한 후 형성된 질화막 잔류물의 사진으로서, 사선(17)으로 보이는 질화막 잔류물을 확인할 수 있다.Next, as shown in FIG. 2D, the ONO film 14 is simultaneously removed while wet etching the tunneling oxide film (not shown) existing under the polysilicon gate with hydrofluoric acid. However, the nitride film, which is part of the ONO film 14, is not removed and the nitride film residue 15 is formed, which causes a defect or deterioration of the device. In addition, there is a problem in that the device isolation film 11 is overetched by hydrofluoric acid, resulting in deterioration of device characteristics. 3 is a photograph of a nitride film residue formed after wet etching with hydrofluoric acid as described above, where the nitride film residue shown by the oblique line 17 can be confirmed.

이와 같이, 플래시 메모리의 플로팅 게이트용 폴리실리콘막을 식각하고 기판 주변부의 ONO막을 제거하고자 할 때 불산의 선택비 때문에 질화막이 제거되지 않고 남아 플래시 메모리 소자의 불량을 유발하거나 특성을 열화시키는 문제가 존재한다.As described above, when etching the floating gate polysilicon film of the flash memory and removing the ONO film at the periphery of the substrate, there is a problem that the nitride film remains without being removed due to the selectivity of hydrofluoric acid, causing the defect of the flash memory device or deteriorating characteristics. .

따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 플래시 메모리 소자 제조시 기판 주변부의 ONO막을 제거할 때 플로팅 게이트용 폴리실리콘막 측면에 존재하던 ONO막 중 질화막이 남아 형성되는 질화막 잔류물을 인산 또는 VPC 방법으로 제거함으로써 플레쉬 메모리 소자의 특성 및 수율을 향상시킬 수 있는 플래시 메모리 소자의 제조 방법을 제공함에 본 발명의 목적이 있다.
Accordingly, the present invention is to solve the problems of the prior art as described above, the nitride film in which the nitride film remains in the ONO film that existed on the side of the polysilicon film for the floating gate when removing the ONO film in the peripheral portion of the substrate during flash memory device manufacturing It is an object of the present invention to provide a method for manufacturing a flash memory device that can improve the characteristics and yield of the flash memory device by removing the residue by phosphoric acid or VPC method.

본 발명의 상기 목적은 소정 패턴의 플로팅 게이트용 폴리실리콘막이 형성되어 있는 기판의 전면에 제 1 산화막, 질화막, 제 2 산화막이 순차적으로 적층된 ONO막을 형성하는 단계, 상기 기판 주변부의 ONO막을 식각하여 상기 기판 주변부의 폴리실리콘막 상부를 노출시키는 단계, 상기 기판 주변부의 폴리실리콘막을 제거하는 단계, 상기 기판 주변부의 폴리실리콘막 측면에 잔류된 ONO막 중 제 1 산화막, 질화막의 일부 및 제 2 산화막을 제거하는 단계 및 상기 잔류된 ONO막 중 질화막 잔류물을 인산 또는 VPC 방법으로 제거하는 단계를 포함하는 것을 특징으로 하는 플래시 메모리 소자의 제조 방법에 의해 달성된다.The object of the present invention is to form an ONO film in which a first oxide film, a nitride film, and a second oxide film are sequentially stacked on an entire surface of a substrate on which a polysilicon film for floating gates having a predetermined pattern is formed, and etching the ONO film around the substrate. Exposing an upper portion of the polysilicon film at the periphery of the substrate, removing the polysilicon film at the periphery of the substrate, and forming a first oxide film, a part of the nitride film, and a second oxide film among the ONO films remaining on the side of the polysilicon film at the periphery of the substrate. And a step of removing the nitride film residue in the remaining ONO film by phosphoric acid or VPC method.

본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.Details of the above object and technical configuration of the present invention and the effects thereof according to the present invention will be more clearly understood by the following detailed description with reference to the drawings showing preferred embodiments of the present invention.

도 4a 내지 4e는 본 발명에 의한 플래시 메모리 제조 방법을 나타낸 단면도이다.4A to 4E are cross-sectional views illustrating a method of manufacturing a flash memory according to the present invention.

먼저, 반도체 기판(20) 상에 소자절연막(21), 터널링 산화막(도시하지 않음) 등을 형성하고 플로팅 게이트 전극 형성을 위한 폴리실리콘막(22)을 형성한다. 상기 소자절연막(21)은 HDP-USG(High Density Plasma-Undoped Silica Glass)가 바람직하다. 이후, 도 4a에 도시된 바와 같이, 상기 폴리실리콘막(22)을 식각하여 소정의 패턴을 형성하고 세정한 후 상기 기판(20)의 전면에 제 1 산화막(23a), 질화막 (23b), 제 2 산화막(23c)을 차례로 형성하여 ONO막(23)을 형성한다. 상기 폴리실리콘막(22)의 식각은 RIE 방법에 의한 건식 식각이 바람직하며 RIE 방법에 의한 건식 식각 후 DHF(Diluted HF)를 이용한 습식 식각을 더 진행할 수 있다. 상기 제 1 산화막(23a)은 700℃ 이상, 보다 바람직하게는 780℃ 정도의 고온에서 형성되는 고온 산화막(HTO: High Temperature Oxdide)이 바람직하며 TEOS(Tetraethyl Ortho-silicate)를 전구체(precursor)로 하는 화학기상증착(CVD: Chemical Vapor Deposition)법을 사용하여 형성하는 것이 바람직하다. 상기 질화막(23b)은 SiN, Si3N4 및 SiNx와 같은 실리콘 질화막이 가능하며 보다 바람직하게는 SiN으로 형성한다. 상기 제 2 산화막(23c)은 상기 제 1 산화막(23a)과 동일한 조성 및 동일한 증착 공정을 사용하는 것이 바람직하며 플래시 메모리 소자의 커패시턴스 특성 등을 고려하여 그 두께를 적절히 조절한다. 일례로, 상기 ONO막(23)은 55/70/75Å의 두께를 가지도록 한다.First, a device insulating film 21, a tunneling oxide film (not shown), and the like are formed on the semiconductor substrate 20, and a polysilicon film 22 for forming a floating gate electrode is formed. The device insulating film 21 is preferably HDP-USG (High Density Plasma-Undoped Silica Glass). Thereafter, as shown in FIG. 4A, the polysilicon film 22 is etched to form and clean a predetermined pattern, and then the first oxide film 23a, the nitride film 23b, and the first film are formed on the entire surface of the substrate 20. The two oxide films 23c are formed in order to form the ONO film 23. The etching of the polysilicon layer 22 is preferably a dry etching by the RIE method, and after the dry etching by the RIE method, the wet etching using the diluted HF (DHF) may be further performed. The first oxide film 23a is preferably a high temperature oxide film (HTO) formed at a high temperature of about 700 ° C. or more, more preferably about 780 ° C., and uses TEOS (Tetraethyl Ortho-silicate) as a precursor. It is preferable to form using Chemical Vapor Deposition (CVD). The nitride film 23b may be a silicon nitride film such as SiN, Si 3 N 4, and SiN x , and more preferably, SiN. The second oxide film 23c preferably uses the same composition and the same deposition process as the first oxide film 23a. The thickness of the second oxide film 23c is adjusted in consideration of the capacitance characteristics of the flash memory device. In one example, the ONO film 23 has a thickness of 55/70/75 kHz.

상기 ONO막(23) 형성 후 어닐링을 수행할 수 있다. 상기 어닐링은 850℃ 정도의 온도에서 30분 정도 FTP(Fast Thermal Process) 공정을 수행함으로써 달성된다.After forming the ONO layer 23, annealing may be performed. The annealing is achieved by performing a Fast Thermal Process (FTP) process for about 30 minutes at a temperature of about 850 ℃.

다음, 도 4b에 도시된 바와 같이, 상기 기판(20)에 포토레지스트를 도포하고 패터닝(도시하지 않음) 한 후 상기 기판(20) 주변부의 ONO막(23)을 식각하여 폴리실리콘막(22)을 노출시킨다. 상기 ONO막(23)의 식각은 RIE 방식을 사용하는 건식 식각이 바람직하다. 이때, 상기 폴리실리콘막(22)의 측면에 존재하는 ONO막(24)은 제거되지 않고 남게 된다.Next, as shown in FIG. 4B, after the photoresist is applied and patterned (not shown) on the substrate 20, the ONO film 23 around the substrate 20 is etched to form a polysilicon film 22. Expose The etching of the ONO film 23 is preferably a dry etching using a RIE method. At this time, the ONO film 24 existing on the side of the polysilicon film 22 is left without being removed.

다음, 도 4c에 도시된 바와 같이, 상기 기판(20) 주변부의 폴리실리콘막(22)을 식각하여 제거한다. 상기 폴리실리콘막(22)의 식각은 CDE(Chemical Dry Etch) 방식을 사용하는 것이 바람직하다. 이때, 상기 폴리실리콘막(22)의 측면에 존재하던 ONO막(24)은 여전히 제거되지 않고 도 4c에 도시된 바와 같이 잔류하게 된다.Next, as illustrated in FIG. 4C, the polysilicon layer 22 around the substrate 20 is etched and removed. The etching of the polysilicon layer 22 may be preferably performed using a chemical dry etching (CDE) method. At this time, the ONO film 24 existing on the side of the polysilicon film 22 is still not removed and remains as shown in FIG. 4C.

다음, 상기 폴리실리콘막(22)의 하부에 존재하는 터널링 산화막(도시하지 않음)을 불산으로 습식 식각하면서 상기 ONO막(24)도 동시에 제거한다. 그러나, 도 4d에 도시된 바와 같이, 상기 ONO막(24)의 일부인 질화막은 제거되지 않고 남아 질화막 잔류물(25)을 형성하는 경우가 흔히 발생한다.Next, the ONO film 24 is simultaneously removed while wet etching the tunneling oxide film (not shown) existing under the polysilicon film 22 with hydrofluoric acid. However, as shown in FIG. 4D, a nitride film that is part of the ONO film 24 is often not removed and forms a nitride film residue 25.

마지막으로, 상기 질화막 잔류물(25)을 제거하면 도 4e에 도시된 바와 같이 질화막 잔류물이 없는 깨끗한 소자를 형성할 수 있다. 상기 질화막 잔류물의 제거는 산화물과 질화물의 선택비가 뛰어난 고온, 예를 들어 140℃ 내지 160℃의 인산(H3PO4)을 이용한 습식 식각 방법 또는 VPC(Vapor Phase Cleaning) 방법을 사용할 수 있다. 상기 VPC는 75℃ 내지 85℃에서 중량비 35t% 내지 45%의 불산(HF)을 사용하는 것이 바람직하다. 또한, 상기 고온의 인산을 이용한 습식 식각 방법으로 질화막 잔류물(25)를 제거할 때, 상기 인산에 질화막을 의포화시켜 산화물과 질화물의 선택비를 조절함으로써 상기 질화막 잔류물(25)의 하부에 존재하는 산화막인 소자분리막(21)에 대미지(damage)를 주지 않고 질화막 잔류물(25)만 선택적으로 제거할 수 있다.Finally, removing the nitride film residue 25 may form a clean device free of nitride film residues as shown in FIG. 4E. The removal of the nitride film residue may use a wet etching method or a VPC (Vapor Phase Cleaning) method using phosphoric acid (H 3 PO 4 ) having a high selection ratio of oxide and nitride, for example, 140 ° C. to 160 ° C. The VPC preferably uses hydrofluoric acid (HF) in a weight ratio of 35 to 45% at 75 ° C to 85 ° C. In addition, when the nitride residue 25 is removed by the wet etching method using the high temperature phosphoric acid, the nitride film is saturated with the phosphoric acid to adjust the selectivity of oxide and nitride to the lower portion of the nitride residue 25. Only the nitride film residue 25 may be selectively removed without causing damage to the device isolation film 21, which is an existing oxide film.

이와 같이, 산화물과 질화물의 선택비가 뛰어난 고온의 인산 또는 VPC 방법을 사용하여 질화막 잔류물을 제거하기 때문에 상기 플로팅 게이트막(22) 하부에 존재하는 소자분리막에 대미지를 주지 않으면서도 효과적으로 질화막 잔류물을 제거하여 플로팅 게이트의 누설 전류를 줄일 수 있고 플래시 메모리 소자의 특성을 향상시킬 수 있다.As such, since nitride residues are removed by using a high temperature phosphoric acid or VPC method having an excellent selectivity between oxides and nitrides, nitride residues can be effectively removed without damaging the device isolation layer under the floating gate layer 22. By eliminating it, the leakage current of the floating gate can be reduced and the characteristics of the flash memory device can be improved.

본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.Although the present invention has been shown and described with reference to the preferred embodiments as described above, it is not limited to the above embodiments and those skilled in the art without departing from the spirit of the present invention. Various changes and modifications will be possible.

따라서, 본 발명의 플래시 메모리 소자의 제조 방법은 플래시 메모리 소자 제조시 기판 주변부의 ONO막을 제거할 때 플로팅 게이트용 폴리실리콘막 측면에 존재하던 ONO막 중 질화막이 남아 형성되는 질화막 잔류물을 인산 또는 VPC 방법으로 제거함으로써 불산에 의한 소자분리막의 과식각을 방지하고 불필요한 질화막 잔류물의 제거로 인해 플로팅 게이트의 누설전류를 줄이고 플래시 메모리 소자의 특성을 향상시키며 제조 공정의 수율을 향상시키는 효과가 있다.Therefore, the method of manufacturing a flash memory device of the present invention is a phosphoric acid or VPC of a nitride film residue in which a nitride film remains in the ONO film existing on the side of the floating silicon polysilicon film when the ONO film at the periphery of the substrate is removed when the flash memory device is manufactured. The removal method prevents overetching of the device isolation layer by hydrofluoric acid, and reduces unnecessary leakage current of the floating gate, improves the characteristics of the flash memory device, and improves the yield of the manufacturing process due to the removal of unnecessary nitride film residues.

Claims (6)

플래시 메모리 소자의 제조 방법에 있어서,In the method of manufacturing a flash memory device, 소정 패턴의 플로팅 게이트용 폴리실리콘막이 형성되어 있는 기판의 전면에 제 1 산화막, 질화막, 제 2 산화막이 순차적으로 적층된 ONO막을 형성하는 단계;Forming an ONO film in which a first oxide film, a nitride film, and a second oxide film are sequentially stacked on an entire surface of the substrate on which a floating silicon polysilicon film of a predetermined pattern is formed; 상기 ONO막이 형성된 기판을 소정의 온도에서 어닐링하는 단계;Annealing the substrate on which the ONO film is formed at a predetermined temperature; 상기 기판 주변부의 ONO막을 식각하여 상기 기판 주변부의 폴리실리콘막 상부를 노출시키는 단계;Etching the ONO film around the substrate to expose an upper portion of the polysilicon film around the substrate; 상기 기판 주변부의 폴리실리콘막을 제거하는 단계;Removing the polysilicon film around the substrate; 상기 기판 주변부의 폴리실리콘막 측면에 잔류된 ONO막 중 제 1 산화막, 질화막의 일부 및 제 2 산화막을 제거하는 단계; 및Removing a first oxide film, a part of the nitride film, and a second oxide film from the ONO film remaining on the side of the polysilicon film at the periphery of the substrate; And 상기 잔류된 ONO막 중 질화막 잔류물을 140℃ 내지 160℃의 인산, 또는 VPC 방법으로 제거하는 단계를 포함하는 것을 특징으로 하는 플래시 메모리 소자의 제조 방법.And removing the residue of the nitride film in the remaining ONO film by phosphoric acid at 140 ° C. to 160 ° C. or by a VPC method. 제 1 항에 있어서,The method of claim 1, 상기 제 1 산화막 및 제 2 산화막은 TEOS를 전구체로 하는 고온산화막임을 특징으로 하는 플래시 메모리 소자의 제조 방법.And the first oxide film and the second oxide film are high temperature oxide films containing TEOS as a precursor. 제 1 항에 있어서,The method of claim 1, 상기 질화막은 SiN임을 특징으로 하는 플래시 메모리 소자의 제조 방법.The nitride film is a method of manufacturing a flash memory device, characterized in that the SiN. 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 인산에 질화막을 의포화시켜 상기 질화막 잔류물 하부에 존재하는 소자분리막과의 선택비를 조절하는 것을 특징으로 하는 플래시 메모리 소자의 제조 방법.And saturating the nitride film in the phosphoric acid to adjust the selectivity with respect to the device isolation film under the nitride residue. 제 1 항에 있어서,The method of claim 1, 상기 VPC 방법은 75℃ 내지 85℃에서 중량비 35% 내지 45%의 불산을 사용하는 것을 특징으로 하는 플래시 메모리 소자의 제조 방법.The VPC method uses a hydrofluoric acid having a weight ratio of 35% to 45% at 75 ° C to 85 ° C.
KR1020040050015A 2004-06-30 2004-06-30 Method for manufacturing flash memory device KR100609975B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040050015A KR100609975B1 (en) 2004-06-30 2004-06-30 Method for manufacturing flash memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040050015A KR100609975B1 (en) 2004-06-30 2004-06-30 Method for manufacturing flash memory device

Publications (2)

Publication Number Publication Date
KR20060001009A KR20060001009A (en) 2006-01-06
KR100609975B1 true KR100609975B1 (en) 2006-08-08

Family

ID=37104213

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040050015A KR100609975B1 (en) 2004-06-30 2004-06-30 Method for manufacturing flash memory device

Country Status (1)

Country Link
KR (1) KR100609975B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100824535B1 (en) * 2006-11-20 2008-04-24 동부일렉트로닉스 주식회사 Flash memory cell and the fabricating method thereof
KR100789610B1 (en) * 2006-12-27 2007-12-27 동부일렉트로닉스 주식회사 Method of manufacturing flash memory device

Also Published As

Publication number Publication date
KR20060001009A (en) 2006-01-06

Similar Documents

Publication Publication Date Title
US7453134B2 (en) Integrated circuit device with a circuit element formed on an active region having rounded corners
US6326263B1 (en) Method of fabricating a flash memory cell
US7029976B1 (en) Method for SONOS EFLASH integrated circuit
KR100771808B1 (en) Flash memory device having sonos structure and method for fabrication thereof
US7807580B2 (en) Triple poly-si replacement scheme for memory devices
KR100953050B1 (en) Nonvolatile memory device and method of manufacturing the same
US7829412B2 (en) Method of manufacturing flash memory device
US6245614B1 (en) Method of manufacturing a split-gate flash memory cell with polysilicon spacers
KR100606928B1 (en) Non-volatile memory device and fabricating method for the same
US7005348B2 (en) Methods for fabricating semiconductor devices
US7288452B2 (en) Method for manufacturing semiconductor device
KR100526479B1 (en) Method for fabricating flash memory
KR100609975B1 (en) Method for manufacturing flash memory device
US7572696B2 (en) Method of forming a gate of a flash memory device
KR100501464B1 (en) Method for manufacturing non-volatile memory devices
US20090142914A1 (en) Method for Manufacturing Semiconductor Device
KR101008222B1 (en) Method for manufacturing Non-volatile memory device
KR20100078261A (en) Method manufactruing of flash memory device
KR100604187B1 (en) Method for fabricating flash memory
KR100823694B1 (en) Method of forming a structure of floating gate in a non-volatile memory device
KR100937672B1 (en) Method of manufacturing a nonvolatile memory device
US7144774B1 (en) Method of fabricating non-volatile memory
KR100661232B1 (en) Method for removing the ONO residue in flash device
KR100638966B1 (en) Method for forming gate of flash memory device
KR100542497B1 (en) Method For Manufacturing Semiconductor Devices

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090715

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee