KR100609237B1 - 비휘발성 메모리 소자 - Google Patents
비휘발성 메모리 소자 Download PDFInfo
- Publication number
- KR100609237B1 KR100609237B1 KR1020030101083A KR20030101083A KR100609237B1 KR 100609237 B1 KR100609237 B1 KR 100609237B1 KR 1020030101083 A KR1020030101083 A KR 1020030101083A KR 20030101083 A KR20030101083 A KR 20030101083A KR 100609237 B1 KR100609237 B1 KR 100609237B1
- Authority
- KR
- South Korea
- Prior art keywords
- floating gate
- memory device
- threshold voltage
- nonvolatile memory
- gate
- Prior art date
Links
- 238000007667 floating Methods 0.000 claims abstract description 59
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 33
- 229920005591 polysilicon Polymers 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims description 15
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 3
- 230000007423 decrease Effects 0.000 claims 1
- 238000009826 distribution Methods 0.000 description 23
- 230000005641 tunneling Effects 0.000 description 13
- 101001106523 Homo sapiens Regulator of G-protein signaling 1 Proteins 0.000 description 9
- 102100021269 Regulator of G-protein signaling 1 Human genes 0.000 description 9
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- LPQOADBMXVRBNX-UHFFFAOYSA-N ac1ldcw0 Chemical compound Cl.C1CN(C)CCN1C1=C(F)C=C2C(=O)C(C(O)=O)=CN3CCSC1=C32 LPQOADBMXVRBNX-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
본 발명은 비휘발성 메모리 소자에 관한 것으로, 보다 자세하게는 셀프 컨버전스 이레이즈 특성을 지니는 사이드월 플로팅 게이트 소자를 사용하여 멀티 레벨 비트 노어 플래시 어레이를 구현하고 효과적으로 프로그램, 이레이즈, 리드 동작을 수행하는 비휘발성 메모리 소자에 관한 것이다.
본 발명의 상기 목적은 폴리실리콘 게이트, 사이드월 플로팅 게이트, 블럭 산화막 및 공통 소오스/드레인 영역을 포함하는 트렌지스터; 상기 폴리실리콘 게이트와 연결되며 기판에 종으로 배치되는 워드 라인 및 상기 공통 소오스/드레인 영역과 연결되며 상기 워드 라인과 수직으로 배치되는 비트 라인을 단위 셀로 구성하는 것을 특징으로 하는 비휘발성 메모리 소자에 의해 달성된다.
따라서, 본 발명의 비휘발성 메모리 소자는 한 개의 트랜지스터로 2 비트를 구현할 수 있고 셀프 컨버전스 이레이즈 특성을 지니는 사이드월 플로팅 게이트 소자를 사용하여 멀티 레벨 비트 노어 플래시 어레이를 구현하고 효과적으로 프로그램, 이레이즈, 리드 동작을 수행하기 위한 셀 레이아웃을 제공함으로써 면적을 1/4수준으로 줄이고 오버 이레이즈 문제와 드레인 턴온 문제가 발생하지 않는 신뢰성 있는 소자를 제공할 수 있다.
Self-Convergence, Sidewall Floating Gate, NOR Flash, Multi Level Bit, 블럭 산화막
Description
도 1는 종래 기술에 의한 비휘발성 메모리 소자의 단면도.
도 2는 종래 기술에 의한 비휘발성 메모리 소자의 프로그램/이레이즈 셀의 문턱 전압 분포.
도 3은 본 발명에 의한 비휘발성 메모리 소자의 단면도.
도 4는 본 발명에 의한 비휘발성 메모리 소자의 프로그램/이레이즈 특성을 나타낸 도면.
도 5는 본 발명에 의한 비휘발성 메모리 소자의 멀티 레벨 비트 문턱 전압 분포를 나타낸 도면.
도 6은 본 발명에 의한 비휘발성 메모리 소자를 이용하여 멀티 레벨 비트 노어형 비휘발성 메모리 셀 어레이.
도 7은 본 발명에 의한 비휘발성 메모리 소자의 셀 레이아웃.
본 발명은 비휘발성 메모리 소자에 관한 것으로, 보다 자세하게는 셀프 컨버전스 이레이즈(Self-Convergence Erase) 특성을 지니는 사이드월 플로팅 게이트(Sidewall Floating Gate) 소자를 사용하여 멀티 레벨 비트 노어 플래시 어레이(Multi Level Bit NOR Flash Array)를 구현하고 효과적으로 프로그램, 이레이즈, 리드 동작을 수행하는 비휘발성 메모리 소자에 관한 것이다.
일반적으로 반도체 메모리 장치는 크게 휘발성 메모리(volatile memory)와 비휘발성 메모리(non-volatile memory)로 구분된다. 휘발성 메모리의 대부분은 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory) 등의 RAM이 차지하고 있으며, 전원 인가시 데이타의 입력 및 보존이 가능하지만, 전원 제거시 데이타가 휘발되어 보존이 불가능한 특징을 가진다. 반면에, ROM(Read Only Memory)이 대부분을 차지하고 있는 비휘발성 메모리는 전원이 인가되지 않아도 데이타가 보존되는 특징을 가진다.
현재, 공정기술 측면에서 비휘발성 메모리 장치는 플로팅 게이트(floating gate) 계열과 두 종류 이상의 유전막이 2중 또는 3중으로 적층된 MIS(Metal Insulator Semiconductor) 계열로 구분된다.
플로팅 게이트 계열의 메모리 장치는 전위 우물(potential well)을 이용하여 기억 특성을 구현하며, 현재 플래시 EEPROM(Electrically Erasable Programmable Read Only Memory)으로 가장 널리 응용되고 있는 ETOX(EPROM Tunnel Oxide) 구조가 대표적이다.
반면에 MIS 계열은 유전막 벌크, 유전막-유전막 계면 및 유전막-반도체 계면 에 존재하는 트랩(trap)을 이용하여 기억 기능을 수행한다. 현재 플래시 EEPROM으로 주로 응용되고 있는 MONOS/SONOS(Metal/Silicon ONO Semiconductor)구조가 대표적인 예이다.
종래의 SONOS 메모리 소자는 P형 실리콘 기판에 터널 산화막, 트랩 질화막, 블럭 산화막을 차례로 증착하고 그 위에 게이트가 증착되어 있는 구조로 되어 있다.
SONOS 메모리 소자의 경우 주로 프로그램은 FN(Fowler- Nordheim) 터널링 또는 직접 터널링 방식으로 전자를 터널링시켜 트랩 질화막 내에 존재하는 트랩 사이트에 전자를 트랩시켜 문턱전압을 증가시키며 이레이즈도 프로그램과 마찬가지로 FN 터널링, 직접 터널링, 트랩 보조 터널링(Trap Assisted Tunneling) 등과 같은 터널링 방식으로 전자를 터널링시켜 P형 실리콘 기판으로 빼내어 문턱전압을 감소시키게 된다.
종래의 SONOS 소자의 경우 프로그램과 이레이즈에 모두 터널링 방식을 사용하기 때문에 적정 프로그램과 이레이즈 스피드를 얻기 위해서는 터널 산화막을 20Å 내외로 얇게 증착하여야 하며 이로 인해 리텐션 특성이 좋지 않은 단점이 있다. 이러한 SONOS 소자의 단점을 해결하기 위해 터널 산화막의 두께를 증가시키고 프로그램은 열 전자 주입 방식을 사용하고 이레이즈는 열 정공 주입(Hot Hole Injection) 방식을 사용하는 경우도 있으나 이 경우 리텐션 특성은 개선이 되나 열 정공 주입에 의한 프로그램 내구성(Endurance) 특성이 급격히 악화되는 단점이 있다.
도 1는 종래의 단일 비트 스택 게이트(Single Bit Stack Gate) 형태의 플로팅 게이트 소자를 나타낸 것으로 P형 실리콘 기판(11)에 터널 산화막으로 SiO2(14)를 성장시키고 그 위에 폴리 실리콘 플로팅 게이트(15)를 증착하고 그 위에 커플링 비를 증가시키기 위해 ONO층(16)을 증착하며 그 위에 컨트롤 게이트(17)를 형성시킨다. 상기 게이트의 양측 하부에는 소오스(13) 및 드레인(12)이 형성된다.
도 2는 종래의 단일 비트 스택 게이트 형태의 플로팅 게이트 소자의 프로그램/이레이즈 셀의 문턱 전압 분포를 나타낸 것으로 이레이즈 동작시 오버 이레이즈(Over Erase)에 의해 문턱전압이 0[V]이하로 떨어지는 셀(18)이 존재하며 이레이즈 문턱 전압 분포가 프로그램 문턱 전압 분포 보다 커서 문턱 전압 윈도우가 줄어들게 된다. 이렇게 비트 라인(Bit Line)상에 오버 이레이즈된 셀이 하나라도 존재하면 오버 이레이즈된 셀에 의해 비트 라인에 전류가 많이 흘러 비트 라인상에 존재하는 다른 셀의 데이터를 전혀 읽지 못하는 문제가 발생한다. 이러한 오버 이레이즈 문제는 플레시 메모리 셀 내의 액티브 영역의 CD(Critical Dimension), 터널 산화막 두께, 정션 오버랩(Junction Overlap), 플로팅 게이트 CD, 플로팅 게이트 표면의 거칠기, ONO층의 두께(Thickness), 터널 산화막의 손상(Damage), 터널 산화막의 국부적인 얇음(Thining)현상, 핀홀(Pin Hole) 등 많은 공정 요소에 의해 발생될 수 있다. 이러한 오버 이레이즈 문제는 여러가지 구조적인 문제로 근본적인 문제해결이 어려워 대개의 경우 오버 이레이즈된 셀들을 검출(Detect)하여 리프로그램(Reprogram)시켜 오버 이레이즈된 셀들의 문턱전압을 높 여주는 방식을 사용하고 있다. 이 경우 테스트 시간도 길어지며 오버 이레이즈 셀을 회복(Recovery)시키기 위해 추가적인 복잡한 회로가 필요하다. 또한 이레이즈 상태의 문턱 전압 분포가 크며 이후 프로그램 상태의 문턱 전압 분포에도 영향을 주어 문턱 전압 윈도우를 감소시키며 멀티 레벨 비트(Multi Level Bit)를 구현하기 어려운 문제점 등이 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 폴리실리콘 게이트가 셀렉트 게이트처럼 동작하는 특성과 이레이즈 문턱전압이 자체 수렴하는 특성을 지니는 셀프 컨버전스 2 비트 사이드월 플로팅 게이트 소자를 사용하여 비트 콘택이 없는 멀티 레벨 비트 노어 플래시 어레이를 구현하고 효과적으로 프로그램, 이레이즈, 리드 동작을 수행하며, 한개의 소자로 4 비트을 구현함으로써 면적을 1/4수준 이하로 줄여 밀도를 획기적으로 증가시킬수 있는 비휘발성 메모리 소자를 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 폴리실리콘 게이트, 사이드월 플로팅 게이트, 블럭 산화막 및 공통 소오스/드레인 영역을 포함하는 트렌지스터; 상기 폴리실리콘 게이트와 연결되며 기판에 종으로 배치되는 워드 라인 및 상기 공통 소오스/드레인 영역과 연결되며 상기 워드 라인과 수직으로 배치되는 비트 라인을 단위 셀로 구성하 는 것을 특징으로 하는 비휘발성 메모리 소자에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 3은 본 발명의 2 비트 사이드월 프로팅 게이트 비휘발성 메모리 소자의 구조를 나타낸 도면이다.
반도체기판(101)상에 메인 게이트인 폴리실리콘 게이트(106)가 형성되어 있다. 상기 폴리실리콘 게이트 및 기판의 사이에는 게이트 산화막(104)이 형성되어 있다. 상기 폴리실리콘 게이트의 하부 측면에는 사이드월 플로팅 게이트(103)가 형성되어 있고, 상기 폴리실리콘 게이트와 사이드월 플로팅 게이트에는 블럭 산화막(105)이 개재되어 있다. 또한 사이드월 플로팅 게이트와 기판 사이에는 터널 산화막(102)이 개재되어 있다. 상기 폴리실리콘 게이트 및 사이드월 플로팅 게이트의 측벽에는 사이드월 스페이서(109)가 형성되어 있고, 상기 사이드월 스페이서 하부의 반도체 기판에 소오스/드레인 확장 영역(108)이 형성되어 있다. 또한 소오스/드레인 확장영역의 일측에는 소오스/드레인 영역(110)이 형성되어 있다. 상기 폴리실리콘 게이트는 하부 길이가 상부 길이보다 적은 T자형이며, 상기 사이드월 스페이서와 폴리실리콘 게이트 사이, 그리고 사이드월 스페이서와 사이드월 플로팅 게이트 사이에는 폴리 산화막(107)이 형성되어 있다.
상기 블럭 산화막은 제 1 블럭 산화막(105a)과 제 2 블럭 산화막(105b)로 구 성되며, 상기 제 1 블럭 산화막은 Al2O3나 Y2O3를 사용하며 상기 제 2블럭 산화막은 SiO2를 사용한다. 또한 상기 터널 산화막도 SiO2를 사용한다.
상기 소자의 동작 특성을 간단히 살펴보면 폴리실리콘 게이트 측면 아래에 형성된 사이드월 플로팅 게이트에 전자를 주입하거나 빼냄으로서 사이드월 플로팅 게이트 아래의 실리콘 기판 표면에 전위 장벽을 가변시켜 변경 가능한 소오스에서 드레인으로 전자가 주입이 안되도록 하거나 잘 되도록 함으로써 한 개의 트랜지스터로 2 비트의 비휘발성 메모리 소자를 구현하게 된다.
또한 종래의 플로팅 게이트 소자의 ONO대신 제 1 블럭 산화막과 제 2 블럭 산화막을 사용함으로써 이레이즈 동작 후반부에 폴리실리콘 폴리실리콘 게이트에서 사이드월 플로팅 게이트로 전자들이 MFN 터널링하여 사이드월 플로팅 게이트에서 P형 기판(또는 소오스/드레인)으로 전자가 빠져나가거나 P형 기판(또는 소오스/드레인)에서 사이드월 플로팅 게이트로 정공이 주입되는 것을 보상시킴으로써 이레이즈 상태의 문턱 전압을 일정한 값으로 수렴시켜 오버 이레이즈를 방지함과 동시에 이레이즈 상태 문턱전압의 분포를 좁게 만들어 와이드한 이레이즈 문턱 전압 분포에 의해 문턱전압 윈도우(Vt Window)가 줄어드는 문제를 개선시킬 수 있을 뿐만 아니라 이레이즈 문턱 전압을 일정 전압 레벨에서 좁은 폭을 가지도록 만듬으로써 프로그램 상태 문턱 전압 분포도 좁게 만들 수 있어 멀티 레벨 비트 셀 구현을 용이하게 한다.
도 4는 본 발명에 의한 비휘발성 메모리 소자의 프로그램/이레이즈 특성을 나타낸 도면이다. “00”상태를 나타내는 문턱전압을 VT1, “01”상태를 나타내는 문턱전압을 VT2, “10”상태를 나타내는 문턱전압을 VT3, “11”상태를 나타내는 문턱전압을 VT4라고 할 경우 각각의 상태로 프로그램되어 있는 셀을 이레이즈 시킬 경우 Te[sec]이상 이레이즈 동작을 수행하면 셀들이 어떠한 상태로 프로그램되어 있든지에 상관 없이 이레이즈 문턱전압이 수렴하는 특성에 의해 VT1 값으로 모두 이레이즈 문턱전압이 수렴한다. 상기와 같이 이레이즈시킨 셀들을 각각 “00”, “01”, “10”, “11” 상태로 프로그램시키는 경우를 살펴보면 “00”상태로 만들 셀들은 이레이즈시킨 상태 그대로 두면 된다. “01”상태로 만들 셀들은 Tp1[sec]만큼 프로그램시킨다. “10”상태로 만들 셀들은 Tp2[sec]만큼 프로그램 시킨다. “11”상태로 프로그램시킬 셀들은 Tp3[sec]만큼 프로그램 시킨다. 이레이즈 상태의 문턱 전압 분포가 매우 좁기 때문에 프로그램 시킨 후의 셀들의 문턱전압 분포 역시 매우 좁게 되어 문턱 전압 윈도우 마진을 크게 만들 수 있다.
도 5는 본 발명에 의한 비휘발성 메모리 소자의 멀티 레벨 비트 문턱 전압 분포를 나타낸 도면이다.
301은 종래의 플로팅 게이트 소자의 이레이즈 상태의 문턱전압을 나타낸 것으로 오버 이레이즈에 의해 문턱전압 분포가 상당히 넓은 것을 알 수 있다. 302는 종래의 플로팅 게이트 소자의 프로그램 상태의 문턱전압을 나타낸 것으로 이레이즈 상태의 문턱 전압 분포가 매우 넓기 때문에 프로그램 상태에도 영향을 미쳐 프로그램 상태의 문턱전압 분포도 다소 와이드하게 분포하게 되어 이들 프로그램 상태와 이레이즈 상태의 문턱전압 윈도우(307)가 상당히 좁아져 문턱 전압 윈도우 마진이 줄어들게 된다. 따라서 종래의 플로팅 게이트 소자를 사용하여 멀티 레벨 비트 기술을 적용하기가 매우 어렵다.
본 발명의 셀프 컨버전스 이레이즈 특성을 가지는 비휘발성 메모리 소자의 경우 이레이즈 문턱 전압의 자체 수렴특성에 의해 도면 303에 나타내어진 것과 같이 이레이즈 상태의 문턱전압 분포가 매우 좁은 특성을 지니게 된다. 이렇게 이레이즈 상태의 문턱전압이 프로그램 상태의 문턱 전압 분포에도 영향을 주어 “01”(301),”10”(305), “11”(306) 상태의 문턱 전압 분포도 좁은 것을 알 수 있다. 또한 폴리실리콘 게이트(106)는 종래의 플로팅 게이트소자를 사용하여 플래시 메모리 셀 어레이를 구성할 때 주로 사용하는 셀렉트 게이트와 동일한 동작을 수행하기 때문에 이레이즈시킨 후 이레이즈 된 셀의 문턱전압을 Negative로 만들어도 종래의 셀렉트 게이트처럼 폴리실리콘 게이트가 On-Off를 통제할 수 있기 때문에 셀의 "00"(301) 상태를 Negative 문턱전압으로 설정할 수 있어 문턱전압 윈도우 마진을 더욱 크게 만들 수 있다. 따라서 본 발명의 셀프 컨버전스 이레이즈 특성을 가지는 비휘발성 소자를 사용하여 넓은 범위의 문턱 전압 윈도우(308, 309, 310)를 얻을 수 있어 멀티 레벨 비트 기술을 쉽게 적용할 수 있다.
도 6은 본 발명의 셀프 컨버전스 이레이즈 특성을 가지는 비휘발성 메모리 소자를 이용하여 비트 콘택이 없는 멀티 레벨 비트 노어형 비휘발성 메모리 셀 어레이를 구현한 도면이다. 폴리실리콘 게이트, 사이드월 플로팅 게이트, 블럭 산화막 및 공통 소오스/드레인 영역을 포함하는 트랜지스터, 상기 폴리실리콘 게이트와 연결되며 기판에 종으로 배치되는 워드 라인, 상기 공통 소오스/드레인 영역과 연 결되며 상기 워드 라인과 수직으로 배치되는 비트 라인을 단위 셀로 구성하고 있다.
도면에 401로 표시된 셀을 선택적으로 프로그램, 리드시키는 경우와 블럭 단위로 이레이즈시키는 경우에 각각의 워드 라인, 비트 라인, 공통 소오스, 바디에 인가하는 전압은 표 1과 같다.
| 구분 | WL1 | WL2 | WL3 | BL12 | BL34 | BL56 | BL78 | BL90 | 바디 |
| Erase1 | -Vwle | -Vwle | -Vwle | F | F | F | F | F | 0/Vb |
| Erase2 | -Vwle | -Vwle | -Vwle | 0/Vb | 0/Vb | 0/Vb | 0/Vb | 0/Vb | F |
| Program | 0 | Vwlp | 0 | 0 | 0 | Vblr | Vblr | Vblr | 0 |
| Read | 0 | Vref | 0 | Vblr | Vblr | 0 | 0 | 0 | 0 |
우선 블럭 단위로 이레이즈 시키는 경우를 살펴보면 크게 사이드월 플로팅게이트에서 채널쪽으로 전자를 F/N 터널링 시켜 빼내는 방법과 사이드월 플로팅 게이트에서 소오스/드레인쪽으로 전자를 F/N 터널링 시켜 빼내는 방법 두가지가 있다.
상기 표 1에서 Erase1은 사이드월 플로팅 게이트에서 채널쪽으로 전자를 F/N 터널링시켜 빼내는 경우 바이어스 조건을 나타낸 것으로 워드 라인(WL1, WL2, WL3)에는 -Vwle[V]를 가하고 바디에는 0[V] 또는 Vb[V]를 가하며 나머지 비트 라인(BL12, BL34, BL56, BL78, BL90)은 모두 플로팅시킨다. 따라서 채널에서 사이드월 플로팅 게이트쪽으로 강한 전계가 인가되고 이렇게 인가된 강한 전계에 의해 사이드월 플로팅 게이트의 전위우물에 갇혀 있던 전자들이 F/N 터널링하여 실리콘 기판으로 빠져나가게 되어 문턱전압이 낮아지는 이레이즈 동작이 이루어진다. 이때 채널에서 폴리실리콘 게이트(워드 라인) 영역으로도 강한 전계가 형성되기 때문에 채널 F/N 터널링 방식을 사용할 경우 채널에서 폴리실리콘 게이트쪽으로 브레이크 다운(Breakdown)이 발생하지 않는 조건으로 설정할 필요가 있다. 또한 제1블럭 산화막과 제2블럭 산화막 구조를 통해 이레이즈 동작 후반부에 폴리실리콘 게이트에서 사이드월 플로팅 게이트로 전자들이 MFN 터널링하여 주입되어 사이드월 플로팅 게이트에서 P형 기판으로 전자가 빠져나가거나 P형 기판에서 사이드월 플로팅 게이트로 정공이 주입되는 것을 보상시킴으로써 이레이즈 상태의 문턱 전압이 일정한 값으로 수렴하게 된다.
또 다른 이레이즈 방법으로 상기 테이블에 나타내어진 Erase2는 사이드월 플로팅 게이트에서 소오스/드레인쪽으로 전자를 F/N 터널링시켜 빼내는 경우 바이어스 조건을 나타낸 것으로 워드 라인(WL1, WL2, WL3)에는 -Vwle[V]를 가하고 비트 라인(BL12, BL34, BL56, BL78, BL90)에는 0[V] 또는 Vs[V]를 인가하며 바디는 플로팅시킨다. 비트 라인에 연결된 소오스/드레인 불순물 주입 영역에서 사이드월 플로팅 게이트쪽으로 강한 전계가 인가되고 이렇게 인가된 강한 전계에 의해 사이드월 플로팅 게이트의 전위우물에 갇혀 있던 전자들이 F/N 터널링하여 소오스/드레인쪽으로 빠져나가게 되어 문턱전압이 낮아지는 이레이즈 동작이 이루어진다. 이렇게 사이드월 플로팅 게이트에서 소오스/드레인 쪽으로 F/N 터널링시켜 이레이즈시키는 경우 채널에서 폴리실리콘 게이트쪽으로는 전계가 강하게 형성되지 않기 때문에 브레이크 다운 문제는 발생하지 않는다. 이 경우도 마찬가지로 제 1 블럭 산화막과 제 2 블럭 산화막 구조를 통해 이레이즈 동작 후반부에 폴리실리콘 게이트에서 사이드월 플로팅 게이트로 전자들이 MFN 터널링하여 주입되어 사이드월 플로팅 게이트에서 소오스/드레인으로 전자가 빠져나가거나 소오스/드레인에서 사이드월 플로 팅 게이트로 정공이 주입되는 것을 보상시킴으로써 이레이즈 상태의 문턱 전압이 일정한 값으로 수렴하게 된다.
도면에 401로 표시된 셀을 선택적으로 프로그램시키는 경우를 보면 우선 워드 라인 경우 WL2에만 Vwlp[V]를 인가하고 나머지 워드 라인(WL1, WL3)에는 0[V]를 가하며 비트 라인 경우 BL12, BL34에는 0[V]를 인가하고 BL56, BL78, BL90에는 Vblp[V]를 가하고 바디에는 0[V]를 인가한다. 상기 프로그램 바이어스 조건에서 드레인과 소오스에 전압차가 발생하는 것은 BL34와 BL56에 연결되어 있는 소자들이며 워드 라인(폴리실리콘 게이트)에 전압이 인가되는 것은 WL2 라인을 따라 형성되는 소자이므로 401 셀이 형성되어 있는 소자에만 드레인에서 소오스로 전류가 흐르게된다. 이때 401 셀이 형성되어 있는 영역에서 전기장이 최고가 되기 때문에 이 영역에서 채널 전자들이 열 전자가 되고 이러한 열 전자들이 수직 전계에 의해 401 셀의 사이드월 플로팅 게이트에 형성된 전위 우물에 주입되어 문턱전압이 높아지는 프로그램 동작이 이루어 진다. 여기서 프로그램 동작시 비트 라인, 워드 라인에 각각 인가되는 Vblp, Vwlp는 열 전자 주입 효율, 드레인 정션 브레이크 다운(드레인 Junction Breakdown), 게이트 디스터브(Gate Disturb), 프로그램 전압(Program Current), 셀렉트 트랜지스터 문턱전압 등 여러 가지 요인들에 의해 최적화된 수치로 정한다. 또한 워드 라인에 인가되는 Vwlp경우 소오스쪽 사이드월 플로팅 게이트에 프로그램이 이루어져 소오스쪽 영역에 전위 장벽이 생기더라도 Vwlp를 인가할 경우 소오스쪽에서 채널로 전자들이 주입될 수 있도록 소오스쪽 전위 장벽을 충분히 낮출수 있는 조건으로 설정하여야 한다.
도면에 401로 표시된 셀을 리드시키는 경우 WL2에 레퍼런스 볼테지(Reference Voltage)인 Vref를 인가하고 나머지 워드 라인(WL1, WL3)에는 0[V]를 인가하며 BL12, BL34에는 Vblr을 인가하고 나머지 비트 라인(BL56, BL78, BL90)과 바디는 모두 0[V]를 인가한다. 상기 리드 바이어스 조건에서 401 셀이 이레이즈된 상태이면 BL34(드레인)에서 BL56(소오스)으로 전류가 흐르게 되며 프로그램 상태이면 BL34(드레인)에서 BL56(소오스)으로 전류가 흐르지 않아 각각의 프로그램/이레이즈 상태를 검출한다. 여기서 리드 동작시 워드 라인에 인가하는 레퍼런스 볼테지는 대개의 경우 이레이즈 상태의 문턱 전압중 가장 높은 전압과 프로그램 상태의 문턱 전압중 가장 낮은 전압의 중간 정도에 해당되는 전압을 선정한다. 그리고 리드 동작시 비트 라인에 인가하는 전압의 경우 비트 라인의 전압이 너무 높으면 리드되는 401 셀 좌측편 셀 즉 BL34에 연결되는 셀에 프로그램 동작이 진행될 수도 있기 때문에 대개의 경우 프로그램 동작이 진행되지 않을 정도로 낮은 전압을 인가한다.
도 7은 본 발명에 의한 비휘발성 메모리 소자의 셀 레이아웃을 나타낸 도면이다. 반도체 기판에 복수개의 나란한 활성 영역들이 배치된다. 다수의 워드 라인(폴리실리콘 게이트)들이 상기 활성 영역들 상부를 가로지른다. 상기 워드 라인과 수직으로 복수개의 나란한 공통 소오스/드레인 영역이 형성되어 있다. 상기 소오스/드레인 영역과 상기 워드 라인 영역이 교차되는 영역의 양측에 사이드월 플로팅 게이트가 형성되어 있다. 상기 워드 라인 영역과 교차되지 않는 공통 소오스/드레인 영역에 소자분리막이 형성되어 있다.
따라서 본 발명에 의한 비휘발성 메모리 소자는 사이드월 플로팅 게이트에 각각의 비트를 저장할 수 있어 한 개의 트랜지스터로 2 비트를 구현할 수 있다. 또한 종래의 플로팅 게이트 소자의 ONO대신 제 1 블럭 산화막과 제 2 블럭 산화막을 사용하여 이레이즈 동작 후반부에 폴리실리콘 게이트에서 사이드월 플로팅 게이트로 전자들이 MFN 터널링하여 사이드월 플로팅 게이트에서 P형 기판으로 전자가 빠져나가거나 P형 기판에서 사이드월 플로팅 게이트로 정공이 주입되는 것을 보상시킴으로써 이레이즈 상태의 문턱 전압을 일정한 값으로 수렴시켜 오버 이레이즈 문제를 방지함과 동시에 이레이즈 상태 문턱전압의 분포를 좁게 만들어 와이드한 이레이즈 문턱 전압 분포에 의해 문턱전압 윈도우가 줄어드는 문제를 개선시킬 수 있다. 뿐만 아니라 폴리실리콘 게이트가 셀렉트 게이트와 동일한 역할을 수행하여 사이드월 플로팅 게이트의 문턱전압을 Negative하게 만들 수도 있다. 따라서 이러한 셀프 컨버전스 이레이즈 특성을 가지는 2 비트 사이드월 플로팅 게이트 비휘발성 메모리 소자를 사용함으로써 이레이즈 문턱 전압을 일정 전압 레벨에서 좁은 폭을 가지도록 만들 수 있고 프로그램 상태 문턱 전압 분포도 종래보다 더 좁게 만들 수 있어 궁극적으로 1개의 트랜지스터로 4 비트를 구현함으로써 종래 소자의 면적보다 1/4 수준으로 줄일 수 있다. 또한 각각의 사이드월 플로팅 게이트의 비트을 읽고 쓰기 위해 소오스/드레인에 비트 콘택을 형성시킬 필요가 없기 때문에 비트 콘택 형성을 위한 면적만큼을 더 줄일 수 있다. 또한 각각의 비트 상태 즉 "00", "01", "10", "11" 상태가 차지하는 문턱 전압 분포가 매우 좁아서 효과적으로 에러 발생없이 리드 동작을 수행할 수 있다. 또한 프로그램시 선택되지 않은 셀들에 흐르는 누설 전류(Leakage Current)를 줄일 수 있어 프로그램 전류를 효과적으로 줄일 수 있어 차지 펌프(Charge Pump)회로를 그만큼 줄여 칩 사이즈를 줄일 수 있으며 이레이즈 문턱전압을 Negative로 만들 수 있어 문턱전압 윈도우를 더욱 넓게 만들 수 있다.
상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.
따라서, 본 발명의 비휘발성 메모리 소자는 한 개의 트랜지스터로 2 비트를 구현할 수 있고 셀프 컨버전스 이레이즈 특성을 지니는 사이드월 플로팅 게이트 소자를 사용하여 멀티 레벨 비트 노어 플래시 어레이를 구현하고 효과적으로 프로그램, 이레이즈, 리드 동작을 수행하기 위한 셀 레이아웃을 제공함으로써 면적을 1/4수준으로 줄이고 오버 이레이즈 문제와 드레인 턴온 문제가 발생하지 않는 신뢰성 있는 소자를 제공할 수 있다. 또한 제 1 블럭 산화막으로 사용되는 Al2O3나 Y
2O3의 유전율이 각각 9와 17로 7.5정도 되는 질화막(SiN)보다 크기 때문에 ONO층을 사용하는 것 보다 제 1 블럭 산화막과 제 2 블럭 산화막을 사용하는 것이 커플링 비(Coupling Ratio)가 더 높아 폴리실리콘 게이트에 걸어주는 전압을 효과적으로 줄일 수 있는 효과가 있다.
Claims (6)
- 폴리실리콘 게이트, 사이드월 플로팅 게이트, 블럭 산화막 및 공통 소오스/드레인 영역을 포함하는 트랜지스터;상기 폴리실리콘 게이트와 연결되어 기판에 종으로 배치되고, 상기 트랜지스터의 채널 영역을 중심으로 형성되어 인가된 바이어스에 따라 상기 채널의 온/오프를 제어하기 위한 워드 라인; 및상기 공통 소오스/드레인 영역과 연결되며 상기 워드 라인과 수직으로 배치되는 비트 라인;을 단위 셀로 구성하는 것을 특징으로 하는 비휘발성 메모리 소자.
- 제 1항에 있어서,상기 폴리실리콘 게이트는 상부의 길이가 하부의 길이보다 긴 T자형 게이트임을 특징으로 하는 비휘발성 메모리 소자.
- 제 1항에 있어서,상기 블럭 산화막은 제 1 블럭 산화막과 제 2 블럭 산화막으로 구성된 것을 특징으로 하는 비휘발성 메모리 소자.
- 제 3항에 있어서,상기 제 1 블럭 산화막은 50 내지 250Å의 두께인 Al2O3 또는 Y2O 3임을 특징으로 하는 비휘발성 메모리 소자.
- 제 3항에 있어서,상기 제 2 블럭 산화막은 20 내지 150Å의 두께인 SiO2임을 특징으로 하는 비휘발성 메모리 소자.
- 제 1항에 있어서,상기 비휘발성 메모리 소자는 이레이즈 시간을 증가시킴에 따라 문턱 전압이 감소하다가 이레이즈 후반부에 일정한 문턱전압으로 수렴하는 것을 특징으로 하는 비휘발성 메모리 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030101083A KR100609237B1 (ko) | 2003-12-31 | 2003-12-31 | 비휘발성 메모리 소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030101083A KR100609237B1 (ko) | 2003-12-31 | 2003-12-31 | 비휘발성 메모리 소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050069136A KR20050069136A (ko) | 2005-07-05 |
| KR100609237B1 true KR100609237B1 (ko) | 2006-08-02 |
Family
ID=37259579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030101083A KR100609237B1 (ko) | 2003-12-31 | 2003-12-31 | 비휘발성 메모리 소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100609237B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8415735B2 (en) * | 2009-11-06 | 2013-04-09 | Flashsilicon, Inc. | Dual conducting floating spacer metal oxide semiconductor field effect transistor (DCFS MOSFET) and method to fabricate the same |
-
2003
- 2003-12-31 KR KR1020030101083A patent/KR100609237B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050069136A (ko) | 2005-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6768681B2 (en) | Non-volatile memory device | |
| JP4282248B2 (ja) | 半導体記憶装置 | |
| EP1717815B1 (en) | Inversion bit line, charge trapping non-volatile memory and method of operating same | |
| US7471564B2 (en) | Trapping storage flash memory cell structure with inversion source and drain regions | |
| US7242612B2 (en) | Non-volatile memory devices and methods for driving the same | |
| US20020067641A1 (en) | Usage of word voltage assistance in twin MONOS cell during program and erase | |
| US20070284620A1 (en) | Structure and Method of Sub-Gate and Architectures Employing Bandgap Engineered SONOS Devices | |
| US7292478B2 (en) | Non-volatile memory including charge-trapping layer, and operation and fabrication of the same | |
| US20070247924A1 (en) | Methods for erasing memory devices and multi-level programming memory device | |
| KR100706071B1 (ko) | 단일비트 비휘발성 메모리셀 및 그것의 프로그래밍 및삭제방법 | |
| KR100601915B1 (ko) | 비휘발성 메모리 소자 | |
| US6501681B1 (en) | Using a low drain bias during erase verify to ensure complete removal of residual charge in the nitride in sonos non-volatile memories | |
| KR100609216B1 (ko) | 비휘발성 메모리 소자 | |
| KR100602939B1 (ko) | 비휘발성 메모리 소자 | |
| US7852680B2 (en) | Operating method of multi-level memory cell | |
| KR20050077203A (ko) | 공통의 드레인 라인들을 구비하는 비휘발성 메모리 셀어레이 및 그의 동작 방법 | |
| US8847299B2 (en) | Non-volatile memory and non-volatile memory cell having asymmetrical doped structure | |
| KR100609237B1 (ko) | 비휘발성 메모리 소자 | |
| KR100606531B1 (ko) | 플래쉬 메모리 소자의 구동 방법 | |
| US6549466B1 (en) | Using a negative gate erase voltage applied in steps of decreasing amounts to reduce erase time for a non-volatile memory cell with an oxide-nitride-oxide (ONO) structure | |
| KR100594385B1 (ko) | 비휘발성 메모리 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120619 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |