KR100608614B1 - Active Area Automatic Detection Device - Google Patents

Active Area Automatic Detection Device Download PDF

Info

Publication number
KR100608614B1
KR100608614B1 KR1019980030233A KR19980030233A KR100608614B1 KR 100608614 B1 KR100608614 B1 KR 100608614B1 KR 1019980030233 A KR1019980030233 A KR 1019980030233A KR 19980030233 A KR19980030233 A KR 19980030233A KR 100608614 B1 KR100608614 B1 KR 100608614B1
Authority
KR
South Korea
Prior art keywords
signal
output
active area
enable signal
coefficient
Prior art date
Application number
KR1019980030233A
Other languages
Korean (ko)
Other versions
KR20000009671A (en
Inventor
류병열
김한진
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1019980030233A priority Critical patent/KR100608614B1/en
Publication of KR20000009671A publication Critical patent/KR20000009671A/en
Application granted granted Critical
Publication of KR100608614B1 publication Critical patent/KR100608614B1/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms

Abstract

본 발명은 수직 동기 신호 내의 액티브 영역을 검출하도록 한 액티브 영역 자동 검출장치에 관한 것이다.The present invention relates to an active area automatic detection device for detecting an active area in a vertical synchronization signal.

본 발명의 액티브 영역 자동 검출장치는 수직 동기 신호 내의 디지털 색 신호를 계수하여 계수 결과에 의해 시작점 인에이블 신호와 끝점 인에이블 신호를 출력하는 액티브 영역 판단부와; 수평 동기신호를 계수하여 상기 시작점 인에이블 신호와 상기 끝점 인에이블 신호의 출력 시점에 시작 계수와 끝 계수를 계산하는 동기계수 계산부와; 상기 끝 계수와 상기 시작 계수의 차를 계산하여 상기 액티브 영역의 크기를 계산하는 액티브영역 검출부를 구비한다.An active area automatic detection device of the present invention includes: an active area determination unit for counting a digital color signal in a vertical synchronization signal and outputting a start point enable signal and an end point enable signal based on a count result; A synchronization coefficient calculator for counting a horizontal synchronization signal to calculate a start coefficient and an end coefficient at an output time point of the start point enable signal and the end point enable signal; And an active region detector configured to calculate a size of the active region by calculating a difference between the end coefficient and the start coefficient.

이러한 구성에 의하여, 본 발명에 따른 액티브 영역 자동 검출장치는 플랫 패널 디스플레이 구동장치에 있어서 수직 동기신호 내의 액티브 영역의 크기 변화를 자동으로 검출할 수 있게 되고 모드 변화에 따른 오동작을 방지할 수 있게 된다.By such a configuration, the automatic active area detection device according to the present invention can automatically detect a change in the size of the active area in the vertical synchronizing signal in the flat panel display driving device, and prevent a malfunction due to the change of the mode. .

Description

액티브 영역 자동 검출장치Active area automatic detection device

본 발명은 플렛 패널 표시장치(FPD)의 구동장치에 관한 것으로, 특히 수직 동기 신호 내의 액티브 영역을 검출하도록 한 액티브 영역 자동 검출장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a drive of a flat panel display device (FPD), and more particularly to an active area automatic detection device for detecting an active area in a vertical synchronization signal.

통상, 매트릭스 형태를 가지는 플랫 패널(Flat Panel)은 가로 세로의 화소수가 고정되어 있다. 따라서, 해상도 모드가 다른 신호를 디스플레이할 때는 입력 신호로부터 데이터를 입력 받아 패널의 해상도 특성에 적합하게 신호 포맷을 변환해야 한다. 이를 위해서는 입력된 신호의 수직 동기 신호간의 액티브 영역을 알아야만 한다. 종래에는 입력신호 중 수직, 수평 동기신호를 검출하여 각 모드의 액티브 영역을 결정하였다. 실제로, 도 1에서 알 수 있는 바와 같이 두 개의 수직 동기신호(V) 사이에 각 모드별 개수에 맞는 수평 동기신호(H)가 존재한다. 그러나 색신호는 수직 동기신호(V) 간의 수평 동기신호(H)에서 액티브 영역에만 존재하게 된다. 각 모드별로 액티브 영역의 크기는 달라지게 되고, 동일한 모드에서도 달라질 수 있다. 이 경우, 동일하게 검출된 수직, 수평 동기신호(V,H)라도 실제 액티브 영역이 다른 모드가 존재할 수 있기 때문에 패널에 표시될 때에는 화면이 잘리거나 하단 부분에 색이 없는 영상을 디스플레이하게 된다. 이에 따라, 모드 변환에 따른 액티브 영역의 변환을 자동으로 검출하여 이를 마이크로 컴퓨터에 전달하는 장치가 요구되고 있다.In general, a flat panel having a matrix form has a fixed horizontal and vertical number of pixels. Therefore, when displaying a signal having a different resolution mode, the data format must be converted to match the resolution characteristics of the panel by receiving data from the input signal. This requires knowing the active area between the vertical synchronization signals of the input signal. Conventionally, the active region of each mode is determined by detecting vertical and horizontal synchronization signals among input signals. In fact, as shown in FIG. 1, a horizontal synchronization signal H corresponding to the number for each mode exists between two vertical synchronization signals V. FIG. However, the color signal exists only in the active region in the horizontal synchronizing signal H between the vertical synchronizing signal V. FIG. The size of the active area is different for each mode, and may be different in the same mode. In this case, even if vertically and horizontally synchronized signals V and H are detected in the same way, different modes of actual active areas may exist, so that when the screen is displayed on the panel, the image is cut off or a colorless image is displayed on the lower portion. Accordingly, there is a demand for an apparatus that automatically detects a change in the active area according to the mode change and transfers the change to the microcomputer.

따라서, 본 발명의 목적은 플랫 패널 디스플레이 구동장치에 있어서 모드 변화에 따른 오동작을 방지하고 액티브 영역의 크기 변화를 자동으로 검출하도록 한 액티브 영역 자동 검출장치를 제공하는데 있다.Accordingly, an object of the present invention is to provide an active area automatic detection device for preventing a malfunction due to a mode change and automatically detecting a change in the size of an active area in a flat panel display driving device.

상기 목적을 달성하기 위하여, 본 발명의 액티브 영역 자동 검출장치는 수직 동기 신호 내의 디지털 색 신호를 계수하여 계수 결과에 의해 시작점 인에이블 신호와 끝점 인에이블 신호를 출력하는 액티브 영역 판단부와: 수평 동기신호를 계수하여 상기 시작점 인에이블 신호와 상기 끝점 인에이블 신호의 출력 시점에 시작 계수와 끝 계수를 계산하는 동기계수 계산부와; 상기 끝 계수와 상기 시작 계수의 차를 계산하여 상기 액티브 영역의 크기를 계산하는 액티브영역 검출부를 구비한다.In order to achieve the above object, the active area automatic detection device of the present invention includes an active area determination unit for counting a digital color signal in a vertical synchronization signal and outputting a start point enable signal and an end point enable signal based on the counting result: horizontal synchronization. A synchronization coefficient calculator for counting a signal and calculating a start coefficient and an end coefficient at an output time point of the start point enable signal and the end point enable signal; And an active region detector configured to calculate a size of the active region by calculating a difference between the end coefficient and the start coefficient.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above objects will become apparent from the description of the embodiments with reference to the accompanying drawings.

이하, 도 2 및 도 3을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 2 and 3.

도 2는 본 발명의 실시예에 따른 액티브 영역 자동 검출장치를 나타내는 블록도이다.2 is a block diagram illustrating an active area automatic detection device according to an embodiment of the present invention.

도 2의 구성에서, 본 발명의 액티브 영역 자동 검출장치는 수직 동기신호(V)에 리셋(Reset)되어 수평 동기신호(H)를 계수하기 위한 카운터(2)와, 액티브 영역의 시작점까지 수평 동기신호(H)의 개수가 저장되는 제1 래치(4)와, 액티브 영역의 끝점까지 수평 동기신호(H)의 개수가 저장되는 제2 래치(6)와, 수직 동기신호(V) 구간 중 제2 래치(6)로부터의 가장 큰 값을 검출하기 위한 비교기(8)와, 제1 래치(4)와 비교기(8)로부터의 출력신호들을 감산하여 액티브 영역의 크기를 검출하기 위한 감산기(10)와, 액티브 영역에 포함된 수평 동기신호의 개수(즉, 수평 화소수)가 저장되는 제3 래치(12)를 구비한다. 카운터(2)는 수평 동기신호(H)가 입력되고 제1 및 제2 래치(4,6)에 공통으로 접속되어 수직 동기신호(V)에 리셋되어 수평 동기신호(H)를 계수하여 제1 및 제2 래치(4,6)에 공통으로 공급된다. 제1 래치(4)는 래치 신호 A가 "1"로서 입력될 때까지 카운터(2)로부터의 계수신호를 저장하게 된다. 이 래치신호 A는 액티브 영역의 시작점에서 "1"이 된다. 따라서, 제1 래치(4)는 수직동기 신호(V)의 시작점에서 액티브 영역의 시작점까지 존재하는 수평 동기신호(H)의 개수를 감산기(10)에 공급하게 된다. 제2 래치(6)는 래치신호 B가 "1"로서 입력될 때까지 카운터(2)로부터의 계수신호를 저장하게 된다. 이 래치신호 B는 액티브 영역의 끝에서 "1"이 된다. 따라서, 제1 래치(4)는 수직동기 신호(V)의 시작점에서 액티브 영역의 끝점까지 존재하는 수평 동기신호(H)의 개수를 감산기(10)에 공급하게 된다. 비교기(8)는 제2 래치(6)의 출력신호를 입력받아 수직 동기신호(V) 구간 중 출력 값을 입력 값과 비교하여 큰 값을 감산기(10)에 공급하게 된다. 감산기(10)는 비교기(8)로부터 공급되는 계수신호에서 제1 래치(4)로부터 공급되는 계수신호를 감산함으로써 액티브 영역의 크기를 검출하게 된다. 제3 래치(12)는 한 수직 동기신호 내에 포함된 액티브 영역의 크기를 저장하게 되고 마이크로 컴퓨터는 이를 입력받아 입력신호의 액티브 영역 크기를 판별할 수 있게 된다.In the configuration of Fig. 2, the automatic detection of the active area of the present invention is performed by the counter 2 for resetting the vertical synchronizing signal V to count the horizontal synchronizing signal H, and the horizontal synchronizing up to the starting point of the active area. A first latch 4 in which the number of signals H is stored, a second latch 6 in which the number of horizontal synchronization signals H is stored up to an end point of the active region, and a second latch 6 in the vertical synchronization signal V section; Comparator 8 for detecting the largest value from the 2 latch 6 and subtractor 10 for detecting the size of the active area by subtracting the output signals from the first latch 4 and the comparator 8 And a third latch 12 in which the number of horizontal synchronization signals (ie, the number of horizontal pixels) included in the active area is stored. The counter 2 has a horizontal synchronizing signal H input thereto, is commonly connected to the first and second latches 4 and 6, reset to the vertical synchronizing signal V, and counts the horizontal synchronizing signal H. And the second latches 4 and 6 in common. The first latch 4 stores the count signal from the counter 2 until the latch signal A is input as "1". This latch signal A becomes " 1 " at the start of the active region. Therefore, the first latch 4 supplies the subtractor 10 with the number of horizontal synchronization signals H existing from the start point of the vertical synchronization signal V to the start point of the active region. The second latch 6 stores the count signal from the counter 2 until the latch signal B is input as "1". This latch signal B becomes " 1 " at the end of the active region. Accordingly, the first latch 4 supplies the subtractor 10 with the number of horizontal synchronization signals H existing from the start point of the vertical synchronization signal V to the end point of the active region. The comparator 8 receives the output signal of the second latch 6 and compares the output value of the vertical synchronization signal V section with the input value and supplies a large value to the subtractor 10. The subtractor 10 detects the size of the active area by subtracting the count signal supplied from the first latch 4 from the count signal supplied from the comparator 8. The third latch 12 stores the size of the active area included in one vertical synchronization signal, and the microcomputer can receive the input and determine the size of the active area of the input signal.

도 3은 도 2에 도시된 래치신호 A, B를 생성하기 위한 래치신호 발생장치를 나타내는 도면으로써, 도 2의 구성에서 본 발명에 따른 래치신호 발생장치는 입력 아날로그 색신호를 디지털 형태로 변환하기 위한 아날로그/디지털 변환기(이하 "ADC"라 함)(22)와, ADC(22)로부터의 색신호를 가산하기 위한 가산기(24)와, 액티브 영역의 시작점을 검출하기 위한 OR 게이트(26)와, 액티브 영역의 끝점을 검출하기 위한 AND 게이트(28)를 구비한다. 가산기(24)는 ADC(22)에 직렬 접속되어 디지털 형태의 적녹청(RGB) 색신호를 가산하게 된다. 따라서, 가산기(24)는 적녹청(RGB) 색신호 중 어느 하나라도 존재하면 하이레벨 즉, "1"의 출력신호를 출력하고 그렇지 않으면 로우레벨 즉, "0"의 출력신호를 출력하게 된다. OR 게이트(26)는 출력단이 제1 입력단에 접속되고 제2 입력단은 가산기(24)의 출력단에 접속된다. OR 게이트(26)는 수직 동기신호(V)에 의해 닫혀진 스위치(SW)에 의해 출력신호는 "0"이 된다. OR 게이트(26)의 출력신호는 제1 입력신호로서 입력된다. 이 때, 액티브 영역이 시작되어 가산기(24)로부터 OR 게이트(26)의 제2 입력신호로서 "1"이 입력되면 OR 게이트(26)의 출력신호 A는 "0"에서 "1"로 변하게 된다. OR 게이트(26)의 출력신호 A는 액티브 영역의 시작점 검출신호이다. AND 게이트(28)는 제1 입력신호로서 OR 게이트(26)의 출력이 공급되고 제2 입력신호로서 가산기(24)의 출력신호가 인버터(INV)를 경유하여 반전되어 공급된다. AND 게이트(28)의 출력신호 B는 액티브 영역의 끝점 검출신호로서 가산기(24)의 출력신호가 "0"(색신호가 없을 때)이고 OR 게이트(26)의 출력신호가 "1"일 때 "1"이 된다. 이 때, 액티브 영역 사이에서도 AND 게이트(28)의 출력신호가 "1"이 될 수 있으므로 액티브 영역 끝점신호는 항상 출력되게 설계되어져야 한다.FIG. 3 is a view illustrating a latch signal generator for generating the latch signals A and B shown in FIG. 2. In the configuration of FIG. 2, the latch signal generator according to the present invention is used to convert an input analog color signal into a digital form. An analog / digital converter (hereinafter referred to as " ADC ") 22, an adder 24 for adding color signals from the ADC 22, an OR gate 26 for detecting the starting point of the active region, and an active An AND gate 28 for detecting the end point of the region is provided. The adder 24 is connected in series with the ADC 22 to add a red-green color (RGB) color signal in digital form. Therefore, the adder 24 outputs an output signal of high level, i.e., "1" if any one of the red cyan (RGB) color signals is present, and otherwise outputs an output signal of low level, i.e., "0". The OR gate 26 has an output terminal connected to the first input terminal and a second input terminal connected to the output terminal of the adder 24. The OR gate 26 becomes "0" by the switch SW closed by the vertical synchronizing signal V. FIG. The output signal of the OR gate 26 is input as a first input signal. At this time, when "1" is input as the second input signal of the OR gate 26 from the adder 24 by starting the active region, the output signal A of the OR gate 26 changes from "0" to "1". . The output signal A of the OR gate 26 is a start point detection signal of the active region. The AND gate 28 is supplied with the output of the OR gate 26 as a first input signal and the output signal of the adder 24 is inverted via the inverter INV as a second input signal. The output signal B of the AND gate 28 is an end point detection signal of the active area. When the output signal of the adder 24 is "0" (when there is no color signal) and the output signal of the OR gate 26 is "1", 1 ". At this time, since the output signal of the AND gate 28 may be "1" even between the active regions, the active region endpoint signal should be designed to always be output.

상술한 바와 같이, 본 발명에 따른 액티브 영역 자동 검출장치는 플랫 패널 디스플레이 구동장치에 있어서 수직 동기신호 내의 액티브 영역의 크기 변화를 자동으로 검출할 수 있게 되고 모드 변화에 따른 오동작을 방지할 수 있게 된다.As described above, the active area automatic detection device according to the present invention can automatically detect a change in the size of the active area in the vertical synchronizing signal in the flat panel display driving device and can prevent malfunction due to the change of the mode. .

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

도 1은 플랫 패널 디스플레이의 입력 신호를 나타내는 파형도.1 is a waveform diagram showing an input signal of a flat panel display.

도 2는 본 발명의 실시예에 따른 액티브 영역 자동 검출장치를 나타내는 블록도.2 is a block diagram showing an active area automatic detection device according to an embodiment of the present invention.

도 3은 도 1에 도시된 래치신호를 생성하기 위한 래치신호 발생장치를 나타내는 블록도.FIG. 3 is a block diagram showing a latch signal generator for generating the latch signal shown in FIG.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

2 : 카운터 4,6,12 : 래치2: counter 4,6,12: latch

8 : 비교기 10 : 감산기8: comparator 10: subtractor

22 : ADC 24 : 가산기22: ADC 24: adder

26 : OR 게이트 28 : AND 게이트26: OR gate 28: AND gate

Claims (9)

수직 동기 신호 내의 디지털 색 신호를 계수하여 계수 결과에 의해 시작점 인에이블 신호와 끝점 인에이블 신호를 출력하는 액티브 영역 판단부와;An active region determination unit that counts the digital color signals in the vertical synchronization signal and outputs a start point enable signal and an end point enable signal based on the count result; 수평 동기신호를 계수하여 상기 시작점 인에이블 신호와 상기 끝점 인에이블 신호의 출력 시점에 시작 계수와 끝 계수를 계산하는 동기계수 계산부와;A synchronization coefficient calculator for counting a horizontal synchronization signal to calculate a start coefficient and an end coefficient at an output time point of the start point enable signal and the end point enable signal; 상기 끝 계수와 상기 시작 계수의 차를 계산하여 상기 액티브 영역의 크기를 계산하는 액티브영역 검출부를 포함하여 구성된 것을 특징으로 하는 액티브 영역 자동 검출 장치.And an active area detector configured to calculate a size of the active area by calculating a difference between the end coefficient and the start coefficient. 제1항에 있어서, 상기 액티브 영역 판단부는The method of claim 1, wherein the active area determination unit 디지털 색 신호를 계수하면 하이 신호를, 계수하지 못하면 로우 신호를 출력하는 가산기와;An adder for outputting a high signal when the digital color signal is counted and a low signal when the digital color signal is not counted; 상기 가산기의 출력과 자신의 궤환된 출력을 입력으로 하며 상기 가산기의 출력에 의해 시작점 인에이블 신호를 출력하는 OR 게이트와;An OR gate which receives the output of the adder and its feedback output and outputs a start point enable signal by the output of the adder; 수직 동기신호에 의해 상기 OR 게이트의 출력을 로우 신호로 전환시키는 시작점 리셋기와;A start point reset unit for switching the output of the OR gate to a low signal by a vertical synchronization signal; 상기 가산기의 반전된 신호와 상기 OR 게이트의 출력을 입력으로 하여 끝점 인에이블 신호를 출력하는 AND 게이트를 포함하여 구성된 것을 특징으로 하는 액티브 영역 자동 검출 장치.And an AND gate for outputting an endpoint enable signal by inputting the inverted signal of the adder and the output of the OR gate. 제2항에 있어서, 상기 가산기는The method of claim 2, wherein the adder 아날로그 색 신호를 디지털 변환하여 디지털 색 신호를 출력하는 아날로그/디지털 변환기를 더 포함하여 구성된 것을 특징으로 하는 액티브 영역 자동 검출 장치.And an analog-to-digital converter configured to digitally convert an analog color signal to output a digital color signal. 제1항에 있어서, 상기 액티브 영역 판단부는The method of claim 1, wherein the active area determination unit 디지털 색 신호를 계수하면 시작점 인에이블 신호를 출력하는 시작점 검출기와;A start point detector for outputting a start point enable signal when the digital color signal is counted; 상기 시작점 인에이블 신호의 출력 이후 상기 디지털 색 신호를 계수하지 못하면 끝점 인에이블 신호를 출력하는 끝점 검출기와;An end point detector for outputting an end point enable signal if the digital color signal cannot be counted after the start point enable signal is output; 수직 동기신호에 의해 상기 시작점 인에이블 신호를 리셋하는 시작점 리셋기를 포함하여 구성된 것을 특징으로 하는 액티브 영역 자동 검출 장치.And a start point reset device for resetting the start point enable signal by a vertical synchronization signal. 제4항에 있어서, 상기 시작점 검출기는The method of claim 4, wherein the starting point detector is 디지털 색 신호의 있음을 가산하여 가산 결과에 의해 하이/로우 신호를 출력하는 가산기와;An adder for adding a digital color signal and outputting a high / low signal based on the addition result; 상기 가산기의 출력과 자신의 궤환 신호를 입력으로 하여 시작점 인에이블 신호를 출력하는 OR 게이트를 포함하여 구성된 것을 특징으로 하는 액티브 영역 자동 검출 장치.And an OR gate for outputting a start point enable signal by inputting the output of the adder and its feedback signal. 제4항에 있어서, 상기 끝점 검출기는The method of claim 4, wherein the endpoint detector 디지털 색 신호의 없음을 가산하여 가산 결과에 의해 하이/로우 신호를 출력하는 가산기와;An adder that adds none of the digital color signals and outputs a high / low signal based on the addition result; 상기 가산기의 출력이 하이 신호이고 시작점 검출기의 출력이 하이 신호이면 끝점 인에이블 신호를 출력하는 AND 게이트를 포함하여 구성된 것을 특징으로 하는 액티브 영역 자동 검출 장치.And an AND gate for outputting an end enable signal when the output of the adder is a high signal and the output of the start detector is a high signal. 제5항 또는 제6항에 있어서, 상기 가산기는The method of claim 5 or 6, wherein the adder 아날로그 색 신호를 디지털 변환하여 디지털 색 신호를 출력하는 아날로그/디지털 변환기를 더 포함하여 구성된 것을 특징으로 하는 액티브 영역 자동 검출 장치.And an analog-to-digital converter configured to digitally convert an analog color signal to output a digital color signal. 제1항에 있어서, 상기 동기계수 계산부는The method of claim 1, wherein the synchronization coefficient calculation unit 한 수직 동기신호 내에 포함된 수평 동기신호를 계수하여 계수신호를 생성하는 계수수단과;Counting means for counting a horizontal sync signal included in one vertical sync signal to generate a count signal; 시작점 인에이블 신호와 끝점 인에이블 신호에 의해 상기 계수신호를 래치하여 시작 계수와 끝점 계수를 저장하는 래치수단을 포함하여 구성된 것을 특징으로 하는 액티브 영역 자동 검출 장치.And latch means for latching the count signal by a start point enable signal and an end point enable signal to store a start coefficient and an end point coefficient. 제8항에 있어서, 상기 래치수단은The method of claim 8, wherein the latch means 상기 끝점 계수 중 가장 큰 값을 검출하는 비교수단을 더 포함하여 구성된 것을 특징으로 하는 액티브 영역 자동 검출장치.And an comparing means for detecting the largest value of the endpoint coefficients.
KR1019980030233A 1998-07-27 1998-07-27 Active Area Automatic Detection Device KR100608614B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980030233A KR100608614B1 (en) 1998-07-27 1998-07-27 Active Area Automatic Detection Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980030233A KR100608614B1 (en) 1998-07-27 1998-07-27 Active Area Automatic Detection Device

Publications (2)

Publication Number Publication Date
KR20000009671A KR20000009671A (en) 2000-02-15
KR100608614B1 true KR100608614B1 (en) 2006-10-24

Family

ID=19545336

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980030233A KR100608614B1 (en) 1998-07-27 1998-07-27 Active Area Automatic Detection Device

Country Status (1)

Country Link
KR (1) KR100608614B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100397642B1 (en) * 2000-10-31 2003-09-13 엘지전자 주식회사 Apparatus and method for selection of tributary unit signal automatically processing path in synchronous digital hierarchy system
KR100422138B1 (en) * 2001-09-28 2004-03-11 엘지전자 주식회사 Apparatus and method for phase-locking using a pattern generator for test in synchronous digital hierarchy

Also Published As

Publication number Publication date
KR20000009671A (en) 2000-02-15

Similar Documents

Publication Publication Date Title
US5025496A (en) Odd/even field detector for video signals
EP0249281B1 (en) Television picture display device
KR20000014352A (en) Video format mode detector
US6538648B1 (en) Display device
US5499036A (en) Display control apparatus and method of using same
KR100608614B1 (en) Active Area Automatic Detection Device
CA2328951C (en) Image signal processing device
KR910005685A (en) Signal waveform display device
JPH01232393A (en) Frequency detector
JPS63260392A (en) Automatic color-bar signal reference
JP2902837B2 (en) Image detection circuit
KR0175973B1 (en) Method and apparatus for providing a video synchronising signal of a predetermined polarity
US7034780B2 (en) Plasma display device with video muting function
JP2001083927A (en) Display device and its driving method
KR100744018B1 (en) apparatus for converting color space automatically according to input signal and method thereof
KR100531382B1 (en) Method of fixing sampling phase in Analog-Digital Converter and Apparatus of the same
JP2667599B2 (en) Television receiver with multi-screen display function
JP3023116B2 (en) Video signal processing device
JPH07298200A (en) Letter box screen detector
JPH08289215A (en) Character superimposing circuit
KR100206784B1 (en) Super impose apparatus and method of image instrument
JP2004310128A (en) Image display device
KR950001443B1 (en) Composite video signal generator
JPH0685631A (en) Signal cycle deciding circuit
JPH08237569A (en) Average luminance level detector and automatic aspect ratio identifying device for television signal using the same

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee