KR100605943B1 - Method for fabricating tungsten plug of semiconductor device - Google Patents
Method for fabricating tungsten plug of semiconductor device Download PDFInfo
- Publication number
- KR100605943B1 KR100605943B1 KR1020030102037A KR20030102037A KR100605943B1 KR 100605943 B1 KR100605943 B1 KR 100605943B1 KR 1020030102037 A KR1020030102037 A KR 1020030102037A KR 20030102037 A KR20030102037 A KR 20030102037A KR 100605943 B1 KR100605943 B1 KR 100605943B1
- Authority
- KR
- South Korea
- Prior art keywords
- tungsten
- film
- oxidant
- forming
- tungsten plug
- Prior art date
Links
- 229910052721 tungsten Inorganic materials 0.000 title claims abstract description 70
- 239000010937 tungsten Substances 0.000 title claims abstract description 70
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 title claims abstract description 67
- 238000000034 method Methods 0.000 title claims abstract description 57
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 239000007800 oxidant agent Substances 0.000 claims abstract description 52
- 230000008569 process Effects 0.000 claims abstract description 39
- 230000001590 oxidative effect Effects 0.000 claims abstract description 30
- 229910052751 metal Inorganic materials 0.000 claims abstract description 28
- 239000002184 metal Substances 0.000 claims abstract description 28
- 239000002002 slurry Substances 0.000 claims abstract description 27
- 239000011229 interlayer Substances 0.000 claims abstract description 23
- 230000004888 barrier function Effects 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 7
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 4
- ROOXNKNUYICQNP-UHFFFAOYSA-N ammonium persulfate Chemical compound [NH4+].[NH4+].[O-]S(=O)(=O)OOS([O-])(=O)=O ROOXNKNUYICQNP-UHFFFAOYSA-N 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- MVFCKEFYUDZOCX-UHFFFAOYSA-N iron(2+);dinitrate Chemical compound [Fe+2].[O-][N+]([O-])=O.[O-][N+]([O-])=O MVFCKEFYUDZOCX-UHFFFAOYSA-N 0.000 claims description 3
- 229910001870 ammonium persulfate Inorganic materials 0.000 claims description 2
- 238000005498 polishing Methods 0.000 abstract description 6
- 230000007547 defect Effects 0.000 abstract description 3
- 239000013317 conjugated microporous polymer Substances 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 1
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 description 1
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- ZNOKGRXACCSDPY-UHFFFAOYSA-N tungsten trioxide Chemical compound O=[W](=O)=O ZNOKGRXACCSDPY-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 텅스텐 플러그 평탄화 공정에서 슬러리의 산화제 종류를 강산화제에서 약산화제로 순차적으로 변화시키는 텅스텐 플러그 평탄화 공정에 관한 것이다.The present invention relates to a tungsten plug planarization process that sequentially changes the oxidant type of the slurry from a strong oxidant to a weak oxidant in the tungsten plug planarization process.
본 발명의 반도체 소자의 텅스텐 플러그 형성 방법은 소정의 소자가 형성된 기판상에 층간 절연막을 형성하는 단계; 상기 층간 절연막을 선택적으로 제거하여 콘택홀을 형성하는 단계; 상기 콘택홀을 포함한 전면에 금속 배리어막 및 텅스텐막을 차례로 형성하는 단계; 및 상기 콘택홀 외의 지역의 금속배리어막과 텅스텐막을 제거하기 위한 텅스텐 CMP 공정 진행시 슬러리 내에 첨가되는 산화제의 종류를 강산화제에서 약산화제로 순차적으로 변경하여 텅스텐 플러그를 형성하는 단계를 포함하여 이루어짐에 기술적 특징이 있다.The method of forming a tungsten plug of a semiconductor device of the present invention comprises the steps of: forming an interlayer insulating film on a substrate on which a predetermined device is formed; Selectively removing the interlayer insulating film to form a contact hole; Sequentially forming a metal barrier film and a tungsten film on the entire surface including the contact hole; And forming a tungsten plug by sequentially changing the type of oxidant added in the slurry from a strong oxidant to a weak oxidant during the tungsten CMP process for removing the metal barrier film and the tungsten film in the region outside the contact hole. There are technical features.
따라서, 본 발명의 반도체 소자의 텅스텐 플러그 형성 방법은 텅스텐막을 제거하기 위한 텅스텐 CMP 공정 진행 시 슬러리 내에 첨가되는 산화제의 종류를 강산화제에서 약산화제로 순차적으로 변경함으로써 텅스텐 플러그의 리세스를 방지할 수 있고, 종래의 별도로 수행하던 산화막 버핑(buffing) 공정을 단일 연마 테이블에서 수행하여 공정시간을 단축하고 슬러리 비용을 절감할 수 있을 뿐만 아니라 약산화제 첨가 CMP 공정 진행 시에 플러그 외의 층간절연막에 일부 잔류하고 있는 금속 잔류물과 스크래치 등의 결함을 제거할 수 있어 금속 배선의 신뢰성을 향상시킬 수 있는 효과가 있다.Therefore, the tungsten plug forming method of the semiconductor device of the present invention can prevent the tungsten plug recess by sequentially changing the type of oxidant added in the slurry from the strong oxidant to the weak oxidant during the tungsten CMP process for removing the tungsten film. In addition, the conventional oxidizing film buffing process can be performed on a single polishing table to reduce the process time and reduce the slurry cost, and also partially remain in the interlayer insulating film other than the plug during the weak oxidizing CMP process. It is possible to eliminate defects such as metal residues and scratches, thereby improving the reliability of the metal wiring.
CMP, 슬러리, 산화제CMP, Slurry, Oxidizer
Description
도 1a 내지 도 1c는 종래기술에 의한 텅스텐 플러그 형성의 공정 단면도.1A to 1C are cross-sectional views of a process of forming a tungsten plug according to the prior art.
도 2a 내지 도 2d는 본 발명에 의한 텅스텐 플러그 형성의 공정 단면도.2a to 2d are process cross-sectional views of the tungsten plug formation according to the present invention;
본 발명은 반도체 소자의 텅스텐 플러그 형성 방법에 관한 것으로, 보다 자세하게는 콘택홀 외의 지역의 금속배리어막과 텅스텐막을 제거하기 위한 텅스텐 CMP 공정 진행 시 슬러리 내에 첨가되는 산화제의 종류를 강산화제에서 약산화제로 순차적으로 변경하여 텅스텐 플러그의 리세스 형성을 방지하는 방법에 관한 것이다.The present invention relates to a method for forming a tungsten plug of a semiconductor device, and more particularly, a type of oxidizing agent added to a slurry during a tungsten CMP process for removing a metal barrier film and a tungsten film outside a contact hole from a strong oxidizer to a weak oxidizer. The invention relates to a method of sequentially changing to prevent recess formation of a tungsten plug.
종래의 반도체 장치 제조 공정에서 배선(interconnection) 공정 중 텅스텐 플러그 형성 공정의 단면도를 도 1a 내지 도 1c에 나타내었다.1A to 1C are cross-sectional views of a tungsten plug forming process during an interconnection process in a conventional semiconductor device manufacturing process.
먼저, 도 1a는 소정의 소자가 형성된 기판(11)상에 층간 절연막(12)을 형성 하고, 사진 공정 및 식각 공정을 통해 상기 기판의 표면이 소정 부분 노출되도록 상기 층간 절연막을 선택적으로 제거하여 콘택 홀(13)을 형성한다.First, FIG. 1A illustrates that an
먼저, 도 1b는 상기 콘택 홀을 포함한 기판의 전면에 Ti/TiN(접착층/확산방지층)과 같은 금속 배리어막(14)을 형성하고 다시 상부에 텅스텐막(15)을 형성한다.First, FIG. 1B forms a
먼저, 도 1c는 전면 식각(etch back) 또는 텅스텐 CMP(Chemical Mechanical Planarisation, 이하 CMP) 공정(16)을 수행하여 콘택 홀 내의 텅스텐을 남기고 다른 부분의 텅스텐막과 금속 배리어막을 완전히 제거하여 텅스텐 플러그(17)를 형성한다.First, FIG. 1C shows a tungsten plug (tungsten plug) by performing an etch back or a tungsten chemical mechanical planarization (CMP)
상기 텅스텐 CMP 공정은 산화제가 포함된 슬러리를 사용하는데, 일반적으로 실리카, 알루미나 미립자와 같은 연마제(abrasive)가 포함된 슬러리에 과산화수소(H2O2), 질산철(Fe(NO3)2)와 같은 강산화제를 혼합하여 사용하고 있다. 슬러리 내의 산화제는 텅스텐 표면을 산화시켜 산화텅스텐(WO3)으로 만들며 WO3는 W에 비해 훨씬 강도가 약하여 연마제로 쉽게 제거할 수 있다. 텅스텐 CMP 공정에서는 슬러리 내의 연마제 및 CMP 패드에 의한 기계적 연마로 WO3를 제거하고 WO3층 아래의 금속 W은 산화제에 의해 WO3로 변하여 게속 제거되는 과정을 반복하면서 텅스텐막(15)을 제거한다. 그리고 금속 배리어막(14)도 텅스텐 연마와 비슷한 메커니즘에 의해 제거한다.The tungsten CMP process uses a slurry containing an oxidizing agent. In general, a tungsten CMP process includes hydrogen peroxide (H 2 O 2 ) and iron nitrate (Fe (NO 3 ) 2 ) and a slurry containing an abrasive such as silica and alumina particles. The same strong oxidant is mixed and used. The oxidant in the slurry oxidizes the tungsten surface to make tungsten oxide (WO 3 ) and WO 3 is much weaker than W and can be easily removed with an abrasive. In the tungsten CMP process, WO 3 is removed by mechanical polishing by an abrasive in a slurry and a CMP pad, and the
그러나, 상기와 같은 종래의 반도체 장치의 플러그 형성 방법에는, 강산화제 가 첨가된 슬러리가 텅스텐 표면에 직접 작용하여 강력한 산화반응을 일으키므로 층간 절연막의 제거 속도에 대한 텅스텐막의 제거 속도, 즉 연마 선택비(selectivity)가 50 내지 150으로 매우 크므로 과도한 플러그 리세스가 발생하며, CMP가 완료된 플러그 표면의 거칠기가 커지는 문제점이 있다.However, in the plug forming method of the conventional semiconductor device as described above, since the slurry to which the strong oxidant is added acts directly on the surface of the tungsten to cause a strong oxidation reaction, the removal rate of the tungsten film, that is, the polishing selectivity to the removal rate of the interlayer insulating film. (selectivity) is very large (50 to 150) excessive plug recess occurs, there is a problem that the roughness of the plug surface is complete CMP.
따라서, 플러그 리세스를 줄이고 플러그 표면의 거칠기를 해소하기 위해 별도의 연마 장치에서 일반적인 층간 절연막용 실리카 슬러리를 사용하여 산화막 버핑 공정을 별도로 수행하는 공정도 개발되어 널리 이용되고 있다. 그러나 이 공정은 CMP가 다른 연마 테이블에서 추가로 수행되고 버핑 슬러리도 별도로 사용하므로 공정 시간이 길고 슬러리 비용이 증가하는 문제점이 있다.Therefore, in order to reduce the plug recess and reduce the roughness of the plug surface, a process of separately performing an oxide film buffing process using a silica slurry for general interlayer insulation films in a separate polishing apparatus has also been developed and widely used. However, this process has a problem in that the process time is long and the slurry cost is increased because CMP is additionally performed in another polishing table and a separate buffing slurry is used.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, CMP 공정의 슬러리의 산화제를 강산화제에서 약산화제로 순차적으로 첨가하여 텅스텐 플러그의 리세스를 방지할 수 있고, 공정시간을 단축하고 슬러리 비용을 절감할 수 있을 뿐만 아니라 일부 잔류하고 있는 금속 잔류물과 스크래치 등의 결함을 제거할 수 있어 금속 배선의 신뢰성을 향상시킬 수 있도록 하는 방법을 제공함에 본 발명의 목적이 있다.
Accordingly, the present invention is to solve the problems of the prior art as described above, by sequentially adding the oxidizing agent of the slurry of the CMP process from the strong oxidizer to the weak oxidizer to prevent the tungsten plug recess, and shorten the process time It is an object of the present invention to provide a method that can not only reduce the slurry cost but also eliminate some residual metal residues and scratches, thereby improving the reliability of metal wiring.
본 발명의 상기 목적은 소정의 소자가 형성된 기판상에 층간 절연막을 형성 하는 단계; 상기 층간 절연막을 선택적으로 제거하여 콘택홀을 형성하는 단계; 상기 콘택홀을 포함한 전면에 금속 배리어막 및 텅스텐막을 차례로 형성하는 단계; 및 상기 콘택홀 외의 지역의 금속배리어막과 텅스텐막을 제거하기 위한 텅스텐 CMP 공정 진행시 슬러리 내에 첨가되는 산화제의 종류를 강산화제에서 약산화제로 순차적으로 변경하여 텅스텐 플러그를 형성하는 단계를 포함하여 이루어진 반도체 소자의 텅스텐 플러그 형성 방법에 의해 달성된다.The object of the present invention is to form an interlayer insulating film on a substrate on which a predetermined element is formed; Selectively removing the interlayer insulating film to form a contact hole; Sequentially forming a metal barrier film and a tungsten film on the entire surface including the contact hole; And forming a tungsten plug by sequentially changing the type of oxidant added to the slurry from a strong oxidant to a weak oxidant during the tungsten CMP process for removing the metal barrier film and the tungsten film in the region outside the contact hole. It is achieved by the tungsten plug formation method of the device.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.Details of the above object and technical configuration of the present invention and the effects thereof according to the present invention will be more clearly understood by the following detailed description with reference to the drawings showing preferred embodiments of the present invention.
도 2a 내지 도 2d는 본 발명에 의한 텅스텐 플러그 형성의 공정 단면도이다. 2A to 2D are cross-sectional views of a tungsten plug formation according to the present invention.
먼저, 도 2a는 소정의 소자가 형성된 기판상에 층간 절연막을 형성하고 상기 층간 절연막을 선택적으로 제거하여 콘택홀을 형성하는 단계이다. 도에서 보는 바와 같이 소정의 소자가 형성된 실리콘 기판(21)상에 층간 절연막(22)을 형성하고, 사진 공정 및 식각 공정을 통해 패턴을 형성하고, 상기 패턴을 이용하여 상기 실리콘 기판의 표면이 소정 부위가 노출되도록 상기 층간 절연막을 선택적으로 제거하여 콘택 홀(23)을 형성한다.2A is a step of forming a contact hole by forming an interlayer insulating film on a substrate on which a predetermined element is formed and selectively removing the interlayer insulating film. As shown in the figure, an
다음, 도 2b는 상기 콘택 홀을 포함한 전면에 금속 배리어막 및 텅스텐막을 차례로 형성하는 단계이다. 도에서 보는 바와 같이 상기 콘택 홀을 포함한 실리콘 기판의 전면에 Ti/TiN(접착층/확산방지층)과 같은 금속 배리어막(24)을 형성하고 상기 금속 배리어막 상부에 텅스텐막(25)을 형성한다.Next, FIG. 2B is a step of sequentially forming a metal barrier film and a tungsten film on the entire surface including the contact hole. As shown in the figure, a
다음, 도 2c 내지 도 2d는 상기 도 2a의 콘택홀 외의 지역의 금속 배리어막과 텅스텐막을 제거하기 위한 텅스텐 CMP 공정 진행시 슬러리 내에 첨가되는 산화제의 종류를 강산화제에서 약산화제로 순차적으로 변경하여 텅스텐 플러그를 형성하는 단계이다. 도에서 보는 바와 같이 상기 콘택 홀 외의 지역의 금속 배리어막과 텅스텐막을 제거하기 위해 텅스텐 CMP 공정을 진행하는데, 이 때 슬러리 내에 첨가되는 산화제의 종류를 강산화제에서 약산화제로 순차적으로 변경하여 텅스텐 플러그를 형성한다. 강산화제를 첨가하는 CMP 공정(26)은 벌크(bulk)의 텅스텐막과 금속 배리어막이 완전히 제거될 때까지 진행하며 완전히 제거되는 시점은 통상의 모터 전류(motor current) 방식 또는 광학 방식의 종말 검출기(end point detector)로 제어할 수 있다. CMP 종말점 후에 강산화제 CMP 공정을 계속 진행하면 층간 절연막에 대한 텅스텐막의 연마제거 속도가 50 내지 150배로 너무 크므로 층간 절연막은 더 이상 제거되지 않고 텅스텐 플러그 부분의 텅스텐이 제거되므로 텅스텐 플러그(27)의 리세스(28)가 발생하게 된다. 종말점 근처에서 바로 강산화제 CMP 공정을 완료하면 웨이퍼 내의 패턴 밀도의 불균형 때문에 텅스텐 플러그(27) 외의 일부 지역에서 텅스텐이나 금속배리어가 남아서 반도체 장치의 결함을 유발하는 문제점이 있다.Next, FIGS. 2C to 2D sequentially change the type of oxidizing agent added to the slurry from the strong oxidant to the weak oxidant during the tungsten CMP process for removing the metal barrier film and the tungsten film outside the contact hole of FIG. 2A. Forming a plug. As shown in the figure, a tungsten CMP process is performed to remove the metal barrier film and the tungsten film outside the contact hole, in which the type of oxidant added in the slurry is sequentially changed from a strong oxidant to a weak oxidant. Form. The
따라서, 텅스텐 CMP 초기에는 슬러리에 강산화제를 첨가하여 텅스텐막 및 금속 배리어막을 CMP 종말점까지 완전히 제거하고, 이어서 강산화제 대신에 약산화제를 첨가하여 층간절연막을 추가로 소정의 두께만큼 제거하는 산화막 버핑(buffing) 공정을 진행한다. 버핑 공정에서는 약산화제를 첨가하여 산화막에 대한 텅스텐막의 연마제거 비율을 0.5 내지 1.5 정도로 낮게 조정함으로써 층간 절연막 제거시 텅스텐 플러그 내의 텅스텐이 별로 손실되지 않게 하여 텅스텐 플러그의 리세스를 방지할 수 있다. 그리고 이러한 약산화제 첨가 CMP 진행(29) 시에 플러그 외의 층간 절연막에 일부 잔류하고 있는 금속 잔류물과 스크래치 등의 결함을 제거할 수 있어 금속 배선의 신뢰성을 향상시킬 수 있다. 약산화제 첨가 CMP 진행시 제거하는 층간 절연막의 두께는 원하는 텅스텐 플러그의 프로파일에 따라 임의로 정할 수 있으며 통상 200 내지 1000Å 정도가 바람직하다. 이때 CMP 공정 진행시 공급되는 슬러리는 통상적인 층간 절연막용 슬러리를 사용하고 슬러리 내의 주성분인 연마제로는 실리카, 알루미나, 세리아 중에서 어느 것을 사용해도 무방하다. 첨가되는 강산화제는 과산화수소(H2O2), 질산철(Fe(NO3)2) 등을 들 수 있으며, 약산화제로는 암모늄퍼설페이트((NH4)2S2O8) 등을 들 수 있다. 강산화제와 약산화제는 공급되는 슬러리량 대비 0.1 내지 5중량% 정도가 바람직하다.Therefore, in the initial stage of tungsten CMP, a strong oxidant is added to the slurry to completely remove the tungsten film and the metal barrier film to the CMP end point, and then an oxidizing film buffing to remove the interlayer insulating film by a predetermined thickness by adding a weak oxidizing agent instead of the strong oxidizing agent. buffing) process. In the buffing process, by adding a weak oxidizing agent to adjust the removal rate of the tungsten film to the oxide film as low as 0.5 to 1.5 so that the tungsten plug in the tungsten plug is not lost when the interlayer insulating film is removed, it is possible to prevent the tungsten plug recess. Further, defects such as metal residues and scratches remaining in the interlayer insulating film other than the plug during the weak oxidizing agent-added
상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.It will be apparent that changes and modifications incorporating features of the invention will be readily apparent to those skilled in the art by the invention described in detail. It is intended that the scope of such modifications of the invention be within the scope of those of ordinary skill in the art including the features of the invention, and such modifications are considered to be within the scope of the claims of the invention.
따라서, 본 발명의 반도체 소자의 텅스텐 플러그 형성 방법은 슬러리에 산화제 첨가를 강산화제에서 약산화제로 순차적으로 첨가하여 텅스텐 플러그의 리세스를 방지할 수 있고, 공정시간을 단축하고 슬러리 비용을 절감할 수 있을 뿐만 아니라 일부 잔류하고 있는 금속 잔류물과 스크래치 등의 결함을 제거할 수 있어 금속 배선의 신뢰성을 향상시킬 수 있도록 하는 효과가 있다. Therefore, the method of forming a tungsten plug of the semiconductor device of the present invention can prevent the tungsten plug from being recessed by sequentially adding an oxidizing agent to the slurry from a strong oxidant to a weak oxidant, shortening the processing time and reducing the slurry cost. In addition, some residual metal residues and scratches can be removed, thereby improving the reliability of the metal wiring.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030102037A KR100605943B1 (en) | 2003-12-31 | 2003-12-31 | Method for fabricating tungsten plug of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030102037A KR100605943B1 (en) | 2003-12-31 | 2003-12-31 | Method for fabricating tungsten plug of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050071139A KR20050071139A (en) | 2005-07-07 |
| KR100605943B1 true KR100605943B1 (en) | 2006-08-02 |
Family
ID=37261120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030102037A KR100605943B1 (en) | 2003-12-31 | 2003-12-31 | Method for fabricating tungsten plug of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100605943B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101335946B1 (en) * | 2011-08-16 | 2013-12-04 | 유비머트리얼즈주식회사 | CMP slurry composition for tungsten |
| WO2013024971A2 (en) * | 2011-08-16 | 2013-02-21 | (주)유비프리시젼 | Cmp slurry composition for tungsten polishing |
-
2003
- 2003-12-31 KR KR1020030102037A patent/KR100605943B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050071139A (en) | 2005-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5954975A (en) | Slurries for chemical mechanical polishing tungsten films | |
| US6350694B1 (en) | Reducing CMP scratch, dishing and erosion by post CMP etch back method for low-k materials | |
| KR100653797B1 (en) | Method for manufacturing semiconductor device | |
| US6001269A (en) | Method for polishing a composite comprising an insulator, a metal, and titanium | |
| US7052625B2 (en) | Slurry and use thereof for polishing | |
| US20020061635A1 (en) | Solution for chemical mechanical polishing and method of manufacturing copper metal interconnection layer using the same | |
| KR101335946B1 (en) | CMP slurry composition for tungsten | |
| JP3904578B2 (en) | Manufacturing method of semiconductor device | |
| EP1562228B1 (en) | Chemical mechanical polishing process for low dishing of metal lines in semiconductor wafer fabrication | |
| JP2000235965A (en) | Polishing method | |
| KR100605943B1 (en) | Method for fabricating tungsten plug of semiconductor device | |
| JP2010108985A (en) | Polishing method | |
| US6436829B1 (en) | Two phase chemical/mechanical polishing process for tungsten layers | |
| KR100338272B1 (en) | Method for forming embedded metal wiring | |
| JP2000277612A (en) | Manufacture of semiconductor device | |
| JP2006108628A (en) | Metal cmp slurry compositions with reduced susceptibility in micro-scratching and suitable for mechanical polishing of metal oxide | |
| US20030124861A1 (en) | Method for manufacturing metal line contact plug semiconductor device | |
| JP2005252298A (en) | Copper-based metal polishing liquid and method of polishing copper-based metal | |
| US7709387B2 (en) | Polishing apparatus and two-step method of polishing a metal layer of an integrated circuit | |
| US20220277964A1 (en) | Chemical mechanical planarization slurries and processes for platinum group metals | |
| KR100815949B1 (en) | Method of manufacturing semiconductor device | |
| KR19980048378A (en) | Planarization method of semiconductor device | |
| JP3913196B2 (en) | Wiring formation method | |
| KR100567913B1 (en) | Method of forming a metal wiring in a semiconductor device | |
| US6899597B2 (en) | Chemical mechanical polishing (CMP) process using fixed abrasive pads |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |