KR100603828B1 - Bias-aging method and the circuit structure for AMOLED - Google Patents
Bias-aging method and the circuit structure for AMOLED Download PDFInfo
- Publication number
- KR100603828B1 KR100603828B1 KR1020030016389A KR20030016389A KR100603828B1 KR 100603828 B1 KR100603828 B1 KR 100603828B1 KR 1020030016389 A KR1020030016389 A KR 1020030016389A KR 20030016389 A KR20030016389 A KR 20030016389A KR 100603828 B1 KR100603828 B1 KR 100603828B1
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- organic light
- terminal
- display device
- switching transistor
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
- G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
Abstract
본 발명은 유기전계발광소자를 이용한 디스플레이 장치에 관한 것으로서, 보다 상세하게는 유기전계발광소자를 이용한 디스플레이 장치에서의 효율적인 바이어스 에이징 방법과 그 실현을 위한 회로 구조에 관한 것이다.The present invention relates to a display device using an organic light emitting diode, and more particularly, to an efficient bias aging method in a display device using an organic light emitting diode and a circuit structure for realizing the same.
이를 위해, 소스단자와 드레인단자와 게이트단자를 구비한 스위칭 트랜지스터와, 유기전계발광다이오드와, 상기 스위칭 트랜지스터와 연결되는 제1단자와 전원전압이 입력되는 제2단자와 상기 유기전계발광다이오드와 연결되는 제3단자를 구비한 구동 트랜지스터를 포함하여 일 화소로 정의하는 유기전계발광소자를 이용한 디스플레이장치에 있어서, 상기 구동 트랜지스터의 제2단자로 제1직류전압을 인가하고, 상기 유기전계발광다이오드로 제2직류전압을 인가하고, 상기 스위칭 트랜지스터의 소스단자에 제1펄스를 인가하고, 상기 스위칭 트랜지스터의 게이트단자에 제2펄스를 인가하는 유기전계발광소자를 이용한 디스플레이장치의 바이어스 에이징 방법을 제시하여, 스위칭 트랜지스터와 유기전계발광다이오드에의 동시 바이어스 에이징을 수행하여 는데 있어서 한번의 바이어스 세팅을 통한 단일공정으로 수행될 수 있다는데 가장 큰 장점이 있다 하겠다.To this end, a switching transistor including a source terminal, a drain terminal, and a gate terminal, an organic light emitting diode, a first terminal connected to the switching transistor, a second terminal to which a power supply voltage is input, and the organic light emitting diode are connected. A display apparatus using an organic light emitting display device including a driving transistor having a third terminal to be defined as one pixel, wherein the first DC voltage is applied to the second terminal of the driving transistor, and the organic light emitting diode is connected to the organic light emitting diode. By presenting a bias aging method of a display device using an organic light emitting device to apply a second DC voltage, a first pulse to the source terminal of the switching transistor, and a second pulse to the gate terminal of the switching transistor Simultaneous Bias Aging to Switching Transistors and Organic Light Emitting Diodes According to itdaneunde I can be carried out in a single process through a bias setting of one it will have a major advantage.
Description
도 1은 종래의 바이어스 에이징에 대해 설명하기 위한 액정표시장치의 기본 화소를 도시한 등가회로도1 is an equivalent circuit diagram showing a basic pixel of a liquid crystal display for explaining a conventional bias aging.
도 2a 및 2b는 각각 종래의 DC전압을 이용한 바이어스 에이징 방법 중 순방향 모드를 설명하기 위한 화소등가회로도와 전압인가파형도2A and 2B are a pixel equivalent circuit diagram and a voltage applied waveform diagram for explaining a forward mode in a bias aging method using a conventional DC voltage, respectively.
도 2c 및 2d는 각각 종래의 DC전압을 이용한 바이어스 인가 방법 중 순방향 모드를 수행한 결과를 도시한 전자이동도면과 성능개선결과도면 2C and 2D are an electrophoretic diagram and a performance improvement diagram showing the results of performing the forward mode in the bias application method using the conventional DC voltage, respectively.
도 3a 및 3b는 각각 종래의 DC전압을 이용한 오프-스트레스 방법 중 역방향 모드를 설명하기 위한 화소등가회로도와 전압인가파형도3A and 3B are a pixel equivalent circuit diagram and a voltage applied waveform diagram for explaining a reverse mode in an off-stress method using a conventional DC voltage, respectively.
도 3c 및 3d는 각각 종래의 DC전압을 이용한 오프-스트레스 방법 중 역방향 모드를 수행한 결과를 도시한 전자이동도면과 성능개선결과도면3C and 3D show an electrophoretic diagram and a performance improvement diagram showing the results of performing the reverse mode in the off-stress method using the conventional DC voltage, respectively
도 4는 일반적인 능동 매트릭스 유기전계발광소자를 이용한 디스플레이 장치의 일 화소 등가회로4 is an equivalent pixel circuit of a display device using a general active matrix organic light emitting display device;
도 5는 상기 도 4와 같은 화소 등가회로에 바이어스-에이징을 위한 부가회로를 더욱 연결한 등가회로도FIG. 5 is an equivalent circuit diagram in which an additional circuit for bias-aging is further connected to the pixel equivalent circuit of FIG. 4.
도 6은 본 발명에 따른 유기전계발광소자를 이용한 디스플레이장치에서의 일 화소에 대한 바이어스 에이징을 수행하기 위한 등가 회로구조를 도시한 등가회로도6 is an equivalent circuit diagram illustrating an equivalent circuit structure for performing bias aging for one pixel in a display device using an organic light emitting display device according to the present invention.
도 7은 상기 도 5 내지는 도 6과 같이 도시된 바이어스 에이징용 등가회로에서 각 입력단자로 입력되는 바이어스를 도시한 파형도면FIG. 7 is a waveform diagram illustrating bias input to each input terminal in the equivalent circuit for bias aging shown in FIGS. 5 and 6.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
T1,T2,T3,T4 : 트랜지스터 OLED : 유기전계발광다이오드T1, T2, T3, T4: Transistor OLED: Organic Light Emitting Diode
CST : 스토리지 커패시터C ST : Storage Capacitors
본 발명은 유기전계발광소자를 이용한 디스플레이 장치에 관한 것으로서, 보다 상세하게는 유기전계발광소자를 이용하는 회로에 포함되는 스위칭 소자와 유기전계발광소자에 대한 바이어스 에이징(Bias aging) 방법 및 그 회로구조에 관한 것이다.BACKGROUND OF THE
최근 정보화 사회로 시대가 급진전함에 따라, 대량의 정보를 처리하고 이를 표시하는 디스플레이(display)분야가 발전하고 있다.Recently, as the information society has progressed rapidly, a display field for processing and displaying a large amount of information has been developed.
근대까지 브라운관(cathode-ray tube ; CRT)이 표시장치의 주류를 이루고 발 전을 거듭해 오고 있으나, 최근 들어 소형화, 경량화, 저소비 전력화 등의 시대상에 부응하기 위해 평판표시소자(flat panel display)의 필요성이 대두되었다. 이에 따라 색 재현성이 우수하고 박형인 박막 트랜지스터형 액정 표시 디스플레이장치(Thin film transistor-liquid crystal display ; 이하 TFT-LCD라 한다)와, 전자(electron) 주입전극(cathode)과 정공(hole) 주입전극(anode)으로부터 각각 전자(electron)와 정공(hole)을 발광층 내부로 주입시켜, 주입된 전자(electron)와 정공(hole)이 결합한 엑시톤(Exciton)이 여기상태로부터 기저상태로 떨어질 때 발광하는 유기전계 발광소자(OLED)를 이용한 유기전계발광 디스플레이 장치가 개발되었다.Until recently, cathode ray tube (CRT) has become the mainstream of display devices and has been developing. However, recently, the necessity of flat panel display is needed to meet the times of miniaturization, light weight and low power consumption. This has risen. Accordingly, a thin film transistor-liquid crystal display device (hereinafter referred to as TFT-LCD) having excellent color reproducibility, an electron injection electrode and a hole injection electrode An organic field in which electrons and holes are injected into the light emitting layer from the anode, respectively, and emits light when an exciton of the injected electrons and holes falls from the excited state to the ground state. An organic light emitting display device using a light emitting device (OLED) has been developed.
상기 박막 트랜지스터형 액정 표시 디스플레이장치와 유기전계발광 디스플레이 장치는 그 동작을 위해 스위칭소자 또는 구동소자로서 박막트랜지스터를 이용하고 있는데, 상기 박막트랜지스터는 저가의 유리기판과 같은 대형 절연기판 상에 저온에서 형성하는 것이 가능하며 반도체층을 비정질 실리콘으로 형성한, 비정질 실리콘 박막 트랜지스터(Amorphous Silicon Thin Film Transistor; a-Si:H TFT)가 주류를 이루고 있었으나, 근래 들어 고해상도의 디스플레이를 구현이 가능하고 구동 LSI의 가격이 상대적으로 낮은 폴리(다결정)실리콘(Poly-Si) 박막 트랜지스터의 이용이 증가하고 있는 추세이다.The thin film transistor type liquid crystal display device and the organic light emitting display device use a thin film transistor as a switching element or a driving element for its operation, and the thin film transistor is formed at a low temperature on a large insulating substrate such as a low cost glass substrate. Amorphous Silicon Thin Film Transistors (a-Si: H TFTs), in which semiconductor layers are formed of amorphous silicon, have become mainstream, but in recent years, high-resolution displays can be realized. The use of poly-silicon thin-film transistors with relatively low prices is increasing.
상기와 같이 디스플레이 장치에 사용되는 박막트랜지스터와 유기전계발광소자(이하, 유기전계발광다이오드)는 오랜 시간 상온에서 구동할 경우, P-N접합 부분 에서 이동전자에 의해 발생되는 누설전류(Ioff)로 인해 TFT-LCD와 OLED를 이용한 디스플레이 장치 패널의 화상면에 잔상이 발생되고, 지속적인 잔상은 화소 불량의 원인이 된다. As described above, the thin film transistor and the organic light emitting diode (hereinafter, referred to as an organic light emitting diode) used in the display device are driven by the leakage current (I off ) generated by the moving electrons in the PN junction part when driven at room temperature for a long time. Afterimages occur on an image surface of a display device panel using TFT-LCDs and OLEDs, and continuous afterimages cause pixel defects.
따라서, 상기와 같이 장시간의 화면 구동시 발생되는 잔상을 방지하기 위해 폴리실리콘형 TFT-LCD에서는 셀 다수의 입력단에 오프-스테이트 스트레스(Off-state stress)를 인가하여 PMOS소자의 누설전류 감소와 이동도 개선을 목적으로 하는 공정이 수행되어 진다.Therefore, in order to prevent afterimages generated during long time screen driving as described above, in the polysilicon TFT-LCD, an off-state stress is applied to a plurality of input terminals of the cell to reduce and move the leakage current of the PMOS device. A process aimed at improving the figure is also carried out.
상기 오프-스테이트 스트레스(Off-state stress)는 바이어스(Bias)와 유사한 개념으로서, 현재 상태와 반대되거나 또는 다른 전압의 인가를 의미한다.The off-state stress is a concept similar to bias, and means an application of a voltage opposite to or different from the current state.
상기 오프-스테이트 스트레스의 인가방법으로는 미국특허 제 5,945,866호에 설명된 바와 같은, 직류전압을 이용한 방법이 있으며, 이에 대해 도 1의 TFT 화소등가회로도를 기본으로 참조하여 설명한다.As the method of applying the off-state stress, there is a method using a DC voltage, as described in US Patent No. 5,945,866, which will be described with reference to the TFT pixel equivalent circuit diagram of FIG.
먼저 도 2a와 2b에서 도시하듯이, P-채널 TFT에 있어서 순방향-모드로서, 게이트전압(예를 들어, 30V)을 인가하여 ON시킨 다음 데이터에 -10V를 인가하여 상기 픽셀전극에 -10V의 전압을 인가한다.(단계1)First, as shown in FIGS. 2A and 2B, as a forward-mode in the P-channel TFT, a gate voltage (for example, 30V) is applied and turned on, and then -10V is applied to the data so that -10V is applied to the pixel electrode. Apply voltage (step 1)
이후 상기 게이트를 OFF시킴과 동시에 데이터전압을 0V 로 인가하여 상기 드레인측에 오프-스트레스를 인가시킨다.(단계2) Thereafter, the gate is turned OFF and a data voltage is applied at 0V to apply off-stress to the drain side (step 2).
상기와 같이 게이트와 드레인측에 DC전압을 인가하는 경우, 도 2c와 같이, 채널에서 생성된 전자가 전계에 의해 가속되어 드레인 근처의 실리콘 계면 및 Poly grain-boundry 트렙에 포획되어 진다. 상기와 같이 드레인근처로 포획된 전자는 드레인 전계를 감소시켜 도 2d에 화살 표시된 결과 비교와 같이, 소자특성을 측정할 경우 드레인과 소스측 사이에서의 누설전류 감소효과를 알 수 있다. When the DC voltage is applied to the gate and drain side as described above, as shown in FIG. 2C, electrons generated in the channel are accelerated by the electric field and trapped at the silicon interface and the poly grain-boundry trap near the drain. As described above, the electrons trapped near the drain reduce the drain electric field, and when the device characteristic is measured, the leakage current decreases between the drain and the source side.
상기 (단계1)과 (단계2) 이후, 도 3a와 3b에 도시하였듯, 역방향-모드로서, 상기 게이트를 ON시킨 다음, 데이터에 0V를 인가하여 상기 픽셀 전극에 0V 전압을 인가한다.(단계3)After the above (step 1) and (step 2), as shown in Figs. 3A and 3B, in the reverse-mode, the gate is turned on, and then 0V is applied to the data to apply a 0V voltage to the pixel electrode. Step 3)
이후 상기 게이트를 OFF시킴과 동시에 데이터전압을 -10V 인가하여 소스측에 오프-스트레스를 인가시킨다.(단계4)Thereafter, the gate is turned OFF and the data voltage is applied at -10V to apply off-stress to the source side (step 4).
상기와 같이 (단계3)과 (단계4)에서는 상기 (단계1)과 (단계2)에서와는 달리 소스와 드레인을 바꾸어 DC전압을 인가하게 되면, 도 3c와 같이, 채널에서 생성된 전자가 전계에 의해 가속되어 상기 소스근처의 실리콘 계면에도 역시 포획된다. 상기 도시한 바와 같이 소스와 드레인에 오프-스트레스를 인가하는 경우 누설전류는 도 3d의 특성곡선에서 보듯이, 누설전류는 감소하고 ON전류는 증가하는 특징을 화살표시로 비교하여 나타내고 있다.As described above, in (step 3) and (step 4), when the DC voltage is applied by changing the source and the drain, unlike in the (step 1) and (step 2), as shown in FIG. 3c, electrons generated in the channel are applied to the electric field. Is also trapped at the silicon interface near the source. As shown in the drawing, when the off-stress is applied to the source and the drain, the leakage current decreases and the ON current increases as shown in the characteristic curve of FIG. 3D.
상기 설명한 방법은 TFT-LCD 등에 사용되는 PMOS소자 박막트랜지스터에 오프-스테이트 스트레스 인가(이하, 바이어스 에이징)를 수행하기 위한 종래의 일 방법이며, 이하 이러한 원리를 이용하여 유기전계발광소자(OLED)를 이용한 디스플레이 장치에 적용하고 있는 바이어스-에이징 방법에 대해 설명한다.The above-described method is a conventional method for performing off-state stress (hereinafter, referred to as bias aging) to a PMOS device thin film transistor used in a TFT-LCD and the like. Hereinafter, an organic light emitting diode (OLED) is manufactured using this principle. A bias-aging method applied to the display device used will be described.
도 5는 능동 매트릭스 유기전계발광소자를 이용한 디스플레이 장치의 일 화소(도 4와 같은)에 있어서, 유기전계발광다이오드(EL diode)로의 전류공급 여부를 스위칭하는 제2박막트랜지스터(T2)와 유기전계발광다이오드(D)에 바이어스-에이징을 위한 부가회로를 더욱 연결한 등가회로도이다.FIG. 5 illustrates a second thin film transistor T2 and an organic field for switching a current supply to an organic light emitting diode (EL diode) in one pixel (such as FIG. 4) of a display device using an active matrix organic light emitting diode. The equivalent circuit diagram further connects an additional circuit for bias-aging to the light emitting diode (D).
상기 도 5의 등가회로도에서는, 상기 유기전계발광다이오드(D)에 바이어스-에이징을 수행하여 소자 안정화를 수행하기 위하여, 상기 VA단자를 통해 약 -5V, 상기 VG단자를 통해 약 -15V, 상기 VD단자를 통해 -10V, 상기 VC단자를 통해 약 10V의 DC전압을 인가한다. 물론 상기 VSW는 약 -30V를 인가하여 상기 제3, 제4박막트랜지스터를 ON상태로 전환시키고, 상기 각 전원의 인가시간은 바람직하게는 10초 이내로 한다.In the equivalent circuit diagram of FIG. 5, in order to perform device stabilization by bias-aging the organic light emitting diode D, about −5 V through the V A terminal, about −15 V through the V G terminal, A DC voltage of about -10V is applied through the V D terminal and about 10 V through the V C terminal. Of course, the V SW applies about −30 V to switch the third and fourth thin film transistors to an ON state, and the application time of each power source is preferably within 10 seconds.
상기와 같이 각 입력 단자에 설정된 DC전압을 인가하게 되면, 상기 제1박막트랜지스터(T1)가 ON상태가 되고, 상기 유기전계발광다이오드(D)에 역방향 바이어스(Reverse bias) -15V가 인가되어 다이오드 P-N접합부분의 소자안정화를 수행하게 된다.When the DC voltage set to each input terminal is applied as described above, the first thin film transistor T1 is turned on, and a reverse bias of -15V is applied to the organic light emitting diode D, thereby providing a diode. Device stabilization of the PN junction is performed.
그러나 상기와 같이 유기전계발광소자(OLED)를 이용한 디스플레이 장치의 화소구조에는 상기 유기전계발광다이오드(D) 이외에도 P-N접합으로 이루어진 박막트랜지스터가 있으며, 상기 도 4에서 제2박막트랜지스터(T2)와 같이 스위칭 역할을 수행하는 스위칭 박막트랜지스터에 대한 소자안정화를 통한 누설전류 감소 공정은 상기 전술한 미국특허에서와 같이 별도로 수행되어야 하는 불편함이 있다.However, in the pixel structure of the display device using the organic light emitting diode (OLED) as described above, there is a thin film transistor made of a PN junction in addition to the organic light emitting diode (D), as shown in FIG. 4 as shown in the second thin film transistor (T2). The leakage current reduction process through device stabilization of a switching thin film transistor that performs a switching role is inconvenient to be performed separately as in the aforementioned US patent.
본 발명은 상기와 같은 불편함을 제거하여 제조공정에서의 효율성을 배가시키고, 또한 유기전계발광소자를 이용한 디스플레이 장치의 성능개선을 이루고자 하는데 그 주된 목적이 있다. The present invention has the main object to remove the inconvenience as described above to double the efficiency in the manufacturing process, and to achieve the performance of the display device using the organic light emitting device.
이를 위해 유기전계발광소자를 이용한 디스플레이 장치에 적절한 바이어스-에이징 방법을 제시하고, 이의 구체적인 실현방법을 제시하는데 또 다른 목적이 있다.
To this end, it is another object of the present invention to propose an appropriate bias-aging method for a display device using an organic light emitting display device, and to present a specific method of realizing the same.
상기와 같은 목적을 달성하기 위해, 본 발명은 소스단자와 드레인단자와 게이트단자를 구비한 스위칭 트랜지스터와, 유기전계발광다이오드와, 상기 스위칭 트랜지스터와 연결되는 제1단자와 전원전압이 입력되는 제2단자와 상기 유기전계발광다이오드와 연결되는 제3단자를 구비한 구동 트랜지스터를 포함하여 일 화소로 정의하는 유기전계발광소자를 이용한 디스플레이장치에 있어서, 상기 구동 트랜지스터의 제2단자로 제1직류전압을 인가하고, 상기 유기전계발광다이오드로 제2직류전압을 인가하고, 상기 스위칭 트랜지스터의 소스단자에 제1펄스를 인가하고, 상기 스위칭 트랜지스터의 게이트단자에 제2펄스를 인가하는 유기전계발광소자를 이용한 디스플레이장치의 바이어스 에이징 방법을 제안한다.In order to achieve the above object, the present invention provides a switching transistor including a source terminal, a drain terminal, and a gate terminal, an organic light emitting diode, a first terminal connected to the switching transistor, and a second voltage to which a power supply voltage is input. A display apparatus using an organic light emitting display device, which includes a driving transistor having a terminal and a third terminal connected to the organic light emitting diode, and is defined as one pixel, wherein the first DC voltage is applied to the second terminal of the driving transistor. Using an organic light emitting diode to apply a second DC voltage to the organic light emitting diode, to apply a first pulse to a source terminal of the switching transistor, and to apply a second pulse to a gate terminal of the switching transistor. A bias aging method of a display device is proposed.
상기 방법에 있어서, 제1직류전압은 음의 직류전압인 것을 특징으로 한다.In the above method, the first DC voltage is a negative DC voltage.
상기 방법에 있어서, 상기 제2직류전압은 상기 제1직류전압보다 상대적으로 양의 성분을 더욱 가지는 것을 특징으로 한다.In the method, the second DC voltage is characterized in that it further has a relatively positive component than the first DC voltage.
상기 방법에 있어서, 상기 제1펄스는 최대값이 0볼트 이하인 것을 특징으로 한다.In the method, the first pulse is characterized in that the maximum value is 0 volts or less.
상기 방법에 있어서, 상기 제2펄스는 최대값이 양의 성분을 가지고 최소값이 음의 성분을 가지는 것을 특징으로 한다.In the method, the second pulse is characterized in that the maximum value has a positive component and the minimum value has a negative component.
상기 방법에 있어서, 상기 제2펄스는 상기 제1펄스의 2배 주파수를 가지는 것을 특징으로 한다.The method is characterized in that the second pulse has a frequency twice that of the first pulse.
아울러 상기 방법에 있어서, 상기 각 펄스는 적어도 1회 이상 입력되는 것을 특징으로 한다.In the method, the pulses are input at least once.
상기한 방법을 통해 바이어스 에이징을 수행하기 위한 유기전계발광소자를 이용한 디스플레이장치의 일 화소에 대한 회로구조로서, 소스단자와 드레인단자와 게이트단자를 구비한 스위칭 트랜지스터와; 유기전계발광다이오드와; 상기 스위칭 트랜지스터와 연결되는 제1단자와, 전원전압이 입력되는 제2단자와, 상기 유기전계발광다이오드와 연결되는 제3단자를 구비한 구동 트랜지스터와; 상기 스위칭 트랜지스터의 게이트단자에 연결되는 제1외부 스위칭 트랜지스터와; 상기 스위칭 트랜지스터의 소스단자에 연결되는 제2외부 스위칭 트랜지스터를 포함하는 유기전계발광소자를 이용한 디스플레이장치의 바이어스 에이징용 회로구조를 제안한다. A circuit structure for one pixel of a display apparatus using an organic light emitting display device for bias aging through the above method, comprising: a switching transistor having a source terminal, a drain terminal, and a gate terminal; An organic light emitting diode; A driving transistor having a first terminal connected to the switching transistor, a second terminal receiving a power supply voltage, and a third terminal connected to the organic light emitting diode; A first external switching transistor connected to the gate terminal of the switching transistor; A circuit structure for bias aging of a display device using an organic light emitting display device including a second external switching transistor connected to a source terminal of the switching transistor is proposed.
여기서 상기 각 트랜지스터는 P-타입인 것을 특징으로 한다.Wherein each transistor is characterized in that the P-type.
또한 상기 제1외부 스위칭 트랜지스터와 상기 제2외부 스위칭 트랜지스터의 게이트단자는 서로 연결되는 것을 특징으로 한다.The gate terminal of the first external switching transistor and the second external switching transistor may be connected to each other.
실시예Example
이하 첨부된 도면을 참조하여 본 발명에 따른 유기전계발광소자를 이용한 디스플레이장치의 바이어스 에이징 방법 및 에이징용 회로구조에 대해 설명하기로 한다.Hereinafter, a bias aging method and an aging circuit structure of a display apparatus using an organic light emitting display device according to the present invention will be described with reference to the accompanying drawings.
도 6은 본 발명에 따른 유기전계발광소자를 이용한 디스플레이장치에서의 일 화소에 대한 바이어스 에이징을 수행하기 위한 등가 회로구조를 도시한 등가회로도로서, 소스단자와 드레인단자와 게이트단자를 구비한 스위칭 트랜지스터(T2)와; 유기전계발광다이오드(OLED)와; 상기 스위칭 트랜지스터(T2)와 연결되는 제1단자와, 전원전압(VA)이 입력되는 제2단자와, 상기 유기전계발광다이오드(OLED)와 연결되는 제3단자를 구비한 구동 트랜지스터(T1)와; 상기 스위칭 트랜지스터(T2)의 게이트단자에 연결되고 상기 스위칭 트랜지스터(T2)의 게이트단자로 VG를 공급하기 위한 제1외부 스위칭 트랜지스터(T3)와; 상기 스위칭 트랜지스터(T2)의 소스단자에 연결되고 상기 스위칭 트랜지스터(T2)로 VG를 공급하기 위한 제2외부 스위칭 트랜지스터(T4)를 포함하는 유기전계발광소자를 이용한 디스플레이장치의 바이어스 에이징용 회로구조를 보이고 있다.FIG. 6 is an equivalent circuit diagram showing an equivalent circuit structure for performing bias aging for one pixel in a display device using an organic light emitting display device according to the present invention. The switching transistor includes a source terminal, a drain terminal, and a gate terminal. (T2); An organic light emitting diode (OLED); The driving transistor T1 includes a first terminal connected to the switching transistor T2, a second terminal to which a power supply voltage V A is input, and a third terminal connected to the organic light emitting diode OLED. Wow; Is connected to the gate terminal of the switching transistor T2 and supplies V G to the gate terminal of the switching transistor T2. A first external switching transistor T3; A circuit structure for bias aging of a display device using an organic light emitting display device including a second external switching transistor T4 connected to a source terminal of the switching transistor T2 and for supplying V G to the switching transistor T2. Is showing.
여기서 점선블록 표시된 영역 (P)부분은 상기 도 4와 같은 유기전계발광소자를 이용한 디스플레이장치의 일 화소에 더욱 부가되는 부가회로부(P)로서, 전체적으로 일 화소영역에 구성된 유기전계발광다이오드(OLED)와 인가되는 데이터신호에 따른 스위칭역할을 수행하는 스위칭 트랜지스터(T2)에 동시적인 바이어스 에이징을 수행하기 위한 일 화소의 등가회로이다.The area P indicated by the dotted block is an additional circuit part P which is further added to one pixel of the display device using the organic light emitting diode as shown in FIG. 4, and the organic light emitting diode OLED formed in one pixel region as a whole. And an equivalent circuit of one pixel for performing simultaneous bias aging to the switching transistor T2 which performs a switching role according to the applied data signal.
여기서 상기 도 6에 도시된 실시예 등가회로는 P-타입 트랜지스터를 사용하고 있으나, 이는 N-타입의 트랜지스터를 사용할 때와 그 등가회로 구조가 크게 다르지 않으며, 단지 한번의 공정에서 바이어스 에이징 효과를 얻을 수 있는 소자의 종류에 관계가 있을 뿐이다. Here, although the equivalent circuit of the embodiment shown in FIG. 6 uses a P-type transistor, the equivalent circuit structure is not significantly different from that of using an N-type transistor, and a bias aging effect can be obtained in only one process. It only depends on what kind of device it can.
즉, 상기 본 발명의 설명을 위한 실시예에서 사용된 P-타입 트랜지스터는 유기전계발광다이오드(OLED)의 애노드단자와 연결되고 있으나, N-타입의 트랜지스터를 사용할 수도 있으며 이럴 경우는 캐소드단자와 상기 구동 트랜지스터(T1)가 연결되는 구성을 가질 수도 있다. 물론 이럴 경우는 상기 스위칭 트랜지스터(T2)에만 바이어스 에이징이 수행되는 결과가 도출된다.That is, the P-type transistor used in the embodiment for explaining the present invention is connected to the anode terminal of the organic light emitting diode OLED, but an N-type transistor may be used. In this case, the cathode terminal and the It may have a configuration in which the driving transistor T1 is connected. In this case, of course, bias aging is performed only on the switching transistor T2.
상기와 같은 구조에 있어서, 본 발명에 따른 바이어스 에이징 방법은 상기 유기전계발광다이오드(OLED)와 상기 스위칭 트랜지스터(T2)에 동시에 수행되는 바이어스 에이징 방법으로서, 기존에 소자별로 각각 수행되던 바이어스 에이징 공정을 간소화하는 장점이 있다.In the above structure, the bias aging method according to the present invention is a bias aging method which is simultaneously performed on the organic light emitting diode OLED and the switching transistor T2. There is an advantage to simplify.
이러한 유기전계발광소자를 이용한 디스플레이 장치에 대한 본 발명에 따른 바이어스 에이징 방법에 대해 설명한다.A bias aging method according to the present invention for a display device using the organic light emitting display device will be described.
도 7은 상기 도 6과 같이 도시된 바이어스 에이징용 등가회로에서 각 입력단자로 입력되는 바이어스를 도시한 파형도면으로서, VA단자에 약 -15V에서 -18V사이의 음의 전압을 인가하고, 상기 VC단자에 0 V(Volt)를 인가하거나 또는 접지를 수행한다. 여기서 상기 VC단자는 실시예에서는 0V 또는 접지하고 있으나 상기 VA단자로 입력되는 전압보다 양의 성분이 더욱 포함된 전위가 바람직하다.FIG. 7 is a waveform diagram illustrating a bias input to each input terminal in the bias aging equivalent circuit illustrated in FIG. 6, and a negative voltage of about −15 V to −18 V is applied to the V A terminal. Apply 0 V (Volt) to V C terminal or perform ground. Here, in the embodiment, the V C terminal is 0 V or ground, but a potential having more positive components than the voltage input to the V A terminal is preferable.
상기 부가회로부(P)의 각 외부 스위칭 트랜지스터 T3와 T4를 통해 입력되는 VD와 VG는 각각 최대값과 최소값을 가지는 펄스(Pulse)로서, 상기 VD는 최대값이 0V를 넘지 않으며 고유한 주파수를 가지는, 예를 들어 최대값 0V, 최소값 약 -20V정도가 바람직하다 하겠다.V D and V G input through the external switching transistors T3 and T4 of the additional circuit unit P are pulses having a maximum value and a minimum value, respectively, and V D has a maximum value not exceeding 0 V and is unique. It is preferable that the frequency has a maximum value of 0 V and a minimum value of about -20 V, for example.
상기 VG는 상기 VD에 입력되는 펄스에 비해 2배의 주파수를 가지며, 최대값은 양의 값의 가지고 최소값은 음의 값을 가지는 펄스이다.The V G has a frequency twice that of the pulse input to the V D , the maximum value is a positive value, and the minimum value is a pulse having a negative value.
이때 상기 외부 스위칭 트랜지스터 T3와 T4의 게이트단자(VSW)에는 약 -30V의 전압을 인가하여 제1 및 제2외부 스위칭 트랜지스터(T3)(T4)를 ON시켜 둔다.At this time, the gate terminal V SW of the external switching transistors T3 and T4 is provided. A voltage of about -30V is applied to turn on the first and second external switching transistors T3 and T4.
상기한 형태의 각 전위 및 바이어스를 인가하는 모습을 도시한 도 7에서 각 구성 소자의 동작과 그에 따른 바이어스 에이징에 의한 소자 안정화 효과에 대해 설명한다.In FIG. 7 illustrating the application of the above-described potentials and biases, the operation of each component and the device stabilization effect by bias aging will be described.
먼저, (S1)구간에서는 VD와 VG가 각각 약 -20V로써 음의 전압이고, 이에 상기 구동 트랜지스터인 T1이 턴-온되고 상기 유기전계발광다이오드(OLED)에 상기 VA를 통해 인가한 약 -15V ~ -18V의 역방향전압이 인가된다. 상기 인가된 역방향 바이어스에 의해 상기 유기전계발광다이오드(OLED)가 안정화된다.First, in the section (S1), V D and V G are each a negative voltage of about -20 V, so that the driving transistor T1 is turned on and applied to the organic light emitting diode OLED through V A. A reverse voltage of approximately -15V to -18V is applied. The organic light emitting diode OLED is stabilized by the applied reverse bias.
다음으로 상기 (S2)구간에서는 VD는 0V이고, VG는 약 10V의 양의 전위를 가지게 되어, 상기 스위칭 트랜지스터(T2)의 게이트-드레인단자 간 바이어스인가로 인 해 상기 스위칭 트랜지스터(T2)의 드레인측 에지(Edge) 에이징이 수행되게 된다. Next, in the (S2) section, V D is 0V, V G has a positive potential of about 10V, and the switching transistor T2 is applied due to the bias between the gate and drain terminals of the switching transistor T2. Drain-side edge (Edge) aging is to be performed.
다음으로 상기 (S3)구간에서는 VD는 0V이고, VG는 음위 전위를 가지게 되어, 상기 스위칭 트랜지스터(T2)의 게이트-소스단자 간 바이어스인가로 인해 상기 스위칭 트랜지스터(T2)의 소스측 에지(Edge) 에이징이 수행된다. Next, in the section (S3), V D is 0V, V G has a negative potential, and the source-side edge of the switching transistor T2 is applied due to the bias between the gate and source terminals of the switching transistor T2. Edge) Aging is performed.
마지막으로, 상기 (S4)구간에서는 VD는 약 -20V로서 음의 전위이고, 상기 VG는 약 10V로서 양의 전위를 상기 스위칭 트랜지스터에 인가하여, 상기 (S3)에서와 같이 상기 스위칭 트랜지스터(T2)의 게이트-소스단자 간 바이어스인가로 인해 상기 스위칭 트랜지스터(T2)의 소스측 에지(Edge) 에이징을 수행하게 된다.Finally, in the section (S4), V D is a negative potential of about -20V, and V G is about 10V, and a positive potential is applied to the switching transistor, so that the switching transistor ( The biasing between the gate and source terminals of T2 causes the source-side edge aging of the switching transistor T2 to be performed.
상기와 같이 설명한 본 발명의 실시예에서 설명한 전위 레벨은 예시이며, 인가 전위의 크기에 따라 바이어스 에이징 효과의 크기와 공정시간에 변화하므로 필요와 응용에 따라 다양한 전위의 조합을 사용할 수 있음은 당연하다.The potential level described in the embodiment of the present invention described above is an example, and it is natural that various combinations of potentials can be used depending on the needs and applications since the variation in the magnitude and process time of the bias aging effect depends on the magnitude of the applied potential. .
상기와 같이 설명한 본 발명에 따른 유기전계발광소자에의 바이어스 에이징Bias Aging to Organic Electroluminescent Device According to the Present Invention As Described Above
방법은 그 목적한 바인 스위칭 트랜지스터와 유기전계발광다이오드에의 동시 바이어스 에이징을 수행하는데 있어서 한번의 바이어스 세팅을 통한 단일공정으로 수행될 수 있다는데 가장 큰 장점이 있다 하겠다.The method has the greatest advantage in that it can be performed in a single process through one bias setting in performing simultaneous bias aging of the switching transistor and the organic light emitting diode.
아울러 기존의 바이어스 에이징용 패널이 구비되어 있을 경우 각 단자로 인가되는 바이어스의 종류만을 바꾸어 인가할 수 있기 때문에 기존 바이어스 인가 패 널을 그대로 사용함과 아울러 유기전계발광소자를 이용한 디스플레이장치의 소자 특성을 안정화 시키는데 더욱 효율적이라 하겠다.In addition, when the existing bias aging panel is provided, only the type of bias applied to each terminal can be changed so that the existing bias applying panel can be used as it is and the device characteristics of the display device using the organic light emitting diode are stabilized. It's more efficient.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030016389A KR100603828B1 (en) | 2003-03-17 | 2003-03-17 | Bias-aging method and the circuit structure for AMOLED |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030016389A KR100603828B1 (en) | 2003-03-17 | 2003-03-17 | Bias-aging method and the circuit structure for AMOLED |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040081840A KR20040081840A (en) | 2004-09-23 |
| KR100603828B1 true KR100603828B1 (en) | 2006-07-24 |
Family
ID=37365842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030016389A KR100603828B1 (en) | 2003-03-17 | 2003-03-17 | Bias-aging method and the circuit structure for AMOLED |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100603828B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100876250B1 (en) | 2007-01-15 | 2008-12-26 | 삼성모바일디스플레이주식회사 | Organic electroluminescent display |
| CN114495795B (en) * | 2022-02-21 | 2023-12-26 | 京东方科技集团股份有限公司 | Display substrate and display device |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04245294A (en) * | 1991-01-31 | 1992-09-01 | Sharp Corp | Aging method for el panel |
| JPH07226162A (en) * | 1994-02-14 | 1995-08-22 | Fujitsu Ltd | Aging method and device for ac type plasma display panel |
| KR19980023348A (en) * | 1996-09-30 | 1998-07-06 | 엄길용 | Aging method of plasma display device |
| JPH11119192A (en) * | 1997-10-09 | 1999-04-30 | Seiko Epson Corp | Aging method and device |
| US5945866A (en) * | 1996-02-27 | 1999-08-31 | The Penn State Research Foundation | Method and system for the reduction of off-state current in field effect transistors |
| KR20040019208A (en) * | 2002-08-27 | 2004-03-05 | 엘지.필립스 엘시디 주식회사 | Aging Circuit For Organic Electroluminescence Device And Method Of Driving The same |
| KR20040019788A (en) * | 2002-08-29 | 2004-03-06 | 엘지.필립스 엘시디 주식회사 | method and system for the reduction of off-current in Field Effect Trainstor |
| KR20040048756A (en) * | 2002-12-04 | 2004-06-10 | 엘지.필립스 엘시디 주식회사 | Pannel-structure for bias aging of PMOS device |
-
2003
- 2003-03-17 KR KR1020030016389A patent/KR100603828B1/en active IP Right Grant
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04245294A (en) * | 1991-01-31 | 1992-09-01 | Sharp Corp | Aging method for el panel |
| JPH07226162A (en) * | 1994-02-14 | 1995-08-22 | Fujitsu Ltd | Aging method and device for ac type plasma display panel |
| US5945866A (en) * | 1996-02-27 | 1999-08-31 | The Penn State Research Foundation | Method and system for the reduction of off-state current in field effect transistors |
| KR19980023348A (en) * | 1996-09-30 | 1998-07-06 | 엄길용 | Aging method of plasma display device |
| JPH11119192A (en) * | 1997-10-09 | 1999-04-30 | Seiko Epson Corp | Aging method and device |
| KR20040019208A (en) * | 2002-08-27 | 2004-03-05 | 엘지.필립스 엘시디 주식회사 | Aging Circuit For Organic Electroluminescence Device And Method Of Driving The same |
| KR20040019788A (en) * | 2002-08-29 | 2004-03-06 | 엘지.필립스 엘시디 주식회사 | method and system for the reduction of off-current in Field Effect Trainstor |
| KR20040048756A (en) * | 2002-12-04 | 2004-06-10 | 엘지.필립스 엘시디 주식회사 | Pannel-structure for bias aging of PMOS device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040081840A (en) | 2004-09-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8599111B2 (en) | Driving circuit of display element and image display apparatus | |
| US8159422B2 (en) | Light emitting display device with first and second transistor films and capacitor with large capacitance value | |
| KR101458373B1 (en) | Organic electroluminescent display device | |
| US8547305B2 (en) | Organic electroluminescent display device and method of driving the same | |
| US6307322B1 (en) | Thin-film transistor circuitry with reduced sensitivity to variance in transistor threshold voltage | |
| US8941309B2 (en) | Voltage-driven pixel circuit, driving method thereof and display panel | |
| US8405584B2 (en) | Display and thin-film-transistor discharge method therefor | |
| US9099417B2 (en) | Pixel circuit, driving method thereof and display device | |
| US9041634B2 (en) | Pixel structure of organic light emitting diode and driving method thereof | |
| US8269698B2 (en) | Electro-luminescence display device and driving method thereof | |
| US20090322734A1 (en) | Display device | |
| US20070040769A1 (en) | Active matrix organic light emitting diodes pixel circuit | |
| US20170270869A1 (en) | Pixel circuit, driving method thereof and organic electroluminescent display panel | |
| KR101054327B1 (en) | Current driven active matrix organic electroluminescent display device with pixel structure for improving image quality | |
| US7180244B2 (en) | Electro-luminescence display device and driving method thereof | |
| KR20080113998A (en) | Active matrix organic light emitting diode display device and driving method thereof | |
| KR100603828B1 (en) | Bias-aging method and the circuit structure for AMOLED | |
| JP2007272224A (en) | Driving circuit of display element and image display apparatus | |
| KR20100054895A (en) | Organic electro-luminescent display device and driving method thereof | |
| KR20080061823A (en) | Bias-aging method and the circuit structure for amoled | |
| US11776438B2 (en) | Detecting method of pixel circuit, driving method of display panel and display device | |
| US9153174B2 (en) | Method for driving active display | |
| TWI413062B (en) | Organic light emitting diode display apparatus, organic light emitting diode display panel, pixel structure and voltage compensation method | |
| KR100628918B1 (en) | Driving method of organic light emitting device and display device having the same | |
| JP2008090276A (en) | Light emitting display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130619 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150629 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160630 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20190617 Year of fee payment: 14 |