KR100599600B1 - 플라즈마 디스플레이 패널 - Google Patents

Abstract

본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 보다 상세하게는 고정세(higher density), 고휘도(high luminance) 디스플레이 실현에 유리한 전극구조를 갖는 플라즈마 디스플레이 패널에 관한 것이다.

본 발명에 따른 플라즈마 디스플레이 패널은, 서로 대향 배치되는 제1 기판 및 제2 기판과; 상기 제1 기판에 일방향을 따라 나란히 형성되는 어드레스전극들과; 상기 제1 기판과 제2 기판의 사이공간에 배치되어 다수의 방전셀들을 구획하는 격벽과; 상기 각 방전셀 내에 형성되는 형광체층과; 상기 제2 기판에 상기 어드레스전극과 교차하는 방향을 따라 길게 이어지면서 각 방전셀에 대응되는 제1 전극과 제2 전극들; 및 상기 제1 전극 및 제2 전극들과 이격(離隔)되어 배치되면서 상기 제2 기판으로부터 멀어지는 방향으로 상기 제1 기판을 향해 돌출되어, 그 사이에 공간을 두고 서로 대향하도록 형성되는 제3 전극과 제4 전극들을 포함한다.

플라즈마, 디스플레이, 대향방전, 정전결합, 돌출전극

Description

플라즈마 디스플레이 패널{PLASMA DISPLAY PANEL}

도 1은 일반적인 글로우 방전에서 음극과 양극 사이에 걸리는 전압분포를 개략적으로 나타낸 그래프이다.

도 2는 본 발명의 일 실시예에 따른 PDP를 도시한 부분 분해사시도이다.

도 3은 본 발명의 일 실시예에 따른 PDP에서 전극과 방전셀의 구조를 개략적으로 도시한 부분 평면도이다.

도 4는 도 2에 도시된 PDP를 결합하여 A-A 선을 따라 잘라서 본 부분 단면도이다.

도 5는 본 발명의 제1 실시예에 따른 PDP의 전면 플레이트 구조를 상세하게 도시한 부분 단면도이다.

도 6의 (a) 내지 (d)는 본 발명의 제1 실시예에 따른 PDP에서 방전개시 후 시간에 따른 캐소드 스팟과 애노드 스팟의 크기와 위치를 모식적으로 나타낸 부분 단면도이다.

도 7은 본 발명의 제1 실시예의 변형예에 따른 PDP를 도시한 부분 단면도이다.

도 8은 본 발명의 제2 실시예에 따른 PDP에서 전극과 방전셀의 구조를 개략적으로 도시한 부분 평면도이다.

본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 보다 상세하게는 고정세(higher density), 고휘도(high luminance) 디스플레이 실현에 유리한 전극구조를 갖는 플라즈마 디스플레이 패널에 관한 것이다.

일반적으로 플라즈마 디스플레이 패널(plasma display panel, 이하 'PDP'라 한다)은 기체방전을 통하여 얻어진 플라즈마로부터 방사되는 진공자외선(vacuum ultraviolet: VUV)이 형광체를 여기시킴으로써 발생되는 가시광을 이용하여 영상을 구현하는 디스플레이 소자이다. 이러한 PDP는 60인치 이상의 초대형 화면을 불과 10cm 이내의 두께로 구현할 수 있고, CRT와 같은 자발광 디스플레이 소자이므로 색재현력이 우수하고 시야각에 따른 왜곡현상이 없는 특성을 가진다. 또한 LCD 등에 비해 제조공법이 단순하여 생산성 및 원가 측면에서도 강점을 가지므로 차세대 산업용 평판 디스플레이 및 가정용 TV 디스플레이로 각광 받고 있다.

PDP의 구조는 1970년대부터 오랜 기간에 걸쳐 발전되어 왔는데, 현재 일반적으로 알려져 있는 구조는 3전극 면방전형 구조이다. 3전극 면방전형 구조는 동일면상에 위치한 두 개의 전극을 포함한 1개의 기판과 이로부터 일정 거리를 두고 이격되어 수직방향으로 이어지는 어드레스전극을 포함한 또 다른 기판으로 이루어지며, 그 사이에 방전가스가 봉입된 구조이다. 일반적으로 방전의 유무는 각 라인에 연결되어 독립적으로 제어되는 주사전극과 대향하고 있는 어드레스전극의 방전에 의해 결정되고, 휘도를 표시하는 유지방전은 동일 면상에 위치한 두 전극군(群)에 의해 이루어진다.

PDP는 사람이 볼 수 있는 가시광을 만들기 위해서 글로우 방전(glow discharge)을 이용하는데, 이 글로우 방전이 발생한 후 사람의 눈에 가시광이 도달하기까지 몇 단계를 거치게 된다. 즉 글로우 방전이 발생하면 전자와 기체들간의 충돌에 의해 여기된 기체를 생성하게 되고, 이렇게 여기된 기체로부터 자외선이 발생된다. 자외선은 방전셀 내의 형광체와 충돌하여 가시광을 생성하고, 이 가시광은 전면의 투명기판을 통과하여 사람의 눈에 도달된다. 이와 같은 단계를 거치면서 입력 에너지(input power)는 상당량 손실된다.

글로우 방전은 보통 저기압(< 1 atm)하에서 방전개시전압 이상의 전압을 두 전극 사이에 인가함으로 해서 얻어진다. 방전개시전압은 기체의 종류, 분위기 압력, 전극간 거리의 함수이다. AC 방전의 경우는 이 세 가지 외에 유전체의 커패시턴스(유전율, 전극면적, 유전체 두께)와 인가전압의 주파수에도 방전개시전압이 영향을 받는다.

방전이 개시되기 위해서는 상당히 높은 전압이 필요하나 일단 방전이 일어나면 음극과 양극 주변에 생성되는 공간 전하의 차이에 의해서 음극과 양극 사이에서의 전압분포는 도 1과 같은 왜곡된 형태를 갖는다. 도 1은 두 전극 주변, 즉 캐소드 쉬스(cathode sheath)와 애노드 쉬스(anode sheath)라 불리는 영역에서 전압의 대부분이 소비되고 있다는 것을 보여주고 있으며, 상대적으로 파지티브 칼럼(positive column) 영역에서 소비되는 전압의 양은 미미한 것을 볼 수 있다. 특히 PDP에서 발생하는 글로우 방전은 캐소드 쉬스에서 소비되는 전압이 애노드 쉬스의 전압보다 훨씬 높다고 알려져 있다.

형광체에서 가시광의 방출은 자외선과 형광체와의 충돌에 의하여 발생하고, 자외선은 여기상태(excited state)의 제논(Xe)이 안정된 상태(ground state)의 제논(Xe)으로 에너지 준위가 바뀔 때 생성된다. 한편, 여기상태의 제논(Xe)은 안정된 상태의 제논(Xe)과 전자와의 충돌에 의해서 만들어진다. 따라서 입력 에너지 중 가시광을 생성하는 비율, 즉 발광효율을 높이기 위해서는 전자가열 효율(electron heating efficiency)을 증가시켜야 한다.

일반적으로 파지티브 칼럼 영역에서 전자가열 효율이 캐소드 쉬스영역에서의 전자가열 효율에 비하여 높기 때문에, PDP 발광효율의 향상은 파지티브 칼럼 영역을 증가시킴으로써 가능하다. 쉬스 영역은 동일한 압력 하에서는 그 두께가 거의 같으므로, 발광효율을 증가시키기 위해서는 방전의 길이를 증가시킬 필요가 있다.

3전극 구조를 갖는 PDP의 경우, 두 개의 전극 사이가 가장 가까운 영역―방전셀 중심부분―에서 방전이 개시되며, 그 후 방전은 전극의 가장자리 영역으로 이동한다. 방전이 중심영역에서 일어나는 이유는 이 영역에서의 방전개시전압이 낮기 때문이다. 일반적으로 방전개시전압은 압력과 전극간 거리의 곱의 함수이며, PDP 운전영역은 파셴 곡선(Paschen curve)의 최소치 오른쪽에 위치한다. 일단 방전이 개시되면 공간전하의 형성으로 방전개시전압보다 훨씬 낮은 전압 하에서 방전이 유지되며, 두 개의 전극 사이에 걸리는 전압은 시간에 따라 점점 낮아진다. 방전 개시 후, 중심영역에 이온과 전자가 쌓임에 따라서 전기장의 세기는 약해지며 이 영 역에서 방전은 사라지게 된다.

캐소드와 애노드 스팟(spot)은 시간이 흐름에 따라서 표면 전하(surface charge)가 없는 영역, 즉 전극 가장자리 주변으로 이동하게 된다. 이 때, 두 전극 사이에 걸리는 전압이 시간에 따라서 감소되기 때문에 방전셀 중심영역(발광효율이 낮은 구조)에서는 강방전이 일어나고, 방전셀 가장자리 부근(발광효율이 높은 구조)에서는 약방전이 일어나게 된다. 이와 같은 원리로 기존의 3전극 면방전 구조는 입력 에너지 중에서 전자를 가열하는데 사용되는 비율이 낮을 수밖에 없으며, 결과적으로 발광효율도 낮게 된다.

이와 같은 3전극 구조가 갖는 약점을 극복하기 위해서는 표시전극 사이의 거리를 크게 하는 방법을 고려해 볼 수 있으나, 이는 방전개시전압의 상승을 야기한다.

본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 창안된 것으로, 그 목적은 방전셀 가장자리에서 금속전극을 형광체층에 보다 가까이 위치하도록 형성함으로써 방전셀 가장자리 부근에서 방전의 세기가 감소되는 정도를 완화시킬 수 있는 플라즈마 디스플레이 패널을 제공하는 것이다.

본 발명의 다른 목적은 방전셀의 크기가 작아짐에 따라 야기되는 방전의 불리함을 극복하기 위해 한 쌍의 표시전극 간에 발생되는 유지방전을 대향방전으로 유도할 수 있는 방전셀 구조를 갖는 플라즈마 디스플레이 패널을 제공하는 것이다.

상기의 목적을 달성하기 위하여 본 발명에 따른 플라즈마 디스플레이 패널은, 서로 대향 배치되는 제1 기판 및 제2 기판과; 상기 제1 기판에 일방향을 따라 나란히 형성되는 어드레스전극들과; 상기 제1 기판과 제2 기판의 사이공간에 배치되어 다수의 방전셀들을 구획하는 격벽과; 상기 각 방전셀 내에 형성되는 형광체층과; 상기 제2 기판에 상기 어드레스전극과 교차하는 방향을 따라 길게 이어지면서 각 방전셀에 대응되는 제1 전극과 제2 전극들; 및 상기 제1 전극 및 제2 전극들과 이격(離隔)되어 배치되면서 상기 제2 기판으로부터 멀어지는 방향으로 상기 제1 기판을 향해 돌출되어, 그 사이에 공간을 두고 서로 대향하도록 형성되는 제3 전극과 제4 전극들을 포함한다.

상기 제3 전극 및 제4 전극은, 상기 제1 전극 및 제2 전극이 형성되는 층과 서로 다른 층에 형성되며, 유전층을 사이에 두고 서로 이격되어 형성될 수 있다.

상기 제3 전극 및 제4 전극은, 각각의 제1 기판쪽 끝단이 상기 방전셀 중심부에 대응되는 유전층의 표면보다 상기 제1 기판쪽으로 더 돌출되며, 상기 제1 전극 및 제2 전극보다 패널의 두께방향으로 측정되는 두께가 더 두꺼운 것이 바람직하다.

상기 제3 전극 및 제4 전극을 길이방향에 수직한 평면으로 자른 단면은 상기 기판에 평행한 방향으로의 길이보다 상기 기판에 수직한 방향으로의 길이가 더 길게 형성된다.

상기 제3 전극 및 제4 전극은 금속전극으로 이루어지는 것이 바람직하다.

상기 제2 기판에서 상기 제1 전극 및 제2 전극을 덮도록 제1 유전층이 형성 되고, 이 제1 유전층 위에 상기 제3 전극 및 제4 전극이 형성되며, 이 제3 전극 및 제4 전극을 각각 둘러싸도록 제2 유전층이 형성될 수 있다.

이 때, 상기 제3 전극과 제4 전극이 대향하는 면에 형성된 제2 유전층의 두께보다 상기 제3 전극 및 제4 전극이 상기 제1 기판을 향하는 면에 형성된 제2 유전층의 두께가 더 두껍게 형성할 수 있다. 그리고 상기 제2 유전층은 불투명하게 이루어질 수 있다.

상기 제1 전극 및 제2 전극은 각 방전셀의 가장자리에 인접하여 이 방전셀 위를 지나도록 형성되며, 상기 제3 전극 및 제4 전극도 각 방전셀의 가장자리에 인접하여 이 방전셀 위를 지나도록 형성될 수 있다.

상기 제1 전극 및 제2 전극 각각은 상기 어드레스전극과 교차하는 방향을 따라 길게 이어지면서 각 방전셀에 대응되는 버스전극과, 이 버스전극으로부터 상기 각 방전셀의 중심을 향해 연장되는 확대전극을 포함한다.

패널의 전면에서 볼 때, 상기 제3 전극 및 제4 전극들은 각각 상기 제1 전극 및 제2 전극들의 버스전극들과 겹치는 위치에 배치될 수 있다.

그리고 상기 제1 전극 및 제2 전극의 버스전극들은 상기 제3 전극 및 제4 전극들보다 상기 어드레스전극과 나란한 방향으로 측정되는 폭이 더 크게 형성될 수 있다.

상기 제3 전극과 제4 전극은 상기 어드레스전극과 교차하는 방향으로 길게 이어져 형성되거나, 각각이 서로 분리된 복수개의 단위 전극들이 상기 어드레스전극과 교차하는 방향을 따라 나란히 배열되어 형성될 수 있다.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조부호를 붙였다.

도 2는 본 발명의 일 실시예에 따른 PDP를 도시한 부분 분해사시도이고, 도 3은 전극과 방전셀의 구조를 개략적으로 도시한 부분 평면도이다. 그리고 도 4는 도 2에 도시된 PDP를 결합하여 A-A 선을 따라 잘라서 본 부분 단면도이다.

도시된 바와 같이, 본 실시예에 따른 PDP는 기본적으로 제1 기판(10)(이하 '배면기판'이라 함)과 제2 기판(20)(이하 '전면기판'이라 함)이 소정의 간격을 두고 서로 대향 배치되고, 양 기판(10, 20)의 사이공간에는 다수의 방전셀(18)들이 격벽(16)에 의해 구획된다. 방전셀(18) 내에는 자외선을 흡수하여 가시광을 방출하는 형광체층(19)이 격벽면과 바닥면을 따라 형성되며, 플라즈마 방전을 일으킬 수 있도록 방전가스(일례로 제논(Xe), 네온(Ne) 등을 포함하는 혼합가스)가 채워진다.

배면기판(10)의 전면기판(20) 대향면에는 일방향(도면의 y축 방향)을 따라 어드레스전극(12)들이 형성되고, 이들 어드레스전극(12)들을 덮으면서 배면기판(10)의 내면 전체에 유전층(14)이 형성된다. 어드레스전극(12)들은 이웃한 것끼리 소정의 간격을 유지하면서 서로 나란하게 형성된다.

격벽(16)은 배면기판(10)에 형성되는 유전층(14) 위로 형성되는데, 본 실시 예에서 격벽(16)은 어드레스전극(12)과 나란한 방향으로 길게 이어지는 제1 격벽부재(16a)와, 이 제1 격벽부재(16a)와 교차하도록 형성되면서 각각의 방전셀(18)을 독립적인 방전공간으로 구획하는 제2 격벽부재(16b)로 이루어진다. 이러한 격벽구조는 상기 설명한 구조에 한정되는 것은 아니며, 어드레스전극과 나란한 격벽부재로만 이루어지는 스트라이프형 격벽구조도 본 발명에 적용될 수 있을 뿐만 아니라, 방전셀을 구획하는 다양한 형상의 격벽구조도 가능하며, 이 또한 본 발명의 범위에 속한다.

한편, 도 3을 참조하면, 배면기판(10)에 대향하는 전면기판(20)의 내면에는 어드레스전극(12)과 교차하는 방향(도면의 x축 방향)을 따라 제1 전극(21)과 제2 전극(22)이 각각 길게 이어져 형성된다. 본 실시예에서 제1 전극(21)과 제2 전극(22) 각각은 어드레스전극(12)과 교차하는 방향을 따라서 길게 이어지면서 각 방전셀(18)에 대응되는 버스전극(21b, 22b)과, 이 버스전극(21b, 22b)으로부터 각 방전셀(18)의 중심을 향해 연장되어 소정의 방전갭(g)을 형성하는 확대전극(21a, 22a)을 포함한다. 이 때, 버스전극(21b, 22b)은 금속전극으로 이루어질 수 있으며, 확대전극(21a, 22a)은 개구율 확보를 위해 ITO(Indium Tin Oxide)전극과 같은 투명전극으로 이루어지는 것이 바람직하다.

이들 제1 전극(21)과 제2 전극(22)은 각 방전셀(18)에 한 쌍이 대응되어 유지 구간의 방전에 관여하게 되며, 제1, 제2 전극(21, 22) 중 하나는 상기 어드레스전극(12)과 함께 어드레스 구간의 방전에 관여한다. 그러나 각 전극들은 인가되는 신호전압에 따라 그 역할을 달리할 수 있으므로 이상에 한정될 필요는 없다.

도 4를 참조하면, 본 실시예에서 전면기판(20)에는 제1 전극(21) 및 제2 전극(22)들과 이격(離隔)되어 제3 전극(23) 및 제4 전극(24)이 형성된다. 이들 제3 전극(23) 및 제4 전극(24)들은 패널의 전면에서 볼 때 각각 상기 제1 전극 및 제2 전극들의 버스전극(21b, 22b)들과 대략 겹치는 위치에 배치되며, 상기 제1, 제2 전극(21, 22)들과 이격되어 전면기판(20)으로부터 멀어지는 방향(도면의 음의 z축 방향)으로 배면기판(10)을 향해 돌출된다. 이렇게 돌출되는 제3 전극(23)과 제4 전극(24)은 그 사이에 공간을 두고 서로 대향하도록 형성되며, 이 공간은 서로 대향하는 제3 전극(23)과 제4 전극(24) 사이에서 대향방전을 유도할 수 있다. 이러한 제3 전극(23)과 제4 전극(24)은 금속전극으로 이루어지는 것이 바람직하다.

본 실시예에서 제3 전극(23)과 제4 전극(24)은, 제1 전극(21)과 제2 전극(22)이 형성되는 층과 서로 다른 층에 형성된다. 즉, 전면기판(20)에서 제1 전극(21)과 제2 전극(22)을 덮도록 제1 유전층(28a)이 형성되고, 이 제1 유전층(28a) 위에 제3 전극(23) 및 제4 전극(24)이 형성되며, 이들 제3 전극(23)과 제4 전극(24)을 둘러싸도록 제2 유전층(28b)이 형성된다. 이 때, 제1 유전층(28a)은 방전셀(18) 내에서 발생된 가시광을 외부로 방출하기 위하여 투명 유전물질로 이루어지는 것이 바람직하다. 제2 유전층(28b)은 제1 유전층(28a)과 같은 물질로 이루어질 수 있으며, 선택적으로 PDP의 명실 콘트라스트를 향상시키기 위하여 제2 유전층(28b)은 불투명하게 이루어질 수도 있다.

이와 같이 제3 전극(23)과 제4 전극(24)이 돌출되도록 형성되고 이들을 감싸도록 제2 유전층(28b)이 형성되면서 서로 인접한 방전셀(18) 간에 유전체 블록이 형성된다. 이 유전체 블록은 이웃 방전셀(18) 간에 이온과 전자들이 이동해 가는 것을 막아 크로스토크(crosstalk) 발생을 상당히 줄일 수 있으며, 따라서 온-오프(on-off) 셀간의 오방전을 감소시킬 수 있다.

제1 전극(21)과 제2 전극(22)의 버스전극들(21b, 22b)은 각 방전셀(18)의 가장자리에 인접하여 이 방전셀(18) 위를 지나도록 형성되며, 제3 전극(23) 및 제4 전극(24)들은 버스전극들(21b, 22b)과 대응하는 위치에서 어드레스전극(12)과 교차하는 방향으로 길게 이어져 형성된다. 즉 제3 전극(23) 및 제4 전극(24)들도 각 방전셀(18)의 가장자리에 인접하여 이 방전셀(18) 위를 지나도록 형성되며, 다만 제1 전극(21) 및 제2 전극(22)과는 유전층을 사이에 두고 이격되어 있다.

제1 유전층(28a)과 제2 유전층(28b) 위로는 MgO보호막(29)을 형성하여 플라즈마 방전 시 전리된 원자의 이온을 충돌로부터 유전층을 보호할 수 있다. 이러한 MgO보호막(29)은 이온이 부딪혔을 때 이차전자의 방출계수도 높기 때문에 방전효율을 높일 수 있는 장점도 있다.

이와 같이 형성되는 PDP를 구동시키기 위하여, 외부전압은 제3, 제4 전극(23, 24) 또는 제1, 제2 전극의 버스전극(21b, 22b)들 중 선택적으로 어느 하나에 인가된다. 다시 말하면, 제3, 제4 전극(23, 24)과 제1, 제2 전극의 버스전극(21b, 22b)들 중 어느 한 전극군(群)은 플로팅(floating) 전극이 되고, 이 때, 제3, 제4 전극(23, 24)과 제1, 제2 전극의 버스전극(21b, 22b)들 사이에는 정전결합(capacitive coupling)에 의해 전위차가 발생한다.

도 5는 본 발명의 제1 실시예에 따른 PDP의 전면 플레이트 구조를 상세하게 도시한 부분 단면도이다.

본 실시예에서 제3 전극(23) 및 제4 전극(24) 사이에서 대향방전이 용이하게 일어나기 위해서는 제3 전극(23)(또는 제4 전극(24))의 배면기판(10)쪽 끝단이 방전셀(18) 중심부에 대응되는 제1 유전층(28a)의 표면보다 상기 배면기판(10)쪽으로 더 돌출되어야 하고, 제1 전극 및 제2 전극의 버스전극(21b, 22b)보다 패널의 두께방향(도면의 z축 방향)으로 측정되는 두께가 더 두꺼운 것이 바람직하다. 즉, 도 5를 참조하면, δ>0, H(b) < H(m)의 조건을 만족한다. 여기서, δ는 제1 유전층(28a)의 표면으로부터 제3 전극(23)(또는 제4 전극(24))이 돌출된 길이를 나타내고, H(b)는 전면기판(20)면으로부터 측정한 버스전극(21b, 22b)의 두께를 나타내며, H(m)은 제3 전극(23)(또는 제4 전극(24))을 패널의 두께방향으로 측정한 두께를 나타낸다.

이와 같은 전면 플레이트 구조를 제작하기 위해서 전면기판(20)에 설치된 전극을 감싸고 있는 유전층을 샌드블라스팅 기법으로 파내거나, 감광성 유전체 또는 그린시트(green sheet)를 이용하여 유전층을 일부분 도려낼 수 있다. 또는 TFCS (Thick Film Ceramic Sheet) 기법을 이용하여 제3 전극(23)과 제4 전극(24)을 포함하는 전극부를 따로 제작한 다음, 제1 전극(21)과 제2 전극(22)이 형성되어 있는 전면기판(20)에 결합하여 제작할 수도 있다.

버스전극(21b, 22b)의 폭 W(b)와 제3 전극(23)(또는 제4 전극(24))의 폭 W(m)이 두꺼울수록, 혹은 버스전극(21b, 22b)과 제3 전극(23)(또는 제4 전극(24)) 사이의 거리 H(m-b)가 가까울수록 두 전극 사이의 커패시턴스가 커지므로 전면기판(20) 상의 제1, 제2 전극(21, 22)으로부터 제3, 제4 전극(23, 24)으로 방전이 용이하게 전이될 수 있다.

제3 전극(23)과 제4 전극(24)을 각각 그 길이방향에 수직한 평면으로 자른 단면은 기판면에 평행한 방향(도면의 y축 방향)으로의 길이 W(m)보다 기판면에 수직한 방향(도면의 z축 방향)으로의 길이 H(m)가 더 길게 형성될 수 있다. 다시 말하면, 제3 전극(23)과 제4 전극(24)의 전면기판(20) 면으로부터의 높이를 더 높게 할 수 있다. 이렇게 함으로써 고정세 디스플레이를 구현하기 위해 방전셀의 평면방향 크기가 감소되어야 할 경우에 제3 전극(23)과 제4 전극(24)의 높이를 높임으로써 이를 보상할 수 있다.

한편, 제3 전극(23)과 제4 전극(24)들을 각각 둘러싸도록 제2 유전층(28b)을 형성할 시에 도 5에서 보는 바와 같이, 제3 전극(23)과 제4 전극(24)이 대향하는 면에 형성된 제2 유전층(28b)의 두께(W1)보다 제3 전극(23) 및 제4 전극(24)이 배면기판(10)을 향하는 면에 형성된 제2 유전층(28b)의 두께(H1)가 더 두껍게 형성될 수 있다. 아울러 제3 전극(23)과 제4 전극(24)이 대향하는 면에 형성된 제2 유전층(28b)의 두께(W1)보다 이웃한 방전셀(18) 사이에서 서로 다른 전극들 사이에 형성되는 제2 유전층(28b)의 두께(W2)가 더 크게 형성될 수 있다. 이러한 구조를 통하여 유지방전 시 이웃한 방전셀에 위치한 전극과의 사이에서 오방전이 발생되는 것을 방지할 수 있다.

도 6의 (a) 내지 (d)는 본 발명의 제1 실시예에 따른 PDP에서 방전개시 후 시간에 따른 캐소드 스팟과 애노드 스팟의 크기와 위치를 모식적으로 나타낸 부분 단면도이다.

전면기판(20) 상에 형성되는 제1 전극(21)과 제2 전극(22) 사이가 가장 가까운 영역―방전셀(18)의 중심부―에서 방전(D)이 개시된 후, 이온과 전자가 쌓이게 됨에 따라 방전갭(g)에 걸리는 전압이 감소하고, 이에 따라 표면 전하(surface charge)가 없는 영역, 즉 방전셀(18) 가장자리 영역으로 캐소드 스팟과 애노드 스팟이 이동한다. 이 때, 시간의 흐름에 따라 방전갭(g)에 걸리는 전압이 낮아지므로 방전의 세기는 약해진다. (도 6 (a), (b) 참조)

본 실시예에 따른 구조에서는, 방전셀(18) 가장자리 영역에서 방전이 꺼지는 기존의 3전극 구조와는 달리 방전셀(18) 가장자리에 설치되어 있는 제3, 제4 전극(23, 24)으로 방전이 옮아간다. 대향방전을 활용하는 제3 전극(23)과 제4 전극(24) 사이에서 상기 버스전극(21b, 22b)들 사이보다 방전이 용이하게 일어나기 때문에 제3, 제4 전극(23, 24) 면에서의 방전강도는 버스전극(21b, 22b) 면에서의 방전과 비교하여 볼 때 약간 약해질 뿐이다. 제3, 제4 전극(23, 24)의 위 부근에서 아래 부근까지 캐소드 스팟과 애노드 스팟이 이동하면서 오랜 동안 방전이 유지되며, 표면 전하가 제3, 제4 전극(23, 24)을 도포하고 있는 유전층에 충분히 쌓인 뒤에 방전은 소멸된다. (도 6 (c), (d) 참조)

이와 같이, 두 개의 전극 사이가 동일한 경우 면방전(coplanar discharge) 전극구조보다 대향방전 전극구조에서의 방전개시전압이 훨씬 낮아서 방전이 일어나기 쉽기 때문에, 본 실시예에 따른 PDP의 전극구조는 전면기판(20)에 설치된 제1, 제2 전극(21, 22)들로부터 제3, 제4 전극(23, 24)으로의 방전전이가 용이한 장점이 있다. 따라서 발광효율이 좋은 긴 방전경로를 갖는 영역―방전셀 가장자리 부근―에서 방전이 오래 유지되는 장점을 가진다.

도 7은 본 발명의 제1 실시예의 변형예에 따른 PDP를 도시한 부분 단면도이다.

본 변형예에 따르면, 제1 전극과 제2 전극의 버스전극(21b', 22b')의 폭 W(b')이 제3 전극(23) 또는 제4 전극(24)의 폭 W(m)보다 크게 형성된다. 버스전극(21b', 22b')은 통상 불투명의 금속전극으로 이루어지므로 이들의 폭을 크게 할 경우 PDP의 명실 콘트라스트를 향상시킬 수 있다.

도 8은 본 발명의 제2 실시예에 따른 PDP에서 전극과 방전셀의 구조를 개략적으로 도시한 부분 평면도이다.

본 실시예에 따른 PDP도 상기 제1 실시예와 마찬가지로 전면기판에 제1 전극(21) 및 제2 전극(22)들과 이격(離隔)되어 제3 전극(33) 및 제4 전극(34)이 형성된다. 이들 제3 전극(33) 및 제4 전극(34)들은 상기 제1, 제2 전극(21, 22)들과 이격되어 전면기판으로부터 멀어지는 방향으로 배면기판을 향해 돌출되며, 그 사이에 공간을 두고 서로 대향하도록 형성된다. 이렇게 형성되는 공간은 서로 대향하는 제3 전극(33)과 제4 전극(34) 사이에서 대향방전을 유도할 수 있다. 이러한 제3 전극(33)과 제4 전극(34)은 금속전극으로 이루어지는 것이 바람직하다.

도 8을 참조하면, 본 실시예에 따른 PDP에서 제3 전극(33)과 제4 전극(34) 각각은 서로 분리된 복수개의 단위 전극들이 어드레스전극(12)과 교차하는 방향을 따라 나란히 배열된다. 이 때 PDP 구동을 위한 신호전압은 제1 전극(21)과 제2 전 극(22)을 통해 인가되며, 상기 제3 전극(33)과 제4 전극(34)은 플로팅 전극이 된다. 그리고 제1 실시예에서와 마찬가지로 제3, 제4 전극(33, 34)과 제1, 제2 전극(21, 22)들 사이에는 정전결합(capacitive coupling)에 의해 전위차가 발생한다. 본 실시예의 제1 전극(21)과 제2 전극(22)도 버스전극과 확대전극으로 구성되지만, 도면의 간략화를 위해 상세한 도시를 생략하였다.

이상을 통해 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형 또는 변경하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.

이상 설명한 바와 같이 본 발명에 따른 플라즈마 디스플레이 패널에 의하면, 방전셀 내부의 방전에 관여하는 전극의 구조가 방전셀 중심부에서는 면방전 구조를 갖고 방전셀 가장자리에서는 대향방전 구조를 가짐으로써 방전셀 중심부 전극으로부터 시작된 방전이 방전셀 가장자리 전극으로 쉽게 전이될 수 있다. 따라서 발광효율이 좋은 긴 방전경로를 갖는 영역인 방전셀 가장자리 부근에서 방전이 오래 유지되는 장점을 가진다.

또한 대향방전 구조를 이루는 전극을 감싸도록 형성되는 유전층은 서로 인접한 방전셀 간에 유전체 블록을 형성함으로써, 이웃 방전셀 간에 이온과 전자들이 이동해 가는 것을 막아 크로스토크 발생을 상당히 줄일 수 있으며, 따라서 온-오프(on-off) 셀간의 오방전을 감소시킬 수 있다.

아울러 대향방전 구조를 이루는 전극을 감싸는 유전층을 불투명하게 형성함으로써 PDP의 명실 콘트라스트를 향상시킬 수 있는 효과가 있다.

Claims (17)

1. 서로 대향 배치되는 제1 기판 및 제2 기판;

   상기 제1 기판에 일방향을 따라 나란히 형성되는 어드레스전극들;

   상기 제1 기판과 제2 기판의 사이공간에 배치되어 다수의 방전셀들을 구획하는 격벽;

   상기 각 방전셀 내에 형성되는 형광체층;

   상기 제2 기판에 상기 어드레스전극과 교차하는 방향을 따라 길게 이어지면서 각 방전셀에 대응되는 제1 전극과 제2 전극들; 및

   상기 제1 전극 및 제2 전극들과 이격(離隔)되어 배치되면서 상기 제2 기판으로부터 멀어지는 방향으로 상기 제1 기판을 향해 돌출되어, 그 사이에 공간을 두고 서로 대향하도록 형성되는 제3 전극과 제4 전극들

   을 포함하는 플라즈마 디스플레이 패널.
2. 제 1 항에 있어서,

   상기 제3 전극 및 제4 전극은, 상기 제1 전극 및 제2 전극이 형성되는 층과 서로 다른 층에 형성되는 플라즈마 디스플레이 패널.
3. 제 1 항에 있어서,

   상기 제3 전극 및 제4 전극은, 상기 제1 전극 및 제2 전극과 유전층을 사이 에 두고 이격되어 있는 플라즈마 디스플레이 패널.
4. 제 1 항에 있어서,

   상기 제1 전극 및 제2 전극은 유전층에 의하여 덮여지고,

   상기 제3 전극 및 제4 전극은, 각각의 제1 기판쪽 끝단이 상기 방전셀 중심부에 대응되는 유전층의 표면보다 상기 제1 기판쪽으로 더 돌출되는 플라즈마 디스플레이 패널.
5. 제 1 항에 있어서,

   상기 제3 전극 및 제4 전극은, 상기 제1 전극 및 제2 전극보다 패널의 두께방향으로 측정되는 두께가 더 두꺼운 플라즈마 디스플레이 패널.
6. 제 1 항에 있어서,

   상기 제3 전극 및 제4 전극을 길이방향에 수직한 평면으로 자른 단면은 상기 기판에 평행한 방향으로의 길이보다 상기 기판에 수직한 방향으로의 길이가 더 길게 형성되는 플라즈마 디스플레이 패널.
7. 제 1 항에 있어서,

   상기 제3 전극 및 제4 전극은 금속전극으로 이루어지는 플라즈마 디스플레이 패널.
8. 제 1 항에 있어서,

   상기 제2 기판에서 상기 제1 전극 및 제2 전극을 덮도록 제1 유전층이 형성되고, 이 제1 유전층 위에 상기 제3 전극 및 제4 전극이 형성되며, 이 제3 전극 및 제4 전극을 각각 둘러싸도록 제2 유전층이 형성되는 플라즈마 디스플레이 패널.
9. 제 8 항에 있어서,

   상기 제3 전극과 제4 전극이 대향하는 면에 형성된 제2 유전층의 두께보다 상기 제3 전극 및 제4 전극이 상기 제1 기판을 향하는 면에 형성된 제2 유전층의 두께가 더 두꺼운 플라즈마 디스플레이 패널.
10. 제 8 항에 있어서,

    상기 제2 유전층은 불투명하게 이루어지는 플라즈마 디스플레이 패널.
11. 제 1 항에 있어서,

    상기 제1 전극 및 제2 전극은 각 방전셀의 가장자리에 인접하여 이 방전셀 위를 지나도록 형성되는 플라즈마 디스플레이 패널.
12. 제 1 항에 있어서,

    상기 제3 전극 및 제4 전극은 각 방전셀의 가장자리에 인접하여 이 방전셀 위를 지나도록 형성되는 플라즈마 디스플레이 패널.
13. 제 1 항에 있어서,

    상기 제1 전극 및 제2 전극 각각은 상기 어드레스전극과 교차하는 방향을 따라 길게 이어지면서 각 방전셀에 대응되는 버스전극과, 이 버스전극으로부터 상기 각 방전셀의 중심을 향해 연장되는 확대전극을 포함하는 플라즈마 디스플레이 패널.
14. 제 13 항에 있어서,

    상기 제3 전극 및 제4 전극들은 패널의 전면에서 볼 때, 각각 상기 제1 전극 및 제2 전극들의 버스전극들과 겹치는 위치에 배치되는 플라즈마 디스플레이 패널.
15. 제 13 항에 있어서,

    상기 제1 전극 및 제2 전극의 버스전극들은 상기 제3 전극 및 제4 전극들보다 상기 어드레스전극과 나란한 방향으로 측정되는 폭이 더 크게 형성되는 플라즈마 디스플레이 패널.
16. 제 1 항에 있어서,

    상기 제3 전극과 제4 전극은 상기 어드레스전극과 교차하는 방향으로 길게 이어져 형성되는 플라즈마 디스플레이 패널.
17. 제 1 항에 있어서,

    상기 제3 전극과 제4 전극 각각은 서로 분리된 복수개의 단위 전극들이 상기 어드레스전극과 교차하는 방향을 따라 나란히 배열되는 플라즈마 디스플레이 패널.

Images