KR100598242B1 - Fabricating method of flat displaying device in semiconductor device - Google Patents

Fabricating method of flat displaying device in semiconductor device Download PDF

Info

Publication number
KR100598242B1
KR100598242B1 KR1020030101156A KR20030101156A KR100598242B1 KR 100598242 B1 KR100598242 B1 KR 100598242B1 KR 1020030101156 A KR1020030101156 A KR 1020030101156A KR 20030101156 A KR20030101156 A KR 20030101156A KR 100598242 B1 KR100598242 B1 KR 100598242B1
Authority
KR
South Korea
Prior art keywords
upper metal
hdp oxide
oxide film
forming
interlayer insulating
Prior art date
Application number
KR1020030101156A
Other languages
Korean (ko)
Other versions
KR20050069201A (en
Inventor
김형석
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020030101156A priority Critical patent/KR100598242B1/en
Publication of KR20050069201A publication Critical patent/KR20050069201A/en
Application granted granted Critical
Publication of KR100598242B1 publication Critical patent/KR100598242B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133357—Planarisation layers

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 평판 디스플레이 장치의 제조방법에 관한 것으로, 특히, 상부(top) 메탈 위에 액상 결정을 코팅하는 과정에서 발생하였던 단차를 제거하여 균일한 액상 결정코팅을 가능하게 한 발명이다. 이를 위한 본 발명은, 반도체 소자의 평판 디스플레이 소자 제조방법으로서, 반도체 기판 상에 층간 절연막을 형성하고, 층간 절연막 상에 상부 메탈을 형성하는 단계와, 상부 메탈을 선택적으로 제거하는 패터닝 공정을 수행하는 단계와, 패터닝된 상부 메탈 상에 HDP 산화막을 형성하는 단계와, 상부 메탈 상에 일정두께의 HDP 산화막이 잔존하도록 HDP 산화막에 대한 화학기계연마를 진행하는 단계와, 상부 메탈 상에 잔존한 HDP 산화막을 제거하는 단계와, 결과물 상에 액상결정을 코팅하는 단계를 포함한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a flat panel display device of a semiconductor device. In particular, the invention provides a uniform liquid crystal coating by removing a step generated in the process of coating a liquid crystal on a top metal. To this end, the present invention provides a method for manufacturing a flat panel display device of a semiconductor device, comprising: forming an interlayer insulating film on a semiconductor substrate, forming an upper metal on the interlayer insulating film, and performing a patterning process for selectively removing the upper metal. Forming an HDP oxide film on the patterned upper metal, performing chemical mechanical polishing on the HDP oxide film so that a predetermined thickness of the HDP oxide film remains on the upper metal, and remaining HDP oxide film remaining on the upper metal. And removing liquid crystals on the resultant.

평판 디스플레이, 액상 결정, 단차, CMPFlat Panel Display, Liquid Crystal, Step, CMP

Description

반도체 소자의 평판 디스플레이 제조 방법{FABRICATING METHOD OF FLAT DISPLAYING DEVICE IN SEMICONDUCTOR DEVICE}Flat panel display manufacturing method of semiconductor device {FABRICATING METHOD OF FLAT DISPLAYING DEVICE IN SEMICONDUCTOR DEVICE}

도 1a 내지 1f는 종래 기술에 따른 평판 디스플레이 제조 공정을 도시한 공정 단면도, 1A to 1F are cross-sectional views illustrating a flat panel display manufacturing process according to the prior art;

도 2a 내지 2f는 본 발명의 일 실시 예에 따른 평판 디스플레이 제조 공정을 도시한 공정단면도.2A through 2F are cross-sectional views illustrating a flat panel display manufacturing process according to an embodiment of the present invention.

＜도면의 주요부분에 대한 부호의 설명＞<Description of the code | symbol about the principal part of drawing>

20 : 층간 절연막 21 : TiN 막20: interlayer insulating film 21: TiN film

22 : 상부 메탈(AlCu) 23 : 포토레지스트 패턴22: upper metal (AlCu) 23: photoresist pattern

24 : HDP 산화막 25 : 액상 결정 24: HDP oxide film 25: liquid crystal

본 발명은 반도체 소자의 평판 디스플레이 장치의 제조방법에 관한 것으로, 특히, 상부(top) 메탈 위에 액상 결정을 코팅하는 과정에서 발생하였던 단차를 제거하여 균일한 액상 결정코팅을 가능하도록 하는데 적합한 반도체 소자의 평판 디스플레이 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a flat panel display device of a semiconductor device. In particular, a semiconductor device suitable for enabling a uniform liquid crystal coating by removing a step generated in a process of coating a liquid crystal on a top metal is possible. A flat panel display manufacturing method.

종래 기술에서는 메탈 오버에치(metal over etch) 시에 발생하였던 층간 절연막 손실(loss) 때문에, 코팅된 액상결정(liquid crystal)이 평탄화된 표면을 갖지 못하고, 굴곡지게 형성되는 단점이 있었다.In the prior art, the coated liquid crystal does not have a flattened surface and is curved due to the interlayer insulating film loss generated during metal over etch.

도 1a 내지 1f는 종래 기술에 따라 상부 메탈 위에 액상 결정을 코팅하는 과정을 도시한 공정 단면도로서, 이를 참조하여 종래 기술을 설명하면 다음과 같다.1A to 1F are cross-sectional views illustrating a process of coating a liquid crystal on an upper metal according to the prior art, which will be described below with reference to the related art.

먼저, 일련의 소자들이 형성된 반도체 기판(도시 생략) 상에 층간 절연막(IMD)(10)을 형성하고, 다시 층간 절연막(10) 상에 배리어 메탈로 사용되는 티타늄 질화막(11)을 600Å 정도의 두께로 증착한다.First, an interlayer insulating film (IMD) 10 is formed on a semiconductor substrate (not shown) on which a series of elements are formed, and the titanium nitride film 11 used as a barrier metal on the interlayer insulating film 10 is about 600 micrometers thick. To be deposited.

다음에, 상부 메탈로 사용되는 AlCu(12)를 1500Å 두께로 도포한 후, 원하는 형태로 상부 메탈(12)을 패터닝하기 위해, 상부 메탈(12) 상부에 포토레지스트 패턴(13)을 형성하고, 이를 이용하여 상부 메탈을 선택적으로 제거하는 패터닝 공정을 진행한다.Next, after AlCu 12 used as the upper metal is applied to a thickness of 1500 Å, a photoresist pattern 13 is formed on the upper metal 12 to pattern the upper metal 12 in a desired shape. Using this, a patterning process for selectively removing the upper metal is performed.

이후, 포토레지스트 패턴을 제거한 모습이 도 1b에 도시되어 있다. 이러한 상부 메탈 패터닝 공정에서 하부에 위치한 층간 절연막(10)이 약 1000Å 정도 손실되는데, 이러한 손실은 피할 수 없으며, 대신 층간 절연막(10)의 손실로 인한 단차를 보완해 주기 위해서, 종래 기술에서는 HDP 산화막과 TEOS 산화막을 적층 형성하고 에치벡 공정을 적용하고 있다.Thereafter, a state in which the photoresist pattern is removed is shown in FIG. 1B. In the upper metal patterning process, an interlayer insulating film 10 disposed at a lower portion is lost by about 1000 GPa. This loss cannot be avoided, and instead, in order to compensate for a step caused by the loss of the interlayer insulating film 10, in the prior art, an HDP oxide film is used. And a TEOS oxide film are laminated to form an Etchbeck process.

도 1b를 참조하면, 층간 절연막이 손실되어 있는 것을 알 수 있다.Referring to FIG. 1B, it can be seen that the interlayer insulating film is lost.

다음에, 도 1c에 도시된 바와 같이 패터닝된 상부 메탈(12) 상부에 단차피복성(step coverage)이 우수한 HDP(High Density Plasma) 산화막(14)을 3000Å 정도의 두께로 형성한다. 이때, 층간 절연막 손실로 인해 단차가 발생한 부위도 HDP 산화막(14)으로 매립된다.Next, as shown in FIG. 1C, an HDP (High Density Plasma) oxide film 14 having excellent step coverage is formed on the patterned upper metal 12 to a thickness of about 3000 kPa. At this time, the portion where the step occurs due to the interlayer insulating film loss is also embedded in the HDP oxide film 14.

이어서, 도1d 내지 1e에 도시된 바와 같이, HDP 산화막(14) 상에 TEOS(Tetra Ethyl Ortho Silicate) 산화막(15)을 5000Å 정도 두께로 증착한 후, 전면 에치백 공정을 적용한다.Subsequently, as illustrated in FIGS. 1D to 1E, a TEOS (Tetra Ethyl Ortho Silicate) oxide film 15 is deposited on the HDP oxide layer 14 to a thickness of about 5000 kV, and then a front etch back process is applied.

즉, 종래 기술에서는 도 1e에 도시된 바와 같이 블랭킷 에치백 공정을 적용하는데, 이때 상부 메탈 사이를 갭필하고 있는 HDP 산화막(14)의 손실이 최소화 되도록 공정조건을 조절해 주고 있다.That is, in the prior art, a blanket etch back process is applied as shown in FIG. 1E, in which the process conditions are adjusted to minimize the loss of the HDP oxide layer 14 gap gap between the upper metals.

하지만, 상술한 에치백 공정은 적어도, 상부 메탈(12) 상에 산화막(14, 15)이 남아있지 않을 정도로 진행되어야만 하기 때문에, 상부 메탈 사이를 갭필하고 있는 HDP 산화막(14)이 어느 정도 손실되는 것은 불가피할 수밖에 없었다.However, since the etchback process described above must proceed at least so that the oxide films 14 and 15 do not remain on the upper metal 12, the HDP oxide film 14 gap-filling between the upper metals is somewhat lost. It was inevitable.

만일, 상부 메탈(12) 상에 산화막이 잔존하게 되면 반사도에 영향을 주게 되어, 후속하는 공정을 통해 액상 결정이 코팅되더라도 정상적인 디스플레이 기능을 수행할 수 없기 때문에 에치백 공정시 충분할 정도로 식각 공정을 진행할 수밖에 없고, 이로 인해 상부 메탈 사이를 갭필하고 있는 HDP 산화막(14)이 어느 정도 손실되는 것은 불가피하였다.If the oxide film remains on the upper metal 12, the reflectivity is affected. Even if the liquid crystal is coated through a subsequent process, the normal display function cannot be performed. Therefore, the etching process may be sufficiently performed during the etch back process. Inevitably, it was inevitable that some loss of the HDP oxide film 14 gap gap between the upper metals.

대신, HDP 산화막의 손실이 900Å을 넘지 않을 정도로만 공정조건을 제어해 주고 있었다. 다음으로, 도 1f에 도시된 바와 같이 에치백 공정이 완료된 구조물 상에 액상 결정(16)을 코팅하는 공정이 수행된다.Instead, the process conditions were controlled so that the loss of the HDP oxide film did not exceed 900Å. Next, as shown in FIG. 1F, a process of coating the liquid crystal 16 on the structure where the etch back process is completed is performed.

하지만, 전술한 종래 기술에서는 상부 메탈 사이를 매립하고 있는 HDP 산화 막이 어느 정도 손실되었기 때문에 단차가 발생하였고, 이러한 단차에 의해 코팅된 액상 결정 역시 평탄화된 표면을 갖지 못하여 디스플레이 기능이 저하되는 단점이 있었다.However, in the above-described prior art, a step is generated because the HDP oxide film buried between the upper metals is somewhat lost, and the liquid crystal coated by the step also has a flattened surface and thus has a disadvantage in that the display function is degraded. .

본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 패터닝된 상부 메탈 사이의 단차를 극복하여 코팅된 액상 결정의 평탄화 표면을 실현할 수 있는 반도체 소자의 평판 디스플레이 제조방법을 제공함을 그 목적으로 한다.Disclosure of Invention The present invention has been made in view of the above-mentioned problems, and an object thereof is to provide a flat panel display manufacturing method of a semiconductor device capable of realizing a planarized surface of a coated liquid crystal by overcoming a step between patterned upper metals.

상기한 목적을 달성하기 위한 본 발명은, 반도체 소자의 평판 디스플레이 소자 제조 방법으로서, 반도체 기판상에 층간 절연막을 형성하고, 상기 층간 절연막 상에 상부 메탈을 형성하는 단계와, 상기 상부 메탈을 선택적으로 제거하는 패터닝 공정을 수행하는 단계와, 상기 반도체 기판의 전면에 상기 상부 메탈이 제거된 영역을 완전히 매립하는 형태로 HDP 산화막을 형성하는 단계와, 상기 상부 메탈 상에 일정두께의 HDP 산화막이 잔존하도록 상기 HDP 산화막에 대한 화학기계연마를 진행하는 단계와, 전면 에치백 공정을 통해 상기 상부 메탈 상에 잔존하는 상기 HDP 산화막을 제거하는 단계와, 상기 결과물 상에 액상 결정을 코팅하는 단계를 포함하는 반도체 소자의 평판 디스플레이 제조 방법을 제공한다.
또한, 본 발명에서는 기존의 TEOS/HDP 적층 구조 대신에, HDP 산화막을 10000Å 이상으로 두텁게 증착하여 패터닝된 상부 메탈로 인한 단차를 최소화 한 후, 화학기계연마를 적용하여, 액상 결정이 코팅되기 전에 단차를 극복한 표면을 얻을 수 있으며, 이후에 액상결정이 코팅되면, 상부 메탈의 패터닝으로 인한 단차를 극복하여 평탄화된 액상결정을 얻을 수 있기 때문에 디스플레이 기능의 저하를 방지할 수 있다. According to an aspect of the present invention, there is provided a method of manufacturing a flat panel display device of a semiconductor device, the method comprising: forming an interlayer insulating film on a semiconductor substrate, and forming an upper metal on the interlayer insulating film; Removing the patterning process, forming a HDP oxide film in the form of completely filling the region where the upper metal is removed on the front surface of the semiconductor substrate, and leaving a predetermined thickness of the HDP oxide film on the upper metal. Performing chemical mechanical polishing on the HDP oxide film, removing the HDP oxide film remaining on the upper metal through a front etch back process, and coating liquid crystal on the resultant semiconductor. Provided is a method of manufacturing a flat panel display of a device.
In addition, in the present invention, instead of the conventional TEOS / HDP stacking structure, the HDP oxide layer is thickly deposited to 10000Å or more to minimize the step due to the patterned upper metal, and then chemical mechanical polishing is applied to the step before the liquid crystal is coated. When the liquid crystal is coated afterwards, the liquid crystal is coated, and thus the flattened liquid crystal can be obtained by overcoming the step due to the patterning of the upper metal, thereby preventing the deterioration of the display function.

삭제delete

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시 예를 첨부된 도면을 참조하여 설명한다.Hereinafter, the most preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention.

도 2a 내지 2f는 본 발명의 일 실시 예에 따른 평판 디스플레이 제조 공정을 도시한 공정 단면도로서, 이를 참조하여 본 발명의 일 실시 예를 설명하면 다음과 같다.2A to 2F are cross-sectional views illustrating a manufacturing process of a flat panel display according to an exemplary embodiment of the present invention. Hereinafter, an exemplary embodiment of the present invention will be described with reference to the drawings.

먼저, 상부 메탈을 패터닝하기까지의 공정은 종래 기술과 유사하다. 즉, 도 2a에 도시된 바와 같이 일련의 소자들이 형성된 반도체 기판(도시 생략) 상에 층간 절연막(IMD)(20)을 형성한다.First, the process up to patterning the upper metal is similar to the prior art. That is, as shown in FIG. 2A, an interlayer insulating film (IMD) 20 is formed on a semiconductor substrate (not shown) in which a series of elements are formed.

다음에, 층간 절연막(20) 상에 배리어 메탈로 사용되는 티타늄 질화막(21)을 600Å 정도의 두께로 증착한다.Next, a titanium nitride film 21 used as a barrier metal is deposited on the interlayer insulating film 20 to a thickness of about 600 GPa.

이어서, 상부 메탈(22)로 사용되는 AlCu를 1500Å 두께로 도포한다. 이어서, 원하는 형태로 상부 메탈(22)을 패터닝하기 위해, 상부 메탈(22) 상부에 포토레지스트 패턴(23)을 형성하고, 이를 이용하여 상부 메탈(22)을 선택적으로 제거하는 패터닝 공정을 진행한다.Subsequently, AlCu used as the upper metal 22 is applied to a thickness of 1500 kPa. Subsequently, in order to pattern the upper metal 22 in a desired shape, a photoresist pattern 23 is formed on the upper metal 22 and a patterning process of selectively removing the upper metal 22 is performed using the photoresist pattern 23. .

이후, 포토레지스트 패턴을 제거한 모습이 도 2b에 도시되어 있다. 이러한 상부 메탈 패터닝 공정에서 하부에 위치한 층간 절연막(20)이 약 1000Å 정도 손실되는 점 역시 종래 기술과 거의 유사하다.Thereafter, a state in which the photoresist pattern is removed is shown in FIG. 2B. In the upper metal patterning process, the lower interlayer insulating film 20 located at the bottom of about 1000 kPa is also similar to the prior art.

다음으로, 도 2c에 도시된 바와 같이, 패터닝된 상부 메탈(22) 상부에 단차피복성(step coverage)이 우수한 HDP(High Density Plasma) 산화막(24)을 10000 ∼ 14000Å 정도의 두께로 형성한다. 본 발명의 일 실시 예에서는 이와 같이 두터운 두께의 HDP 산화막이 증착되기 때문에, 패터닝된 상부 메탈로 인한 단차를 많이 상쇄할 수 있다.Next, as shown in FIG. 2C, an HDP (High Density Plasma) oxide film 24 having excellent step coverage is formed on the patterned upper metal 22 to a thickness of about 10000 to 14000 μm. In the exemplary embodiment of the present invention, since the HDP oxide layer having a thick thickness is deposited, the step difference due to the patterned upper metal may be largely offset.

즉, 본 발명의 일 실시 예에 따른 도 2c와 종래 기술에 따른 도 1c를 비교하여 보면, HDP 산화막 증착 후에, 그 단차가 많이 상쇄되었음을 쉽게 알 수 있다.That is, when comparing FIG. 2C according to an embodiment of the present invention with FIG. 1C according to the related art, it can be easily seen that after the HDP oxide film deposition, the step is largely offset.

다음에, 도 2d에 도시된 바와 같이, HDP 산화막(24)에 대한 화학기계연마(Chemical Mechanical Polishing : CMP)를 적용하여 표면을 평탄화하는 공정이 진행되는데 이때, CMP 공정의 식각 타겟은 상부 메탈(22) 상부에 남아있는 HDP 산화막(24)의 두께가 1500 ∼ 2500Å 정도로 한다.Next, as shown in FIG. 2D, a process of planarizing the surface by applying chemical mechanical polishing (CMP) to the HDP oxide layer 24 is performed. At this time, the etching target of the CMP process is an upper metal ( 22) The thickness of the HDP oxide film 24 remaining above is about 1500 to 2500 kPa.

본 발명의 일 실시 예에서는 상부 메탈(22) 위에 잔존하는 HDP 산화막(24)의 두께가 2000Å이 될 때까지 CMP 공정을 진행하였다.In one embodiment of the present invention, the CMP process was performed until the thickness of the HDP oxide film 24 remaining on the upper metal 22 became 2000 kPa.

다음으로, 도 2e에 도시된 바와 같이, 전면 에치백 공정을 적용하여 상부 메탈(22) 위에 잔존하고 있는 HDP 산화막(24)을 모두 제거한다. 상부 메탈 위에 잔존하는 산화막을 모두 제거하는 이유는 종래 기술에서 설명한 바와 같다.Next, as shown in FIG. 2E, the entire etchback process is applied to remove all of the HDP oxide film 24 remaining on the upper metal 22. The reason for removing all of the oxide film remaining on the upper metal is as described in the related art.

도 2e를 참조하면, 이러한 전면 에치백 공정시, 이미 평탄화된 표면을 갖고 있기 때문에, 상부 메탈(22) 상부에 존재하는 HDP 산화막은 모두 제거되지만, 패터닝된 상부 메탈(22) 사이를 매립하고 있는 HDP 산화막에 대한 손실은 그리 크지 않음을 알 수 있다.Referring to FIG. 2E, in this front etch back process, since the surface already has a planarized surface, all of the HDP oxide film existing on the upper metal 22 is removed, but is buried between the patterned upper metal 22. It can be seen that the loss for the HDP oxide film is not so large.

다음으로, 도 2f에 도시된 바와 같이, 상부 메탈(22) 상부에 액상 결정을 코팅하는 공정이 진행된다. 본 발명의 일 실시 예에서는 패터닝된 상부 메탈로 인한 단차를 극복하였기 때문에 액상 결정을 코팅하더라도, 평탄화된 표면을 얻을 수 있으며, 그 결과 디스플레이 특성의 저하를 방지할 수 있다.Next, as shown in FIG. 2F, a process of coating the liquid crystal on the upper metal 22 is performed. In one embodiment of the present invention, because the step due to the patterned upper metal is overcome, even when the liquid crystal is coated, a flattened surface can be obtained, and as a result, deterioration of display characteristics can be prevented.

이상에서 설명한 바와 같이 본 발명은 전술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.As described above, the present invention is not limited to the above-described embodiments and the accompanying drawings, and the present invention may be variously substituted, modified, and changed without departing from the spirit of the present invention. It will be apparent to those of ordinary skill in Esau.

본 발명을 적용하면, 반도체 소자의 평탄 디스플레이 제작시에 코팅된 액상결정의 표면을 평탄하게 유지할 수 있기 때문에, 디스플레이 기능이 저하되는 것을 방지할 수 있으며, TEOS 산화막의 사용을 스킵(skip)하고, 화학기계연마만을 추가하였으므로, 소자의 제조 공정의 간소화를 실현할 수 있다.According to the present invention, since the surface of the coated liquid crystal can be kept flat during fabrication of a flat display of a semiconductor device, the display function can be prevented from being deteriorated, and the use of a TEOS oxide film is skipped, Since only chemical mechanical polishing has been added, the simplification of the device manufacturing process can be realized.

Claims (5)

반도체 소자의 평판 디스플레이 소자 제조 방법으로서,As a flat panel display device manufacturing method of a semiconductor device, 반도체 기판 상에 층간 절연막을 형성하고, 상기 층간 절연막 상에 상부 메탈을 형성하는 단계와,Forming an interlayer insulating film on the semiconductor substrate, and forming an upper metal on the interlayer insulating film; 상기 상부 메탈을 선택적으로 제거하는 패터닝 공정을 수행하는 단계와,Performing a patterning process to selectively remove the upper metal; 상기 반도체 기판의 전면에 상기 상부 메탈이 제거된 영역을 완전히 매립하는 형태로 HDP 산화막을 형성하는 단계와,Forming an HDP oxide film on the entire surface of the semiconductor substrate in such a manner as to completely fill the region in which the upper metal is removed; 상기 상부 메탈 상에 일정두께의 HDP 산화막이 잔존하도록 상기 HDP 산화막에 대한 화학기계연마를 진행하는 단계와,Performing chemical mechanical polishing on the HDP oxide layer so that a predetermined thickness of the HDP oxide layer remains on the upper metal; 전면 에치백 공정을 통해 상기 상부 메탈 상에 잔존하는 상기 HDP 산화막을 제거하는 단계와,Removing the HDP oxide film remaining on the upper metal through a front etch back process; 상기 결과물 상에 액상 결정을 코팅하는 단계Coating liquid crystal on the resultant 를 포함하는 반도체 소자의 평판 디스플레이 제조 방법.Flat panel display manufacturing method of a semiconductor device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 패터닝된 상부 메탈 상에 형성된 HDP 산화막은, 10000 ∼ 14000Å 정도의 두께 범위를 갖는 것을 특징으로 하는 반도체 소자의 평판 디스플레이 제조 방법.The HDP oxide film formed on the patterned upper metal has a thickness range of about 10000 to 14000 kPa. 제 1 항에 있어서,The method of claim 1, 상기 HDP 산화막에 대한 화학기계연마를 진행하는 단계는, 상기 상부 메탈 상에 1500 ∼ 2500Å 두께의 HDP 산화막이 잔존하도록 화학기계연마를 진행하는 것을 특징으로 하는 반도체 소자의 평판 디스플레이 제조 방법.The chemical mechanical polishing of the HDP oxide film may include chemical mechanical polishing such that an HDP oxide film having a thickness of 1500 to 2500 상 에 remains on the upper metal. 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 층간 절연막 상에 상부 메탈을 형성하는 단계는, 상기 상부 메탈 하부에 TiN 막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 평판 디스플레이 제조 방법.The forming of the upper metal on the interlayer insulating film further includes forming a TiN film on the lower portion of the upper metal.
KR1020030101156A 2003-12-31 2003-12-31 Fabricating method of flat displaying device in semiconductor device KR100598242B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030101156A KR100598242B1 (en) 2003-12-31 2003-12-31 Fabricating method of flat displaying device in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030101156A KR100598242B1 (en) 2003-12-31 2003-12-31 Fabricating method of flat displaying device in semiconductor device

Publications (2)

Publication Number Publication Date
KR20050069201A KR20050069201A (en) 2005-07-05
KR100598242B1 true KR100598242B1 (en) 2006-07-07

Family

ID=37259635

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030101156A KR100598242B1 (en) 2003-12-31 2003-12-31 Fabricating method of flat displaying device in semiconductor device

Country Status (1)

Country Link
KR (1) KR100598242B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100211956B1 (en) * 1996-05-02 1999-08-02 정선종 Multi- metal wiring structure & method for manufacturing the same
KR100246805B1 (en) * 1997-06-30 2000-03-15 김영환 Planation method of interlayers in semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100211956B1 (en) * 1996-05-02 1999-08-02 정선종 Multi- metal wiring structure & method for manufacturing the same
KR100246805B1 (en) * 1997-06-30 2000-03-15 김영환 Planation method of interlayers in semiconductor device

Also Published As

Publication number Publication date
KR20050069201A (en) 2005-07-05

Similar Documents

Publication Publication Date Title
US5891805A (en) Method of forming contacts
JPH08330305A (en) Insulation film formation of semiconductor device
US6069069A (en) Method for planarizing a low dielectric constant spin-on polymer using nitride etch stop
JP2002026018A (en) Encapsulating metal structure for semiconductor device and mim capacitor including the same structure
US6872633B2 (en) Deposition and sputter etch approach to extend the gap fill capability of HDP CVD process to ≦0.10 microns
US7064044B2 (en) Contact etching utilizing multi-layer hard mask
US6406992B1 (en) Fabrication method for a dual damascene structure
KR100350111B1 (en) Wiring of Semiconductor Device and Method for Manufacturing Thereof
US6355554B1 (en) Methods of forming filled interconnections in microelectronic devices
KR100598242B1 (en) Fabricating method of flat displaying device in semiconductor device
JPH0766200A (en) Fabrication of semiconductor device
US6723640B2 (en) Method for forming contact plug of semiconductor device
JPH0758104A (en) Manufacture of semiconductor device
US6716735B2 (en) Method for forming metal lines of semiconductor device
KR100801846B1 (en) Method for fabrication of liquid crystal display device
KR100435262B1 (en) Semiconductor device with multilayer metal line structure and manufacturing method thereof using spacers
KR100497206B1 (en) Method for smoothing inter-metal dielectric layer of semiconductor device
KR100713896B1 (en) method for forming a inter metal dielectic layer
KR100567315B1 (en) Method for chemical mechanical planarization of a semiconductor display device
JPH0786284A (en) Semiconductor device and its manufacture
KR100493937B1 (en) Gap filling process for micro display device
KR100562319B1 (en) Method for fabricating inter metal dielectric of semiconductor device
KR100596279B1 (en) Method for forming the mim pattern of semiconductor device
KR100588685B1 (en) Gap fill method between metal and metal for shiny metal process
KR20060032375A (en) A method for forming a metal line in semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100518

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee