KR100595500B1 - On-line adaptive equalizer - Google Patents

On-line adaptive equalizer Download PDF

Info

Publication number
KR100595500B1
KR100595500B1 KR1019990028418A KR19990028418A KR100595500B1 KR 100595500 B1 KR100595500 B1 KR 100595500B1 KR 1019990028418 A KR1019990028418 A KR 1019990028418A KR 19990028418 A KR19990028418 A KR 19990028418A KR 100595500 B1 KR100595500 B1 KR 100595500B1
Authority
KR
South Korea
Prior art keywords
error
adaptive equalizer
filter
coefficient
coefficient updater
Prior art date
Application number
KR1019990028418A
Other languages
Korean (ko)
Other versions
KR20010009825A (en
Inventor
임재환
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1019990028418A priority Critical patent/KR100595500B1/en
Publication of KR20010009825A publication Critical patent/KR20010009825A/en
Application granted granted Critical
Publication of KR100595500B1 publication Critical patent/KR100595500B1/en

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B44DECORATIVE ARTS
    • B44BMACHINES, APPARATUS OR TOOLS FOR ARTISTIC WORK, e.g. FOR SCULPTURING, GUILLOCHING, CARVING, BRANDING, INLAYING
    • B44B1/00Artist's machines or apparatus equipped with tools or work holders moving or able to be controlled three-dimensionally for making single sculptures or models
    • B44B1/006Artist's machines or apparatus equipped with tools or work holders moving or able to be controlled three-dimensionally for making single sculptures or models using computer control means
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B44DECORATIVE ARTS
    • B44BMACHINES, APPARATUS OR TOOLS FOR ARTISTIC WORK, e.g. FOR SCULPTURING, GUILLOCHING, CARVING, BRANDING, INLAYING
    • B44B1/00Artist's machines or apparatus equipped with tools or work holders moving or able to be controlled three-dimensionally for making single sculptures or models
    • B44B1/02Artist's machines or apparatus equipped with tools or work holders moving or able to be controlled three-dimensionally for making single sculptures or models wherein three-dimensional copies are made

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Abstract

본 발명은 온라인 적응 등화기에 관한 것으로, 종래 복수의 곱셈기 및 덧셈기를 구성한 계수 갱신기를 통해 여과기의 잔류 에러를 수렴시키는 온라인 적응 등화기에 있어서 상기 잔류 에러가 일정 레벨이하로 수렴된 이후에도 상기 곱셈기 및 덧셈기가 정상적으로 동작함에 따라 불필요한 전력 소모가 계속 이루어지는 문제점이 있었다. 따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 온라인 적응 등화기에서 잔류 에러가 기설정된 값이하로 충분히 수렴하면 계수 갱신기의 에러 입력을 강제적으로 0으로 인가하여 상기 계수 갱신기내 곱셈기와 덧셈기의 내부 상태 천이 확률을 현저히 줄임으로써, 계수 갱신기의 전력 소모 및 성능 저하를 방지하는 효과가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an online adaptive equalizer. In an online adaptive equalizer that converges residual errors of a filter through a coefficient updater including a plurality of multipliers and an adder, the multiplier and the adder even after the residual errors converge to a predetermined level or less. As a normal operation, there was a problem that unnecessary power consumption is continued. Accordingly, the present invention has been made to solve the above-mentioned problems. If the residual error converges sufficiently below the predetermined value in the online adaptive equalizer, the error input of the coefficient updater is forcibly applied to 0 and the coefficient is increased. By significantly reducing the internal state transition probability of the multipliers and the adders in the updater, there is an effect of preventing power consumption and performance degradation of the coefficient updater.

Description

온라인 적응 등화기{ON-LINE ADAPTIVE EQUALIZER}ON-LINE ADAPTIVE EQUALIZER}

도 1은 종래 온라인 적응 등화기의 구성을 보인 블록도.1 is a block diagram showing the configuration of a conventional online adaptive equalizer.

도 2는 도 1에서 시간에 따른 에러검출기의 출력을 보인 도.Figure 2 shows the output of the error detector over time in Figure 1;

도 3은 본 발명 온라인 적응 등화기의 구성을 보인 블록도.Figure 3 is a block diagram showing the configuration of the present invention online adaptive equalizer.

도 4는 도 3에서 시간에 따른 계수 갱신기의 전력소모를 보인 도.4 is a diagram illustrating power consumption of a coefficient updater over time in FIG. 3;

***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***

100 : 여과기 110 : 계수 갱신기100: filter 110: coefficient updater

120 : 에러 검출기 130 : 수렴 판정기120: error detector 130: convergence determiner

140 : 멀티플렉서140: multiplexer

본 발명은 온라인 적응 등화기에 관한 것으로, 특히 채널 특성이 변하는 환경에서 신호의 다중 경로 간섭을 제거하는 적응 등화기에 있어서 잔류 에러 성분이 기설정된 값이하로 되면 계수 갱신기의 잔류 에러 입력을 0으로 셋팅하여 상기 계수 갱신기내 곱셈기의 내부 상태 천이 확률을 줄여 전력 소모를 최소화하도록 한 온라인 적응 등화기에 관한 것이다.The present invention relates to an online adaptive equalizer. In particular, in an adaptive equalizer that removes multipath interference of a signal in an environment in which channel characteristics are changed, the residual error input of the coefficient updater is set to 0 when the residual error component is less than a predetermined value. By reducing the internal state transition probability of the multiplier in the coefficient updater to minimize the power consumption.

도 1은 종래 온라인 적응 등화기의 구성을 보인 블록도로서, 이에 도시된 바와 같이 최소 평균 제곱 알고리듬(Least Mean Square Algorithm : 이하, "LSM 알고리듬"이라 함)을 이용하여 입력 데이터를 여과하는 여과기(10)와; 상기 입력데이터와 여과기(10)의 출력신호(y(n))의 차를 통해 온라인 적응 등화기의 에러를 계산하는 에러검출기(30)와; 상기 에러검출기(30)에서 계산된 에러(e(n-1))를 이용하여 상기 여과기(10)의 계수(c0(n)∼cN-1(n))를 갱신하는 계수 갱신기(20)로 구성되며, 상기 여과기(10)는 입력데이터를 순차적으로 지연시켜 저장하는 복수의 지연저장기(R10∼R1N)와; 각각의 갱신된 계수(c0(n+1)∼cN-1(n+1))를 입력받아 저장하는 복수의 계수저장기(R20∼R2N-1)와; 각각 상기 계수 저장기(R20∼R2N-1)의 출력신호(c0(n)∼cN-1(n))와 지연저장기(R10∼R1N)의 출력신호를 입력받아 이를 곱셈연산하는 복수의 곱셈기(M10∼M1N-1)와; 상기 복수의 곱셈기(M10∼M1N-1)의 출력신호를 입력받아 이를 덧셈연산하는 덧셈기(S10)로 구성되며, 상기 계수 갱신기(20)는 상기 에러 검출기(30)에서 계산된 에러(e(n-1))와 상기 복수의 지연저장기(R10∼R2N-1)의 출력신호(d(n)∼d(n+1-N))를 입력받아 이를 곱셈연산하는 복수의 곱셈기(M20∼M2N-1)와; 각각 상기 곱셈기(M20∼M2N-1)의 출력신호와 상기 복수의 계수 저장기(R20∼R2N-1)의 출력신호(c0(n)∼cN-1(n))를 입력받아 이를 덧셈연산하는 복수의 덧셈기(S20∼S2N-1)로 구성되며, 이와 같이 구성된 종래 기술에 따른 동작과정을 첨부한 도 2를 참조하여 상세히 설명한다.1 is a block diagram showing a configuration of a conventional online adaptive equalizer, as shown in FIG. 10); An error detector (30) for calculating an error of the online adaptive equalizer through the difference between the input data and the output signal (y (n)) of the filter (10); A coefficient updater for updating the coefficients c 0 (n) to c N-1 (n) of the filter 10 by using the error e (n-1) calculated by the error detector 30 ( 20), wherein the filter 10 includes a plurality of delay storages R10 to R1N for sequentially delaying and storing input data; A plurality of coefficient reservoirs R 20 to R 2N-1 which receive and store respective updated coefficients c 0 (n + 1) to c N-1 (n + 1); Respectively, the output signals c 0 (n) to c N-1 (n) of the coefficient reservoirs R 20 to R 2N-1 and the output signals of the delay reservoirs R 10 to R 1N are respectively received. A plurality of multipliers M 10 to M 1N-1 to multiply; It consists of an adder (S 10 ) for receiving the output signal of the multipliers (M 10 ~ M 1N-1 ) and add it, the coefficient updater 20 is an error calculated by the error detector (30) (e (n-1)) and a plurality of multiplicative operations for receiving the output signals d (n) to d (n + 1-N) of the plurality of delay storages R 10 to R 2N-1 . A multiplier of M 20 to M 2N-1 ; Each of the output signals (c 0 (n) ~c N -1 (n)) of the multiplier (M 20 ~M 2N-1) output signal and said stored plurality of coefficient groups (R 20 ~R 2N-1) of It is composed of a plurality of adders (S 20 ~ S 2N-1 ) to receive the input and add it, it will be described in detail with reference to FIG.

LSM 알고리듬을 이용하는 여과기(10)는 계수 갱신부(20)에서 갱신된 계수(c0(n+1)∼cN-1(n+1))를 통해 입력데이터를 여과하여 출력하게 되고, 상기 여과기(10)의 출력신호(y(n))와 상기 입력데이터를 입력받은 에러 검출기(30)는 상기 두 출력신호의 차를 통해 온라인 적응 등화기의 에러(e(n-1))를 계산하게 된다.The filter 10 using the LSM algorithm filters and outputs input data through the coefficients c 0 (n + 1) to c N-1 (n + 1) updated by the coefficient updater 20. The error detector 30 receiving the output signal y (n) of the filter 10 and the input data calculates an error e (n-1) of the online adaptive equalizer based on the difference between the two output signals. Done.

이때, 상기 여과기(10)는 복수의 지연저장기(R10∼R1N)에 입력데이터를 순차 지연저장하며, 상기 계수 갱신부(20)에서 입력되는 갱신된 계수(c0(n+1)∼cN-1(n+1))를 복수의 계수저장기(R20∼R2N)에 저장한 후, 하기 수학식 1과 같이 각각의 지연저장기(R10∼R1N-1)를 복수의 곱셈기(M10∼M1N-1)를 통해 곱셈연산한 후 덧셈기(S10)를 통해 덧셈 연산하여 출력하게 된다.At this time, the filter 10 sequentially stores delayed input data in a plurality of delay storages R 10 to R 1N , and updates the coefficient c 0 (n + 1) input from the coefficient update unit 20. C -1 to n -1 (n + 1) are stored in the plurality of coefficient reservoirs R 20 to R 2N , and then the respective delay reservoirs R 10 to R 1N-1 are represented as in Equation 1 below. After multiplying through a plurality of multipliers (M 10 to M 1N-1 ), an add operation is performed through an adder (S 10 ) to output the multiplication operation.

Figure 111999007940617-pat00001
Figure 111999007940617-pat00001

Figure 111999007940617-pat00002
Figure 111999007940617-pat00002

여기서, i는 탭 넘버이고, 각 탭에서 계수 갱신을 위하여 쓰는 지연 데이터의 지연값은 에러 연산시 관계된 지연 시간을 1싸이클로 가정한 경우이다.Here, i is a tap number, and a delay value of delay data used for updating coefficients in each tap is a case in which an associated delay time during an error operation is assumed to be one cycle.

그리고, 에러검출기(30)에서 에러를 검출하는 방법은 시스템마다 조금씩 다르지만, 상기 여과기(10)의 출력(y(n))과 입력데이터를 이용하여 적응 등화기의 에러를 계산하게 되며, 상기 에러검출기(30)에서 계산된 에러(e(n-1))를 입력받은 계수 갱신기(20)는 하기 수학식 2를 이용하여 상기 여과기(10)의 계수(c0(n)∼cN-1(n))를 갱신하게 된다.The error detection method of the error detector 30 varies slightly from system to system, but the error of the adaptive equalizer is calculated using the output y (n) of the filter 10 and the input data. The coefficient updater 20 receiving the error e (n-1) calculated by the detector 30 uses coefficients c 0 (n) to c N− of the filter 10 by using Equation 2 below. 1 (n)) is updated.

Figure 111999007940617-pat00003
Figure 111999007940617-pat00003

여기서, μ는 수렴 속도에 관한 상수로서 μ의 값이 커지면 수렴속도가 증가되며, μ의 값이 작아지면 수렴속도는 감소하게 된다.Here, μ is a constant related to the convergence speed. As the value of μ increases, the convergence speed increases, and when the value of μ decreases, the convergence speed decreases.

이때, 입력데이터를 통해 다중 경로 간섭과 백색 잡음이 함께 유입되며, 선형성분인 다중 경로 간섭은 상기 온라인 적응 등화기에서 완벽하게 제거되나 비선형 성분인 백색 잡음은 제거되지 못함에 따라 도 2와 같이 충분히 수렴하고 난 후에도 상기 백색 잡음 성분에 의해 에러 성분이 잔류하게 된다.In this case, multipath interference and white noise are introduced together through the input data, and the multipath interference as a linear component is completely removed from the online adaptive equalizer, but the white noise as a nonlinear component is not sufficiently removed as shown in FIG. 2. Even after convergence, the error component remains due to the white noise component.

상기와 같이 종래 복수의 곱셈기 및 덧셈기를 구성한 계수 갱신기를 통해 여과기의 잔류 에러를 수렴시키는 온라인 적응 등화기에 있어서 상기 잔류 에러가 일정 레벨이하로 수렴된 이후에도 상기 곱셈기 및 덧셈기가 정상적으로 동작함에 따라 불필요한 전력 소모가 계속 이루어지는 문제점이 있었다. As described above, in the online adaptive equalizer that converges the residual error of the filter through a coefficient updater including a plurality of multipliers and adders, the power consumption is unnecessary as the multiplier and the adder operate normally even after the residual error converges to a predetermined level or less. There was a problem that takes place.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 잔류 에러 성분이 기설정된 값이하로 되면 계수 갱신기의 잔류 에러 입력을 0로 셋팅하여 상기 계수 갱신기내 곱셈기의 내부 상태 천이 확률을 줄여 전력 소모를 최소화하도록 한 온라인 적응 등화기를 제공함에 그 목적이 있다.Accordingly, the present invention has been made to solve the above-mentioned conventional problems. When the residual error component is less than or equal to a predetermined value, the residual state input of the coefficient updater is set to 0 to shift the internal state of the multiplier in the coefficient updater. The objective is to provide an online adaptive equalizer that reduces the probability to minimize power consumption.

상기와 같은 목적을 달성하기 위한 본 발명의 구성은 최소 평균 제곱 알고리듬을 이용하여 입력 데이터를 여과하는 여과기와; 상기 입력 데이터와 여과기의 출력신호의 차를 통해 에러를 계산하는 에러검출기와; 상기 에러검출기에서 계산된 에러를 기설정된 값과 비교하여 수렴 판정 신호를 출력하는 수렴 판정기와; 상기 수렴 판정기의 수렴 판정 신호에 의해 상기 에러 검출기의 에러를 선택하여 출력하는 멀티플렉서와; 상기 멀티플렉서의 출력신호를 이용하여 상기 여과기의 계수를 갱신하는 계수 갱신기로 구성하여 된 것을 특징으로 한다.A configuration of the present invention for achieving the above object is a filter for filtering the input data using a minimum mean square algorithm; An error detector for calculating an error based on a difference between the input data and the output signal of the filter; A convergence determiner configured to output a convergence determination signal by comparing the error calculated by the error detector with a preset value; A multiplexer which selects and outputs an error of the error detector according to a convergence determination signal of the convergence determiner; And a coefficient updater for updating the coefficients of the filter using the output signal of the multiplexer.

이하, 본 발명에 따른 일실시예에 대한 동작과 작용효과를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, with reference to the accompanying drawings, the operation and effect of an embodiment of the present invention will be described in detail.

도 3은 본 발명 온라인 적응 등화기의 구성을 보인 블록도로서, 이에 도시한 바와 같이 LSM 알고리듬을 이용하여 입력데이터를 여과하는 여과기(100)와; 상기 입력데이터와 여과기(100)의 출력신호(y(n))의 차를 통해 온라인 적응 등화기의 에러(e(n-1))를 계산하는 에러검출기(120)와; 상기 에러검출기(120)에서 계산된 에러(e(n-1))를 기설정된 값과 비교하여 수렴 판정 신호(ADS)를 출력하는 수렴 판정기(130)와; 상기 수렴 판정기(130)의 수렴 판정 신호(ADS)에 의해 상기 에러 검출기(120)의 에러(e(n-1)) 또는 0를 선택하여 출력하는 멀티플렉서(140)와; 상기 멀티플렉서(140)의 출력신호를 이용하여 상기 여과기(100)의 계수(c0(n)∼cN-1(n))를 갱신하는 계수 갱신기(110)로 구성하며, 상기 여과기(100) 및 계수 갱신기(110)는 종래 도 1과 동일하게 구성하며, 이와 같이 구성한 본 발명에 따른 동작과정을 첨부한 도 4를 참조하여 상세히 설명한다.3 is a block diagram showing the configuration of the online adaptive equalizer of the present invention, and as shown therein, a filter 100 for filtering input data using an LSM algorithm; An error detector 120 that calculates an error e (n-1) of the online adaptive equalizer based on the difference between the input data and the output signal y (n) of the filter 100; A convergence determiner (130) for outputting a convergence determination signal (ADS) by comparing the error (e (n-1)) calculated by the error detector (120) with a preset value; A multiplexer (140) for selecting and outputting an error (e (n-1)) or 0 of the error detector 120 by a convergence determination signal (ADS) of the convergence determiner (130); And a coefficient updater 110 for updating the coefficients c 0 (n) to c N-1 (n) of the filter 100 by using the output signal of the multiplexer 140. The filter 100 And the coefficient updater 110 are configured in the same manner as in FIG. 1 and will be described in detail with reference to FIG. 4 attached to the operation process according to the present invention.

최초 입력데이터를 입력받아 이를 등화하는 동작은 종래 도 1과 동일하게 동작한다. 즉, 여과기(100)의 출력신호(y(n))와 입력데이터의 차를 이용하여 에러검출기(120)에서 에러(e(n-1))를 계산하면, 상기 에러 검출기(120)의 에러(e(n-1))를 입력받은 수렴 판정기(130)는 기설정된 값보다 상기 에러(e(n-1))가 큰 경우 수렴 판정 신호(ADS)를 멀티플렉서(140)로 출력하여 상기 에러 검출기(120)에서 계산된 에러(e(n-1))를 계수갱신기(110)로 출력한다. The operation of receiving the first input data and equalizing the same operates in the same manner as in FIG. That is, when the error detector 120 calculates the error e (n-1) using the difference between the output signal y (n) of the filter 100 and the input data, the error of the error detector 120 is calculated. The convergence determiner 130 that receives (e (n-1)) outputs a convergence determination signal ADS to the multiplexer 140 when the error e (n-1) is greater than a preset value. The error e (n-1) calculated by the error detector 120 is output to the coefficient updater 110.

그리고, 상기 에러 검출기(120)의 에러(e(n-1))를 입력받은 상기 계수 갱신기(110)는 지연된 입력 데이터(d(n-1)∼d(n+1-N))와 이를 곱한 후, 이전 여과기(100)의 출력신호(c0(n)∼cN-1(n))와 덧셈하는 과정을 반복하여 상기 잔류 에러(e(n-1))를 줄이는 방향으로 수렴시킨다.In addition, the coefficient updater 110 that receives the error e (n-1) of the error detector 120 may include delayed input data d (n-1) to d (n + 1-N). After multiplying them, the process of adding the output signals c 0 (n) to c N-1 (n) of the previous filter 100 is repeated to converge in the direction of reducing the residual error e (n-1). Let's do it.

그리고, 상기 수렴 판정기(130)는 상기 잔류 에러(e(n-1))가 일정시간이상 지속적으로 기설정된 값 이하로 줄어들면 입력데이터로 인가되는 다중 경로 간섭이 완벽하게 제거되었다고 판단하고, 이에 수렴 판정 신호(ADS)를 통해 상기 멀티 플렉서(140)에서 상기 계수 갱신기(110)로 상기 에러 검출기(120)의 에러(e(n-1)) 대신 0을 출력한다.The convergence determiner 130 determines that the multipath interference, which is applied as input data, is completely removed when the residual error e (n-1) decreases continuously below a predetermined value for a predetermined time. Accordingly, the multiplexer 140 outputs 0 instead of the error e (n-1) of the error detector 120 from the multiplexer 140 to the coefficient updater 110 through a convergence determination signal ADS.

따라서, 상기 계수 갱신기(110)는 상기 에러검출기(120)의 에러(e(n-1)) 대신 0을 입력받음에 따라 복수의 곱셈기(M20∼M2N-1) 및 덧셈기(S20∼S2N-1)의 내부 상태 천이 확률이 급격히 줄어 든다. Accordingly, as the coefficient updater 110 receives 0 instead of the error e (n-1) of the error detector 120, the multipliers M 20 to M 2N-1 and the adder S 20. The probability of the internal state transition of ˜S 2N-1 ) decreases drastically.

즉, 상기 복수의 곱셈기(M20∼M2N-1)는 랜덤하게 인가되는 지연된 데이터 입력(d(n-1)∼d(n+1-N)과 0을 서로 곱셈연산함에 따라 내부 상태 천이를 상당히 줄며, 이에 상기 복수의 덧셈기(S20∼S2N-1)는 각각 이전 계수값(c0(n)∼cN-1(n))과 상기 곱셈기(M20∼M2N-1)의 출력을 덧셈연산함에 따라 내부 상태 천이가 전혀 일어나지 않음에 따라 전력을 소비하지 않는다.That is, the plurality of multipliers M 20 to M 2N-1 multiply the delayed data inputs d (n-1) to d (n + 1-N) and 0, which are randomly applied, and internal state transitions. Significantly reduced, and the plurality of adders S 20 to S 2N-1 each have a previous coefficient value c 0 (n) to c N-1 (n) and the multiplier M 20 to M 2N-1 . By adding the output of, the internal state transition does not occur at all, so no power is consumed.

따라서, 도 4에 도시한 바와 같이 상기 계수 갱신기(110)에서의 전력 소모는 상기 에러 검출기(120)의 에러(e(n-1))가 기설정된 값이하로 줄어 0가 인가되는 순간 현저히 줄어든다.Therefore, as shown in FIG. 4, the power consumption of the coefficient updater 110 is significantly reduced when the error e (n-1) of the error detector 120 is lower than or equal to a predetermined value and when zero is applied. Decreases.

그 후, 채널 환경이 바뀌어 상기 등화기의 잔류 에러(e(n-1))가 커지면, 이를 줄이기 위하여 재수렴을 해야함에 따라 상기 수렴 판정기(130)는 상기 잔류 에러가 기설정된 값이상이면, 상기 멀티플렉서(140)를 통해 상기 에러 검출기(120)의 에러(e(n-1))를 상기 계수 갱신부(110)로 출력하여 상기 잔류 에러를 수렴시킨다.Thereafter, when the channel environment is changed and the residual error e (n-1) of the equalizer becomes large, the convergence determiner 130 needs to re-converge to reduce the error. The error e (n-1) of the error detector 120 is output to the coefficient updater 110 through the multiplexer 140 to converge the residual error.

상기에서 상세히 설명한 바와 같이, 본 발명은 온라인 적응 등화기에서 잔류 에러가 기설정된 값이하로 충분히 수렴하면 계수 갱신기의 에러 입력을 강제적으로 0으로 인가하여 상기 계수 갱신기내 곱셈기와 덧셈기의 내부 상태 천이 확률을 현저히 줄임으로써, 계수 갱신기의 전력 소모 및 성능 저하를 방지하는 효과가 있다.As described in detail above, the present invention forcibly applies an error input of the coefficient updater to 0 when the residual error sufficiently converges below a predetermined value in the online adaptive equalizer, thereby shifting the internal state of the multiplier and the adder in the coefficient updater. By significantly reducing the probability, there is an effect of preventing power consumption and performance degradation of the coefficient updater.

Claims (1)

최소 평균 제곱 알고리듬을 이용하여 입력 데이터를 여과하는 여과기와; 상기 입력 데이터와 여과기의 출력신호의 차를 통해 에러를 계산하는 에러검출기와; 상기 에러검출기에서 계산된 에러를 기설정된 값과 비교하여 수렴 판정 신호를 출력하는 수렴 판정기와; 상기 수렴 판정기의 수렴 판정 신호에 의해 상기 에러 검출기의 에러를 선택하여 출력하는 멀티플렉서와; 상기 멀티플렉서의 출력신호를 이용하여 상기 여과기의 계수를 갱신하는 계수 갱신기로 구성하여 된 것을 특징으로 하는 온라인 적응 등화기.A filter for filtering input data using a least mean square algorithm; An error detector for calculating an error based on a difference between the input data and the output signal of the filter; A convergence determiner configured to output a convergence determination signal by comparing the error calculated by the error detector with a preset value; A multiplexer which selects and outputs an error of the error detector according to a convergence determination signal of the convergence determiner; And a coefficient updater for updating the coefficients of the filter using the output signal of the multiplexer.
KR1019990028418A 1999-07-14 1999-07-14 On-line adaptive equalizer KR100595500B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990028418A KR100595500B1 (en) 1999-07-14 1999-07-14 On-line adaptive equalizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990028418A KR100595500B1 (en) 1999-07-14 1999-07-14 On-line adaptive equalizer

Publications (2)

Publication Number Publication Date
KR20010009825A KR20010009825A (en) 2001-02-05
KR100595500B1 true KR100595500B1 (en) 2006-07-03

Family

ID=19601639

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990028418A KR100595500B1 (en) 1999-07-14 1999-07-14 On-line adaptive equalizer

Country Status (1)

Country Link
KR (1) KR100595500B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100386515B1 (en) * 2001-02-07 2003-06-02 주식회사 미루정보통신 Mixed-signal least mean square circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05110383A (en) * 1991-10-17 1993-04-30 Sony Corp Equalizer circuit
JPH07169191A (en) * 1993-12-09 1995-07-04 Hitachi Ltd Waveform equalizing device
JPH09162783A (en) * 1995-12-01 1997-06-20 Matsushita Electric Ind Co Ltd Automatic equalizer
KR0176146B1 (en) * 1991-04-30 1999-04-01 정용문 Decision feedback equalization method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0176146B1 (en) * 1991-04-30 1999-04-01 정용문 Decision feedback equalization method
JPH05110383A (en) * 1991-10-17 1993-04-30 Sony Corp Equalizer circuit
JPH07169191A (en) * 1993-12-09 1995-07-04 Hitachi Ltd Waveform equalizing device
JPH09162783A (en) * 1995-12-01 1997-06-20 Matsushita Electric Ind Co Ltd Automatic equalizer

Also Published As

Publication number Publication date
KR20010009825A (en) 2001-02-05

Similar Documents

Publication Publication Date Title
US5784304A (en) Adaptively controlled filter
US4723294A (en) Noise canceling system
EP0216183B1 (en) Decision feedback equalizer with a pattern detector
EP0982861A2 (en) Method and apparatus for reducing convergence time
JP2006121680A (en) Adaptive equalizer and method for the same
US5923226A (en) Automatic equalizer
KR100320213B1 (en) Real and complex compatible channel equalizer
WO2008056871A1 (en) Adaptive equalizer and adaptive equalization method
US8812569B2 (en) Digital filter implementation for exploiting statistical properties of signal and coefficients
KR100595500B1 (en) On-line adaptive equalizer
JP2000315968A (en) Adaptive signal estimate system
EP0487029A1 (en) An adaptive filter and a method of preventing divergent behavior of the adaptive filter
US5898731A (en) Auto-coefficient renewal digital channel equalizer
US7158565B2 (en) Waveform equalizer and shift register
JPH0964791A (en) Waveform equalizer
KR0172928B1 (en) High speed adaptive channel equalizer
KR100186532B1 (en) Hdtv high speed channel equalizer
US8077765B1 (en) Mixed minimum mean square error/zero-forcing FIR filter adaptation
JP4901416B2 (en) Digital filter device
JPH03235511A (en) Automatic waveform equalizing system
US20020163961A1 (en) Low-cost high-speed multiplier/accumulator unit for decision feedback equalizers
JP3804496B2 (en) Adaptive step size control adaptive filter and adaptive scale factor control method
US6366612B1 (en) Automatic equalizer
KR0184398B1 (en) Adapting type equalizer
CN101304495A (en) Ghost cancellation equalizer

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee