KR100594044B1

KR100594044B1 - Power stabilization circuit in the system

Info

Publication number: KR100594044B1
Application number: KR1019980061018A
Authority: KR
Inventors: 임성균
Original assignee: 삼성전자주식회사
Priority date: 1998-12-30
Filing date: 1998-12-30
Publication date: 2006-09-06
Also published as: KR20000044519A

Abstract

본 발명은 시스템의 전원 안정화 회로에 관한 것으로, 고속 스위칭과 차단이 가능한 모오스 트랜지스터와, 과전류 상태를 감지하여 이것이 해소될때까지 리셋을 걸고 상기 모오스 트랜지스터의 스위칭을 제어하는 회로 차단기로 구성된다. 따라서, 본 발명은 과전류에 의해 시스템의 보드가 손상되는 것을 방지할 수 있다.The present invention relates to a power supply stabilization circuit of a system, and comprises a MOS transistor capable of high-speed switching and interruption, and a circuit breaker that senses an overcurrent state and resets it until it is resolved and controls the switching of the MOS transistor. Therefore, the present invention can prevent the board of the system from being damaged by the overcurrent.

Description

Power stabilization circuit in the system

본 발명은 시스템의 전원 안정화 회로에 관한 것으로, 특히 여러 슬롯을 가지고 있는 시스템의 옵션 보드에 전원을 안정적으로 공급하는 회로에 관한 것이다.The present invention relates to a power stabilization circuit of a system, and more particularly to a circuit for stably supplying power to an option board of a system having multiple slots.

통상적으로 정전압회로는 도 1에 도시된 것과 같이 전압제어부(110)와 비교증폭부(120)와 기준전압공급부(130)와 검출부(140)로 구성된다.Typically, the constant voltage circuit includes a voltage controller 110, a comparative amplifier 120, a reference voltage supply 130, and a detector 140 as shown in FIG. 1.

도 1을 참조하면, 전압제어부(110)는 제어용 트랜지스터로 구현될 수 있으며, 비교증폭부(120)는 비교증폭용 트랜지스터로 구현될 수 있으며, 기준전압공급부(130)는 기준전압용 제너다이오드로 구현될 수 있다. 비교증폭부(120)는 안정화되지 않은 전원입력에서 발생한 출력전압(Vout)을 기준전압공급부(130)에서 발생한 기준전압과 검출부(140)에서 검출된 출력전압을 비교하여 그 결과값을 전압제어부(110)로 출력한다. 그러면, 전압제어부(110)는 비교증폭부(120)로부터 출력된 비교 결과값을 입력받아 제어용 트랜지스터의 베이스 전류를 변화시켜 내부저항값을 조정하여 정전압을 발생시킨다. Referring to FIG. 1, the voltage control unit 110 may be implemented as a control transistor, the comparison amplifier 120 may be implemented as a comparison amplifier, and the reference voltage supply unit 130 may be a Zener diode for a reference voltage. Can be implemented. The comparison amplifier 120 compares the output voltage Vout generated at the unstable power input with the reference voltage generated by the reference voltage supply unit 130 and the output voltage detected by the detector 140, and compares the result value with the voltage controller. Output to 110). Then, the voltage controller 110 receives the comparison result value output from the comparison amplifier 120 to change the base current of the control transistor to adjust the internal resistance to generate a constant voltage.

하지만, 이러한 종래 정전압 회로는 전압의 급격한 변화가 자주 발생하는 시스템의 전원 회로로서 부적절하다. 예를 들어, 시스템의 옵션 보드에서 핫 스왑핑(hot swapping) 및 Vcc와 GND의 소트(short)시 발생하게 되는 과전류(over current)를 제어하지 못하므로 보드내 부품이나 소자에 손상을 주게되는 문제점이 있다.However, these conventional constant voltage circuits are inadequate as power supply circuits for systems in which sudden changes in voltage frequently occur. For example, it is not possible to control over swapping caused by hot swapping and shorting of Vcc and GND in the option board of the system, causing damage to components or devices in the board. There is this.

따라서, 본 발명의 목적은 시스템의 보드로 안정화된 전원을 공급하는 회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a circuit for supplying stabilized power to the board of the system.

이러한 목적을 달성하기 위한 본 발명은 고속 스위칭과 차단 효과가 좋은 모오스 트랜지스터와, 과전류 상태를 감지하고 이것이 해소될때까지 리셋을 걸고 상기 모오스 트랜지스터의 스위칭을 제어할 회로 차단기로 구성되는 것을 특징으로 한다.In order to achieve the above object, the present invention is characterized by comprising a MOS transistor having good fast switching and blocking effects, and a circuit breaker that senses an overcurrent state and resets it until it is resolved and controls the switching of the MOS transistor.

이하 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 또한, 하기에서 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In addition, in the following description of the present invention, if it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.

도 2는 본 발명의 실시예에 따른 전원 안정화 회로의 구성도로서, 회로 차단기(200)와 모오스 트랜지스터(FET)와 제너다이오드(ZD)와 다이오드(D1∼D2)와 캐패시터(C1∼C6)와 저항(R1∼R8)으로 구성된다.2 is a block diagram of a power stabilization circuit according to an exemplary embodiment of the present invention, a circuit breaker 200, a MOS transistor (FET), a zener diode (ZD), a diode (D1 to D2), a capacitor (C1 to C6) and It consists of resistors R1-R8.

도 2를 참조하면, 다이오드(D1)은 전원 입력단과 캐소드 단자가 연결되고, 회로 차단기(200)의 입력(IN) 단자와 애노드 단자가 연결된다. 저항(R1)은 회로 차단기(200)는 전원 입력단과 에스티에이티(STAT) 단자 사이에 위치한다. 캐패시터(C1)는 회로 차단기(200)의 티씨(TC) 단자와 일측이 연결되고, 타측이 접지단과 연결된다. 저항(R2)는 상기 다이오드(D1)과 병렬 연결되며, 일측은 상기 전원 입력단과 연결되며 타측은 회로 차단기(200)의 입력 단자와 연결된다. 캐패시터(C2)는 저항(R2)와 일측이 직렬 연결되어 회로 차단기(200)의 입력 단자와 접속되며, 타측은 접지단과 연결된다. 저항(R3,R4)는 병렬 연결되며, 모오스 트랜지스터(FET)의 드레인 단자와 연결된다. 저항(R5)는 회로 차단기(200)의 디에스(DS:Drain Sense) 단자와 모오스 트랜지스터(FET)의 드레인 단자 사이에 저항(R5)을 삽입된다. 캐패시터(C3)는 일측이 병렬 연결된 저항(R3,R4)과 접속되고, 타측이 저항(R5)과 접속되어 회로 차단기(200)의 디에스(DS) 단자와 연결된다. 다이오드(D2)는 회로 차단기(200)의 게이트 단자와 캐소드 단자가 연결되고, 모오스 트랜지스터(FET)의 게이트 단자와 애노드 단자가 연결된다. 제너다이오드(ZD)는 모오스 트랜지스터(FET)의 소스 단자와 애노드 단자가 연결되고, 모오스 트랜지스터(FET)의 게이트 단자 및 다이오드(D2)의 애노드 단자와 캐소드 단자가 연결된다. 저항(R6,R7)는 상호 직렬 연결되며, 다이오드(D2)와 병렬 연결된다. 캐패시터(C4)는 저항(R6)과 저항(R7) 사이에 일측이 연결되고, 타측이 접지단과 연결된다. 저항(R8)는 캐패시터(C4)와 병렬 연결된다. 캐패시터(C5,C6)는 전원 입력단과 접지단 사이에 병렬 연결된다.Referring to FIG. 2, the diode D1 is connected to a power input terminal and a cathode terminal, and an input (IN) terminal and an anode terminal of the circuit breaker 200 are connected. The resistor R1 is located between the circuit breaker 200 and the power input terminal and the STAT terminal. Capacitor C1 is connected to one side of the terminal (TC) of the circuit breaker 200, the other side is connected to the ground terminal. The resistor R2 is connected in parallel with the diode D1, one side is connected to the power input terminal and the other side is connected to the input terminal of the circuit breaker 200. The capacitor C2 is connected in series with one end of the resistor R2 and is connected to the input terminal of the circuit breaker 200, and the other side is connected to the ground terminal. The resistors R3 and R4 are connected in parallel and connected to the drain terminal of the MOS transistor FET. The resistor R5 is inserted between the drain terminal of the circuit breaker 200 and the drain terminal of the MOS transistor FET. The capacitor C3 is connected to resistors R3 and R4 having one side connected in parallel, and the other side of the capacitor C3 connected to the resistor DS of the circuit breaker 200. The diode D2 has a gate terminal and a cathode terminal of the circuit breaker 200 connected thereto, and a gate terminal and an anode terminal of the MOS transistor FET connected thereto. The zener diode ZD is connected to a source terminal and an anode terminal of the MOS transistor FET, and a gate terminal of the MOS transistor FET and an anode terminal and a cathode terminal of the diode D2 are connected. The resistors R6 and R7 are connected in series with each other and in parallel with the diode D2. The capacitor C4 has one side connected between the resistor R6 and the resistor R7, and the other side is connected with the ground terminal. Resistor R8 is connected in parallel with capacitor C4. Capacitors C5 and C6 are connected in parallel between the power input and ground terminals.

회로 차단기(circuit breaker:200)는 게이트(GATE) 단자를 모오스 트랜지스터(FET)의 게이트 단자와 연결한다. 또한, 회로 차단기(200)는 셔트(SHUT) 단자를 접지(ground)시키고, 티씨(TC) 단자에 0.47㎌정도의 타이밍 캐패시터(C1)를 연결한다. 그리고, 회로 차단기(200)는 모오스 트랜지스터(FET)를 온/오프하는 스위칭 동작을 수행한다. 즉, 회로 차단기(200)는 디에스(DS) 단자에서 과전류 여부를 내부에 게이트 충전과 방전 로직으로 보내서 게이트 단자로 출력해서 모오스 트랜지스터(FET)를 제어한다. A circuit breaker 200 connects the gate terminal to the gate terminal of the MOS transistor. In addition, the circuit breaker 200 grounds the SHUT terminal and connects a timing capacitor C1 of about 0.47 kHz to the TC terminal. The circuit breaker 200 performs a switching operation of turning on / off a MOS transistor. That is, the circuit breaker 200 controls the MOS transistor by sending an internal current from the DS terminal to the gate charging and discharging logic and outputting it to the gate terminal.

모오스 트랜지스터(FET)는 N채널 모오스 트랜지스터로서, 게이트 단자에 (+)전압이 인가됨에 따라 온된다. 여기서 회로가 단락되거나 과전류 상태가 되면, 내부의 패스트/슬로우(FAST/SLOW) 게이트 충전 로직이 게이트를 아주 빨리 방전시켜서 회로를 보호하게 된다. The MOS transistor is an N-channel MOS transistor, which is turned on when a positive voltage is applied to a gate terminal. If the circuit is shorted or overcurrent, the internal FAST / SLOW gate charge logic will discharge the gate very quickly to protect the circuit.

도 3는 도 2에 도시된 회로의 동작에 따른 신호의 파형도로서, 각 신호는 다음과 같다.3 is a waveform diagram of a signal according to the operation of the circuit shown in FIG. 2, and each signal is as follows.

도 3을 참조하면, (310)신호는 입력 신호(INPUT)이고, (320)신호는 전원 안정화 회로의 동작에 따른 출력 신호(OUTPUT)이다. (330)신호는 전원 입력 상태를 나타내는 신호(STATUS)이고, (340)신호는 타이밍 캐패시터(C1)의 충방전에 따른 타이밍 캡(TIMING CAP) 신호이다. 한편, 각 구간은 다음과 같이 나눌 수 있다. T1구간과 T3구간은 정상적(NORMAL) 상태이고, T2구간은 과전류(OVER-CURRENT) 상태이고, T4구간은 셔트 다운(SHUT DOWN) 상태이다.Referring to FIG. 3, a signal 310 is an input signal INPUT and a signal 320 is an output signal OUTPUT according to the operation of a power stabilization circuit. A signal 330 is a signal indicating a power input state, and a signal 340 is a timing cap signal according to charging and discharging of the timing capacitor C1. Meanwhile, each section may be divided as follows. The T1 and T3 sections are in a normal state, the T2 section is in the over-current state, and the T4 section is in the SHUT DOWN state.

도 2 및 도 3을 참조하여 본 발명의 실시예에 따른 전원 안정화 회로의 동작을 설명한다. T2구간과 같이 과전류 상태가 발생되면, 타이밍 캐패시터(C1)는 스위치를 오프시키면서 2.5V까지 충전되고, 다시 방전하는 과정을 과부하 상태가 해소될때까지 되풀이하여 수행하게 되므로 과전류로부터 보드를 보호한다. The operation of the power stabilization circuit according to the embodiment of the present invention will be described with reference to FIGS. 2 and 3. When an overcurrent condition occurs, such as the T2 section, the timing capacitor C1 is charged to 2.5V while the switch is turned off, and the discharge process is repeatedly performed until the overload condition is resolved, thereby protecting the board from overcurrent.

상술한 바와 같이 본 발명은 보드 제작 에러로 일어날 수 있는 전원 쇼트로부터 보드를 보호하고, 시스템에서 보드를 교체할 때 전체 전원을 끄지 않고 일부만을 바꿀수 있게 핫 스왑핑(hot swapping)을 가능하게 할 수 있다.As described above, the present invention protects the board from power shorts that may occur due to board fabrication errors, and enables hot swapping so that only parts of the board can be changed without turning off the entire power when replacing the board in the system. have.

도 1은 종래 정전압 회로의 구성도.1 is a block diagram of a conventional constant voltage circuit.

도 2는 본 발명에 따른 전원 안정화 회로도.2 is a power supply stabilization circuit diagram according to the present invention.

도 3은 도 2에 도시된 회로의 동작에 따른 신호의 파형도.3 is a waveform diagram of a signal according to the operation of the circuit shown in FIG.

Claims

In the power stabilization circuit of the system,

Morse transistor to cut off over current,

A circuit breaker for sensing the overcurrent state to control switching of the MOS transistor;

A first resistor to which power is input and connected to an EST terminal of the circuit breaker;

A first diode receiving power from a cathode terminal and an anode terminal connected to an input (IN) terminal of the circuit breaker;

A second resistor connected in parallel with the first diode,

A first capacitor connected to a ground terminal and connected to a TC terminal of the circuit breaker;

A second capacitor connected in series with the second resistor and connected to the ground terminal;

A third resistor connected to a DS terminal of the circuit breaker and connected to a drain terminal of the MOS transistor;

A second diode connected to the gate terminal of the MOS transistor and an anode terminal, and connected to a gate terminal of the circuit breaker and a cathode terminal;

And a zener diode having a source terminal and an anode terminal of the MOS transistor connected to each other, and a gate terminal and a cathode terminal of the MOS transistor connected to each other.

The method of claim 1,

The circuit breaker,

Power supply stabilization circuit of the system, wherein the MOS transistor is controlled by detecting the overcurrent state until the current is canceled.

The method of claim 1,

And a timing capacitor which repeatedly performs charging and discharging when the overcurrent state is reached.