KR100590740B1 - 듀얼 박막 트랜지스터 구조를 가진 액정 표시 장치 - Google Patents

듀얼 박막 트랜지스터 구조를 가진 액정 표시 장치 Download PDF

Info

Publication number
KR100590740B1
KR100590740B1 KR1019980045708A KR19980045708A KR100590740B1 KR 100590740 B1 KR100590740 B1 KR 100590740B1 KR 1019980045708 A KR1019980045708 A KR 1019980045708A KR 19980045708 A KR19980045708 A KR 19980045708A KR 100590740 B1 KR100590740 B1 KR 100590740B1
Authority
KR
South Korea
Prior art keywords
gate
thin film
transistor
film transistor
liquid crystal
Prior art date
Application number
KR1019980045708A
Other languages
English (en)
Other versions
KR20000027710A (ko
Inventor
장윤석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019980045708A priority Critical patent/KR100590740B1/ko
Publication of KR20000027710A publication Critical patent/KR20000027710A/ko
Application granted granted Critical
Publication of KR100590740B1 publication Critical patent/KR100590740B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

이 발명은 박막 트랜지스터(thin film transistor) 데이터 쓰기 시간(writing time)을 줄인 듀얼(dual) 박막 트랜지스터 구조를 가진 액정 표시 장치(LCD: liquid crystal display)에 관한 것으로, 비정질 규소(amorphous silicon) 박막 트랜지스터를 사용하는 액정 표시 장치에서, 듀얼 박막 트랜지스터 구조를 적용한 액정 표시 장치 패널과; 별도의 부가신호를 출력하는 타이밍 컨트롤러를 이용하여, 유지 축전기에 데이터를 2번 충전함으로써 박막 트랜지스터의 데이터 쓰기 시간을 빠르게 하는 액정 표시 장치에 관한 것이다.

Description

듀얼 박막 트랜지스터 구조를 가진 액정 표시 장치
이 발명은 듀얼(Dual) 박막 트랜지스터(Thin Film Transistor) 구조를 가진 액정 표시 장치(LCD: Liquid Crystal Display)에 관한 것으로, 더욱 상세하게 말하자면, 비정질 규소(Amorphous Silicon) 박막 트랜지스터를 사용하는 액정 표시 장치에서, 듀얼 박막 트랜지스터 구조로 타이밍 컨트롤러로부터 별도의 부가 입력신호를 입력받아 박막 트랜지스터에 데이터를 쓰는 액정 표시 장치에 관한 것이다.
박막 트랜지스터 액정 표시 장치는 게이트선을 통하여 주사신호를 인가하여 각 화소의 트랜지스터를 동작시켜 각 행의 화소에 차례로 데이터 신호를 입력하고, 각 화소에 유지 축전기를 두어 박막 트랜지스터가 오프 상태일 때에도 데이터 전압을 오랫동안 유지한다.
현재 주로 사용되고 있는 비정질 규소 박막 트랜지스터 액정 표시 장치는 낮은 이동도(mobility)를 가짐에도 불구하고 상당히 안정된 특성을 가지기 때문에 널리 이용되고 있다.
그런데, 고 해상도에 따른 게이트 드라이버 및 소스 드라이버의 구동 주파수(driving frequency)가 높아짐에 따라 게이트선의 수평 동작 시간의 주기가 짧아지게 되면서 화소에 데이터를 쓰는 시간이 짧아진다. 다시 말해, 소스 드라이버에서 출력되는 데이터 전압을 인가하기 위해 박막 트랜지스터의 게이트를 열어주는 시간이 짧아진다.
그러나, 비정질 규소는 이동도가 0.3~0.7cm2/Vsec정도의 낮은 값을 가지기 때문에 이러한 짧은 시간 동안 데이터 전압을 완전히 인가하기 어려운 단점이 있다.
본 발명이 이루고자 하는 기술적 과제는 종래의 단점을 해결하고자 하는 것으로, 듀얼 박막 트랜지스터 구조로 데이터가 액정표시장치 패널로 전달되는 시간을 줄이는 액정 표시 장치를 제공하고자 하는 것이다.
본 발명에서는 이러한 기술적 과제를 달성하기 위하여,
게이트 드라이버 및 소스 드라이버를 구비하는 액정 표시 장치에서,
타이밍 컨트롤러는 일정 주기를 가지며, 서로 수평 동기 신호의 1클럭 신호의 주기에 해당하는 시간차를 갖는 부가 펄스 신호를 출력하고,
액정 표시 장치 패널은 보조 데이터 전달부, 게이트 선, 데이터 선, 제1, 제2 박막 트랜지스터를 구비하고, 보조 데이터 전달부는 타이밍 컨트롤러에서 출력되는 부가 펄스 신호를 입력받아, 상기 게이트 드라이버의 게이트 구동 신호가 순차적으로 상기 제1 박막 트랜지스터를 온 시켜 소스 드라이버의 데이터가 상기 제1 박막 트랜지스터에 전달시킴과 동시에 상기 제2 박막 트랜지스터를 턴온시켜 상기 데이터와 같은 데이터를 입력받는 것을 특징으로 한다.
이 발명의 실시예에 대하여 첨부한 도면을 참조로 하여 설명하면 다음과 같다.
도1은 이 발명의 제1 실시예에 따른 액정 표시 장치의 블록도이고,
도2는 이 발명의 제1 실시예에 따른 액정 표시 장치의 상세도이다.
먼저, 사용자에 의해 전원이 인가되면, 컴퓨터 등의 그래픽 컨트롤러로부터 타이밍 컨트롤러(1)로 적녹청(RGB) 데이터, 수평 동기 신호(Hsync), 수직 동기신호(vsync), 데이터 인에이블 신호(DE) 및 메인 클럭 신호(MCLK)가 입력된다.
그러면, 타이밍 컨트롤러(1)는 그래픽 컨트롤러로부터 입력받은 신호들을 이용하여, 게이트 클럭 신호(CPV: clock pulse vertical), 스타트 펄스 수직 신호(STV: start pulse vertical)를 생성하여 게이트 드라이버(4)로 출력하고,
소스 클럭 신호(HCLK: horizontal clock), 스타트 펄스 수평신호(STH: start horizontal signal), 로드 신호(LP: load signal)를 생성하여 적녹청(R, G, B) 데이터와 같이 소스 드라이버(2)로 출력한다.
또한, 수평 동기 신호의 2클럭 신호의 주기를 가지고, 서로 수평 동기 신호의 1클럭 신호의 시간차를 갖는 제1 부가 펄스 신호(P) 및 제2 부가 펄스 신호를 생성하여 액정 표시 장치 패널(3)로 출력한다. 이때의 부가 펄스 신호(P, P')의 파형을 도3에 도시하였다.
그러면, 도2에 도시된 바와 같이, 게이트 드라이버(4)는 스타트 펄스 수직 신호(STV)를 받으면, 게이트 클럭 신호(CPV)에 따라 액정 표시 장치 패널(3)의 박막 트랜지스터(6)를 라인별로 차례로 온 시키기 위한 게이트 구동 신호를 출력한다.
한편, 소스 드라이버도(2)도 타이밍 컨트롤러(1)로부터 넘어오는 적녹청 데이터를 시프트 레지스터내에 저장했다가 데이터를 패널(3)에 내릴 것을 명령하는 로드 신호(LP)의 제어에 따라 각각의 데이터에 해당하는 전압을 액정 표시 장치 패널(3)에 출력한다.
그러면, 액정 표시 장치 패널(3)에서는 제1 부가 펄스 신호(P), 제2 부가 펄스 신호(P') 및 게이트 구동 신호에 따라 소스 드라이버(2)로부터 출력되는 데이터에 해당하는 전압을 박막 트랜지스터(6, 7)를 통해 액정 축전기(Clc) 및 유지 축전기(Cst1~Cst3)에 전달하게 된다. 이때, 각 신호의 파형을 도3에 도시하였다.
그러면, 액정 축전기(Clc) 및 유지 축전기(Cst1~Cst3)에 충전된 전압에 따라 액정 표시 장치 패널(3)의 화면상에는 육안으로 볼 수 있는 글자, 문자 또는 영상 등의 각종 정보가 표시된다.
위의 과정에서 액정 표시 장치 패널(3)의 데이터 전달경로를 도2 및 도3을 참조로 하여 상세히 설명하면 다음과 같다.
도3에 도시된 바와 같이, 먼저 수평 동기 신호의 2클럭 신호에 해당하는 주기를 가지고, 서로 수평 동기 신호의 1클럭 신호의 시간차를 갖는 제1 부가 펄스 신호(P) 및 제2 부가 펄스 신호와 게이트를 구동하기 위한 신호가 액정 표시 장치 패널(3)의 각 게이트 선(N, N+1, N+2)으로 입력된다. 게이트 선의 개수는 액정 표시 장치의 종류에 따라 달라지며 여기서는 편의상 4개만 도시하였다,
제1 부가 펄스 신호(P) 및 제2 부가 펄스 신호(P')는 진폭이 게이트 구동신호와 동일하고, 각 라인에 쓰여질 데이터를 스위칭하는 역할을 한다.
다음, 제1 부가 펄스 신호(P)에 의해 제1 트랜지스터(T1)가 온 되고, 제1 커패시터(C1)에 데이터 선(10)의 첫 번째 데이터가 충전된다. 이와 동시에 첫 번째 게이트 선(N)의 게이트 구동신호에 의해 첫 번째 게이트 선(N)에 게이트가 연결된 제1 박막 트랜지스터(6)가 온 되어, 데이터 선(10)의 첫 번째 데이터가 제1 유지 축전기(Cst1)에 충전된다.
다음, 제2 부가 펄스 신호(P)에 의해 제2 트랜지스터(T2)가 온 되고, 제2 커패시터(C2)에 데이터 선(10)의 두번째 데이터가 충전된다. 이와 동시에 두번째 게이트 선(N+1)의 게이트 구동 신호에 의해 두번째 게이트 선(N+1)에 게이트가 연결된 제1 박막 트랜지스터(6)가 온 되어, 데이터 선(10)의 두 번째 데이터가 제2 유지 축전기(Cst2)에 충전되고,
한편으로는, 두번째 게이트 선(N+1)의 게이트 구동 신호에 의해 두번째 게이트 선(N+1)에 게이트가 연결된 제2 박막 트랜지스터(7)가 온 되어, 제1 커패시터(C1)에 충전된 첫 번째 데이터가 방전이 되면서 제1 유지 축전기(Cst1)에 충전이 된다. 즉, 종래에 비해 하나의 유지 축전기에 충전을 한 번 더해 주는 결과가 된다.
다음, 제1 부가 펄스 신호(P)에 의해 제1 트랜지스터(T1)가 온 되고, 제1 커패시터(C1)에 데이터 선(10)의 세 번째 데이터가 충전된다. 이와 동시에 세 번째 게이트 선(N+2)의 게이트 구동 신호에 의해 세 번째 게이트 선(N+2)에 게이트가 연결된 제1 박막 트랜지스터(6)가 온 되어, 데이터 선(10)의 세 번째 데이터가 제3 유지 축전기(Cst3)에 충전되고,
한편으로는, 세 번째 게이트 선(N+2)의 게이트 구동 신호에 의해 세 번째 게이트 선(N+2)에 게이트가 연결된 제2 박막 트랜지스터(7)가 온 되어, 제2 커패시터(C2)에 충전된 두 번째 데이터가 방전이 되면서 제2 유지 축전기(Cst2)에 충전이 된다.
이와 같은 과정이 반복이 되면서 액정 표시 장치 패널(3)의 유지 축전기 전체가 두 번씩 충전이 되는 결과가 되므로 본 발명은 종래에 비해 화질이 향상되고, 대형 패널에도 사용하기가 용이하다.
도4는 제1 실시예에서, 보조 데이터 선의 위치를 다르게 한 액정 표시 장치 패널의 구성도로서, 제1 보조 데이터 선(L1)과 제2박막 트랜지스터(7)의 위치가 데이터 선(10)쪽으로 가깝게 위치되고, 제2 보조 데이터 선(L2)의 위치는 그대로이며, 동작은 같다.
도5는 이 발명의 제2실시예에 따른 액정 표시 장치의 구성도이다.
도5에 도시되어 있듯이, 이 발명의 제2실시예에 따른 액정 표시 장치는,
제1실시예에서, 보조 데이터 전달부(51)의 구조만 다르며, 도5에 도시되어 있듯이,
제1 트랜지스터(Tr1)는 타이밍 컨트롤러(1)의 제1 부가 펄스 신호(P)가 게이트에 연결되고, 드레인이 데이터 선(10)에 연결되고,
제1 커패시터(Ca1)는 제1 트랜지스터(T1)의 소스에 일측단자가 연결되고, 타측단은 접지되며,
제2 트랜지스터(Ca2)는 제1 트랜지스터(Tr1)의 소스에 드레인이 연결되고, 게이트 선(N, N+1, N+2, N+3,...)에 게이트가 연결된 제2 박막 트랜지스터(7)의 드레인 소스가 연결되고,
제3 트랜지스터(Tr3)는 타이밍 컨트롤러(1)의 제2 부가 펄스 신호(P')가 게이트에 연결되고, 드레인이 데이터 선(10)에 연결되고,
제2 커패시터(Ca2)는 제3 트랜지스터(Tr3)의 소스에 일측단자가 연결되고, 타측단은 접지되고,
제4 트랜지스터(Tr4)는 제3 트랜지스터(Tr3)의 소스에 드레인이 연결되고, 게이트 선(N, N+1, N+2, N+3,...)에 게이트가 연결된 제2 박막 트랜지스터(7)의 드레인에 소스가 연결된다.
도6은 보조 데이터 전달부(51)의 상세도이고,
도7은 도6의 등가 회로도이다.
도6에 도시되어 있듯이, 위의 과정에서 보조 데이터 전달부(51)의 등가 회로를 보면 제1 실시예와의 차이는 단지 스위치가 2개 더 있을 뿐이며, 제1 트랜지스터(Tr1), 제2 트랜지스터(Tr2), 제3 트랜지스터(Tr3), 제4 트랜지스터(Tr4)는 각각 제1 스위치(S1), 제2 스위치(S2), 제3 스위치(S3), 제4 스위치(S4)에 각각 대응된다.
이 발명의 제2 실시예에 따른 액정 표시 장치의 동작은 다음과 같다.
도3에 도시된 바와 같이, 먼저 수평 동기 신호의 2클럭 신호에 해당하는 길이의 주기를 가지고, 서로 수평 동기 신호의 1개의 클럭신호의 주기에 해당하는 시간차를 갖는 제1 부가 펄스 신호(P) 및 제2 부가 펄스 신호와 게이트를 구동하기 위한 신호가 액정 표시 장치 패널(3)의 각 선(N, N+1, N+2)으로 입력된다. 여기서 실제적으로 게이트 선의 개수는 액정 표시 장치의 종류에 따라 달라지며 여기서는 4개만 도시하였다,
제1 부가 펄스 신호(P) 및 제2 부가 펄스 신호(P')는 진폭이 게이트 구동 신호와 동일하고, 각 선에 쓰여질 데이터를 스위칭하는 역할을 한다.
다음, 제1 부가 펄스 신호(P)에 의해 제1 트랜지스터(Tr1) 및 제4 트랜지스터(Tr4)가 온 되고, 제1 커패시터(Ca1)에 데이터 선(10)의 첫 번째 데이터가 충전된다. 이와 동시에 첫 번째 게이트 선(N)의 게이트 구동 신호에 의해 첫 번째 게이트 선(N)에 게이트가 연결된 제1 박막 트랜지스터(6)가 온 되어, 데이터 선(10)의 첫 번째 데이터가 제1 유지 축전기(Cst1)에 충전된다.
다음, 제2 부가 펄스 신호(P)에 의해 제2 트랜지스터(T2) 및 제3 트랜지스터(Tr3)가 온 되고, 제2 커패시터(Ca2)에 데이터 선(10)의 두번째 데이터가 충전된다. 이와 동시에 두번째 게이트 선(N+1)의 게이트 구동 신호에 의해 두번째 게이트 선(N+1)에 게이트가 연결된 제1 박막 트랜지스터(6)가 온 되어, 데이터 선(10)의 두 번째 데이터가 제2 유지 축전기(Cst2)에 충전되고,
한편으로는, 두번째 게이트 선(N+1)의 게이트 구동 신호에 의해 두번째 게이트 선(N+1)에 게이트가 연결된 제2 박막 트랜지스터(7)가 온 되어, 제1 커패시터(Ca1)에 충전된 첫 번째 데이터가 방전이 되면서 제2 트랜지스터(Tr2)를 통해 제1 유지 축전기(Cst1)에 충전이 된다. 즉, 종래에 비해 하나의 유지 축전기에 충전을 한 번 더해 주는 결과가 된다.
다음, 제1 부가 펄스 신호(P)에 의해 제1 트랜지스터(T1) 및 제4 트랜지스터(Tr4)가 온 되고, 제1 커패시터(Ca1)에 데이터 선(10)의 세 번째 데이터가 충전된다. 이와 동시에 세 번째 게이트 선(N+2)의 게이트 구동 신호에 의해 세 번째 게이트 선(N+2)에 게이트가 연결된 제1 박막 트랜지스터(6)가 온 되어, 데이터 선(10)의 세 번째 데이터가 제3 유지 축전기(Cst3)에 충전되고,
한편으로는, 세 번째 게이트 선(N+2)의 게이트 구동 신호에 의해 세 번째 게이트 선(N+2)에 게이트가 연결된 제2박막 트랜지스터(7)가 온 되어, 제2 커패시터(Ca2)에 충전된 두 번째 데이터가 방전이 되면서 제2 유지 축전기(Cst2)에 충전이 된다.
이와 같은 과정이 반복이 되면서 액정 표시 장치 패널(3)의 유지 축전기 전체가 두 번씩 충전이 되는 결과가 되므로 제2 실시예도 종래에 비해 화질이 향상되고, 대형 패널에도 사용하기가 용이하다.
이상에서와 같이, 이 발명의 실시예에서, 듀얼 박막 트랜지스터 구조를 가지고, 타이밍 컨트롤러의 부가 입력 신호를 입력받아 보조 커패시터의 충방전을 이용하여 순차적으로 온 되는 게이트 구동 신호와 같이 화소에 전압을 공급하여 박막 트랜지스터의 데이터 쓰기 시간을 줄일 수 있는 액정 표시 장치를 제공할 수 있다.
도1은 이 발명의 제1실시예에 따른 액정 표시 장치의 블록 구성도.
도2는 이 발명의 제1실시예에 따른 액정 표시 장치의 상세 회로도.
도3은 도2의 각 신호 파형도.
도4는 이 발명의 제1실시예에 따른 액정 표시 장치에서 보조 데이터 전달부의 다른 실시예도.
도5는 이 발명의 제2실시예에 따른 액정 표시 장치의 상세 회로도.
도6은 이 발명의 제2실시예에 따른 액정 표시 장치의 보조 데이터 전달부의 상세 회로도.
도7은 도6의 등가 회로도.

Claims (5)

  1. 게이트 드라이버 및 소스 드라이버를 구비하는 액정 표시 장치에 있어서,
    각각 일정 주기를 가지며 서로 일정 주기의 시간차를 갖는 부가 펄스 신호를 출력하는 타이밍 컨트롤러, 그리고
    게이트선, 데이터선, 제1, 제2 박막 트랜지스터 및 보조 데이터 전달부, 그리고 상기 제1 박막 트랜지스터와 상기 제2 박막 트랜지스터가 턴온 됨에 따라 데이터를 충전하는 유지 축전기를 포함하는 액정 표시 장치 패널
    을 포함하고,
    상기 보조 데이터 전달부는 상기 타이밍 컨트롤러에서 출력되는 부가 펄스 신호를 입력받아, 상기 제1 박막 트랜지스터를 통해 상기 유지 축전기로 전달되는 데이터와 동일한 데이터를 상기 제2 박막 트랜지스터를 통해 상기 유지 축전기로 전달하는
    액정 표시 장치.
  2. 제1항에 있어서,
    상기한 타이밍 컨트롤러의 부가 펄스 신호는,
    수평 동기 신호의 2클럭 신호에 해당하는 길이의 주기를 가지고, 서로 상기 수평 동기 신호의 1클럭 신호의 주기에 해당하는 시간차를 갖는 제1 부가 펄스 신호 및 제2 부가 펄스 신호인 것을 특징으로 하는 액정 표시 장치;
  3. 제1항에 있어서,
    상기한 액정 표시 장치 패널에서,
    제1 박막 트랜지스터는 상기 게이트 드라이버의 순차적인 게이트 구동 신호에 따라 턴온 되어 상기 소스 드라이버의 데이터를 스위칭하고,
    제2 박막 트랜지스터는 상기 게이트 드라이버의 게이트 구동 신호에 따라 턴온 되어 상기 보조 데이터 전달부의 데이터를 스위칭하는 구조인 것을 특징으로 하는 액정 표시 장치.
  4. 제1항에 있어서,
    상기한 보조 데이터 전달부는
    상기 타이밍 컨트롤러의 제1 부가 펄스 신호가 게이트에 연결되고, 드레인이 상기 데이터선에 연결되고, 상기 게이트선 중 짝수 번째 게이트선에 게이트가 연결된 제2 박막 트랜지스터의 소스에 소스가 연결되는 제1 트랜지스터,
    상기 제1 트랜지스터의 드레인에 일측단자가 연결되고, 타측단은 접지된 제1 커패시터,
    상기 타이밍 컨트롤러의 제2 부가 펄스 신호가 게이트에 연결되고, 드레인이 상기 데이터선에 연결되고, 상기 게이트선 중 홀수 번째 게이트 선에 게이트가 연결된 제2 박막 트랜지스터의 소스에 소스가 연결되는 제2 트랜지스터, 그리고
    상기 제2 트랜지스터의 소스에 일측단자가 연결되고, 타측단은 접지된 제2커패시터를 포함하는 액정 표시 장치.
  5. 제1항에 있어서,
    상기한 보조 데이터 전달부는,
    상기 타이밍 컨트롤러의 제1 부가 펄스 신호가 게이트에 연결되고, 드레인이 상기 데이터 선에 연결되는 제1 트랜지스터,
    상기 제1 트랜지스터의 소스에 일측단자가 연결되고, 타측단은 접지된 제1 커패시터,
    상기 제1 트랜지스터의 소스에 드레인이 연결되고, 상기 게이트 선에 게이트가 연결된 제2 박막 트랜지스터의 드레인에 소스가 연결되는 제2 트랜지스터,
    상기 타이밍 컨트롤러의 제2 부가 펄스 신호가 게이트에 연결되고, 드레인이 상기 데이터 선에 연결되는 제3 트랜지스터,
    상기 제3 트랜지스터의 소스에 일측단자가 연결되고, 타측단은 접지된 제2 커패시터, 그리고
    상기 제3 트랜지스터의 소스에 드레인이 연결되고, 상기 게이트 선에 게이트가 연결된 제2 박막 트랜지스터의 드레인에 소스가 연결되는 제4 트랜지스터를 포함하는 액정 표시 장치.
KR1019980045708A 1998-10-29 1998-10-29 듀얼 박막 트랜지스터 구조를 가진 액정 표시 장치 KR100590740B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980045708A KR100590740B1 (ko) 1998-10-29 1998-10-29 듀얼 박막 트랜지스터 구조를 가진 액정 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980045708A KR100590740B1 (ko) 1998-10-29 1998-10-29 듀얼 박막 트랜지스터 구조를 가진 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20000027710A KR20000027710A (ko) 2000-05-15
KR100590740B1 true KR100590740B1 (ko) 2006-09-07

Family

ID=19556046

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980045708A KR100590740B1 (ko) 1998-10-29 1998-10-29 듀얼 박막 트랜지스터 구조를 가진 액정 표시 장치

Country Status (1)

Country Link
KR (1) KR100590740B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100685942B1 (ko) * 2000-08-30 2007-02-23 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 구동방법
KR100750918B1 (ko) * 2001-01-04 2007-08-22 삼성전자주식회사 액정 표시 장치 및 이의 구동 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08211407A (ja) * 1994-10-24 1996-08-20 Semiconductor Energy Lab Co Ltd 液晶表示装置および液晶表示装置の駆動方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08211407A (ja) * 1994-10-24 1996-08-20 Semiconductor Energy Lab Co Ltd 液晶表示装置および液晶表示装置の駆動方法

Also Published As

Publication number Publication date
KR20000027710A (ko) 2000-05-15

Similar Documents

Publication Publication Date Title
TW552573B (en) Liquid crystal display and driving method thereof
US7724269B2 (en) Device for driving a display apparatus
US7518587B2 (en) Impulse driving method and apparatus for liquid crystal device
US6266039B1 (en) Liquid crystal device, method for driving the same, and projection display and electronic equipment made using the same
US7705822B2 (en) Liquid crystal display
US8432343B2 (en) Liquid crystal display device and driving method thereof
KR101509116B1 (ko) 표시 장치와 그 구동 장치 및 구동 방법
KR20020067097A (ko) 액정 표시 장치와 이의 구동 장치 및 방법
KR100549983B1 (ko) 액정표시장치 및 그 구동방법
KR101026809B1 (ko) 임펄시브 구동 액정 표시 장치 및 그 구동 방법
US7339566B2 (en) Liquid crystal display
EP1600927A1 (en) Liquid crystal display device and method of driving such a display device
TW495628B (en) Flat-panel display device, array substrate, and method for driving flat-panel display device
US20100171725A1 (en) Method of driving scan lines of flat panel display
US9087493B2 (en) Liquid crystal display device and driving method thereof
KR100590740B1 (ko) 듀얼 박막 트랜지스터 구조를 가진 액정 표시 장치
US7796112B2 (en) Liquid crystal display and driving method thereof
KR100934975B1 (ko) 소스 구동 회로 및 이를 갖는 액정 표시 장치
KR20010036308A (ko) 이종 반전 구동법을 갖는 액정 표시 장치 및 이의 구동 방법
US5999158A (en) Display device, drive circuit for the display device, and method of driving the display device
KR100367014B1 (ko) 액정 표시장치 및 그 구동방법
KR100729778B1 (ko) 충전 불량 방지 기능을 갖는 액정 표시 장치
KR100764051B1 (ko) 픽셀 당 2 개의 박막 트랜지스터를 구비하는 박막 액정 디스플레이 장치
JPH0916131A (ja) 液晶表示装置及び液晶表示素子の駆動方法
KR19980060002A (ko) 액정 표시 장치의 게이트 구동 집적 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee