KR100589343B1

KR100589343B1 - Plasma Display Panel

Info

Publication number: KR100589343B1
Application number: KR1020040007677A
Authority: KR
Inventors: 김정남; 유민선; 이태호; 박연구
Original assignee: 삼성에스디아이 주식회사
Priority date: 2004-02-05
Filing date: 2004-02-05
Publication date: 2006-06-14
Also published as: KR20050079428A

Abstract

본 발명은 플라즈마 디스플레이 패널에서 버스전극 사이의 간격에 관계없이 내전압 특성을 개선하여 패널의 양품율을 높일 수 있도록 함에 목적이 있다.An object of the present invention is to improve the yield rate of a panel by improving the withstand voltage characteristic regardless of the distance between the bus electrodes in the plasma display panel.

이에 본 발명은 서로 대향 배치되는 제1 기판 및 제2 기판과; 상기 제2기판에 형성되는 어드레스전극들과; 상기 제1기판과 제2기판의 사이공간에 배치되어 다수의 방전셀들을 구획하는 격벽과; 상기 각 방전셀 내에 형성되는 형광체층과; 상기 제1기판에 상기 어드레스전극과 교차하는 방향을 따라 연장되면서 각 방전셀에 대응되는 방전유지전극들; 상기 전극들을 보호하기 위하여 전극들 위로 제공되는 유전층을 포함하며, 상기 방전유지전극을 이루는 버스전극에 있어서 이웃하는 버스전극 사이의 간격이 좁아지는 영역에 도포되는 유전층의 두께가 다른 영역의 유전층 두께보다 큰 구조로 된 플라즈마 디스플레이 패널을 제공한다.Accordingly, the present invention includes a first substrate and a second substrate facing each other; Address electrodes formed on the second substrate; A partition wall disposed in a space between the first substrate and the second substrate to partition a plurality of discharge cells; A phosphor layer formed in each of the discharge cells; Discharge sustaining electrodes extending in a direction crossing the address electrode on the first substrate and corresponding to each discharge cell; A dielectric layer provided over the electrodes to protect the electrodes, wherein a thickness of the dielectric layer applied to a region in which the gap between neighboring bus electrodes becomes narrower in the bus electrode forming the discharge sustaining electrode is greater than that of other regions; A plasma display panel having a large structure is provided.

버스전극, 유전체, 유전율, 두께, 곡면Bus electrode, dielectric, dielectric constant, thickness, curved surface

Description

Plasma Display Panel

도 1은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널을 도시한 부분 분해 사시도,1 is a partially exploded perspective view showing a plasma display panel according to an embodiment of the present invention;

도 2는 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 단면도,2 is a cross-sectional view of a plasma display panel according to an embodiment of the present invention;

도 3은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 일부 구성을 도시한 상세도,3 is a detailed view showing a part of a configuration of a plasma display panel according to an embodiment of the present invention;

도 4은 본 발명의 실시예에 따라 유전체 두께에 따른 내전압특성을 도시한 그래프이다.Figure 4 is a graph showing the breakdown voltage characteristics according to the thickness of the dielectric in accordance with an embodiment of the present invention.

본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 보다 상세하게는 버스전극 사이의 내전압 특성을 개선한 플라즈마 디스플레이 패널에 관한 것이다.The present invention relates to a plasma display panel, and more particularly, to a plasma display panel having improved withstand voltage characteristics between bus electrodes.

일반적으로 플라즈마 디스플레이 패널(PDP; plasma display panel, 이하 'PDP'라 한다)은 기체 방전으로 생성된 진공 자외선으로 형광체를 여기시켜 소정의 영상을 구현하는 표시장치로서, 고해상도의 대화면 구성이 가능하여 차세대 박형 표시장치로 각광을 받고 있다.In general, a plasma display panel (PDP) is a display device that realizes a predetermined image by exciting phosphors by vacuum ultraviolet rays generated by gas discharge. It is attracting attention as a thin display device.

상기 PDP를 단위 화소의 배열 패턴에 따라 구분하면, 이는 크게 격벽에 의해 구획되는 방전셀, 즉 가스 방전을 행하는 공간이 스트라이프 패턴으로 배열되는 스트라이프형(또는 인라인형)과, 방전셀이 삼각 패턴으로 배열되는 델타형으로 나눌 수 있다.When the PDP is classified according to the arrangement pattern of the unit pixels, it is divided into stripe type (or inline type) in which discharge cells divided by partition walls, that is, spaces for gas discharge are arranged in a stripe pattern, and discharge cells are formed in a triangular pattern. Can be divided into deltas that are arranged.

통상 교류형 플라즈마 디스플레이 패널은 각 방전 셀에 대응하여 후면을 이루는 제2기판에 어드레스 전극이 일정한 폭으로 다수열 설치되고 이들 전극들 위로 유전층이 형성되며, 이 유전층에는 상기 전극들 사이마다에 격벽이 설치되고 이 격벽 사이에는 형광체가 도포된다.In general, an AC plasma display panel has a plurality of rows of address electrodes disposed on a second substrate formed on a rear surface corresponding to each discharge cell, and a dielectric layer is formed on the electrodes, and a partition wall is formed between the electrodes. It is installed, and a fluorescent substance is apply | coated between these partition walls.

그리고 전면을 이루는 제1기판에는 방전유지전극이 제공되는데 이 유지전극은 투명전극과 버스전극으로 구분되어 제공되고 있으며 이들 전극들은 유전층으로 덮여져 보호되고 있다.In addition, a discharge sustaining electrode is provided on the first substrate forming the front surface, which is divided into a transparent electrode and a bus electrode, and these electrodes are covered with a dielectric layer and protected.

상기 제2기판의 전극들과 제1기판의 전극들 사이에는 방전기체가 채워지고 이들 기판은 밀봉되어 방전 셀을 형성하므로서 어드레스 전압이 인가될 때 방전 셀 내에서 어드레스 방전이 일어나면서 셀이 선택되고 표시기판에 제공된 전극들 사이에 유지전압이 인가되면서 플라즈마 방전이 일어난다.The discharge gas is filled between the electrodes of the second substrate and the electrodes of the first substrate, and the substrates are sealed to form discharge cells, so that when the address voltage is applied, an address discharge occurs in the discharge cell, and the cell is selected and displayed. Plasma discharge occurs while a sustain voltage is applied between the electrodes provided to the substrate.

여기서 상기 투명전극은 전기 저항치가 크기 때문에 이를 보상하기 위한 수단으로 금속의 버스 전극을 사용하고 있는데, 이웃하는 버스전극 사이의 간격이 좁은 부분에서는 내전압 특성이 나빠지며 특히, 셀 구조에 따라 버스전극이 지그재그 형태로 배열된 경우 버스전극간 사이가 좁아지는 부분에서는 버스전극 두께에 의해 유전체의 두께가 작아지게 되어 내전압 특성 저하와 더불어 유전체 터짐이나 전극 단선 등의 현상을 야기하고 이에 따라 패널의 양품율이 감소되는 문제점이 있다.Since the transparent electrode has a large electric resistance, a metal bus electrode is used as a means for compensating for this. In the narrow spaces between neighboring bus electrodes, the breakdown voltage characteristics deteriorate. When arranged in a zigzag form, the thickness of the dielectric material becomes smaller due to the thickness of the bus electrodes in the narrow area between the bus electrodes, which causes degradation of the breakdown voltage characteristics and causes phenomena such as dielectric breakdown and electrode disconnection. There is a problem that is reduced.

즉, 버스전극간 간격이 좁아지는 영역에서는 전기장의 집중이 강하게 되며 버스전극의 두께가 박막이 아닌 경우에는 어느정도의 두께(수 ㎛)의 두께가 형성되어 이 영역에서는 내전압이 크게 떨어지게 되는 것이다.That is, the concentration of the electric field becomes stronger in the region where the spacing between the bus electrodes becomes narrower, and when the thickness of the bus electrode is not a thin film, a certain thickness (a few micrometers) is formed, and the withstand voltage greatly drops in this region.

본 발명은 위에서 설명한 종래 기술의 문제점을 해결하기 위하여 발명된 것으로서, 본 발명의 목적은 버스전극 사이의 간격에 관계없이 내전압 특성을 개선하여 패널의 양품율을 높일 수 있도록 된 플라즈마 디스플레이 패널을 제공하는데 있다.The present invention has been invented to solve the problems of the prior art described above, and an object of the present invention is to provide a plasma display panel capable of improving the yield rate of the panel by improving the withstand voltage characteristics regardless of the distance between the bus electrodes. have.

상기한 목적을 달성하기 위하여 본 발명은 버스전극 사이의 간격이 좁은 부분에서의 버스전극 구조를 개선함으로써 어느 한 곳에서 전기장이 집중되지 않도록 함을 그 요지로 한다.In order to achieve the above object, the present invention is to improve the structure of the bus electrode in the narrow gap between the bus electrodes to avoid the concentration of the electric field in any one place.

이를 위해 본 발명은 이웃하는 버스전극 사이의 간격이 좁아지는 영역에 도포되는 유전층의 두께가 다른 영역의 유전층 두께보다 상대적으로 큰 구조로 되어 있다.To this end, the present invention has a structure in which the thickness of the dielectric layer applied to a region where the spacing between neighboring bus electrodes becomes narrow is relatively larger than that of other regions.

즉, 본 발명은 서로 대향 배치되는 제1 기판 및 제2 기판과;That is, the present invention includes a first substrate and a second substrate facing each other;

상기 제2기판에 형성되는 어드레스전극들과;Address electrodes formed on the second substrate;

상기 제1기판과 제2기판의 사이공간에 배치되어 다수의 방전셀들을 구획하는 격벽과;A partition wall disposed in a space between the first substrate and the second substrate to partition a plurality of discharge cells;

상기 각 방전셀 내에 형성되는 형광체층과;A phosphor layer formed in each of the discharge cells;

상기 제1기판에 상기 어드레스전극과 교차하는 방향을 따라 연장되면서 각 방전셀에 대응되는 방전유지전극들;Discharge sustaining electrodes extending in a direction crossing the address electrode on the first substrate and corresponding to each discharge cell;

상기 전극들을 보호하기 위하여 전극들 위로 제공되는 유전층을 포함하며, A dielectric layer provided over the electrodes to protect the electrodes,

상기 방전유지전극을 이루는 버스전극에 있어서 이웃하는 버스전극 사이의 간격이 좁아지는 영역에 도포되는 유전층의 두께가 다른 영역의 유전층 두께보다 상대적으로 큰 구조로 되어 있다.In the bus electrode constituting the discharge sustaining electrode, the thickness of the dielectric layer applied to a region where the interval between neighboring bus electrodes becomes narrow is relatively larger than the thickness of the dielectric layer in other regions.

또한, 본 발명은 버스전극 사이의 간격이 좁아지는 영역에 유전율이 상대적으로 작은 유전체가 도포되는 구조로 되어 있다.In addition, the present invention has a structure in which a dielectric having a relatively small dielectric constant is applied to a region where the interval between bus electrodes is narrowed.

또한, 본 발명은 이웃하는 버스전극 사이의 간격이 좁은 부분이 곡면형태로 만곡된 구조로 되어 있다.In addition, the present invention has a structure in which narrow portions between adjacent bus electrodes are curved in a curved shape.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널을 도시한 부분 분해 사시도이고, 도 2는 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 단면도이며, 도 3은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 일부 구성을 도시한 상세도이다.1 is a partially exploded perspective view illustrating a plasma display panel according to an embodiment of the present invention, FIG. 2 is a cross-sectional view of a plasma display panel according to an embodiment of the present invention, and FIG. 3 is a plasma display according to an embodiment of the present invention. It is a detailed view which shows some structure of a panel.

본 실시예의 PDP에서는 R,G,B 형광체가 삼각형태로 배치되어 버스전극이 지그재그형태를 이루는 델타형 PDP 구조를 예로서 설명한다. 물론, 이 구조에 한정되는 것은 아니고 4각 형상의 구조 등과 같이 버스전극이 직선형태로 배치되지 않는 경우에도 적용가능하다 할 것이다.In the PDP of this embodiment, a delta type PDP structure in which R, G, and B phosphors are arranged in a triangular shape and the bus electrodes are zigzag will be described as an example. Of course, the present invention is not limited to this structure but may be applicable to a case where the bus electrodes are not arranged in a straight line such as a quadrangular structure or the like.

상기한 도면에 의하면, PDP는 임의의 간격을 두고 평행하게 배치되면서 진공 용기를 구성하는 제1 기판(2)과 제2 기판(4)을 포함한다. 제1 기판(2)과 제2 기판(4) 사이에는 소정의 높이를 갖는 격벽(6)이 임의의 패턴으로 형성되어 화소들을 구획하는데, 여기서 한 조의 화소(8)는 전술한 바와 같이 삼각형으로 배열하는 3개의 단위 화소들(8R,8G,8B)로 이루어진다.According to the above drawings, the PDP includes a first substrate 2 and a second substrate 4 constituting the vacuum container while being arranged in parallel at arbitrary intervals. A partition wall 6 having a predetermined height is formed in an arbitrary pattern between the first substrate 2 and the second substrate 4 to partition the pixels, where a set of pixels 8 are triangular as described above. It consists of three unit pixels 8R, 8G, and 8B arranged.

본 실시예에서 단위 화소들(8R,8G,8B) 하나의 형상은 대략 육각형으로 이루어진다. 이로서 하나의 단위 화소(8R,8G,8B)를 이루는 격벽(6) 또한 육각형으로 형성되며, 이에 대응하여 각 단위 화소들(8R,8G,8B)이 갖는 방전 공간 역시 그 전체적인 형상이 육각형으로 이루어진다.In the present embodiment, one unit pixel 8R, 8G, and 8B has a substantially hexagonal shape. As a result, the partition wall 6 constituting one unit pixel 8R, 8G, and 8B is also formed in a hexagon, and correspondingly, the discharge space of each unit pixel 8R, 8G, and 8B is also formed in a hexagon. .

상기 단위 화소들(8R,8G,8B)의 내부 공간에는 PDP 작용에 필요한 방전 가스가 제공되며, R,G,B 단위 화소들(8R,8G,8B)에는 각각의 R,G,B 형광층(10R,10G,10B)이 마련된다. 여기서, 형광층(10R,10G,10B)은 방전 공간의 바닥면과 격벽(6)의 측면 모두에 형성되고 있다.Discharge gas required for the PDP operation is provided in the internal spaces of the unit pixels 8R, 8G, and 8B, and R, G, and B fluorescent layers are provided in the R, G, and B unit pixels 8R, 8G, and 8B, respectively. 10R, 10G, and 10B are provided. Here, the fluorescent layers 10R, 10G, and 10B are formed on both the bottom surface of the discharge space and the side surfaces of the partition wall 6.

또한, 제1 기판(2) 위에는 어드레스 전극들(12)이 제1 기판(2)의 일방향(도면의 y방향)을 따라 형성되며, 어드레스 전극들(12)을 덮으면서 제1 기판(2)의 내면 전체에 제1 유전층(14)이 형성된다. 어드레스 전극(12)은 각각의 R,G,B 단위 화소(10R,10G,10B)에 대응하여 마련되며, 서로간 임의의 간격을 두고 형성된다.In addition, address electrodes 12 are formed on the first substrate 2 along one direction (y direction of the drawing) of the first substrate 2, and cover the address electrodes 12 to cover the first substrate 2. The first dielectric layer 14 is formed over the entire inner surface of the. The address electrodes 12 are provided corresponding to the respective R, G, and B unit pixels 10R, 10G, and 10B, and are formed at random intervals from each other.

한편, 제1 기판(2)에 대향하는 제2 기판(4)의 일면에는 어드레스 전극(12)과 교차하는 방향(도면의 x방향)을 따라 방전유지 전극들(16)이 형성된다. 방전유지 전극(16)은 격벽(6) 형상을 따라 형성되는 버스 전극(16a)과, 버스 전극(16a)으로부터 각 단위 화소(8R,8G,8B)의 중심부를 향해 돌출되어 각 단위 화소(8R,8G,8B) 내부에서 한쌍이 마주하는 투명 전극(16b)으로 이루어진다.On the other hand, discharge holding electrodes 16 are formed on one surface of the second substrate 4 opposite to the first substrate 2 in a direction crossing the address electrode 12 (x direction in the drawing). The discharge sustaining electrode 16 protrudes from the bus electrode 16a formed along the partition 6 shape and protrudes from the bus electrode 16a toward the center of each unit pixel 8R, 8G, 8B, and each unit pixel 8R. It consists of the transparent electrode 16b which a pair opposes inside 8G, 8B.

상기 버스 전극(16a)은 투명전극의 저항값을 보상하기 위한 것으로 금속과 같은 불투명한 재질로 이루어지며, 격벽(6) 형상을 따라 배치되기 때문에 제2 기판(4)의 일방향을 따라 지그재그 패턴으로 형성되며 이웃하는 버스전극과 대향 배치된다. 이러한 버스 전극(16a)은 PDP 구동시 단위 화소들(8R,8G,8B)에서 방출되는 가시광을 차폐시키지 않기 위하여, 가능한 그 폭을 최소화하면서 격벽(6)에 대응 배치된다.The bus electrode 16a is made of an opaque material such as metal to compensate for the resistance value of the transparent electrode, and is disposed along the shape of the partition wall 6, so that the bus electrode 16a has a zigzag pattern along one direction of the second substrate 4. It is formed and disposed opposite to the neighboring bus electrode. The bus electrode 16a is disposed corresponding to the partition wall 6 while minimizing its width so as not to shield visible light emitted from the unit pixels 8R, 8G, and 8B during the PDP driving.

또한, 제2 기판(4) 상에는 방전유지 전극들(16)을 덮으면서 제2 기판(4)의 전면에 도포되는 투명한 제2 유전층(18)과 MgO 보호막(20)이 위치한다.In addition, on the second substrate 4, a transparent second dielectric layer 18 and an MgO protective layer 20 are disposed on the entire surface of the second substrate 4 while covering the discharge sustaining electrodes 16.

여기서 본 실시예는 이와 같은 구성의 플라즈마 디스플레이 패널에 있어서, 상기 이웃하는 버스전극(16a) 사이의 가장 근접된 영역 사이에 도포되는 유전층(18a)은 다른 영역의 유전층(18b)보다 상대적으로 그 두께가 큰 구조로 되어 있다. 즉, 버스전극간 근접영역에서의 유전층 두께(d1)이 다른 영역에서의 유전층 두께(d2)보다 상대적으로 큰 구조로 되어 있다.In this embodiment, in the plasma display panel having such a configuration, the dielectric layer 18a applied between the closest regions between the neighboring bus electrodes 16a is relatively thicker than the dielectric layer 18b of other regions. Has a large structure. That is, the dielectric layer thickness d1 in the proximal region between the bus electrodes is relatively larger than the dielectric layer thickness d2 in the other region.

도 4은 유전체의 두께에 따른 내전압특성을 도시한 그래프로서 유전체의 두께가 두꺼울수록 내전압이 높아짐을 잘 예시하고 있으며, 이에 따라 두 개의 이웃하는 버스전극(16a)간의 간격이 좁은 부분에서 발생되는 버스전극(16a)간 단락 현상을 개선할 수 있게 되는 것이다.FIG. 4 is a graph showing the breakdown voltage characteristics according to the thickness of the dielectric. As the thickness of the dielectric is increased, the breakdown voltage is well illustrated. Accordingly, a bus generated at a narrow interval between two neighboring bus electrodes 16a is shown. The short circuit phenomenon between the electrodes 16a can be improved.

한편, 전기장은 전극간의 간격과 인가된 전압차 그리고 유전율의 함수로 이해되는 데, 전기장이 강해지면 전극간의 절연성은 깨지고 버스전극(16a)간의 단락(short)이 발생하게 되고 이는 패널의 손상으로 이어지게 된다.On the other hand, the electric field is understood as a function of the spacing between the electrodes, the applied voltage difference and the dielectric constant. When the electric field becomes stronger, the insulation between the electrodes is broken and a short between the bus electrodes 16a occurs, which leads to damage to the panel. do.

이에 본 발명의 또다른 실시에에 따르면 상기 이웃하는 버스전극(16a) 사이의 가장 근접된 영역 사이에 도포되어 유전층(18a)을 이루는 유전체는 다른 영역의 유전층(18b)을 이루는 유전체와 비교하여 상대적으로 유전율이 작은 유전체가 도포된 구조로 되어 있다. 즉, 버스전극간 근접영역에서 유전체의 유전율(ε1)이 다른 영역에서의 유전율(ε2)보다 상대적으로 작은 구조로 되어 있다.Accordingly, according to another embodiment of the present invention, the dielectric formed between the closest regions between the neighboring bus electrodes 16a and forming the dielectric layer 18a is relatively compared with the dielectric forming the dielectric layer 18b of other regions. This has a structure in which a dielectric having a low dielectric constant is coated. In other words, the dielectric constant epsilon 1 of the dielectric in the adjacent region between bus electrodes is relatively smaller than the dielectric constant epsilon 2 in other regions.

상기 유전율은 두 개의 전하가 서로 반발력이나 흡인력을 작용하고 있을 때 전하의 세기와 작용하는 힘의 상호작용을 표시할 때 사용되는 비례상수로 유전체의 전기적인 특성을 나타내는 중요한 특성값이다. 유전체의 유전율이 높으면 전기에너지가 잘 전달되고 반대로 유전율이 낮으면 전기에너지가 잘 전달되지 않게 된다.The dielectric constant is an important characteristic value that indicates the electrical characteristics of the dielectric as a proportional constant used to indicate the interaction between the strength of the charge and the force acting when the two charges exert a repulsion or attraction force. If the dielectric constant is high, the electrical energy is well transmitted. On the contrary, if the dielectric constant is low, the electrical energy is poorly transmitted.

따라서 상기와 같이 유전층(18a)에서의 유전체의 유전율이 작으므로 유전율에 비례하는 전기장의 크기도 작아져 두 개의 버스전극(16a) 사이의 간격이 좁은 영역에서의 전기장의 세기를 다른 영역에서의 전기장 세기보다 상대적으로 약화시킬 수 있고 유전체 자체의 내전압을 상승시킬 수 있게 된다.Therefore, as described above, since the dielectric constant of the dielectric in the dielectric layer 18a is small, the magnitude of the electric field proportional to the dielectric constant is also reduced, so that the intensity of the electric field in the region where the gap between the two bus electrodes 16a is narrow is changed to the electric field in the other region. It can weaken relative strength and raise the withstand voltage of the dielectric itself.

한편, 본 발명의 또다른 실시예에 따르면 상기 지그재그형태로 절곡된 버스전극(16a) 사이에 간격이 좁아지는 영역에서 서로 마주보는 버스전극(16a)간의 절곡부위가 둥글게 만곡형성된 구조로 되어 있다.On the other hand, according to another embodiment of the present invention has a structure in which the bent portion between the bus electrodes 16a facing each other in a region where the gap between the bus electrodes 16a bent in the zigzag form becomes narrow.

이에 따라 이웃하는 버스전극(16a) 사이에 가장 근접된 영역 즉, 버스전극(16a)의 절곡된 부분의 정점을 이루는 부분이 날카롭게 절곡된 꼭지점이 아니라 둥글게 만곡된 곡면(R)을 이룸에 따라 이 부분에서의 전기장 집중현상을 방지할 수 있게 되는 것이다.Accordingly, the region closest to the neighboring bus electrode 16a, that is, the portion constituting the vertex of the bent portion of the bus electrode 16a forms a rounded curved surface R rather than a sharply bent vertex. It is possible to prevent the electric field concentration phenomenon in the part.

이상을 통해 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.Although the preferred embodiments of the present invention have been described above, the present invention is not limited thereto, and various modifications and changes can be made within the scope of the claims and the detailed description of the invention and the accompanying drawings. Naturally, it belongs to the scope of the invention.

위에서 설명한 바와 같이 본 발명에 의한 플라즈마 디스플레이 패널은, 버스전극간의 간격이 좁아지는 영역에서의 전기장의 집중을 방지함으로써 내전압 특성을 향상시켜 버스전극간의 숏트(short) 현상 발생을 방지하고 양호한 품질의 패널을 제조할 수 있게 된다.
As described above, the plasma display panel according to the present invention improves the breakdown voltage characteristic by preventing concentration of electric fields in a region where the spacing between the bus electrodes becomes narrow, thereby preventing short phenomena between the bus electrodes and a panel having good quality. It can be prepared.

Claims

A first substrate and a second substrate disposed to face each other;

Address electrodes formed on the second substrate;

A partition wall disposed in a hexagonal shape between the first substrate and the second substrate to partition the plurality of discharge cells in a closed manner;

A phosphor layer formed in each of the discharge cells;

Discharge sustaining electrodes formed on the first substrate in a zigzag shape along the partition wall while extending in a direction crossing the address electrode;

A dielectric layer provided over the electrodes to protect the electrodes,

And a thickness of the dielectric layer applied to a region where the spacing between neighboring bus electrodes becomes narrower in the bus electrode forming the discharge sustaining electrode.

The plasma display panel of claim 1, wherein the discharge cells partitioned by the barrier ribs are arranged in a triangular pattern, and the bus electrodes are formed in a zigzag pattern along the barrier ribs.

The plasma display panel of claim 1 or 2, wherein the dielectric constant applied to a region where the gap between the bus electrodes is narrowed is smaller than the dielectric constant applied to another region.

The plasma display panel of claim 3, wherein the bus electrode has a curved structure in which a portion of a narrow gap between neighboring bus electrodes is curved.

A first substrate and a second substrate disposed to face each other;

Address electrodes formed on the second substrate;

A phosphor layer formed in each of the discharge cells;

A dielectric layer provided over the electrodes to protect the electrodes,

A plasma display panel having a structure in which a dielectric constant applied to a region where a distance between neighboring bus electrodes becomes narrower in the bus electrode forming the discharge sustaining electrode is smaller than a dielectric constant applied to another region.

The plasma display panel of claim 5, wherein the discharge cells partitioned by the barrier ribs are arranged in a triangular pattern, and the bus electrodes are formed in a zigzag shape along the barrier ribs.

The plasma display panel of claim 5 or 6, wherein the bus electrode has a structure in which a portion having a narrow gap between neighboring bus electrodes is curved in a curved shape.