KR100588906B1 - The Manufacturing Method for Gate Oxide of MOS transistor - Google Patents
The Manufacturing Method for Gate Oxide of MOS transistor Download PDFInfo
- Publication number
- KR100588906B1 KR100588906B1 KR1020030100678A KR20030100678A KR100588906B1 KR 100588906 B1 KR100588906 B1 KR 100588906B1 KR 1020030100678 A KR1020030100678 A KR 1020030100678A KR 20030100678 A KR20030100678 A KR 20030100678A KR 100588906 B1 KR100588906 B1 KR 100588906B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- gate oxide
- semiconductor substrate
- gate
- annealing
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000000137 annealing Methods 0.000 claims abstract description 16
- 238000004140 cleaning Methods 0.000 claims abstract description 8
- 239000010453 quartz Substances 0.000 claims abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 7
- 238000002425 crystallisation Methods 0.000 abstract description 3
- 230000008025 crystallization Effects 0.000 abstract description 3
- 239000000126 substance Substances 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 3
- 239000012535 impurity Substances 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 229910008065 Si-SiO Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910006405 Si—SiO Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
본 발명은 모스형 반도체 소자의 게이트 산화막 제조에 관한 것으로, 반도체 기판 상에 게이트 산화막을 형성시키기 위해 잔존하는 이물질을 제거하기 위해 세정하는 단계와, 반도체 기판이 석영관 내로 진입하여, 자연 산화막을 제거하기 위해 H2 가스 분위기에서 어닐링하는 어닐링단계와, 상기 H2 어닐링 후 반도체 기판 상에 게이트 산화막을 형성하는 단계를 포함하여 이루어져, 반도체 소자의 게이트 산화막의 결정화를 방지하고, 결함 발생을 예방하여 게이트 산화막의 두께를 일정하게 유지할 수 있도록 한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the manufacture of a gate oxide film of a MOS type semiconductor device, comprising: cleaning to remove foreign substances remaining to form a gate oxide film on a semiconductor substrate; and removing the natural oxide film by entering the semiconductor substrate into a quartz tube. Annealing step of annealing in a H 2 gas atmosphere to form, and forming a gate oxide film on the semiconductor substrate after the H 2 annealing, to prevent the crystallization of the gate oxide film of the semiconductor device, to prevent the occurrence of a gate The thickness of the oxide film can be kept constant.
반도체, 소자, 게이트, 산화막, H2 어닐링, 댄그링 본드Semiconductor, Device, Gate, Oxide, H2 Annealing, Dangling Bond
Description
도 1은 일반적인 게이트 산화막 형성과정을 설명하기 위한 공정 단면도1 is a cross-sectional view illustrating a general gate oxide film formation process
도 2는 본 발명의 반도체 소자의 제조과정을 설명하기 위한 블록도2 is a block diagram illustrating a manufacturing process of a semiconductor device of the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
1 : 반도체 기판 3 : 게이트 산화막1
4 : 폴리실리콘 5 : 폴리산화막4: polysilicon 5: poly oxide film
본 발명은 반도체 소자의 제조방법에 관한 것으로서, 보다 상세하게는 반도체 소자의 게이트 산화막 형성 전후에 H2 어닐링 공정을 수행하여 자연산화막을 제거하고 댄그링 본드를 제거할 수 있도록 한 반도체 소자의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of manufacturing a semiconductor device capable of removing a natural oxide film and a dangling bond by performing an H 2 annealing process before and after forming a gate oxide film of the semiconductor device. It is about.
일반적으로 모스형 반도체 소자는 필드 효과 트랜지스터의 일종으로, 반도체 기판에 형성된 소스-드레인 영역과, 이 소스-드레인 영역이 형성된 반도체 기판 상에 게이트 산화막과 게이트 전극이 형성된 구조를 가진다.Generally, a MOS semiconductor device is a kind of field effect transistor, and has a structure in which a source oxide layer formed on a semiconductor substrate and a gate oxide film and a gate electrode are formed on a semiconductor substrate on which the source drain region is formed.
이러한 모스형 반도체 소자의 제조는 도 1에 도시된 바와 같이, 우선 반도체 기판(1)에 LOCOS(local oxidation of silicon) 공정이나 STI(shallow trench isolation) 공정에 의해 필드 산화막(2)을 형성하여 반도체 소자가 형성될 활성영역(active region)을 정의한다. 그리고, 반도체 기판(1)의 정의된 활성영역에 게이트 산화막(3)을 형성하고 그 상부에 폴리실리콘(4)을 증착한 후, 폴리실리콘(4)과 게이트 산화막(3)을 패터닝(patterning)하여 게이트 전극(3, 4)을 형성한다. As shown in FIG. 1, in the manufacture of such a MOS semiconductor device, a
그런 후, 상기 게이트 전극(3, 4)을 열산화하여 게이트 전극(3, 4) 표면에 폴리산화막(5)을 형성하고, 게이트 전극(3, 4)을 마스크로 반도체 기판(1)에 P형 또는 N형의 불순물을 저농도로 이온 주입하여 LDD(lightly doped drain)를 형성한다. 이후, 반도체 기판(1) 상부 전면에 질화막을 증착하고, 질화막이 게이트 전극(3, 4) 측벽에만 남도록 질화막을 식각하여 스페이서(spacer)(7)를 형성한다. Thereafter, the
그 다음 게이트 전극(3, 4)과 스페이서(7)를 마스크로 LDD(6)와 동일 도전형의 불순물을 고농도로 이온 주입하여 소스-드레인(8)을 형성함으로써 모스형 반도체 소자를 제조한다.Then, a MOS semiconductor device is manufactured by forming a source-drain 8 by ion implanting impurities of the same conductivity type as that of the
여기에서 상기 게이트 산화막(3)의 성장 전에 반도체 기판(1) 상면을 청정하게 유지하도록 세정을 통해 잔존하는 유기물이나 파티클, 잔존 산화막을 제거한 다 음 기판을 석영관(미도시)에 인입시킨다. Here, the organic material, the particles, and the remaining oxide film are removed by cleaning to keep the upper surface of the semiconductor substrate 1 clean before the growth of the
그런데, 상기 반도체 기판(1)은 상기 석영관에 인입하는 과정 및 인입 후 게이트 산화막(3) 성장 전까지, 석영관 내에서 대기하는 동안 기판 표면에 불필요한 자연 산화막(natural oxidation)이 형성되었다. However, the semiconductor substrate 1 is formed with an unnecessary natural oxide film on the surface of the substrate while waiting in the quartz tube until the
이러한 자연 산화막은 게이트 산화막(3)과 기판(1) 사이에 잔존하여 게이트 전극 특성을 저하시키고 게이트 산화막을 결정화시키는 문제가 발생하였다. This natural oxide film remains between the
또한, 게이트 산화막이 형성된 후에 게이트 산화막의 상측에 비정질 실리콘인 댄그링 본드(dangling bond)가 발생하는 문제도 있었다. In addition, after the gate oxide film is formed, a dangling bond, which is amorphous silicon, is generated on the upper side of the gate oxide film.
이에 본 발명은 상술한 종래의 제반 문제점을 감안하여 발명된 것으로서, 반도체 기판의 상면에 게이트 산화막 형성 전후에 자연 산화막 및 댄그링 본드를 완전히 제거하여 게이트 전극 특성을 향상시키도록 한 반도체 소자의 제조방법을 제공함에 발명의 목적이 있다.
Accordingly, the present invention has been invented in view of the above-described conventional problems, and a method of manufacturing a semiconductor device in which the natural oxide film and the dangling bond are completely removed before and after the gate oxide film is formed on the upper surface of the semiconductor substrate to improve the gate electrode characteristics. It is an object of the invention to provide.
상기의 목적을 달성하기 위한 본 발명은 모스형 반도체 소자의 게이트 산화막 제조에 있어서, 반도체 기판 상에 게이트 산화막을 형성시키기 위해 잔존하는 이물질을 제거하기 위해 세정하는 단계와, 반도체 기판이 석영관 내로 진입하여, 자연 산화막을 제거하기 위해 H2 가스 분위기에서 어닐링하는 어닐링단계와, 상기 H2 어닐링 후 반도체 기판 상에 게이트 산화막을 형성하는 단계를 포함하는 것을 기술적 특징으로 한다. In order to achieve the above object, the present invention provides a method for manufacturing a gate oxide film of a MOS type semiconductor device, the method comprising: cleaning to remove foreign substances remaining to form a gate oxide film on a semiconductor substrate, and the semiconductor substrate enters a quartz tube. In order to remove the native oxide film, the annealing step of annealing in an H 2 gas atmosphere and a step of forming a gate oxide film on the semiconductor substrate after the H 2 annealing are technical features.
상기 게이트 산화막 형성 후 댄그링 본드를 제거하기 위해 H2 가스 분위기에서 어닐링하는 단계가 더 포함된 것을 특징으로 한다. And annealing in an H 2 gas atmosphere to remove the dangling bond after the gate oxide film is formed.
이하, 본 발명의 바람직한 실시예를 첨부된 예시도면에 의거 설명하되 반도체 기판 상의 게이트 산화막이 형성된 구조는 도 1을 참조한다. Hereinafter, a preferred embodiment of the present invention will be described with reference to the accompanying drawings, but the structure in which the gate oxide film is formed on the semiconductor substrate is referred to FIG. 1.
본 발명의 모스형 반도체 소자의 게이트 산화막 제조시 우선, 도 2에 도시된 바와 같이, 반도체 기판(1) 상에 잔존하는 이물질을 제거하는 세정공정(S100)을 진행한다. 상기 세정공정(S100)에서는 반도체 기판(1) 상에 존재하는 잔존 산화막, 유기물, 파티클 등이 제거된다. In manufacturing the gate oxide film of the MOS-type semiconductor device of the present invention, first, as shown in FIG. 2, a cleaning step (S100) of removing foreign matter remaining on the semiconductor substrate 1 is performed. In the cleaning step S100, residual oxide films, organic substances, particles, and the like existing on the semiconductor substrate 1 are removed.
그리고, 세정공정(S100)을 마친 반도체 기판(1)은 열산화를 위해 석영관(미도시)으로 진입하고, 게이트 산화막(3)이 성장하기 전까지 소정시간 대기하게 된다.After the cleaning process S100, the semiconductor substrate 1 enters a quartz tube (not shown) for thermal oxidation, and waits for a predetermined time until the
이때, 게이트 산화막(3)의 성장 전까지 기판(1) 상에 생성되는 자연산화막(미도시)을 제거하기 위해, 인시튜(in-situ)로 H2 가스 분위기에서 어닐링하는 H2 어닐링공정(S110)이 진행된다. 이에 따라, 게이트 산화막(3)이 형성될 기판(1) 상면을 청결화함으로써 초기 산화막의 두께를 일정하게 제어할 수 있으며, 게이트 산화 막(3)의 결정화를 방지할 수 있는 것이다.At this time, in order to remove the native oxide film (not shown) formed on the substrate 1 until the growth of the
그런 후, 반도체 기판(1)의 정의된 활성영역에는 게이트 산화막(3)이 성장하는 게이트 산화막 형성공정(S120)이 진행된다. Thereafter, the gate oxide film forming process (S120) in which the
아울러, 본 발명은 상기 게이트 산화막(3)이 형성된 이후에도, 반도체 기판(1)을 인시튜로 H2 가스 분위기에서 어닐링하는 H2 어닐링공정(S130)을 추가할 수 있는데, H2 어닐링공정(S130)을 통해 반도체 기판(1) 표면 및 Si-SiO2 계면에서의 댄그링 본드를 제거하여 게이트 전극 특성을 향상시킬 수 있는 것이다.In addition, the present invention after formed the
한편, 게이트 산화막(3)이 형성되고 H2 어닐링공정(S130)이 수행된 후에는 게이트 산화막(3)의 상측에 폴리실리콘(4)을 증착하는 폴리실리콘 증착공정(S140)이 진행되고, 이후 패터닝을 수행하면 게이트 전극(3, 4)이 형성되는 것이다. Meanwhile, after the
이상에서 살펴본 바와 같이 본 발명은 반도체 소자의 게이트 산화막의 결정화를 방지하고 결함 발생을 예방하여 게이트 산화막의 두께를 일정하게 유지할 수 있는 장점이 있다.As described above, the present invention has the advantage of preventing the crystallization of the gate oxide film of the semiconductor device and preventing the occurrence of defects so that the thickness of the gate oxide film can be kept constant.
또한, 게이트 산화막의 형성 후 댄그링 본드를 제거하여 게이트 전극 특성을 향상시킬 수 있는 것이다. Further, the gate electrode characteristics can be improved by removing the dangling bond after the gate oxide film is formed.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030100678A KR100588906B1 (en) | 2003-12-30 | 2003-12-30 | The Manufacturing Method for Gate Oxide of MOS transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030100678A KR100588906B1 (en) | 2003-12-30 | 2003-12-30 | The Manufacturing Method for Gate Oxide of MOS transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050068862A KR20050068862A (en) | 2005-07-05 |
| KR100588906B1 true KR100588906B1 (en) | 2006-06-09 |
Family
ID=37259363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030100678A KR100588906B1 (en) | 2003-12-30 | 2003-12-30 | The Manufacturing Method for Gate Oxide of MOS transistor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100588906B1 (en) |
-
2003
- 2003-12-30 KR KR1020030100678A patent/KR100588906B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050068862A (en) | 2005-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100408328B1 (en) | Method of producing a mos transistor | |
| US7935592B2 (en) | Method of manufacturing semiconductor device having of spacer gate structure | |
| US20070114605A1 (en) | Ion implantation of nitrogen into semiconductor substrate prior to oxidation for offset spacer formation | |
| US7338910B2 (en) | Method of fabricating semiconductor devices and method of removing a spacer | |
| TWI396229B (en) | A raised source and drain process with disposable spacers | |
| JP3657915B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| US7306681B2 (en) | Method of cleaning a semiconductor substrate | |
| KR100588906B1 (en) | The Manufacturing Method for Gate Oxide of MOS transistor | |
| JP4070876B2 (en) | Manufacturing method of CMOS circuit | |
| KR100279951B1 (en) | Method for manufacturing split gate oxynitride of cmos transistor | |
| KR100628225B1 (en) | method for manufacturing of semiconductor device | |
| KR100267399B1 (en) | Method for forming silicide | |
| US6743690B2 (en) | Method of forming a metal-oxide semiconductor transistor | |
| KR19980081779A (en) | MOOS transistor and its manufacturing method | |
| KR100766270B1 (en) | Method of manufacturing a semiconductor device | |
| KR100800950B1 (en) | Gate electrode forming method for semiconductor device | |
| KR100338820B1 (en) | Method For Forming The Source And Drain Of MOS - Transitor | |
| JPH05291220A (en) | Manufacture of semiconductor device | |
| KR100595863B1 (en) | Method for fabricating the semiconductor device | |
| KR100301249B1 (en) | Method of manufacturing a semiconductor device | |
| JPH01214173A (en) | Manufacture of mos transistor | |
| KR100607793B1 (en) | Ion implantion method of poly silicon gate electrode | |
| KR100823451B1 (en) | Semiconductor device and method of manufacturing the semiconductor device | |
| KR940010544B1 (en) | Manufacturing method of transistor | |
| JPH07161974A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100518 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |