KR100588646B1 - Method for fabricating isolation of semiconductor device - Google Patents
Method for fabricating isolation of semiconductor device Download PDFInfo
- Publication number
- KR100588646B1 KR100588646B1 KR1020030083861A KR20030083861A KR100588646B1 KR 100588646 B1 KR100588646 B1 KR 100588646B1 KR 1020030083861 A KR1020030083861 A KR 1020030083861A KR 20030083861 A KR20030083861 A KR 20030083861A KR 100588646 B1 KR100588646 B1 KR 100588646B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- photoresist
- oxide film
- device isolation
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 64
- 238000002955 isolation Methods 0.000 title claims abstract description 41
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 30
- 150000004767 nitrides Chemical class 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 19
- 238000004140 cleaning Methods 0.000 claims abstract description 10
- 239000012535 impurity Substances 0.000 claims abstract description 9
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims abstract description 8
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 19
- 229910052710 silicon Inorganic materials 0.000 abstract description 19
- 239000010703 silicon Substances 0.000 abstract description 19
- 230000000694 effects Effects 0.000 abstract description 6
- 238000000926 separation method Methods 0.000 abstract description 5
- 230000007547 defect Effects 0.000 abstract description 4
- 230000006866 deterioration Effects 0.000 abstract description 4
- 238000000206 photolithography Methods 0.000 abstract description 2
- QPILZZVXGUNELN-UHFFFAOYSA-N sodium;4-amino-5-hydroxynaphthalene-2,7-disulfonic acid Chemical compound [Na+].OS(=O)(=O)C1=CC(O)=C2C(N)=CC(S(O)(=O)=O)=CC2=C1 QPILZZVXGUNELN-UHFFFAOYSA-N 0.000 abstract description 2
- 238000004380 ashing Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 210000003323 beak Anatomy 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 소자의 소자분리막 형성방법에 관한 것으로, 보다 자세하게는 반도체 소자분리막 형성시 발생하는 분리막 내의 실리콘 노즐 결함에 의한 소자의 작동 능력 저하를 개선하는 반도체 소자의 소자분리막 형성방법에 관한 것이다.The present invention relates to a method of forming a device isolation film of a semiconductor device, and more particularly, to a method of forming a device isolation film of a semiconductor device to improve the deterioration of the device's operation ability due to a silicon nozzle defect in the separation film generated when the semiconductor device isolation film is formed.
본 발명의 상기 목적은 반도체 기판에 버퍼층, 질화막 및 제 1 산화막을 순차적으로 형성하는 단계, 상기 제 1 산화막의 상부에 포토레지스트를 형성하고 패터닝하는 단계, 상기 포토레지스트를 마스크로 상기 제 1 산화막, 질화막 및 버퍼층을 식각하고 상기 포토레지스트를 제거하는 단계, 상기 포토레지스트를 제거시 발생하는 불순물을 O2 플라즈마를 이용하여 세정하는 단계, 상기 세정된 기판에 제 2 산화막을 형성하는 단계 및 상기 제 2 산화막을 마스크로 식각하여 기판에 소자 분리 트렌치를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법에 의해 달성된다.The object of the present invention is to sequentially form a buffer layer, a nitride film and a first oxide film on a semiconductor substrate, forming and patterning a photoresist on the first oxide film, the first oxide film using the photoresist as a mask, Etching the nitride film and the buffer layer and removing the photoresist, cleaning impurities generated during the removal of the photoresist using O 2 plasma, forming a second oxide film on the cleaned substrate, and the second And etching the oxide film with a mask to form a device isolation trench in the substrate.
따라서, 본 발명의 반도체 소자의 소자분리막 형성방법은 사진 공정에 의해 패터닝하고 식각된 잔류 포토레지스트를 제거하기 위하여 O2 플라즈마 애쉬 및 황산을 이용한 세정 방법을 이용하여 잔류 포토레지스트에 의해 트렌치 분리막 내에 생성될 수 있는 실리콘 노즐의 생성 원인을 제거함으로써 고집적화된 소자의 작동 능력을 향상시키고 신뢰성을 확보할 수 있는 효과가 있다.Therefore, the method of forming a device isolation film of the semiconductor device of the present invention is generated in the trench separation film by the residual photoresist using a cleaning method using O 2 plasma ash and sulfuric acid in order to remove the residual photoresist patterned and etched by the photolithography process. By eliminating possible causes of the generation of silicon nozzles, there is an effect of improving the operation capability of the highly integrated device and ensuring reliability.
소자분리막, 노즐, 애쉬, 포토레지스트,Device isolation film, nozzle, ash, photoresist,
Description
도 1 내지 도 5는 본 발명에 의한 소자분리막 형성방법을 나타낸 공정단면도.1 to 5 is a process cross-sectional view showing a device isolation film forming method according to the present invention.
도 6은 실리콘 기판의 식각시 실리콘 노즐이 발생한 경우의 단면도.6 is a cross-sectional view when a silicon nozzle occurs during etching of a silicon substrate.
본 발명은 반도체 소자의 소자분리막 형성방법에 관한 것으로, 보다 자세하게는 반도체 소자분리막 형성시 발생하는 분리막 내의 실리콘 노즐 결함에 의한 소자의 작동 능력 저하를 개선하는 반도체 소자의 소자분리막 형성방법에 관한 것이다.The present invention relates to a method of forming a device isolation film of a semiconductor device, and more particularly, to a method of forming a device isolation film of a semiconductor device to improve the deterioration of the device's operation ability due to a silicon nozzle defect in the separation film generated when the semiconductor device isolation film is formed.
반도체 장치에서는 통상적으로 반도체 기판 상부에 형성된 트랜지스터, 다이오드 및 저항 등의 여러 가지 소자영역들을 전기적으로 분리하기 위해 소자분리막을 형성한다. 이러한 소자분리막 형성공정은 모든 반도체 제조 공정 단계에 있어서 초기 단계의 공정으로서, 액티브 영역의 사이즈 및 후속 제조 공정에서의 공정 마진을 좌우하게 된다.In a semiconductor device, an isolation layer is typically formed to electrically isolate various device regions such as transistors, diodes, and resistors formed on a semiconductor substrate. The device isolation film forming process is an initial step in all semiconductor manufacturing process steps, and depends on the size of the active region and the process margin in the subsequent manufacturing process.
이러한 소자분리를 형성하기 위한 방법으로는 실리콘 부분 산화법(LOCal Oxidation of Silicon; 이하 'LOCOS'라 한다)이 가장 많이 사용되고 있다. 상기 LOCOS 소자분리는 반도체 기판 상에 패드 산화막 및 질화막을 차례로 형성하는 단계, 상기 질화막을 패터닝하는 단계 및 반도체 기판을 선택적으로 산화시켜 필드 산화막을 형성하는 단계로 이루어진다. 그러나, 상기 LOCOS 소자분리에 의하면, 반도체 기판의 선택적 산화시 마스크로 사용되는 질화막 하부에서 패드 산화막의 측면으로 산소가 침투하면서 필드 산화막의 끝부분에 버즈 비크(bird's beak)가 발생하게 된다. 이러한 버즈 비크에 의해 필드 산화막이 버즈 비크의 길이만큼 액티브 영역으로 확장되기 때문에, 채널 길이가 짧아져서 문턱전압(threshold voltage)이 증가하는 소위 '협채널 효과(narrow channel effect)'가 유발되어 트랜지스터의 전기적 특성을 악화시킨다.As a method of forming such device isolation, a LOCal Oxidation of Silicon (LOCOS) is most commonly used. The LOCOS device isolation is performed by sequentially forming a pad oxide film and a nitride film on a semiconductor substrate, patterning the nitride film, and selectively oxidizing the semiconductor substrate to form a field oxide film. However, according to the LOCOS device isolation, as the oxygen penetrates into the side of the pad oxide film under the nitride film used as the mask for the selective oxidation of the semiconductor substrate, a bird's beak is generated at the end of the field oxide film. Since the field oxide film is extended to the active region by the length of the buzz beak by such a buzz beak, a so-called 'narrow channel effect' which causes the channel length to shorten and increases the threshold voltage is induced, thereby Worsen the electrical properties.
따라서 상기 LOCOS 소자분리방법의 단점을 보완시킨 또 다른 소자분리막 제조 방법으로서, 질화막 하부에 산화 완충막(oxidation buffer layer)으로서 기능하는 폴리실리콘을 형성하는 변형된 LOCOS 소자분리법인 PBL(Polysilicon Buffered LOCOS)공정 또는 PSL(Poly Spacer LOCOS)공정을 도입하였다. 상기한 PBL 공정이나 PSL 공정에서는 LOCOS 소자분리방법에 의해 형성된 소자분리막에 비해 버즈 비크의 발생은 다소 감소되는 이점은 얻을 수 있으나, 반도체 기판과의 단차가 심해져 후속의 공정에서 불량을 유발시키는 단점이 있다.Therefore, as another method of fabricating a device isolation layer to compensate for the shortcomings of the LOCOS device isolation method, PBL (Polysilicon Buffered LOCOS), which is a modified LOCOS device isolation method that forms polysilicon that functions as an oxidation buffer layer under the nitride film Process or PSL (Poly Spacer LOCOS) process was introduced. In the above PBL process or PSL process, the occurrence of the buzz beak is slightly reduced compared to the device isolation film formed by the LOCOS device isolation method. However, the disadvantage is that the step difference between the semiconductor substrate and the semiconductor substrate is increased, causing defects in subsequent processes. have.
그러므로, 0.25μm 이하의 디자인-룰로 제조되어지는 반도체 장치에서는 반도체 기판 자체에 얕은 트렌치를 형성한 뒤, 절연물을 매립하는 얕은 트렌치 소자분리(Shallow Trench Isolation:이하 'STI'라 함) 방법이 가장 이상적인 소자분리막 제조 방법으로서 이용되고 있다.Therefore, in semiconductor devices manufactured with a design rule of 0.25 μm or less, a shallow trench isolation method (hereinafter, referred to as “STI”) that forms shallow trenches in the semiconductor substrate itself and then embeds an insulator is ideal. It is used as a device isolation film manufacturing method.
대한민국 공개특허 제 2000-44886호에는 질화막 패턴상에 산화막 패턴을 형성하고 습식 식각 공정을 통해 질화막 패턴이 노출된 측면을 부분 식각한 후, 산화막 패턴을 식각 마스크로 이용하여 트렌치를 형성하는 방법으로 소자분리막을 형성하는 방법이 기재되어 있다. 그러나 상기 기술은 트렌치 매립 공정을 용이하게 할 수 있고, 모우트 현상을 방지하여 게이트 산화막 형성시에 게이트 산화막이 얇게 성장되는 현상을 방지할 수 있는 방법으로 패턴 형성시 포토레지스트에 의한 불순물에 의한 영향은 기술하고 있지 않다.Korean Patent Laid-Open Publication No. 2000-44886 discloses a device in which an oxide pattern is formed on a nitride layer pattern, a part of the side surface of the nitride layer pattern is exposed through a wet etching process, and a trench is formed using the oxide layer pattern as an etching mask. A method of forming a separator is described. However, the above technique can facilitate the trench filling process and prevent the phenomena from occurring so that the gate oxide film is thinly grown when the gate oxide film is formed. Is not describing.
대한민국 공개특허 제 2002-56659호에는 트렌치 형성 후 트렌치에 잔류하는 불순물을 제거하는 방법에 대하여 기재되어 있다. 그러나 상기 기술은 누설 전류를 감소하기 위하여 트렌치 형성후 트렌치에 잔류하는 불순물을 제거하기 위한 방법만을 기재하고 있을 뿐 트렌치를 형성하기 위한 포토레지스트에 의한 불순물에 의한 영향은 기술하고 있지 않다.Korean Patent Laid-Open Publication No. 2002-56659 describes a method for removing impurities remaining in a trench after trench formation. However, the above technique describes only a method for removing impurities remaining in the trench after trench formation in order to reduce leakage current, but does not describe the effect of impurities by photoresist for forming the trench.
미합중국 특허 제 6,159,823호(Song, et al.)에는 질화막 패턴의 하부에 형성되어 있는 산화막 패드 패턴에 언더컷을 형성한 후, 질화막 라이너를 언더컷을 따라 자기 정합적으로 형성하여 소자 분리 영역과 활성 영역 사이에 홈이 형성되는 것을 방지하고, 트렌치 식각 후 세정 공정시 물반점이 발생하는 것을 방지하는 트 렌치 소자 분리 방법에 대하여 기재되어 있다. 하지만 상기 기술도 트렌치 형성 후 트렌치에 잔류하는 불순물을 제거할 때 생성되는 물반점을 제거하기 위한 방법 등을 기재하고 있을 뿐 트렌치를 형성하기 위한 포토레지스트에 의한 불순물에 의한 영향 등은 기술하고 있지 않다.In US Pat. No. 6,159,823 (Song, et al.), An undercut is formed on an oxide pad pattern formed under the nitride film pattern, and then a nitride liner is self-aligned along the undercut to form a gap between the device isolation region and the active region. A method of separating a wrench element is disclosed to prevent the formation of grooves in the trenches and to prevent water spots from occurring during the post-trench etching cleaning process. However, the above technique also describes a method for removing water spots generated when removing impurities remaining in the trench after trench formation, but does not describe the effects of impurities due to photoresist for forming trenches. .
포토레지스트는 애슁/스트립 공정을 이용하여 제거한다. 애슁 공정시 제거되지 않은 잔류 포토레지스트는 후속 열화 공정을 거치면서 실리콘 기판에 흡착되어 실리콘 기판을 식각시 실리콘 기판의 블로킹으로 작용하여 실리콘 노즐을 발생시켜 반도체 소자의 작동에 심각한 영향을 주게 되는 결함이 발생하는 문제점이 있다.Photoresist is removed using an ashing / strip process. Residual photoresist that is not removed during the ashing process is adsorbed onto the silicon substrate during the subsequent deterioration process and acts as blocking of the silicon substrate when etching the silicon substrate to generate a silicon nozzle, which seriously affects the operation of the semiconductor device. There is a problem that occurs.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 사진 공정에 의해 패터닝하고 식각된 잔류 포토레지스트를 제거하기 위하여 O2 플라즈마 애쉬의 방법을 이용하여 트렌치 분리막 내의 결함의 발생 원인을 제거함으로써 고집적화 된 소자의 작동 능력을 향상시키고 신뢰성을 확보하는 반도체 소자의 소자분리막 형성방법을 제공함에 본 발명의 목적이 있다.
Accordingly, the present invention is to solve the problems of the prior art as described above, by using a method of O 2 plasma ash to remove the residual photoresist patterned and etched by a photo process to cause the occurrence of defects in the trench separation membrane It is an object of the present invention to provide a method for forming a device isolation film of a semiconductor device by improving the operation capability of the highly integrated device by removing it to ensure reliability.
본 발명의 상기 목적은 반도체 기판에 버퍼층, 질화막 및 제 1 산화막을 순차적으로 형성하는 단계, 상기 제 1 산화막의 상부에 포토레지스트를 형성하고 패 터닝하는 단계, 상기 포토레지스트를 마스크로 상기 제 1 산화막, 질화막 및 버퍼층을 식각하고 상기 포토레지스트를 제거하는 단계, 상기 포토레지스트를 제거시 발생하는 불순물을 O2 플라즈마를 이용하여 세정하는 단계, 상기 세정된 기판에 제 2 산화막을 형성하는 단계 및 상기 제 2 산화막을 마스크로 식각하여 기판에 소자 분리 트렌치를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법에 의해 달성된다.The object of the present invention is to sequentially form a buffer layer, a nitride film and a first oxide film on a semiconductor substrate, forming and patterning a photoresist on the first oxide film, the first oxide film using the photoresist as a mask Etching the nitride film and the buffer layer and removing the photoresist, cleaning impurities generated during the removal of the photoresist using O 2 plasma, forming a second oxide film on the cleaned substrate, and And forming an isolation trench in the substrate by etching the second oxide film with a mask.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.Details of the above object and technical configuration of the present invention and the effects thereof according to the present invention will be more clearly understood by the following detailed description with reference to the drawings showing preferred embodiments of the present invention.
도 1 내지 도 5는 본 발명에 따른 소자분리막 형성방법을 나타낸 공정단면도이다.1 to 5 are process cross-sectional views illustrating a method of forming a device isolation film according to the present invention.
먼저, 도 1은 반도체 기판(10)의 상부에 버퍼층(11), 질화막(12), 제 1 산화막(13)을 형성한다. 반도체 기판의 상부에 버퍼층으로 실리콘 산화막을 50 내지 150Å 정도의 두께로 성장시키고, 상기 버퍼층의 상부에 실리콘 질화막을 1000 내지 1500Å의 두께로 적층한 후 상기 실리콘 질화막의 상부에 제 1 산화막을 1000 내지 2000Å의 두께로 형성시킨다. 상기 제 1 산화막은 실리콘 기판을 식각하기 위한 하드마스크로 이용된다. 상기 버퍼층은 질화막에 대한 스트레스를 완화시키기 위한 완충막으로 작용하고, 상기 질화막은 이후 표면 평탄화를 위한 화학기계연마(chemical mechanical polishing; CMP) 공정시 식각정지막으로서 작용 한다. 또한 제 1 산화막은 상기 트렌치 식각시 실리콘 기판과의 식각비를 조절하기 위하여 사용된다.First, FIG. 1 forms the
다음, 도 2에 도시된 바와 같이, 제 1 산화막, 질화막 및 버퍼층을 포토레지스트 패턴(14)을 이용하여 패터닝한다. 제 1 산화막의 상부에 포토레지스트를 증착하고 패터닝한 후 상기 포토레지스트 패턴을 이용하여 상기 제 1 산화막, 질화막 및 버퍼층을 건식 식각한다.Next, as shown in FIG. 2, the first oxide film, the nitride film, and the buffer layer are patterned using the
다음, 도 3에 도시된 바와 같이, 포토레지스트를 제거하고, 제 2 산화막(15)을 성장시킨다. 상기 패터닝된 포토레지스트를 애슁/스트립 공정으로 제거하고 제 2 산화막을 성장시킨다. 상기 제 2 산화막은 열 산화 공정으로 생성된 산화막으로 200 내지 400Å의 두께로 성장시키는 것이 바람직하다. 상기 제 2 산화막은 제 1 산화막의 상부와 측벽 그리고 기판의 상부에 형성되는데 상기 제 2 산화막의 두께를 조절하여 식각되는 트렌치의 폭을 조절할 수 있다.Next, as shown in FIG. 3, the photoresist is removed and the second oxide film 15 is grown. The patterned photoresist is removed by an ashing / strip process and a second oxide film is grown. The second oxide film is preferably an oxide film produced by a thermal oxidation process and grown to a thickness of 200 to 400 Pa. The second oxide layer is formed on the top and sidewalls of the first oxide layer and the upper portion of the substrate, and the width of the trench to be etched can be controlled by adjusting the thickness of the second oxide layer.
상기 포토레지스트의 제거는 O2 플라즈마 애슁 공정을 이용하여 제거하는데, 플라즈마 애슁 공정시 제거되지 않은 잔류 포토레지스트는 후속 열화 공정을 거치면서 실리콘 기판에 흡착되어 하부 실리콘 기판을 식각시 실리콘 기판의 블로킹으로 작용하여 도 6과 같이 실리콘 노즐(21)을 생성시킨다. 이러한 실리콘 노즐이 생기는 현상을 방지하기 위하여 O2 플라즈마 애슁시 공정 조건은 RF 파워를 800 내지 1200W, O2 플로우를 100 내지 200sccm, 공정 온도를 200 내지 350℃, 공정 시간을 60~120초로 해주며, O2 플라즈마 애슁 후 황산 세정을 실시한다.The photoresist is removed using an O 2 plasma ashing process. Residual photoresist that is not removed during the plasma ashing process is adsorbed onto the silicon substrate through a subsequent deterioration process, and the lower silicon substrate is blocked by the blocking of the silicon substrate during etching. It acts to generate the
다음, 도 4에 도시된 바와 같이, 기판을 식각하여 소자분리막 트렌치(16)를 형성한다. 포토레지스트 불순물을 제거 후 기판에 생성된 제 2 산화막을 건식 식각을 이용하여 제거하고, 오픈된 기판을 식각하여 소자 분리 트렌치를 형성한다. 상기 식각은 제 1 산화막 및 제 2 산화막과 실리콘 기판의 식각 선택비를 이용하여 기판을 식각함으로써 소자 분리 트렌치의 깊이를 조절할 수 있다. 상기 식각 공정으로 트렌치가 형성되는 동시에 제 1 산화막과 제 2 산화막은 모두 식각된다. Next, as shown in FIG. 4, the device
다음, 도 5에 도시된 바와 같이, 소자분리막(17)을 형성한다. 상기 소자 분리 트렌치의 내벽에 열 산화 공정을 통하여 열화 산화막(18)을 형성하고 상기 트렌치를 포함하는 기판 전체에 절연층을 형성하고 질화막이 노출될 때까지 평탄화 공정을 진행하고, 상기 질화막을 습식식각으로 제거하여 반도체 기판에 소자분리막을 형성한다.Next, as shown in FIG. 5, the
상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.It will be apparent that changes and modifications incorporating features of the invention will be readily apparent to those skilled in the art by the invention described in detail. It is intended that the scope of such modifications of the invention be within the scope of those of ordinary skill in the art including the features of the invention, and such modifications are considered to be within the scope of the claims of the invention.
따라서, 본 발명의 반도체 소자의 소자분리막 형성방법은 사진 공정에 의해 패터닝하고 식각된 잔류 포토레지스트를 제거하기 위하여 O2 플라즈마 애쉬 및 황산을 이용한 세정 방법을 이용하여 잔류 포토레지스트에 의해 트렌치 분리막 내에 생성될 수 있는 실리콘 노즐의 생성 원인을 제거함으로써 고집적화된 소자의 작동 능력을 향상시키고 신뢰성을 확보할 수 있는 효과가 있다.Therefore, the method of forming a device isolation film of the semiconductor device of the present invention is generated in the trench separation film by the residual photoresist using a cleaning method using O 2 plasma ash and sulfuric acid in order to remove the residual photoresist patterned and etched by the photolithography process. By eliminating possible causes of the generation of silicon nozzles, there is an effect of improving the operation capability of the highly integrated device and ensuring reliability.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030083861A KR100588646B1 (en) | 2003-11-25 | 2003-11-25 | Method for fabricating isolation of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030083861A KR100588646B1 (en) | 2003-11-25 | 2003-11-25 | Method for fabricating isolation of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050050180A KR20050050180A (en) | 2005-05-31 |
| KR100588646B1 true KR100588646B1 (en) | 2006-06-12 |
Family
ID=38665690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030083861A KR100588646B1 (en) | 2003-11-25 | 2003-11-25 | Method for fabricating isolation of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100588646B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100758296B1 (en) | 2006-01-31 | 2007-09-12 | 삼성전자주식회사 | Method for forming trench |
-
2003
- 2003-11-25 KR KR1020030083861A patent/KR100588646B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050050180A (en) | 2005-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6326283B1 (en) | Trench-diffusion corner rounding in a shallow-trench (STI) process | |
| US6121110A (en) | Trench isolation method for semiconductor device | |
| US5956598A (en) | Method for fabricating a shallow-trench isolation structure with a rounded corner in integrated circuit | |
| US7906407B2 (en) | Shallow trench isolation structures and a method for forming shallow trench isolation structures | |
| JP2004311487A (en) | Method of manufacturing semiconductor device | |
| KR100273615B1 (en) | Semiconductor device and fabrication method thereof | |
| KR101002474B1 (en) | Method of forming isolation film of semiconductor memory device | |
| US7514336B2 (en) | Robust shallow trench isolation structures and a method for forming shallow trench isolation structures | |
| KR100588646B1 (en) | Method for fabricating isolation of semiconductor device | |
| US6235609B1 (en) | Method for forming isolation areas with improved isolation oxide | |
| KR101006508B1 (en) | Method for forming element isolation layer of semiconductor device | |
| US20090170276A1 (en) | Method of Forming Trench of Semiconductor Device | |
| JP3053009B2 (en) | Method for manufacturing semiconductor device | |
| KR100524916B1 (en) | Trench isolation method of semiconductor integrated circuit | |
| KR100552852B1 (en) | Method for fabricating shallow trench isolation | |
| KR100561974B1 (en) | A Manufacturing Method of Semiconductor Element | |
| JP2002100670A (en) | Semiconductor device and its manufacturing method | |
| KR20000013286A (en) | Isolation method of a semiconductor device | |
| KR100418576B1 (en) | Method of forming trench type isolation process in semiconductor device | |
| KR100525916B1 (en) | Method of forming a device separation layer in the semiconductor device | |
| KR101006510B1 (en) | Method for forming isolation layer of semiconductor device | |
| KR20010005210A (en) | Method for shallow trench isolation | |
| KR100984855B1 (en) | Method for forming element isolation layer of semiconductor device | |
| JP2001244327A (en) | Method for manufacturing semiconductor device | |
| KR20020088718A (en) | A method of device isolation using trench type isolation process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100518 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |