KR100578843B1 - Display apparatus and driving method thereof - Google Patents

Display apparatus and driving method thereof Download PDF

Info

Publication number
KR100578843B1
KR100578843B1 KR1020040037266A KR20040037266A KR100578843B1 KR 100578843 B1 KR100578843 B1 KR 100578843B1 KR 1020040037266 A KR1020040037266 A KR 1020040037266A KR 20040037266 A KR20040037266 A KR 20040037266A KR 100578843 B1 KR100578843 B1 KR 100578843B1
Authority
KR
South Korea
Prior art keywords
signal
pulse
period
field
flip
Prior art date
Application number
KR1020040037266A
Other languages
Korean (ko)
Other versions
KR20050113683A (en
Inventor
신동용
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040037266A priority Critical patent/KR100578843B1/en
Priority to EP05103853A priority patent/EP1600924B1/en
Priority to AT05103853T priority patent/ATE414314T1/en
Priority to DE602005010936T priority patent/DE602005010936D1/en
Priority to US11/128,924 priority patent/US8040302B2/en
Priority to JP2005149945A priority patent/JP2005338837A/en
Priority to CNB2005100738488A priority patent/CN100414578C/en
Publication of KR20050113683A publication Critical patent/KR20050113683A/en
Application granted granted Critical
Publication of KR100578843B1 publication Critical patent/KR100578843B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • H03K5/1506—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages
    • H03K5/15093—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages using devices arranged in a shift register
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00234—Layout of the delay element using circuits having two logic levels
    • H03K2005/00241—Layout of the delay element using circuits having two logic levels using shift registers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

유기 EL 표시 장치에서, 제1 화소와 제2 화소가 하나의 데이터선과 선택 주사선 및 구동 소자를 공유하고, 한 프레임은 제1 필드와 제2 필드로 분할되어 구동된다. 제1 화소의 유기 EL 소자는 제1 트랜지스터를 통하여 구동 소자에 연결되고 제2 화소의 유기 EL 소자는 제2 트랜지스터를 통하여 구동 소자에 연결된다. 제1 및 제2 트랜지스터는 각각 제1 발광 주사선과 제2 발광 주사선에 의해 구동되며, 선택 주사선은 제1 필드와 제2 필드에서 각각 로우 레벨 펄스를 가진다. 제1 발광 주사선은 제1 필드에서 로우 레벨 펄스를 가지고, 제2 발광 주사선은 제2 필드에서 로우 레벨 펄스를 가진다. 이와 같이 하면, 데이터선의 개수와 데이터 구동을 위한 집적 회로의 개수를 줄일 수 있다. 그리고 선택 주사선, 제1 발광 주사선 및 제2 발광 주사선을 구동하기 위해 세 개의 주사 구동부가 사용된다. In an organic EL display device, a first pixel and a second pixel share one data line, a selection scan line, and a driving element, and one frame is divided into a first field and a second field to be driven. The organic EL element of the first pixel is connected to the driving element through the first transistor, and the organic EL element of the second pixel is connected to the driving element through the second transistor. The first and second transistors are respectively driven by the first emission scan line and the second emission scan line, and the selection scan line has a low level pulse in the first field and the second field, respectively. The first light emitting scan line has a low level pulse in a first field, and the second light emitting scan line has a low level pulse in a second field. In this way, the number of data lines and the number of integrated circuits for driving data can be reduced. In addition, three scan drivers are used to drive the selection scan line, the first light emission scan line, and the second light emission scan line.

주사, 공유, 유기EL, 주사 구동부, 플립플롭, 래치Scan, Share, Organic EL, Scan Driver, Flip-Flop, Latch

Description

표시 장치 및 그 구동 방법{DISPLAY APPARATUS AND DRIVING METHOD THEREOF}Display device and driving method thereof {DISPLAY APPARATUS AND DRIVING METHOD THEREOF}

도 1은 본 발명의 제1 실시예에 따른 유기 EL 표시 장치의 개략적인 평면도이다. 1 is a schematic plan view of an organic EL display device according to a first embodiment of the present invention.

도 2는 본 발명의 제1 실시예에 따른 화소의 개략적인 회로도이다. 2 is a schematic circuit diagram of a pixel according to a first embodiment of the present invention.

도 3은 본 발명의 제1 실시예에 따른 유기 EL 표시 장치의 구동 타이밍도이다. 3 is a driving timing diagram of the organic EL display device according to the first embodiment of the present invention.

도 4는 본 발명의 제1 실시예에 따른 유기 EL 표시 장치의 선택 주사 구동부의 상세 구동 파형도이다. 4 is a detailed driving waveform diagram of a selective scan driver of an organic EL display device according to a first embodiment of the present invention.

도 5a는 본 발명의 제1 실시예에 따른 유기 EL 표시 장치의 선택 주사 구동부를 나타내는 도면이다. 5A is a diagram showing a selective scan driver of an organic EL display device according to a first embodiment of the present invention.

도 5b는 도 5a의 선택 주사 구동부에 사용되는 플립플롭의 개략적인 도면이다. FIG. 5B is a schematic diagram of a flip-flop used in the selective scan driver of FIG. 5A.

도 6은 본 발명의 제1 실시예에 따른 유기 EL 표시 장치의 발광 주사 구동부를 나타내는 도면이다. 6 is a view showing a light emitting scan driver of an organic EL display device according to a first embodiment of the present invention.

도 7은 본 발명의 제2 실시예에 따른 화소의 개략적인 회로도이다. 7 is a schematic circuit diagram of a pixel according to a second embodiment of the present invention.

도 8은 본 발명의 제2 실시예에 따른 유기 EL 표시 장치의 구동 타이밍도이다.8 is a driving timing diagram of the organic EL display device according to the second embodiment of the present invention.

도 9는 본 발명의 제2 실시예에 따른 유기 EL 표시 장치의 발광 주사 구동부를 나타내는 도면이다. 9 is a view showing a light emitting scan driver of an organic EL display device according to a second embodiment of the present invention.

도 10은 도 9의 발광 주사 구동부의 구동 타이밍도이다.10 is a driving timing diagram of the light emitting scan driver of FIG. 9.

도 11은 본 발명의 제3 실시예에 따른 유기 EL 표시 장치의 발광 주사 구동부를 나타내는 도면이다. 11 is a view showing a light emitting scan driver of an organic EL display device according to a third embodiment of the present invention.

도 12는 도 11의 발광 주사 구동부의 구동 타이밍도이다.12 is a driving timing diagram of the light emitting scan driver of FIG. 11.

도 13은 본 발명의 제4 실시예에 따른 유기 EL 표시 장치의 개략적인 평면도이다. 13 is a schematic plan view of an organic EL display device according to a fourth embodiment of the present invention.

본 발명은 표시 장치 및 그 구동 방법에 관한 것으로, 특히 표시 장치의 주사 구동부에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device and a driving method thereof, and more particularly to a scan driver of a display device.

액정 표시 장치, 유기 전계발광 표시 장치 등의 능동 구동형 표시 장치의 표시 영역에는 행 방향으로 뻗어 있는 복수의 선택 주사선과 열 방향으로 뻗어 있는 복수의 데이터선이 형성되어 있다. 이웃하는 두 선택 주사선과 이웃하는 두 데이터선에 의해 화소 영역이 정의되고, 이러한 화소 영역에 화소가 행렬 형태로 형성된다. 그리고 하나의 화소에는 선택 주사선으로부터 전달되는 선택 신호에 응답하여 데이터선으로부터의 데이터 신호를 전달하는 능동 소자, 즉 트랜지스터가 형성되어 있다. 따라서 이러한 표시 장치는 선택 주사선을 구동하기 위한 주사 구동부와 데 이터선을 구동하기 위한 데이터 구동부가 필요하다.A plurality of selective scan lines extending in a row direction and a plurality of data lines extending in a column direction are formed in a display area of an active driving display device such as a liquid crystal display and an organic electroluminescent display. A pixel region is defined by two neighboring selection scan lines and two neighboring data lines, and pixels are formed in a matrix form in the pixel region. In one pixel, an active element, that is, a transistor, which transfers a data signal from the data line is formed in response to the selection signal transmitted from the selection scan line. Accordingly, such a display device requires a scan driver for driving the selected scan line and a data driver for driving the data line.

그리고 이러한 표시 장치에서는 일반적으로 적색(이하, "R"이라 함)의 빛을 내는 R 화소, 녹색(이하, "G"라 함)의 빛을 내는 G 화소 및 청색(이하, "B"라 함)의 빛을 내는 B 화소의 밝기의 조합에 의해 다양한 색상이 표현된다. 따라서 표시 장치에는 일반적으로 행 방향으로 R, G, B 화소가 연속적으로 배치되어 있고, 이들 R, G, B 화소 각각에 별도의 데이터선이 연결되어 있다.In such a display device, an R pixel emitting red light (hereinafter, referred to as "R"), a G pixel emitting green light (hereinafter, referred to as "G"), and a blue color (hereinafter, referred to as "B") are described. Various colors are expressed by the combination of the brightness of the B pixels emitting light. Therefore, in the display device, in general, R, G, and B pixels are continuously arranged in a row direction, and separate data lines are connected to each of the R, G, and B pixels.

데이터 구동부는 디지털 데이터 신호를 아날로그 신호로 변환하여 모든 데이터선에 인가하여야 하므로, 데이터선의 개수에 해당하는 출력 단자를 가져야 한다. 그런데 일반적으로 데이터 구동부는 복수의 집적 회로로 제작되는데, 하나의 집적 회로가 가지는 출력 단자의 개수는 제한되어 있으므로 모든 데이터선을 구동하기 위해서는 많은 집적 회로가 사용되어야 한다. 또한, 제한된 표시 영역 내에서 R, G, B 화소 별로 데이터선이 각각 형성되고 이러한 화소를 구동하기 위한 구동 소자도 각각 형성되는 경우에, 화소의 개구율이 감소한다는 문제점이 있다.Since the data driver converts a digital data signal into an analog signal and applies it to all data lines, the data driver must have an output terminal corresponding to the number of data lines. However, in general, the data driver is made of a plurality of integrated circuits. Since the number of output terminals of one integrated circuit is limited, many integrated circuits must be used to drive all the data lines. In addition, when the data lines are formed for each of the R, G, and B pixels in the limited display area, and the driving elements for driving the pixels are also formed, the aperture ratio of the pixels is reduced.

본 발명이 이루고자 하는 기술적 과제는 데이터선을 구동하는 집적 회로의 개수를 줄일 수 있는 표시 장치를 제공하는 것이다. 또는, 본 발명이 이루고자 하는 다른 기술적 과제는 데이터선의 개수를 줄일 수 있는 표시 장치를 제공하는 것이다.An object of the present invention is to provide a display device capable of reducing the number of integrated circuits driving data lines. Another object of the present invention is to provide a display device capable of reducing the number of data lines.

이러한 과제를 해결하기 위해, 본 발명은 두 개의 화소가 하나의 데이터선과 선택 주사선을 공유하도록 한다.In order to solve this problem, the present invention allows two pixels to share one data line and a selection scan line.

본 발명의 한 특징에 따르면, 표시 영역, 제1 구동부, 제2 구동부 및 제3 구동부를 포함하는 표시 장치가 제공된다. 표시 영역은 화상을 나타내는 데이터 신호를 전달하는 복수의 데이터선, 선택 신호를 전달하는 복수의 제1 주사선, 발광 신호를 전달하는 복수의 제2 및 제3 주사선 및 상기 데이터선과 상기 제1 주사선에 의해 각각 정의되는 복수의 화소 영역을 포함한다. 제1 구동부는 제1 필드 및 제2 필드에서 각각 제1 펄스를 가지는 제1 신호를 제1 기간만큼 시프트하면서 상기 복수의 제1 주사선에 순차적으로 전달한다. 제2 구동부는 상기 제1 필드에서 제2 펄스를 가지는 제2 신호를 제2 기간만큼 시프트하면서 상기 복수의 제2 주사선에 순차적으로 전달하고, 제3 구동부는 상기 제2 필드에서 제3 펄스를 가지는 제3 신호를 제3 기간만큼 시프트하면서 상기 복수의 제3 주사선에 순차적으로 전달하는 제3 구동부를 포함한다. 화소 영역은 상기 데이터선과 상기 제1 주사선을 공유하는 제1 및 제2 화소를 포함하며, 상기 제1 필드에서 상기 제1 화소가 상기 제2 펄스에 의해 발광하고 상기 제2 필드에서 상기 제2 화소가 상기 제3 펄스에 의해 발광한다.According to an aspect of the present invention, a display device including a display area, a first driver, a second driver, and a third driver is provided. The display area includes a plurality of data lines for transmitting a data signal representing an image, a plurality of first scan lines for transmitting a selection signal, a plurality of second and third scan lines for transmitting a light emission signal, and the data lines and the first scan lines. It includes a plurality of pixel areas each defined. The first driver sequentially transfers the first signal having the first pulse in the first field and the second field by the first period, respectively, to the plurality of first scan lines. The second driver sequentially transmits the second signal having the second pulse in the first field to the plurality of second scan lines while shifting the second signal by the second period, and the third driver has the third pulse in the second field. And a third driver sequentially transferring a third signal to the plurality of third scan lines by shifting a third signal by a third period. The pixel area includes first and second pixels sharing the data line and the first scan line, wherein the first pixel emits light by the second pulse in the first field and the second pixel in the second field. Emits light by the third pulse.

본 발명의 한 실시예에 따르면, 제1 구동부는 제4 기간 동안 제4 펄스를 가지는 제4 신호를 상기 제4 기간보다 짧은 제5 기간만큼 시프트하면서 순차적으로 출력하는 제4 구동부, 그리고 상기 제4 신호와 상기 제4 신호가 상기 제5 기간만큼 시프트된 신호가 공통으로 상기 제4 펄스인 기간에서 상기 제1 펄스를 출력하는 제5 구동부를 포함한다. According to an embodiment of the present invention, the first driving unit sequentially outputs a fourth signal having a fourth pulse during a fourth period by shifting the fourth signal by a fifth period shorter than the fourth period, and the fourth driving unit. And a fifth driver configured to output the first pulse in a period in which a signal and the signal in which the fourth signal is shifted by the fifth period are the fourth pulse in common.

본 발명의 다른 실시예에 따르면, 제4 구동부는 전단의 플립플롭의 출력이 후단의 플립플롭의 입력으로 되는 복수의 플립플롭을 포함하며, 상기 후단의 플립플롭은 상기 전단의 플립플롭에서 출력되는 상기 제4 신호의 상기 제4 펄스를 상기 제5 기간만큼 시프트하여 상기 제5 구동부로 출력한다. According to another embodiment of the present invention, the fourth driving unit includes a plurality of flip-flops in which the output of the flip-flop of the front end is an input of the flip-flop of the rear end, and the rear flip-flop is output from the flip-flop of the front end. The fourth pulse of the fourth signal is shifted by the fifth period and output to the fifth driver.

본 발명의 또다른 실시예에 따르면, 플립플롭은 클록의 제1 레벨에 동작하여 입력 신호를 출력하고 상기 클록의 제2 레벨에 동작하여 상기 입력 신호를 래치하여 출력하며, 인접한 두 플립플롭은 클록이 반전되어 사용된다.According to another embodiment of the present invention, a flip-flop operates at a first level of a clock to output an input signal, and operates at a second level of the clock to latch and output the input signal, wherein two adjacent flip-flops are clocked. This is used in reverse.

본 발명의 또다른 실시예에 따르면, 제2 구동부는 상기 제1 화소의 상기 제1 주사선에 상기 제1 신호의 제1 펄스가 인가되는 시점과 실질적으로 동시에 상기 제1 화소의 상기 제2 주사선에 상기 제2 신호의 제2 펄스를 인가한다.According to another exemplary embodiment of the present invention, a second driver may be connected to the second scan line of the first pixel at substantially the same time as the first pulse of the first signal is applied to the first scan line of the first pixel. The second pulse of the second signal is applied.

본 발명의 또다른 실시예에 따르면, 제2 구동부는 상기 제1 화소의 상기 제1 주사선에 인가되는 상기 제1 신호의 제1 펄스의 종료 시점과 실질적으로 동시에 상기 제1 화소의 상기 제2 주사선에 상기 제2 신호의 제2 펄스를 인가한다. According to another embodiment of the present invention, the second driving unit is the second scanning line of the first pixel substantially simultaneously with the end point of the first pulse of the first signal applied to the first scanning line of the first pixel. The second pulse of the second signal is applied to the.

본 발명의 또다른 실시예에 따르면, 제2 구동부는 제4 기간 동안 제4 펄스를 가지는 제4 신호를 상기 제4 기간보다 짧은 제5 기간만큼 시프트하면서 순차적으로 출력하는 제4 구동부, 그리고 상기 제4 신호와 상기 제4 신호가 상기 제5 기간만큼 시프트된 신호가 공통으로 상기 제4 펄스인 기간에서 상기 제1 펄스를 출력하는 제5 구동부를 포함한다.According to another embodiment of the present invention, the second driver is a fourth driver for sequentially outputting a fourth signal having a fourth pulse during the fourth period while shifting by a fifth period shorter than the fourth period, and the first driver And a fifth driver configured to output the first pulse in a period in which a signal shifted by the fourth signal and the fourth signal by the fifth period is the fourth pulse.

본 발명의 다른 특징에 따르면, 제1 신호를 전달하는 복수의 제1 주사선, 제2 신호를 전달하는 복수의 제2 주사선 및 제3 신호를 전달하는 복수의 제3 주사선을 포함하는 표시 장치가 제공된다. 제1 신호는 제1 필드와 제2 필드에서 각각 제1 기간 동안 제1 펄스를 가지며, 제2 신호는 상기 제1 필드에서 제2 기간 동안 제2 펄스를 가지고, 제3 신호는 상기 제2 펄스에서 제3 기간 동안 제3 펄스를 가진다. 본 발명의 표시 장치는, 상기 제1 신호를 제4 기간만큼 시프트하면서 순차적으로 상기 복수의 제1 주사선으로 출력하는 제1 구동부, 상기 제2 신호를 상기 제4 기간만큼 시프트하면서 순차적으로 상기 복수의 제2 주사선으로 출력하는 제2 구동부, 그리고 상기 제3 신호를 상기 제4 기간만큼 시프트하면서 순차적으로 상기 복수의 제3 주사선으로 출력하는 제3 구동부를 포함한다.According to another aspect of the present invention, there is provided a display device including a plurality of first scan lines for transmitting a first signal, a plurality of second scan lines for transmitting a second signal, and a plurality of third scan lines for transmitting a third signal. do. The first signal has a first pulse during a first period in the first field and the second field respectively, the second signal has a second pulse during the second period in the first field, and the third signal is the second pulse. Has a third pulse for a third period of time. The display device of the present invention includes a first driver that sequentially outputs the first signal to the plurality of first scan lines while shifting the first signal by a fourth period, and sequentially shifts the second signal by the fourth period. And a third driver to sequentially output the second scan line to the plurality of third scan lines while shifting the third signal by the fourth period.

본 발명의 또다른 특징에 따르면, 제1 필드 및 제2 필드에서 각각 제1 기간 동안 제1 펄스를 가지는 선택 신호를 전달하는 복수의 제1 주사선, 상기 제1 필드에서 제2 기간 동안 제2 펄스를 가지는 제1 발광 신호를 전달하는 복수의 제2 주사선 및 상기 제2 필드에서 제3 기간 동안 제3 펄스를 가지는 제2 발광 신호를 전달하는 복수의 제3 주사선 및 화상을 나타내는 데이터 신호를 전달하는 복수의 데이터선을 포함하는 표시 장치를 구동하는 방법이 제공된다. 본 발명의 구동 방법은, 상기 제1 필드 및 제2 필드에서 각각 상기 제4 기간 동안 제4 펄스를 가지는 제1 신호를 제5 기간만큼 시프트하면서 순차적으로 출력하는 단계, 연속되어 출력되는 두 개의 상기 제1 신호가 공통으로 상기 제4 펄스인 기간 동안 상기 선택 신호의 상기 제1 펄스를 출력하는 단계, 상기 제1 필드에서 상기 제2 펄스를 가지는 상기 제1 발광 신호를 상기 제5 기간만큼 시프트하면서 순차적으로 출력하는 단계, 그리고 상기 제2 필드에서 상기 제3 펄스를 가지는 상기 제2 발광 신호를 상기 제5 기간만큼 시프트하면서 순차적으로 출력하는 단계를 포함한다. 또한, 제1 주사선으로 부터의 상기 제1 펄스에 응답하여 상기 데이터선으로부터의 데이터 신호를 기입하는 화소 영역에서, 제1 화소는 상기 제2 펄스에 응답하여 발광하고 제2 화소는 상기 제3 펄스에 응답하여 발광한다. According to another feature of the invention, a plurality of first scan lines for transmitting a selection signal having a first pulse for a first period in a first field and a second field, respectively, and a second pulse for a second period in the first field A plurality of second scan lines for transmitting a first light emission signal having a plurality of and a plurality of third scan lines for transmitting a second light emission signal having a third pulse during a third period in the second field and a data signal representing an image A method of driving a display device including a plurality of data lines is provided. The driving method of the present invention includes sequentially outputting a first signal having a fourth pulse for a fourth period in the first field and the second field by a fifth period, respectively, wherein the two consecutive outputs are performed. Outputting the first pulse of the selection signal during a period in which a first signal is commonly the fourth pulse, while shifting the first light emission signal having the second pulse in the first field by the fifth period Outputting sequentially, and sequentially outputting the second light emission signal having the third pulse in the second field by the fifth period. Further, in the pixel region in which the data signal from the data line is written in response to the first pulse from the first scan line, the first pixel emits light in response to the second pulse and the second pixel emits the third pulse. In response to the light emission.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 연결되어 있는 경우도 포함한다. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention. Like parts are designated by like reference numerals throughout the specification. When a part is connected to another part, this includes not only a directly connected part but also a case where another part is connected in between.

이제 본 발명의 실시예에 따른 표시 장치 및 그 구동 방법에 대하여 도면을 참고로 하여 상세하게 설명한다. 그리고 본 발명의 실시예에서는 유기 물질의 전계발광을 이용하는 유기 전계발광(이하, "유기 EL"이라 함) 표시 장치를 예로 들어 설명한다. A display device and a driving method thereof according to an exemplary embodiment of the present invention will now be described in detail with reference to the accompanying drawings. In the embodiment of the present invention, an organic electroluminescence (hereinafter referred to as "organic EL") display device using electroluminescence of an organic material will be described as an example.

도 1은 본 발명의 제1 실시예에 따른 유기 EL 표시 장치의 개략적인 평면도이다. 1 is a schematic plan view of an organic EL display device according to a first embodiment of the present invention.

도 1에 나타낸 바와 같이, 본 발명의 제1 실시예에 따른 유기 EL 표시 장치는 표시 패널을 형성하기 위한 절연 기판(도시하지 않음)을 포함하며, 절연 기판은 표시 장치의 사용자에게 화면으로 보이는 영역인 표시 영역(100), 즉 발광 영역과 그 바깥의 주변 영역, 즉 비발광 영역으로 나눌 수 있다. 주변 영역에는 선택 주사 구동부(200), 발광 주사 구동부(300, 400) 및 데이터 구동부(500)가 형성되어 있다.As shown in FIG. 1, the organic EL display device according to the first embodiment of the present invention includes an insulating substrate (not shown) for forming a display panel, and the insulating substrate is an area visible to the user of the display device. The display area 100 may be divided into a light emitting area and a peripheral area outside thereof, that is, a non-light emitting area. The selective scan driver 200, the light emission scan drivers 300 and 400, and the data driver 500 are formed in the peripheral area.

표시 영역(100)은 복수의 데이터선(D1∼Dn), 복수의 선택 주사선(S1∼S m), 복수의 발광 주사선(E11∼E1m, E21∼E2m) 및 복수의 화소를 포함한다. 복수의 데이터선(D1∼Dn)은 열 방향으로 뻗어 있으며 화상을 나타내는 데이터 신호를 화소로 전달하며, 복수의 선택 주사선(S1∼Sm)과 발광 주사선(E11∼E 1m, E21∼E2m)은 가로 방향으로 뻗어 있으며 각각 선택 신호와 발광 신호를 화소로 전달한다. 그리고 이웃하는 두 선택 주사선과 이웃하는 두 데이터선에 의해 화소 영역(110)이 정의되고, 이 화소 영역(110)에 두 개의 화소(111, 112)가 형성된다. 즉, 화소 영역(110)의 두 개의 화소(111, 112)는 하나의 데이터선과 하나의 선택 신호선에 공통으로 연결되어 있다.The display area 100 includes a plurality of data lines D 1 -D n , a plurality of selected scan lines S 1 -S m , a plurality of emission scan lines E 11 -E 1m , E 21 -E 2m , and a plurality of It includes a pixel. The plurality of data lines D 1 to D n extend in the column direction and transmit data signals representing an image to the pixels, and the plurality of selection scan lines S 1 to S m and the emission scan lines E 11 to E 1 m and E 21 to E 2m ) extend in the horizontal direction and transmit the selection signal and the light emission signal to the pixels, respectively. The pixel region 110 is defined by two neighboring selection scan lines and two neighboring data lines, and two pixels 111 and 112 are formed in the pixel region 110. That is, the two pixels 111 and 112 of the pixel region 110 are commonly connected to one data line and one selection signal line.

도 1에서는 각 화소에 발광 주사선(E11∼E1m, E21∼E2m)이 두 개 형성되고, 이에 따라 발광 주사선(E11∼E1m)을 구동하는 발광 주사 구동부(300)와 발광 주사선(E 21∼E2m)을 구동하는 발광 주사 구동부(400)가 형성되어 있는 것으로 하여 설명한다. 또한, 한 프레임이 두 개의 필드로 분할되어 구동되고 두 필드의 기간이 동일한 것으로 하여 설명한다.In FIG. 1, two light emitting scan lines E 11 to E 1m and E 21 to E 2m are formed in each pixel, and accordingly, a light emitting scan driver 300 and a light emitting scan line for driving the light emitting scan lines E 11 to E 1m . It is assumed that the light emitting scan driver 400 for driving (E 21 to E 2m ) is formed. In addition, it is explained that one frame is driven by dividing into two fields, and the period of the two fields is the same.

선택 주사 구동부(200)는 각 필드에서 복수의 선택 주사선(S1∼Sm)에 선택 신호를 순차적으로 인가한다. 발광 주사 구동부(300)는 한 필드에서 복수의 발광 주사선(E11∼E1m)에 발광 신호를 순차적으로 인가하고, 발광 주사 구동부(400)는 다른 필드에서 복수의 발광 주사선(E21∼E2m)에 발광 신호를 순차적으로 인가한다. 데이터 구동부(500)는 데이터 신호를 데이터선(D1∼Dn)으로 인가하며, 데이터선(D1∼Dn)은 행 방향으로 배열되어 있는 화소 영역(110)을 각각 통과하며 화소 영역(110)에서 두 개의 화소(111, 112)에 연결되어 있다. The selection scan driver 200 sequentially applies a selection signal to the plurality of selection scan lines S 1 to S m in each field. The light emission scan driver 300 sequentially applies light emission signals to the plurality of light emission scan lines E 11 to E 1m in one field, and the light emission scan driver 400 applies the light emission scan lines E 21 to E 2m in another field. Luminous signals are sequentially applied. The data driver 500 applies a data signal to the data lines D 1 to D n , and the data lines D 1 to D n pass through the pixel areas 110 arranged in the row direction, respectively. Two pixels 111 and 112 are connected at 110.

선택 및 발광 주사 구동부(200, 300, 400) 및/또는 데이터 구동부(500)는 절연 기판 위에 집적 회로 형태로 직접 장착될 수 있다. 또는 이들 구동부(200, 300, 400 및/또는 500)를 절연 기판 위에서 주사선(S1∼Sm, E11∼E1m , E21∼E2m), 데이터선(D1∼Dn) 및 화소 회로(110)의 트랜지스터를 형성하는 층과 동일한 층들로 형성할 수도 있다. 또는 이들 구동부(200, 300, 400 및/또는 500)를 절연 기판과 별도의 기판에 형성하여 이들 기판을 절연 기판에 전기적으로 연결할 수도 있으며, 또한 절연 기판에 접착되어 전기적으로 연결된 TCP(tape carrier package), FPC(flexible printed circuit) 또는 TAB(tape automatic bonding)에 칩 등의 형태로 장착할 수도 있다.The selection and emission scan drivers 200, 300, and 400 and / or the data driver 500 may be directly mounted on the insulating substrate in the form of an integrated circuit. Alternatively, these driving units 200, 300, 400 and / or 500 may be placed on the insulating substrate by scanning lines S 1 to S m , E 11 to E 1 m , E 21 to E 2 m , data lines D 1 to D n , and pixels. It may be formed of the same layers as the layer forming the transistor of the circuit 110. Alternatively, the driving units 200, 300, 400, and / or 500 may be formed on a substrate separate from the insulating substrate to electrically connect these substrates to the insulating substrate, and may be bonded to the insulating substrate and electrically connected to the tape carrier package. ), A flexible printed circuit (FPC) or tape automatic bonding (TAB) may be mounted in the form of a chip.

아래에서는 도 2를 참조하여 본 발명의 제1 실시예에 따른 화소에 대해서 상세하게 설명한다.Hereinafter, a pixel according to a first exemplary embodiment of the present invention will be described in detail with reference to FIG. 2.

도 2는 본 발명의 제1 실시예에 따른 화소의 개략적인 회로도이다. 그리고 도 2에서는 유기 물질의 전계발광을 이용하는 화소를 예로서 도시하였으며, 설명의 편의상 i번째 행의 주사선(Si)과 j번째 내지 (j+2)번째 열의 데이터선(Dj, D j+1, Dj+2)에 각각 형성되는 세 개의 화소 영역, 즉 여섯 개의 화소를 대표로 도시하였다(여기서 i는 1에서 m 사이의 정수이고 j는 1에서 (n-2) 사이의 정수임). 또한, 도 2에서는 행 방향으로 R, G, B 순으로 화소가 배치되는 것으로 한다. 2 is a schematic circuit diagram of a pixel according to a first embodiment of the present invention. In FIG. 2, a pixel using electroluminescence of an organic material is illustrated as an example, and for convenience of description, the scan line S i of the i th row and the data lines D j and D j + of the j th to (j + 2) th columns are illustrated. Three pixel regions, i.e., six pixels, respectively formed in 1 , D j + 2 are shown as representative (where i is an integer between 1 and m and j is an integer between 1 and (n-2)). In FIG. 2, the pixels are arranged in the order of R, G, and B in the row direction.

도 2에 나타낸 바와 같이, 본 발명의 제1 실시예에서 행 방향으로 이웃하는 두 화소는 하나의 데이터선과 구동 소자를 공유하며, 구동 소자는 구동 트랜지스터(M1), 스위칭 트랜지스터(M2) 및 커패시터(Cst)를 포함한다. 선택 주사선(Si)과 데이터선(Dj)에 의해 형성되는 화소 영역(110ij)의 두 화소(111 ij, 112ij)는 구동 소자, 두 개의 트랜지스터(M31, M32) 및 두 개의 유기 전계발광 소자(이하, "유기 EL 소자"라 함)(OLED1, OLED2)를 포함하며, 두 유기 EL 소자(OLED1, OLED2)는 각각 R 및 G 색상의 빛을 발광한다. 선택 주사선(Si)과 데이터선(Dj+1)에 의해 형성되는 화소 영역(110i(j+1))의 화소(111i(j+1), 112i(j+1))도 화소(111 ij, 112ij)와 동일한 구조를 가지며, 화소(111i(j+1), 112i(j+1))의 유기 EL 소자(OLED1, OLED2)는 각각 B 및 R 색상의 빛을 발광한다. 또한 선택 주사선(Si)과 데이터선(Dj+2)에 의해 형성되는 화소 영역(110i(j+2))의 화소(111i(j+2), 112i(j+2))도 화소(111 ij, 112ij)와 동일한 구조를 가지며, 화소(111i(j+2), 112i(j+2))의 유기 EL 소자(OLED1, OLED2)는 각각 G 및 B 색상의 빛을 발광한다.As shown in FIG. 2, in the first embodiment of the present invention, two pixels neighboring in the row direction share one data line and a driving element, and the driving element includes a driving transistor M1, a switching transistor M2, and a capacitor ( Cst). Selection scan line (S i) and the data line two pixel (111 ij, 112 ij) of the pixel region (110 ij) is formed by a (D j) is the driving element, the two transistors (M31, M32) and the two organic electroluminescent Light emitting elements (hereinafter referred to as " organic EL elements ") (OLED1, OLED2), and the two organic EL elements OLED1, OLED2 emit light of R and G colors, respectively. Selection scan line (S i) and the data lines (D j + 1) pixel region (110 i (j + 1) ) pixels (111 i (j + 1) , 112 i (j + 1)) of which is formed by the FIG. The organic EL elements OLED1 and OLED2 of the pixels 111 i (j + 1) and 112 i (j + 1) have the same structure as those of the pixels 111 ij and 112 ij , respectively. It emits light. In addition, the selection scan line (S i) and the data lines (D j + 2) pixel region (110 i (j + 2) ) pixels (111 i (j + 2) , 112 i (j + 2)) of which is formed by The organic EL elements OLED1 and OLED2 of the pixels 111 i (j + 2) and 112 i (j + 2) have the same structure as those of the pixels 111 ij and 112 ij , respectively. Emit light.

화소 영역(110ij)에서 트랜지스터(M1)의 소스가 전원 전압(VDD)에 연결되고 트랜지스터(M1)의 게이트와 소스 사이에 커패시터(Cst)가 연결되어 있다. 트랜지스터(M2)는 데이터선(Dj)과 트랜지스터(M1)의 게이트 사이에 연결되며, 선택 주사선(Si)으로부터의 로우 레벨의 선택 신호에 응답하여 데이터선(Dj)으로부터의 데이터 전압을 트랜지스터(M1)의 게이트로 전달한다. 그러면 트랜지스터(M1)의 소스와 게이트 사이에는 전원 전압(VDD)과 데이터 전압의 차이에 해당하는 전압(VSG)이 걸리며, 또한 이 전압(VSG)이 커패시터(Cst)에 충전된다. 트랜지스터(M1)의 드레인과 유기 EL 소자(OLED1, OLED2)의 애노드 사이에는 각각 트랜지스터(M31, M32)가 연결되어 있으며, 유기 EL 소자(OLED1, OLED2)의 캐소드에는 전원 전압(VSS)이 연결되어 있다. 전원 전압(VSS)은 전원 전압(VDD)보다 낮은 전압으로 일반적으로 음의 전압, 접지 전압 등이 사용된다. 그리고 유기 EL 소자(OLED1)에 연결되는 트랜지스터(M31)의 게이트에는 i번째 발광 주사선(E1i)이 연결되고 유기 EL 소자(OLED2)에 연결되는 트랜지스터(M32)의 게이트에는 i번째 발광 주사선(E2i)이 연결된다. 한 프레임의 두 필드에서 두 발광 주사선(E1i, E2i)에 각각 로우 레벨의 발광 신호가 인가된다. 발광 주사선(E1i)에 로우 레벨의 발광 신호가 인가되면 트랜지스터(M31)가 턴온되고, 트랜지스터(M1)로부터 유기 EL 소자(OLED1)에 수학식 1과 같은 전류(IOLED)가 공급되어 유기 EL 소자(OLED1)가 전류(IOLED)의 크기에 대응하는 빛의 세기로 발광한다. 발광 주사선(E2i)에 로우 레벨의 발광 신호가 인가되면 트랜지스터(M32)가 턴온되어 유기 EL 소자(OLED2)가 발광한다. 즉, 한 프레임의 두 필드에서 유기 EL 소자(OLED1, OLED2)가 각각 한번씩 발광하여 색상이 표현된다.In the pixel region 110 ij , the source of the transistor M1 is connected to the power supply voltage VDD and the capacitor Cst is connected between the gate and the source of the transistor M1. A data voltage from the transistor (M2) to the data lines (D j) and is connected between the gate of the transistor (M1), the selection scan lines in response to a selection signal of a low level from the (S i) the data lines (D j) It transfers to the gate of transistor M1. Then, between the source and the gate of the transistor (M1) has takes a voltage (V SG) corresponding to the difference between the data voltage supply voltage (VDD), also this voltage (V SG) is charged in the capacitor (Cst). Transistors M31 and M32 are connected between the drain of the transistor M1 and the anodes of the organic EL elements OLED1 and OLED2, respectively, and a power supply voltage VSS is connected to the cathodes of the organic EL elements OLED1 and OLED2. have. The power supply voltage VSS is lower than the power supply voltage VDD. Generally, a negative voltage and a ground voltage are used. The i-th light emission scan line E 1i is connected to the gate of the transistor M31 connected to the organic EL element OLED1, and the i-th light emission scan line E is connected to the gate of the transistor M32 connected to the organic EL element OLED2. 2i ) is connected. Low-level emission signals are applied to two emission scan lines E 1i and E 2i in two fields of one frame, respectively. When a low-level emission signal is applied to the emission scan line E 1i , the transistor M31 is turned on, and a current I OLED as shown in Equation 1 is supplied from the transistor M1 to the organic EL element OLED1, thereby providing an organic EL. The device OLED1 emits light with an intensity of light corresponding to the magnitude of the current I OLED . When a low level light emission signal is applied to the light emission scan line E 2i , the transistor M32 is turned on and the organic EL element OLED2 emits light. That is, in each of the two fields of one frame, the organic EL elements OLED1 and OLED2 emit light once to express colors.

Figure 112004022116482-pat00001
Figure 112004022116482-pat00001

여기서, β는 상수이며, VSG는 트랜지스터(M1)의 소스-게이트 전압이고, VTH는 트랜지스터(M1)의 문턱 전압이다.Where β is a constant, V SG is the source-gate voltage of transistor M1, and V TH is the threshold voltage of transistor M1.

아래에서는 도 3을 참조하여 본 발명의 제1 실시예에 따른 유기 EL 표시 장치의 구동 방법에 대해서 상세하게 설명한다. 도 3은 본 발명의 제1 실시예에 따른 유기 EL 표시 장치의 구동 타이밍도이다. 도 3에서 선택 주사선(Si)에 각각 인가되는 선택 신호를 select[i]로 표시하였으며, 발광 주사선(E1i, E2i)에 인가되는 발광 신호를 각각 emit1[i] 및 emit2[i]로 표시하였다(여기서 i는 1에서 m까지의 정수). 그리고 데이터선(D1∼Dn)에는 동시에 데이터 전압이 인가되므로 도 3에서는 j번째 데이터선(Dj)에 인가되는 데이터 전압만 data[j]로 표시하였다.Hereinafter, a driving method of the organic EL display device according to the first embodiment of the present invention will be described in detail with reference to FIG. 3. 3 is a driving timing diagram of the organic EL display device according to the first embodiment of the present invention. The selection signals applied to each of the selection scan line (S i) in Figure 3 to select [i] expressed as, the lighting signal applied to the emission scan line (E 1i, E 2i) each emit1 [i] and emit2 [i] (I is an integer from 1 to m). Since the data voltages are simultaneously applied to the data lines D 1 to D n , only data voltages applied to the j th data line D j are represented by data [j] in FIG. 3.

도 3에 도시한 바와 같이, 본 발명의 제1 실시예에 따른 유기 EL 표시 장치 는 한 프레임이 두 개의 필드(1F, 2F)로 분할되어 구동되며, 각 필드(1F, 2F)에서 선택 주사선(S1∼Sm)에 로우 레벨의 선택 신호(select[1]∼select[m])가 순차적으로 인가된다. 구동 소자를 공유하는 두 화소의 두 유기 EL 소자(OLED1, OLED2)는 각각 한 필드에 해당하는 기간 동안 발광한다. 그리고 필드(1F, 2F)는 행 별로 독립적으로 정의되며, 도 3에서는 첫 번째 행의 선택 주사선(S1)을 기준으로 두 필드(1F, 2F)를 도시하였다.As shown in FIG. 3, the organic EL display device according to the first exemplary embodiment of the present invention is driven by dividing one frame into two fields 1F and 2F, and selecting scan lines in each field 1F and 2F. The low level select signals select [1] to select [m] are sequentially applied to S 1 to S m . Two organic EL elements OLED1 and OLED2 of two pixels sharing the driving element emit light for a period corresponding to one field, respectively. In addition, the fields 1F and 2F are independently defined for each row, and FIG. 3 illustrates two fields 1F and 2F based on the selection scan line S 1 of the first row.

제1 필드(1F)에서 첫 번째 행의 선택 주사선(S1)의 선택 신호가 로우 레벨 펄스로 되고, 첫 번째 행의 각 화소 영역의 유기 EL 소자(OLED1)에 대응하는 데이터 전압(data[j])이 데이터선(Dj)에 전달된다. 그리고 발광 주사선(E11)의 발광 신호(emit1[1])가 로우 레벨 펄스로 되어 트랜지스터(M31)가 턴온된다. 그러면 첫 번째 행의 화소 영역에서 데이터 전압(data[j])에 대응하는 전류가 트랜지스터(M31)를 통하여 트랜지스터(M1)로부터 유기 EL 소자(OLED1)에 전달되어 발광이 이루어진다. 여기서 발광은 발광 신호(emit1[1])가 로우 레벨 펄스일 동안 이루어지며, 도 3에서 발광 신호(emit1[1])의 로우 레벨 펄스의 폭은 제1 필드(1F)의 기간과 동일하다.In the first field 1F, the selection signal of the selection scanning line S 1 of the first row becomes a low level pulse, and the data voltage data [j corresponding to the organic EL element OLED1 of each pixel region of the first row 1F. ]) Is transferred to the data line D j . The light emission signal emit1 [1] of the light emission scan line E 11 becomes a low level pulse and the transistor M31 is turned on. Then, a current corresponding to the data voltage data [j] in the pixel region of the first row is transferred from the transistor M1 to the organic EL element OLED1 through the transistor M31 to emit light. The light emission is performed while the light emission signal emit1 [1] is a low level pulse. In FIG. 3, the width of the low level pulse of the light emission signal emit1 [1] is equal to the period of the first field 1F.

다음, 두 번째 행의 선택 주사선(S2)의 선택 신호(select[2])가 로우 레벨 펄스로 되고, 두 번째 행의 각 화소 영역의 유기 EL 소자(OLED1)에 대응하는 데이터 전압(data[j])이 데이터선(Dj)에 인가된다. 그리고 발광 주사선(E12)의 발광 신 호(emit1[2])가 로우 레벨 펄스로 되어 트랜지스터(M31)가 턴온된다. 그러면 두 번째 행의 화소 영역의 유기 EL 소자(OLED1)가 발광 신호(emit1[2])의 로우 레벨 펄스 기간 동안 발광한다.Next, the selection signal select [2] of the selection scan line S 2 of the second row becomes a low level pulse, and the data voltage data [corresponding to the organic EL element OLED1 of each pixel region of the second row is obtained. j]) is applied to the data line D j . The light emitting signal emit1 [2] of the light emitting scan line E 12 becomes a low level pulse and the transistor M31 is turned on. The organic EL element OLED1 in the pixel area of the second row then emits light during the low level pulse period of the emission signal emit1 [2].

이와 같은 식으로, 첫 번째부터 m번째 행의 선택 주사선(S1∼Sm)에 로우 레벨 펄스를 가지는 선택 신호(select[1]∼select[m])가 순차적으로 인가된다. 그리고 i번째 행의 선택 주사선(Si)의 선택 신호(select[i])가 로우 레벨 펄스인 동안 각 화소 영역의 유기 EL 소자(OLED1)에 대응하는 데이터 전압(data[j])이 데이터선(Dj)에는 인가된다. 그리고 선택 주사선(Si)의 선택 신호(select[i])가 로우 레벨 펄스로 될 때 i번째 행의 두 발광 주사선(E1i, E2i) 중 발광 주사선(E 1i)의 발광 신호(emit1[i])가 로우 레벨 펄스로 되고, 발광 신호(emit1[i])의 로우 레벨 펄스의 폭은 제1 필드(1F)와 동일한 기간이다. 그러면 각 행에서는 선택 주사선(Si)의 선택 신호(select[i])가 로우 레벨 펄스로 된 후 제1 필드(1F)에 해당하는 기간 동안 유기 EL 소자(OLED1)가 발광하게 된다. 즉, 행 방향으로 인접한 두 화소에서 유기 EL 소자(OLED1)가 형성된 화소만 발광하게 된다.In the same way, the first selection of the second row from the m-th scanning line selection pulse having a low level in the (S 1 ~S m) signal (select [1] ~select [m ]) is applied in sequence. And i selection of the second row scanning line selection signal (S i) (select [i ]) is at a low level pulse is for a data voltage corresponding to the organic EL device (OLED1) of the pixel regions (data [j]) is the data line Is applied to (D j ). And selection scan lines emit light signals of the light-emitting scan lines (E 1i) of the selection signal (select [i]) is at a low level i the two light-emitting scan lines (E 1i, E 2i) th row, when a pulse (S i) (emit1 [ i]) becomes a low level pulse, and the width of the low level pulse of the light emission signal emit1 [i] is the same period as the first field 1F. Then, after each row is selected in the scanning line (S i) a selection signal (select [i]) of the low-level pulse period the organic EL device (OLED1) while corresponding to a first field (1F) is to emit light. That is, only the pixel in which the organic EL element OLED1 is formed emits light in two pixels adjacent in the row direction.

제2 필드(2F)에서 첫 번째 행의 선택 주사선(S1)의 선택 신호(select[1])가 로우 레벨 펄스로 되고, 첫 번째 행의 각 화소 영역의 유기 EL 소자(OLED2)에 대응하는 데이터 전압(data[j])이 데이터선(Dj)에 인가된다. 그리고 발광 주사선(E21)의 발광 신호(emit2[1])가 로우 레벨 펄스로 되어 트랜지스터(M32)가 턴온된다. 그러 면 첫 번째 행의 화소 영역의 유기 EL 소자(OLED2)가 발광 신호(emit2[1])의 로우 레벨 펄스 기간 동안 발광하며, 도 3에서 발광 신호(emit2[1])의 로우 레벨 펄스의 폭은 제2 필드(2F)의 기간과 동일하다.In the second field 2F, the selection signal select [1] of the selection scan line S 1 of the first row becomes a low level pulse and corresponds to the organic EL element OLED2 of each pixel region of the first row. The data voltage data [j] is applied to the data line D j . The light emission signal emit2 [1] of the light emission scan line E 21 becomes a low level pulse, and the transistor M32 is turned on. Then, the organic EL element OLED2 in the pixel area of the first row emits light during the low level pulse period of the emission signal emit2 [1], and the width of the low level pulse of the emission signal emit2 [1] in FIG. Is equal to the period of the second field 2F.

다음, 두 번째 행의 선택 주사선(S2)의 선택 신호(select[2])가 로우 레벨 펄스로 되고 두 번째 행의 각 화소 영역의 유기 EL 소자(OLED2)에 대응하는 데이터 전압(data[j])이 데이터선(Dj)에 인가되고, 두 번째 행의 발광 주사선(E22)의 발광 신호(emit2[2])가 로우 레벨 펄스로 되어 트랜지스터(M32)가 턴온된다. 그러면 두 번째 행의 화소 영역의 유기 EL 소자(OLED2)가 발광 신호(emit2[2])의 로우 레벨 펄스 기간 동안 발광한다.Next, the selection signal select [2] of the selection scan line S 2 of the second row becomes a low level pulse and corresponds to the data voltage data [j] corresponding to the organic EL element OLED2 of each pixel region of the second row. ] Is applied to the data line D j , and the light emitting signal emit2 [2] of the light emission scanning line E 22 of the second row becomes a low level pulse, thereby turning on the transistor M32. The organic EL element OLED2 in the pixel region of the second row then emits light during the low level pulse period of the emission signal emit2 [2].

이와 같은 식으로, 제2 필드(2F)에서도 첫 번째부터 m번째 행의 선택 주사선(S1∼Sm)의 선택 신호(select[1]∼select[m])가 순차적으로 로우 레벨 펄스로 된다. i번째 행의 선택 주사선(Si)의 선택 신호(select[i])가 로우 레벨 펄스인 동안 각 화소 영역의 유기 EL 소자(OLED2)에 대응하는 데이터 전압(data[j])이 데이터선(Dj)에 인가된다. 그리고 선택 주사선(Si)의 선택 신호(select[i])가 로우 레벨 펄스로 될 때 i번째 행의 두 발광 주사선(E1i, E2i) 중 발광 주사선(E2i )의 발광 신호(emit2[i])가 로우 레벨 펄스로 되고, 발광 신호(emit2[i])의 로우 레벨 펄스 폭은 제2 필드(2F)와 동일한 기간이다. 그러면 각 행에서는 선택 주사선(Si)의 선택 신호(select[i])가 로우 레벨 펄스로 된 후 제2 필드(2F)에 해당하는 기간 동안 유 기 EL 소자(OLED2)가 발광하게 된다. 즉, 행 방향으로 인접한 두 화소에서 유기 EL 소자(OLED2)가 형성된 화소만 발광하게 된다.In the same way, the second field (2F) in the first is from a selection signal (select [1] ~select [m ]) sequentially with a low level pulse of the m selection scan lines (S 1 ~S m) th row . i selection signal of the selection of the second row scanning line (S i) (select [i]) is at a low level pulse is for a data voltage (data [j]) is a data line corresponding to the organic EL device (OLED2) of the pixel regions ( D j ). When the selection signal select [i] of the selection scan line S i becomes a low level pulse, the emission signal emit2 [of the emission scan line E 2i of the two emission scan lines E 1i and E 2i in the i-th row. i]) becomes a low level pulse, and the low level pulse width of the light emission signal emit2 [i] is the same period as the second field 2F. Then, each row after the selection scan lines as (S i) a selection signal (select [i]) is at a low level pulse of the organic EL device (OLED2) for a period corresponding to the second field (2F) is to emit light. That is, only the pixel in which the organic EL element OLED2 is formed emits light in two pixels adjacent in the row direction.

이와 같이, 본 발명의 제1 실시예에 따른 유기 EL 표시 장치는 한 프레임이 두 필드로 분할되어 구동되며, 한 필드에서 각 화소 영역의 두 화소 중 하나의 화소의 유기 EL 소자만이 발광한다. 그리고 다른 필드에서 두 화소 중 나머지 화소의 유기 EL 소자가 발광하여 한 프레임에서 모든 화소의 유기 EL 소자가 발광할 수 있으며, 이에 따라 모든 색상이 표현될 수 있다. 또한, 본 발명의 제1 실시예에서는 두 화소가 구동 소자와 데이터선(Dj)을 공유함으로써, 데이터선(Dj)과 구동 소자의 개수를 종래 기술에 비해 반으로 줄일 수 있다. 따라서 데이터선(Dj)을 구동하기 위한 집적 회로의 개수를 줄일 수 있으며, 또한 화소 영역에서 소자들의 배치를 간단하게 할 수 있다. As described above, the organic EL display device according to the first embodiment of the present invention is driven by dividing one frame into two fields, and in one field, only the organic EL element of one pixel of two pixels in each pixel area emits light. The organic EL elements of the remaining pixels of the two pixels in the other field may emit light, and the organic EL elements of all the pixels may emit light in one frame, and thus all colors may be expressed. In addition, in the first embodiment of the present invention, the two pixels share the driving element and the data line D j , thereby reducing the number of data lines D j and the driving elements by half compared to the prior art. Therefore, the number of integrated circuits for driving the data line D j can be reduced, and the arrangement of elements in the pixel region can be simplified.

다음, 도 3의 구동 파형을 생성할 수 있는 선택 주사 구동부(200) 및 발광 주사 구동부(300, 400)에 대해서 도 4 내지 도 6을 참조하여 상세하게 설명한다. Next, the selective scan driver 200 and the light emitting scan drivers 300 and 400 capable of generating the driving waveforms of FIG. 3 will be described in detail with reference to FIGS. 4 to 6.

도 4는 본 발명의 제1 실시예에 따른 유기 EL 표시 장치의 선택 주사 구동부의 상세 구동 파형도이다. 도 5a는 본 발명의 제1 실시예에 따른 유기 EL 표시 장치의 선택 주사 구동부를 나타내는 도면이며, 도 5b는 도 5a의 선택 주사 구동부에 사용되는 플립플롭의 개략적인 도면이다. 도 5a 및 도 5b에서 클록(VCLK)의 반전된 신호는 VCLKb로 표시하였으며, 도 4의 구동 파형에서 VCLKb의 도시는 생략하였다. 그리고 클록(VCLK)에서 하이 레벨과 로우 레벨의 기간의 길이가 동일하다.4 is a detailed driving waveform diagram of a selective scan driver of an organic EL display device according to a first embodiment of the present invention. FIG. 5A is a diagram showing a selective scan driver of the organic EL display device according to the first embodiment of the present invention, and FIG. 5B is a schematic diagram of a flip-flop used in the selective scan driver of FIG. 5A. In FIG. 5A and FIG. 5B, the inverted signal of the clock VCLK is represented by VCLKb, and the illustration of VCLKb is omitted in the driving waveform of FIG. 4. The lengths of the periods of the high level and the low level in the clock VCLK are the same.

주사 구동부(200, 300, 400)는 출력하는 신호의 펄스 폭과 레벨에 의해 그 구조가 결정되므로, 주사 구동부(200, 300, 400)의 출력 신호의 조건에 대해서 다음과 같이 가정한다. 먼저, 클록(VCLK)의 주파수를 낮추기 위해서 선택 신호의 로우 레벨 펄스 폭이 반 클록(VCLK)과 동일하다. 그리고 선택 주사선(S1∼Sm)의 개수(m)는 짝수이고, 이에 따라 제1 실시예에서 발광 신호의 펄스 폭은 클록(VCLK)의 정수 배로 주어진다. 그리고 주사 구동부(200, 300, 400)에서 시프트 레지스터 동작을 위해 사용되는 플립플롭은 클록(VCLK)이 하이 레벨 또는 로우 레벨일 때의 입력 신호를 한 클록(VCLK) 동안 출력한다. Since the structure of the scan driver 200, 300, 400 is determined by the pulse width and the level of the output signal, the scan driver 200, 300, 400 is assumed as follows for the condition of the output signal of the scan driver 200, 300, 400. First, in order to lower the frequency of the clock VCLK, the low level pulse width of the selection signal is equal to the half clock VCLK. The number m of the selected scan lines S 1 to S m is an even number, and accordingly, in the first embodiment, the pulse width of the light emission signal is given by an integer multiple of the clock VCLK. The flip-flop used for the shift register operation in the scan drivers 200, 300, and 400 outputs an input signal for one clock VCLK when the clock VCLK is at a high level or a low level.

이러한 조건에서, 플립플롭의 출력 펄스는 클록(VCLK)의 정수 배에 해당하므로 플립플롭의 출력이 직접 선택 신호로 사용될 수 없다. 따라서 인접한 두 플립플롭에서 출력 신호를 반 클록(VCLK)만큼 지연시킨 후, 두 출력 신호의 공통되는 부분이 선택 신호로 출력되도록 한다. In this condition, the output pulse of the flip-flop corresponds to an integer multiple of the clock VCLK, so the output of the flip-flop cannot be directly used as the selection signal. Therefore, after delaying the output signal by a half clock (VCLK) in two adjacent flip-flops, a common portion of the two output signals is output as the selection signal.

이를 위해, 도 5a에 나타낸 바와 같이 선택 주사 구동부(200)는 (m+1)개의 플립플롭(FF11∼FF1(m+1))과 m개의 NAND 게이트(NAND11∼NAND1m )로 이루어지며, 시프트 레지스터로서 동작한다. 그리고 NAND 게이트(NAND11∼NAND1m)의 출력 신호가 각각 선택 신호(select[1]∼select[m])로 된다. 도 5a에서 첫 번째 플립플롭(FF11)의 입력 신호는 도 4의 시작 신호(VSP1)이고, i번째 플립플롭(FF1i)의 출력 신호(SR1i)가 (i+1)번째 플립플롭(FF1(i+1))의 입력 신호로 된다. i번째 NAND 게이트(NAND1i)는 i번 째 플립플롭(FF1i)의 출력 신호(SR1i)와 (i+1)번째 플립플롭(FF1(i+1))의 출력 신호(SR1(i+1))를 NAND 연산하여 선택 신호(select[i])로서 출력한다. 앞서 설명한 것처럼, 플립플롭(FF11∼FF1(m+1))의 출력 신호는 각각 반 클록(VCLK)만큼 시프트될 필요가 있으므로, 인접한 플립플롭(FF1i, FF1(i+1))에서 클록(VCLK, VCLKb)이 반전되어 사용된다. To this end, as shown in FIG. 5A, the selective scan driver 200 includes (m + 1) flip-flops FF 11 to FF 1 (m + 1 ) and m NAND gates (NAND 11 to NAND 1m ). It acts as a shift register. The output signals of the NAND gates NAND 11 to NAND 1m become the select signals select [1] to select [m], respectively. In FIG. 5A, the input signal of the first flip-flop FF 11 is the start signal VSP1 of FIG. 4, and the output signal SR 1i of the i-th flip-flop FF 1i is the (i + 1) th flip-flop ( FF 1 (i + 1) ). The output signal of the i-th NAND gate (NAND 1i) is the output signal (SR 1i) and (i + 1) th flip-flop (FF 1 (i + 1)) of the flip-flop (FF 1i) Me i-th (SR 1 ( i + 1) ) is subjected to NAND operation and output as a select signal (select [i]). As described above, since the output signals of the flip-flops FF 11 to FF 1 (m + 1) need to be shifted by half a clock VCLK, respectively, the adjacent flip-flops FF 1i and FF 1 (i + 1 ) In clocks VCLK and VCLKb are inverted and used.

구체적으로, 도 5a에서 세로 방향으로 홀수 번째에 위치하는 플립플롭(FF1i)은 클록(VCLK, VCLKb)을 각각 내부 클록(clk, clkb)으로 수신하고, 짝수 번째에 위치하는 플립플롭(FF1i)은 클록(VCLKb, VCLK)을 각각 내부 클록(clk, clkb)으로 수신한다. 플립플롭(FF1i)은 클록(clk)이 하이 레벨이면 입력 신호(in)를 그대로 출력하고 클록(clk)이 로우 레벨이면 로우 레벨 기간 동안 입력 신호(in)를 래치하여 출력한다. 그런데, 플립플롭(FF1i)의 출력 신호(SR1i)가 플립플롭(FF1(i+1) )의 입력 신호로 되고 인접한 두 플립플롭(FF1i, FF1(i+1))에는 클록(VCLK, VCLKb)이 반전되어 입력되므로, 플립플롭(FF1(i+1))의 출력 신호(SR1(i+1))는 플립플롭(FF1i)의 출력 신호(SR1i)에 대해 반 클록(VCLK)만큼 시프트된 신호로 된다. Specifically, in FIG. 5A, the flip-flop FF 1i positioned in the odd-numbered direction in the vertical direction receives the clocks VCLK and VCLKb as the internal clocks clk and clkb, respectively, and the flip-flop FF 1i positioned in the even-numbered positions. ) Receives clocks VCLKb and VCLK as internal clocks clk and clkb, respectively. The flip-flop FF 1i outputs the input signal in as it is when the clock clk is at the high level, and latches and outputs the input signal in during the low level period when the clock clk is at the low level. However, the flip-flop output signal (SR 1i) is a flip-flop (FF 1 (i + 1) ) the two flip-flops (FF 1i, FF 1 (i + 1)) as the input signal is near the (FF 1i) has a clock (VCLK, VCLKb) for the output signal (SR 1i) of the so inverted is input, the flip-flop output signal (SR 1 (i + 1) ) is a flip-flop (FF 1i) of (FF 1 (i + 1) ) It becomes a signal shifted by half clock VCLK.

그리고 도 4에 도시한 바와 같이 시작 신호(VSP1)는 클록(VCLK)이 한번 하이 레벨인 기간 동안 하이 레벨 펄스이므로, 플립플롭(FF11)은 하이 레벨 펄스를 한 클 록(VCLK) 동안 출력한다. 따라서, 플립플롭(FF11∼FF1(m+1))은 하이 레벨 펄스(SR11∼SR1(m+1))를 반 클록(VCLK)만큼 시프트하면서 순차적으로 출력한다.As shown in FIG. 4, since the start signal VSP1 is a high level pulse during the period in which the clock VCLK is once high level, the flip-flop FF 11 outputs the high level pulse for one clock VCLK. . Thus, flip-flops and sequentially output as shifted by (FF 11 ~FF 1 (m + 1)) is a high-level pulse (SR 11 ~SR 1 (m + 1)) for a half clock (VCLK).

NAND 게이트(NAND1i)는 플립플롭(FF1i, FF1(i+1))의 출력 신호(SR 1i, SR1(i+1))를 NAND 연산하므로, 출력 신호(SR1i, SR1(i+1))가 모두 하이 레벨인 경우에 로우 레벨 펄스를 출력한다. 앞에서 설명한 것처럼 플립플롭(FF1(i+1))의 출력 신호(SR1(i+1) )는 플립플롭(FF1i)의 출력 신호(SR1i)에 대해 반 클록(VCLK)만큼 이동된 신호이므로, NAND 게이트(NAND1i)의 출력 신호(select[i])는 두 출력 신호(SR1i, SR1(i+1) )가 공통으로 하이 레벨 펄스인 기간, 즉 반 클록(VCLK)에 해당하는 기간 동안 로우 레벨 펄스를 가진다. 그리고 두 출력 신호(SR1(i+1), SR1(i+2))는 출력 신호(SR1i , SR1(i+1))에 대해서 각각 반 클록(VCLK)만큼 시프트되어 있으며, NAND 게이트(NAND1(i+1))의 출력 신호(select[i+1])는 NAND 게이트(NAND1i)의 출력 신호(select[i])에 대해서 반 클록(VCLK)만큼 시프트된 신호로 된다. 따라서 선택 주사 구동부(200)는 도 4와 같이 선택 신호(select[i])를 반 클록(VCLK)만큼 시프트하면서 순차적으로 출력할 수 있다.Since the NAND gate NAND 1i performs an NAND operation on the output signals SR 1i and SR 1 (i + 1 ) of the flip-flops FF 1i and FF 1 (i + 1) , the output signals SR 1i and SR 1 ( i + 1) outputs a low level pulse when both are high level. The output signal (SR 1 (i + 1) ) of the flip-flop (FF 1 (i + 1) ) in front, as described is for the output signal (SR 1i) of the flip-flop (FF 1i) are moved by a half clock (VCLK) Since the signal is a signal, the output signal select [i] of the NAND gate NAND 1i is in the period in which the two output signals SR 1i and SR 1 (i + 1 ) are in common a high level pulse, that is, a half clock VCLK. Have a low level pulse for that period. The two output signals SR 1 (i + 1) and SR 1 (i + 2 ) are shifted by half a clock VCLK with respect to the output signals SR 1i and SR 1 (i + 1) , respectively. The output signal select [i + 1] of the gate NAND 1 (i + 1) is a signal shifted by half the clock VCLK with respect to the output signal select [i] of the NAND gate NAND 1i . . Therefore, as shown in FIG. 4, the selection scan driver 200 may sequentially output the selection signal select [i] while shifting by the half clock VCLK.

다음, 도 5b를 참조하여 도 5a의 플립플롭(FF1i)의 일 예에 대해서 설명한다.Next, an example of the flip-flop FF 1i of FIG. 5A will be described with reference to FIG. 5B.

도 5b를 보면, 플립플롭(FF1i)은 입력단에 위치하는 3상 인버터(211)와 래치를 형성하는 인버터(212) 및 3상 인버터(213)를 포함한다. 클록(clk)이 하이 레벨로 되면, 3상 인버터(211)는 입력 신호(in)를 반전하여 출력하고, 인버터(212)는 3상 인버터(211)의 출력 신호를 반전하여 출력한다. 클록(clk)이 로우 레벨로 되면 3상 인버터(211)의 출력은 차단되고 인버터(212)의 출력이 3상 인버터(213)로 입력되고 3상 인버터(213)의 출력이 인버터(212)에 입력되는 래치가 형성된다. 그리고 인버터(212)의 출력 신호가 플립플롭(FF1i)의 출력 신호(out)로 된다. 이와 같이, 플립플롭(FF1i)은 클록(clk)이 하이 레벨이면 입력 신호(in)를 그대로 출력하고 클록(clk)이 로우 레벨이면 하이 레벨 시의 입력 신호(in)를 래치하여 출력할 수 있다.Referring to FIG. 5B, the flip-flop FF 1i includes a three-phase inverter 211 positioned at an input terminal, an inverter 212 forming a latch, and a three-phase inverter 213. When the clock clk becomes high, the three-phase inverter 211 inverts and outputs the input signal in, and the inverter 212 inverts and outputs the output signal of the three-phase inverter 211. When the clock clk goes low, the output of the three-phase inverter 211 is cut off, the output of the inverter 212 is input to the three-phase inverter 213, and the output of the three-phase inverter 213 is supplied to the inverter 212. An input latch is formed. The output signal of the inverter 212 becomes the output signal out of the flip-flop FF 1i . As such, the flip-flop FF 1i outputs the input signal in as it is when the clock clk is at a high level, and latches and outputs the input signal in at the high level when the clock clk is at a low level. have.

다음, 도 3의 구동 파형을 생성할 수 있는 발광 주사 구동부(300, 400)에 대해서 도 6을 참조하여 상세하게 설명한다. 도 6은 본 발명의 제1 실시예에 따른 유기 EL 표시 장치의 발광 주사 구동부를 나타내는 도면이다. 도 3에 도시한 바와 같이, 발광 신호(emit1[i])는 제1 필드(1F)에 해당하는 기간, 즉 클록(VCLK)의 정수 배에 해당하는 기간 동안 로우 레벨 펄스를 가지므로, 플립플롭의 출력만으로 발광 신호가 생성될 수 있다.Next, the light emitting scan drivers 300 and 400 capable of generating the driving waveforms of FIG. 3 will be described in detail with reference to FIG. 6. 6 is a view showing a light emitting scan driver of an organic EL display device according to a first embodiment of the present invention. As shown in FIG. 3, the light emission signal emit1 [i] has a low level pulse for a period corresponding to the first field 1F, that is, a period corresponding to an integer multiple of the clock VCLK. The light emission signal may be generated only by the output of.

도 6을 보면, 본 발명의 제1 실시예에 따른 발광 주사 구동부(300)는 m개의 플립플롭(FF21∼FF2m)으로 이루어지며, 시프트 레지스터로서 동작한다. 그리고 발광 주사 구동부(300)의 클록(VCLK)은 선택 주사 구동부(200)의 클록(VCLK)과 동일하 다. 첫 번째 플립플롭(FF21)의 입력 신호(in)는 도 4의 시작 신호(VSP2)이고, i번째 플립플롭(FF2i)의 출력 신호(out)가 i번째 발광 주사선(E1i)의 발광 신호(emit1[i]) 및 (i+1)번째 플립플롭(FF2(i+1))의 입력 신호로 된다. Referring to FIG. 6, the light emitting scan driver 300 according to the first exemplary embodiment includes m flip flops FF 21 to FF 2m and operates as a shift register. The clock VCLK of the light emitting scan driver 300 is the same as the clock VCLK of the selected scan driver 200. The input signal in of the first flip-flop FF 21 is the start signal VSP2 of FIG. 4, and the output signal out of the i-th flip-flop FF 2i is emitted from the i-th light emission scan line E 1i . It becomes an input signal of the signal emit1 [i] and the (i + 1) th flip-flop FF 2 (i + 1) .

그리고 발광 주사 구동부(300)에서 순차적으로 출력되는 발광 신호(emit1[1]∼ emit1[m])는 각각 반 클록(VCLK)만큼 시프트되어 있으므로, 인접한 두 플립플롭(FF2i, FF2(i+1))에서 클록(VCLK, VCLKb)이 반전되어 사용된다. 또한, 도 6의 첫 번째 플립플롭(FF21)의 출력 신호(emit1[1])에서 로우 레벨 펄스의 시작 시점은 도 5a의 첫 번째 플립플롭(FF11)의 출력 신호(SR11)에서 하이 레벨 펄스의 시작 시점에 대해 반 클록(VCLK)만큼 시프트되어 있다. 따라서, 도 5a와 달리 홀수 번째 플립플롭(FF2i)은 클록(VCLKb, VCLK)을 각각 내부 클록(clk, clkb)으로 수신하고, 짝수 번째 플립플롭(FF2i)은 클록(VCLK, VCLKb)을 각각 내부 클록(clk, clkb)으로 수신한다. Since the light emission signals emit1 [1] to emit1 [m] sequentially output from the light emission scan driver 300 are shifted by a half clock VCLK, two adjacent flip-flops FF 2i and FF 2 (i +). In 1) ), clocks VCLK and VCLKb are inverted and used. Also, the start point of the low level pulse in the output signal emit1 [1] of the first flip-flop FF 21 of FIG. 6 is high in the output signal SR 11 of the first flip-flop FF 11 of FIG. 5A. It is shifted by half clock VCLK with respect to the start point of the level pulse. Accordingly, unlike FIG. 5A, the odd-numbered flip-flops FF 2i receive the clocks VCLKb and VCLK as internal clocks clk and clkb, respectively, and the even-numbered flip-flops FF 2i receive the clocks VCLK and VCLKb. Received by internal clocks clk and clkb, respectively.

그리고 첫 번째 플립플롭(FF21)의 출력 신호인 발광 신호(emit1[1])가 제1 필드(1F) 기간 동안 로우 레벨 펄스를 가지기 위해서, 도 3과 같이 제1 필드(1F)에서 클록(VCLK)이 로우 레벨일 때 시작 신호(VSP2)는 로우 레벨이면 된다. 그리고 제2 필드(2F)에서 발광 신호(emit1[1])는 하이 레벨이므로, 제2 필드(2F) 기간에서 클록(VCLK)이 로우 레벨일 때 시작 신호(VSP2)는 하이 레벨이면 된다.In order for the emission signal emit1 [1], which is an output signal of the first flip-flop FF 21 , to have a low level pulse during the first field 1F, the clock (1) of the first field 1F may be clocked in the first field 1F. When VCLK) is at the low level, the start signal VSP2 may be at the low level. Since the light emission signal emit1 [1] is at the high level in the second field 2F, the start signal VSP2 may be at the high level when the clock VCLK is at the low level in the second field 2F.

따라서 발광 주사 구동부(300)는 도 3과 같이 제1 필드(1F) 기간 동안 로우 레벨 펄스를 가지는 발광 신호(emit1[i])를 반 클록(VCLK)만큼 시프트하면서 순차적으로 출력할 수 있다. 이때, 시작 신호(VSP2)의 로우 레벨 기간을 제1 필드(1F)보다 짧게 하면 발광 신호(emit1[i])의 로우 레벨 펄스 폭을 제1 필드(1F)보다 짧게 할 수도 있다. Accordingly, the light emitting scan driver 300 may sequentially output the light emitting signal emit1 [i] having the low level pulse by the half clock VCLK during the first field 1F as shown in FIG. 3. At this time, when the low level period of the start signal VSp2 is shorter than the first field 1F, the low level pulse width of the emission signal emit1 [i] may be shorter than the first field 1F.

그리고 발광 주사 구동부(400)의 출력 신호인 발광 신호(emit2[i])는 발광 주사 구동부(300)의 발광 신호(emit1[i])에 대해서 반전된 형태의 신호이므로, 발광 주사 구동부(400)는 발광 주사 구동부(300)와 동일한 구조로 형성할 수 있다. 이때, 제1 필드(1F)와 제2 필드(2F)의 기간이 동일하다면, 발광 주사 구동부(400)의 시작 신호(VSP3)는 시작 신호(VSP2)를 제1 필드(1F)만큼 시프트한 신호를 사용하면 된다. 그러면 발광 주사 구동부(400)는 도 3과 같은 발광 신호(emit2[i])를 반 클록(VCLK)만큼 시프트하면서 순차적으로 출력할 수 있다.Since the light emission signal emit2 [i], which is an output signal of the light emission scan driver 400, is a signal inverted with respect to the light emission signal emit1 [i] of the light emission scan driver 300, the light emission scan driver 400 May be formed in the same structure as the light emitting scan driver 300. At this time, if the periods of the first field 1F and the second field 2F are the same, the start signal VSP3 of the light emission scan driver 400 shifts the start signal VSP2 by the first field 1F. You can use Then, the light emission scan driver 400 sequentially outputs the light emission signal emit2 [i] as shown in FIG. 3 by a half clock VCLK.

이상에서 설명한 선택 주사 구동부(200) 및 발광 주사 구동부(300, 400)에 의하면, 각 필드(1F, 2F)에서 선택 신호(select[i])가 로우 레벨로 하강하는 시점이 i번째 행의 발광 주사선(E1i, E2i)에 전달되는 발광 신호(emit1[i], emit2[i])의 로우 레벨 하강 시점과 각각 동일하다. 이러한 구동 파형은 일반적으로 데이터선(Dj)으로 전압 형태의 데이터 신호가 전달되어 커패시터(Cst)에 기입되는 전압 기입 방식의 유기 EL 표시 장치에 적용될 수 있다. 즉, 전압 기입 방식에서는 데이터 기입과 동시에 구동 트랜지스터(M1)에서 유기 EL 소자(OLED1 또는 OLED2)로 전류가 전달되어도 되므로 도 3과 같은 파형이 가능하다. 그러나 전류 기입 방식의 유기 EL 표시 장치에서는 일반적으로 데이터가 기입이 될 때 구동 트랜지스터(M1)와 유기 EL 소자(OLED1 또는 OLED2)가 전기적으로 차단될 필요가 있다. 아래에서는 이러한 실시예에 대해서 도 7 내지 도 10을 참조하여 상세하게 설명한다.According to the selection scan driver 200 and the light emission scan drivers 300 and 400 described above, the time point at which the selection signal select [i] falls to the low level in each of the fields 1F and 2F is emitted in the i-th row. The light emission signals emit1 [i] and emit2 [i] transmitted to the scan lines E 1i and E 2i are respectively equal to the low level falling time points. Such a driving waveform may be applied to an organic EL display device of a voltage writing method in which a data signal in the form of voltage is generally transmitted to the data line D j and written in the capacitor Cst. That is, in the voltage writing method, since the current may be transferred from the driving transistor M1 to the organic EL element OLED1 or OLED2 simultaneously with data writing, the waveform as shown in FIG. 3 is possible. In the organic EL display device of the current write method, however, the driving transistor M1 and the organic EL element OLED1 or OLED2 generally need to be electrically cut off when data is written. Hereinafter, such an embodiment will be described in detail with reference to FIGS. 7 to 10.

도 7은 본 발명의 제2 실시예에 따른 화소의 개략적인 회로도이다. 본 발명의 제2 실시예에 따른 유기 EL 표시 장치는 데이터선(D1∼Dn)으로 전류 형태의 데이터 신호가 전달되는 전류 기입 방식이다.7 is a schematic circuit diagram of a pixel according to a second embodiment of the present invention. The organic EL display device according to the second exemplary embodiment of the present invention is a current writing method in which a data signal in the form of a current is transmitted to the data lines D 1 to D n .

도 7에 나타낸 바와 같이, 본 발명의 제2 실시예에 따른 유기 EL 표시 장치에서 화소 영역(110)의 구조는 구동 소자를 제외하면 제1 실시예와 동일하다. 구체적으로, 구동 소자는 구동 트랜지스터(M1), 스위칭 트랜지스터(M2), 다이오드 연결용 트랜지스터(M4) 및 커패시터(Cst)를 포함한다. 화소 영역(110ij)에서 트랜지스터(M1, M2, M31, M32), 커패시터(Cst), 선택 주사선(Si), 발광 주사선(E1i , E2i) 및 데이터선(Dj) 사이의 연결 관계는 도 2와 동일하므로, 그 설명을 생략한다. 그리고 트랜지스터(M4)는 트랜지스터(M1)의 드레인과 데이터선(Dj) 사이에 연결되며, 그 게이트에 선택 주사선(Si)이 연결되어 있다.As shown in Fig. 7, the structure of the pixel region 110 in the organic EL display device according to the second embodiment of the present invention is the same as that of the first embodiment except for the driving element. In detail, the driving element includes a driving transistor M1, a switching transistor M2, a diode connecting transistor M4, and a capacitor Cst. The connection between the transistors in the pixel region (110 ij) (M1, M2 , M31, M32), a capacitor (Cst), the selection scan line (S i), the light-emitting scan lines (E 1i, E 2i) and the data lines (D j) between 2 is the same as that in FIG. And a transistor (M4) is connected between the drain and the data lines (D j) of the transistor (M1), is the selection scan line (S i) connected to its gate.

선택 주사선(Si)으로부터의 선택 신호가 로우 레벨이 되면, 트랜지스터(M2, M4)가 턴온되어 데이터선(Dj)으로부터의 데이터 전류가 트랜지스터(M1)의 드레인으로 흐른다. 이와 같이 트랜지스터(M1)의 드레인에 전류가 흐르면 커패시터(Cst)에 는 전압이 충전되며, 커패시터(Cst)에 충전된 전압에 의해 트랜지스터(M1)의 드레인에 흐르는 전류가 데이터 전류와 동일해질 때까지 커패시터(Cst)에는 전압이 충전된다. 그리고 유기 EL 소자(OLED1 또는 OLED2)로 전류가 흐르지 않도록 트랜지스터(M31, M32)는 턴오프되어 있다.If the selected selection signal is at a low level from the scan line (S i), the data current from the transistor (M2, M4) is turned on the data lines (D j) flows to the drain of the transistor (M1). As such, when a current flows in the drain of the transistor M1, a voltage is charged in the capacitor Cst, and the voltage flowing in the drain of the transistor M1 becomes equal to the data current by the voltage charged in the capacitor Cst. The capacitor Cst is charged with a voltage. The transistors M31 and M32 are turned off so that no current flows to the organic EL element OLED1 or OLED2.

다음, 발광 주사선(E1i)으로부터의 발광 신호가 로우 레벨로 되면, 트랜지스터(M31)가 턴온되어 구동 트랜지스터(M1)로부터 유기 EL 소자(OLED1)에 전류(IOLED)가 공급되어 전류(IOLED)의 크기에 대응하는 빛의 세기로 유기 EL 소자(OLED1)가 발광한다. 그리고 이 전류(IOLED)는 발광 주사선(E1i)의 발광 신호가 로우 레벨로 되기 전에 선택 주사선(Si)으로부터의 선택 신호가 로우 레벨일 때 데이터선(Dj)에 인가된 데이터 전류와 동일하다. 마찬가지로, 발광 주사선(E2i)으로부터의 발광 신호가 로우 레벨로 되면, 트랜지스터(M32)가 턴온되어 구동 트랜지스터(M1)로부터 유기 EL 소자(OLED2)에 전류가 공급되어 유기 EL 소자(OLED2)가 발광한다. 유기 EL 소자(OLED2)에 전달되는 전류도 발광 주사선(E2i)의 발광 신호가 로우 레벨로 되기 전에 선택 주사선(Si)으로부터의 선택 신호가 로우 레벨일 때 데이터선(Dj)에 인가된 데이터 전류와 동일하다.Next, when the light emission signal from the light emission scan line E 1i becomes a low level, the transistor M31 is turned on so that the current I OLED is supplied from the driving transistor M1 to the organic EL element OLED1 to supply the current I OLED. The organic EL element OLED1 emits light at an intensity of light corresponding to the size of the? And the current (I OLED) is applied to the emission scan lines emit signals, the data lines (D j) when the selection signal is at a low level from the selection scan line (S i) before the low level of the (E 1i) data current and same. Similarly, when the light emission signal from the light emission scan line E 2i becomes low level, the transistor M32 is turned on so that a current is supplied from the driving transistor M1 to the organic EL element OLED2 so that the organic EL element OLED2 emits light. do. Is applied to the organic EL device (OLED2) current is the light emitting scan line selection scan line (S i) the data lines (D j) when the selection signal is at a low level from before the flash signal is the low level of the (E 2i) transmitted to the Same as the data current.

다음, 도 8을 참조하여 본 발명의 제2 실시예에 따른 유기 EL 표시 장치의 구동 방법에 대해서 상세하게 설명한다. 도 8은 본 발명의 제2 실시예에 따른 유기 EL 표시 장치의 구동 타이밍도이다.Next, a driving method of the organic EL display device according to the second embodiment of the present invention will be described in detail with reference to FIG. 8 is a driving timing diagram of the organic EL display device according to the second embodiment of the present invention.

도 8에 도시한 바와 같이, 본 발명의 제2 실시예에 따른 유기 EL 표시 장치도 제1 실시예와 마찬가지로 한 프레임이 두 개의 필드(1F, 2F)로 분할되어 구동되며, 그 구동 방법은 각 필드(1F, 2F)에서 발광 주사선(E11∼E1m, E21∼E 2m)에 인가되는 발광 신호(emit1[1]∼emit1[m], emit2[1]∼emit2[m])의 타이밍을 제외하면 제1 실시예와 동일하다.As shown in Fig. 8, in the organic EL display device according to the second embodiment of the present invention, one frame is driven by dividing into two fields 1F and 2F, similarly to the first embodiment. Timing of the light emission signals emit1 [1] to emit1 [m] and emit2 [1] to emit2 [m] applied to the light emission scan lines E 11 to E 1m and E 21 to E 2m in the fields 1F and 2F. Except for the same as in the first embodiment.

구체적으로, 제1 필드(1F)에서 i번째 행의 발광 주사선(E1i)에 전달되는 발광 신호(emit1[i])는 i번째 행의 선택 주사선(Si)의 선택 신호(select[i])가 로우 레벨에서 하이 레벨로 되는 시점부터 로우 레벨 펄스를 가진다. 그리고 이 로우 레벨 펄스는 제1 필드(1F)에 해당하는 기간과 선택 신호(select[i])의 로우 레벨 펄스의 폭의 차에 해당하는 폭을 가진다. Specifically, the emission signal emit1 [i] transmitted to the emission scan line E 1i of the i-th row in the first field 1F is the selection signal select [i] of the selection scan line S i of the i-th row. ) Has a low level pulse from the low level to the high level. The low level pulse has a width corresponding to the difference between the period corresponding to the first field 1F and the width of the low level pulse of the selection signal select [i].

그러면, 선택 주사선(Si)에 로우 레벨의 선택 신호(select[i])가 인가될 때 i번째 행의 각 화소 영역의 두 유기 EL 소자 중 유기 EL 소자(OLED1)에 대응하는 데이터 전류(data[j])가 데이터선(Dj)에 전달된다. 이때, i번째 행의 발광 주사선(E1i, E2i)의 발광 신호(emit1[i], emit2[i])는 하이 레벨 상태이므로, 턴오프된 트랜지스터(M31, M32)의 의해 구동 트랜지스터(M1)와 유기 EL 소자(OLED1, OLED2)는 전기적으로 차단되어 있다. 그러면 로우 레벨의 선택 신호(select[i])에 의해 트랜지스터(M2, M4)가 턴온되어 각 화소 영역의 트랜지스터(M1)는 다이오드 연결되고, 트랜지스터(M1)의 드레인 전류가 데이터 전류(data[j])와 동일해질 때까 지 커패시터(Cst)에 전압이 충전된다. 다음, 발광 신호(emit1[i])가 로우 레벨로 되어 트랜지스터(M31)가 턴온되므로, 커패시터(Cst)에 충전된 전압에 대응하는 전류, 즉 데이터 전류(data[j])가 트랜지스터(M31)를 통하여 트랜지스터(M1)로부터 유기 EL 소자(OLED1)에 전달되어 발광이 이루어진다.Then, the selected scan lines a data current corresponding to the (S i) two organic EL organic EL device (OLED1) of the element of each pixel region in the i-th row, when subjected to a selection signal (select [i]) of the low level (data [j]) is transferred to the data line D j . At this time, since the light emission signals emit1 [i] and emit2 [i] of the light emission scan lines E 1i and E 2i in the i-th row are in a high level state, the driving transistors M1 are turned off by the transistors M31 and M32 that are turned off. ) And the organic EL elements OLED1 and OLED2 are electrically blocked. Then, the transistors M2 and M4 are turned on by the low level select signal select [i] so that the transistor M1 of each pixel region is diode-connected, and the drain current of the transistor M1 is the data current data [j]. The voltage is charged to the capacitor Cst until it is equal to]). Next, since the light emitting signal emit1 [i] is turned low and the transistor M31 is turned on, the current corresponding to the voltage charged in the capacitor Cst, that is, the data current data [j], becomes the transistor M31. The light is transmitted from the transistor M1 to the organic EL element OLED1 through the light emission.

이와 같은 식으로, 첫 번째부터 m번째 행의 선택 주사선(S1∼Sm)에 로우 레벨 펄스를 가지는 선택 신호(select[1]∼select[m])가 순차적으로 인가된다. 그리고 선택 주사선(Si)의 선택 신호(select[i])가 로우 레벨에서 하이 레벨로 되는 시점에 i번째 행의 두 발광 주사선(E1i, E2i) 중 발광 주사선(E1i)의 발광 신호(emit1[i])가 로우 레벨 펄스로 된다.In the same way, the first selection of the second row from the m-th scanning line selection pulse having a low level in the (S 1 ~S m) signal (select [1] ~select [m ]) is applied in sequence. And the selection of the selection scan line (S i) signal (select [i]) the emission signals of the light-emitting scan lines (E 1i) of the two light-emitting scan lines (E 1i, E 2i) in the i-th row at the point that is at a low level to a high level (emit1 [i]) becomes a low level pulse.

마찬가지로, 제2 필드(2F)에서도 i번째 행의 발광 주사선(E2i)의 발광 신호(emit2[i])는 i번째 행의 선택 주사선(Si)의 선택 신호(select[i])가 로우 레벨에서 하이 레벨로 되는 시점부터 로우 레벨 펄스를 가진다. 그리고 이 로우 레벨 펄스는 제2 필드(2F)에 해당하는 기간과 선택 신호(select[i])의 로우 레벨 펄스의 폭의 차에 해당하는 폭을 가진다.Similarly, the second field emission signal (emit2 [i]) of i light emitting scan line (E 2i) of the second row in (2F) is the i selection signal (select [i]) for selection of the second row scanning line (S i) low From the point at which the level goes high the low level pulses are present. The low level pulse has a width corresponding to a difference between the period corresponding to the second field 2F and the width of the low level pulse of the selection signal select [i].

다음, 도 8에 도시한 구동 파형을 생성할 수 있는 선택 주사 구동부(200) 및 발광 주사 구동부(300, 400)에 대해서 도 9 및 도 10을 참조하여 상세하게 설명한다. 도 9는 본 발명의 제2 실시예에 따른 유기 EL 표시 장치의 발광 주사 구동부를 나타내는 도면이며, 도 10은 도 9의 발광 주사 구동부의 구동 타이밍도이다.Next, the selective scan driver 200 and the light emitting scan drivers 300 and 400 capable of generating the driving waveform shown in FIG. 8 will be described in detail with reference to FIGS. 9 and 10. 9 is a view showing a light emitting scan driver of an organic EL display device according to a second embodiment of the present invention, and FIG. 10 is a drive timing diagram of the light emitting scan driver of FIG.

도 8에 도시한 바와 같이 본 발명의 제2 실시예에 따른 유기 EL 표시 장치에서 선택 주사 구동부(200)는 구동 타이밍이 제1 실시예와 동일하므로 제1 실시예에서의 선택 주사 구동부(200)와 동일한 구조 및 타이밍이 사용될 수 있으므로, 아래에서는 발광 주사 구동부(300, 400)에 대해서만 설명한다. As shown in FIG. 8, in the organic EL display device according to the second embodiment of the present invention, since the driving timing is the same as that of the first embodiment, the selective scan driver 200 of the first embodiment is the same. Since the same structure and timing can be used, only the light emitting scan drivers 300 and 400 will be described below.

본 발명의 제2 실시예에서는 제1 실시예와 달리 선택 신호(select[i])가 로우 레벨일 때 발광 신호(emit1[i])는 하이 레벨이므로, 발광 신호(emit1[1])의 로우 레벨 펄스 폭이 반 클록(VCLK)의 홀수 배로 된다. 그런데 도 6의 발광 주사 구동부(300)의 출력 신호는 항상 클록(VCLK)의 정수 배로 되므로 도 6의 발광 주사 구동부(300)를 도 8의 파형에 적용할 수 없다. 따라서 클록(VCLK)의 정수 배로 출력되는 신호와 이 신호를 반 클록(VCLK)만큼 시프트한 신호를 연산하여 출력하는 시프트 레지스터, 즉 도 5a에 도시한 시프트 레지스터를 제2 실시예에 따른 발광 주사 구동부(300)에 적용할 수 있다.In the second embodiment of the present invention, unlike the first embodiment, when the select signal select [i] is at the low level, the light emission signal emit1 [i] is at the high level, so that the light emission signal emit1 [1] is low. The level pulse width is an odd multiple of half clock VCLK. However, since the output signal of the light emission scan driver 300 of FIG. 6 is always an integer multiple of the clock VCLK, the light emission scan driver 300 of FIG. 6 may not be applied to the waveform of FIG. 8. Therefore, the light emitting scan driver according to the second embodiment of the present invention provides a shift register for calculating and outputting a signal output by an integer multiple of the clock VCLK and a signal shifted by a half clock VCLK, that is, the shift register shown in FIG. Applicable to 300.

도 9를 보면, 본 발명의 제2 실시예에 따른 발광 주사 구동부(300)는 (m+1)개의 플립플롭(FF31∼FF3(m+1))과 m개의 NAND 게이트(NAND31∼NAND 3m)로 이루어지며, 시프트 레지스터로서 동작한다. NAND 게이트(NAND31∼NAND3m)의 출력 신호가 각각 발광 주사선(E11∼E1m)의 발광 신호(emit1[1]∼emit1[m])로 된다. 첫 번째 플립플롭(FF 31)의 입력 신호는 도 8 및 도 10의 시작 신호(VSP2)이고, i번째 플립플롭(FF3i)의 출력 신호(SR3i)가 (i+1)번째 플립플롭(FF3(i+1))의 입력 신호로 된다. i번째 NAND 게이 트(NAND1i)는 i번째 플립플롭(FF3i)의 출력 신호(SR3i)와 (i+1)번째 플립플롭(FF 3(i+1))의 출력 신호(SR3(i+1))를 NAND 연산하여 발광 신호(emit1[i])로서 출력한다.9, the light emitting scan driver 300 according to the second exemplary embodiment of the present invention has (m + 1) flip-flops FF 31 to FF 3 (m + 1 ) and m NAND gates (NAND 31 to N ) . NAND 3m ) and acts as a shift register. The output signal of the NAND gate (NAND 31 ~NAND 3m) is a light emission signal (emit1 [1] ~emit1 [m ]) of each light-emitting scan lines (E 11 ~E 1m). The input signal of the first flip-flop FF 31 is the start signal VSP2 of FIGS. 8 and 10, and the output signal SR 3i of the i-th flip-flop FF 3i is the (i + 1) th flip-flop ( FF 3 (i + 1) ). The output signal of the i-th NAND gated (NAND 1i) is the i-th flip-flop output signal (SR 3i) and (i + 1) th flip-flop (FF 3 (i + 1)) of (FF 3i) (SR 3 ( i + 1) ) is NAND-calculated and output as the light emission signal emit1 [i].

그리고 도 9의 발광 주사 구동부는 도 5a의 선택 주사 구동부(200)에 대해 클록(VCLK, VCLKb)이 반대로 사용된다는 점을 제외하면 선택 주사 구동부(200)와 동일한 구조를 가진다. 그러므로 발광 주사 구동부(300)의 자세한 구조 및 동작에 대해서는 그 설명을 생략한다. 이와 같이 하면, 도 8과 같이 발광 신호(emit1[1])의 로우 레벨 펄스의 시작 시점이 선택 신호(select[1])의 로우 레벨 펄스의 시작 시점에 대해서 반 클록(VCLK)만큼 시프트될 수 있다. The light emitting scan driver of FIG. 9 has the same structure as the selective scan driver 200 except that clocks VCLK and VCLKb are used inversely with respect to the selective scan driver 200 of FIG. 5A. Therefore, the detailed structure and operation of the light emission scan driver 300 will be omitted. In this way, as shown in FIG. 8, the start point of the low level pulse of the light emission signal emit1 [1] may be shifted by the half clock VCLK with respect to the start point of the low level pulse of the selection signal select [1]. have.

도 10에 도시한 바와 같이, 첫 번째 플립플롭(FF31)은 클록(VCLK)이 로우 레벨일 때의 입력 신호, 즉 시작 신호(VSP2)를 한 클록(VCLK) 동안 출력한다. 그리고 플립플롭(FF31)의 출력 신호(SR31)가 제1 필드(1F) 기간 동안 하이 레벨 펄스를 가지기 위해서, 도 10과 같이 제1 필드(1F)에서 클록(VCLK)이 로우 레벨일 때 시작 신호(VSP2)는 하이 레벨이면 된다. 그리고 제2 필드(2F)에서 출력 신호(SR31)는 로우 레벨이므로, 제2 필드(2F) 기간에서 클록(VCLK)이 로우 레벨일 때 시작 신호(VSP2)는 로우 레벨이면 된다. 따라서 플립플롭(FF31∼FF3(m+1))은 제1 필드(1F) 기간 동안 하이 레벨 펄스를 가지는 출력 신호(SR31∼SR3(m+1))를 반 클록(VCLK)만큼 시프트하면서 순차적으로 출력할 수 있다.As shown in FIG. 10, the first flip-flop FF 31 outputs an input signal when the clock VCLK is at a low level, that is, a start signal VSP2 for one clock VCLK. In order for the output signal SR 31 of the flip-flop FF 31 to have a high level pulse during the first field 1F, when the clock VCLK is at the low level in the first field 1F as shown in FIG. 10. The start signal VSP2 only needs to be at a high level. Since the output signal SR 31 is at the low level in the second field 2F, the start signal VSP2 may be at the low level when the clock VCLK is at the low level in the second field 2F. Accordingly, the flip-flop FF 31 to FF 3 (m + 1) outputs an output signal SR 31 to SR 3 (m + 1) having a high level pulse for the first field 1F by half a clock VCLK. You can output sequentially while shifting.

NAND 게이트(NAND3i)는 플립플롭(FF3i, FF3(i+1))의 출력 신호(SR 3i, SR3(i+1))를 NAND 연산하므로, 출력 신호(SR3i, SR3(i+1))가 모두 하이 레벨인 경우에 로우 레벨 펄스를 출력한다. 따라서 NAND 게이트(NAND3i)의 출력 신호인 발광 신호(emit1[i])는 두 출력 신호(SR3i, SR3(i+1))가 공통으로 하이 레벨인 기간 동안, 즉 제1 필드(1F)와 반 클록(VCLK)의 차에 해당하는 기간 동안 로우 레벨 펄스를 가진다. 그리고 발광 신호(emit1[1])는 선택 신호(select[i])가 하이 레벨로 되는 시점부터 로우 레벨로 된다. 또한, 도 4 및 도 5a에서 설명한 것처럼, NAND 게이트(NAND3(i+1))의 출력 신호인 발광 신호(emit1[i+1])는 발광 신호(emit1[i])에 대해 반 클록(VCLK)만큼 시프트된다. Since the NAND gate NAND 3i performs an NAND operation on the output signals SR 3i and SR 3 (i + 1 ) of the flip-flops FF 3i and FF 3 (i + 1) , the output signals SR 3i and SR 3 ( i + 1) outputs a low level pulse when both are high level. Accordingly, the light emission signal emit1 [i], which is an output signal of the NAND gate NAND 3i , may be generated during a period in which the two output signals SR 3i and SR 3 (i + 1 ) are in common high level, that is, the first field 1F. ) And the low level pulse for a period corresponding to the difference between the half clock (VCLK). The light emission signal emit1 [1] becomes low level from the time when the selection signal select [i] becomes high level. 4 and 5A, the light emission signal emit1 [i + 1], which is an output signal of the NAND gate NAND 3 (i + 1) , is half a clock relative to the light emission signal emit1 [i]. VCLK).

다음, 발광 주사 구동부(400)의 발광 신호(emit2[i])는 제2 필드(2F)에서 발광 신호(emit1[1])와 동일한 파형을 가지므로, 발광 주사 구동부(400)는 도 9의 발광 주사 구동부(300)와 동일한 구조를 사용할 수 있다. 이때, 제1 필드(1F)와 제2 필드(2F)의 기간이 동일하다면, 발광 주사 구동부(400)의 시작 신호(VSP3)는 시작 신호(VSP2)를 제1 필드(1F)만큼 시프트한 신호를 사용하면 된다.Next, since the light emission signal emit2 [i] of the light emission scan driver 400 has the same waveform as the light emission signal emit1 [1] in the second field 2F, the light emission scan driver 400 of FIG. The same structure as the light emitting scan driver 300 can be used. At this time, if the periods of the first field 1F and the second field 2F are the same, the start signal VSP3 of the light emission scan driver 400 shifts the start signal VSP2 by the first field 1F. You can use

이상, 도 8의 발광 신호(emit1[i], emit2[i])를 생성하는 발광 주사 구동부(300, 400)로서 도 5a 및 도 5b에 도시한 선택 주사 구동부(200)와 동일한 형태의 시프트 레지스터를 사용하는 실시예에 대해서 설명하였지만, 다른 형태의 시프트 레지스터를 사용할 수도 있다. 아래에서는 이러한 실시예에 대해서 도 11 및 도 12를 참조하여 상세하게 설명한다.The shift registers 300 and 400 which generate the light emission signals emit1 [i] and emit2 [i] of FIG. 8 are the same as those of the selective scan driver 200 shown in FIGS. 5A and 5B. Although an embodiment using is described, other types of shift registers may be used. Hereinafter, such an embodiment will be described in detail with reference to FIGS. 11 and 12.

도 11은 본 발명의 제3 실시예에 따른 유기 EL 표시 장치의 발광 주사 구동 부를 나타내는 도면이며, 도 12는 도 11의 발광 주사 구동부의 구동 타이밍도이다.11 is a view showing a light emitting scan driver of an organic EL display device according to a third embodiment of the present invention, and FIG. 12 is a driving timing diagram of the light emitting scan driver of FIG.

제3 실시예에서는 발광 신호(emit[i])의 로우 레벨 펄스보다 반 클록(VCLK)만큼 짧은 폭의 하이 레벨 펄스와 이 하이 레벨 펄스를 반 클록(VCLK)만큼 시프트한 하이 레벨 펄스를 NOR 연산하여 발광 신호(emit1[i])를 생성한다. 구체적으로, 도 11에 도시한 바와 같이, 발광 주사 구동부(300)는 (m+1)개의 플립플롭(FF41∼FF4(m+1))과 m개의 NOR 게이트(NOR1∼NORm)로 이루어지며, 시프트 레지스터로서 동작한다. NOR 게이트(NOR1∼NORm)의 출력 신호가 각각 발광 주사선(E11∼E1m)의 발광 신호(emit1[1]∼emit1[m])로 된다. 그리고 첫 번째 플립플롭(FF41)의 입력 신호는 도 12의 시작 신호(VSP2)이고, i번째 플립플롭(FF4i)의 출력 신호(SR4i)가 (i+1)번째 플립플롭(FF4(i+1))의 입력 신호로 된다. i번째 NOR 게이트(NORi)는 i번째 플립플롭(FF4i)의 출력 신호(SR4i)와 (i+1)번째 플립플롭(FF4(i+1))의 출력 신호(SR4(i+1))를 NOR 연산하여 발광 신호(emit1[i])로서 출력한다. In the third embodiment, a NOR operation is performed on a high level pulse having a width shorter than the low level pulse of the light emission signal emit [i] by a half clock VCLK and a high level pulse obtained by shifting the high level pulse by a half clock VCLK. To generate the emission signal emit1 [i]. Specifically, as shown in FIG. 11, the light emission scan driver 300 includes (m + 1) flip-flops FF 41 to FF 4 (m + 1 ) and m NOR gates (NOR 1 to NOR m ). It acts as a shift register. The output signals of the NOR gates NOR 1 to NOR m are the light emission signals emit1 [1] to emit1 [m] of the light emission scan lines E 11 to E 1m , respectively. The input signal of the first flip-flop FF 41 is the start signal VSP2 of FIG. 12, and the output signal SR 4i of the i-th flip-flop FF 4i is the (i + 1) th flip-flop FF 4. (i + 1) ). i < th NOR gate (NOR i) is the i-th flip-flop (FF 4i) the output signal (SR 4i) and the output signal (SR 4 (i in the (i + 1) th flip-flop (FF 4 (i + 1)) of +1) ) is subjected to NOR operation and output as the light emission signal emit1 [i].

NOR 연산을 위해 첫 번째 플립플롭(FF41)의 출력 신호(SR41)의 하이 레벨 시점은 도 9의 첫 번째 플립플롭(FF31)의 출력 신호(SR31)의 하이 레벨 시점에 대해서 반 클록(VCLK)만큼 시프트되어 있으므로, 플립플롭(FF41∼FF4(m+1))은 도 9의 플립플롭(FF31∼FF3(m+1))에 대해서 클록(VCLK, VCLKb)이 반전되어 사용된다. 그러므로 첫 번째 플립플롭(FF41)은 클록(VCLK)이 하이 레벨 펄스일 때의 입력 신호인 시작 신호(VSP2)를 한 클록(VCLK) 동안 출력한다. 그리고 플립플롭(FF41)의 출력 신호(SR41)가 제1 필드(1F)에서 한 클록(VCLK)을 제외한 기간 동안 하이 레벨 펄스를 가지기 위해서, 도 12와 같이 이 기간에서 클록(VCLK)이 하이 레벨일 때 시작 신호(VSP2)는 하이 레벨이면 된다. 제2 필드(2F)에서 출력 신호(SR31)는 로우 레벨이므로, 제2 필드(2F) 기간에서 시작 신호(VSP2)는 로우 레벨이면 된다. 따라서 플립플롭(FF41∼FF4(m+1))은 제1 필드(1F)에서 한 클록(VCLK)을 제외한 기간 동안 하이 레벨 펄스를 가지는 출력 신호(SR41∼SR4(m+1))를 반 클록(VCLK)만큼 시프트하면서 순차적으로 출력할 수 있다.The high level time point of the output signal SR 41 of the first flip-flop FF 41 for the NOR operation is half clocked with respect to the high level time point of the output signal SR 31 of the first flip-flop FF 31 of FIG. 9. Since the flip-flops FF 41 to FF 4 (m + 1 ) are shifted by (VCLK), the clocks VCLK and VCLKb are inverted with respect to the flip-flops FF 31 to FF 3 (m + 1) in FIG. 9. It is used. Therefore, the first flip-flop FF 41 outputs the start signal VSP2, which is an input signal when the clock VCLK is a high level pulse, for one clock VCLK. In order for the output signal SR 41 of the flip-flop FF 41 to have a high level pulse for a period excluding one clock VCLK in the first field 1F, the clock VCLK is in this period as shown in FIG. 12. When the high level is reached, the start signal VSP2 may be a high level. Since the output signal SR 31 is at the low level in the second field 2F, the start signal VSP2 may be at the low level in the period of the second field 2F. Accordingly, the flip-flop FF 41 to FF 4 (m + 1) has an output signal SR 41 to SR 4 (m + 1) having a high level pulse for a period except one clock VCLK in the first field 1F . ) May be sequentially output while shifting by half a clock VCLK.

NOR 게이트(NORi)는 플립플롭(FF4i, FF4(i+1))의 출력 신호(SR4i , SR4(i+1))를 NOR 연산하므로, 출력 신호(SR4i, SR4(i+1)) 중 어느 하나가 하이 레벨인 경우에 로우 레벨 펄스를 출력한다. 따라서 NOR 게이트(NORi)의 출력 신호(emit1[i])는 제1 필드(1F)와 반 클록(VCLK)의 차에 해당하는 기간 동안 로우 레벨 펄스를 가지며, 로우 레벨 펄스의 시작 시점은 선택 신호(select[i])의 로우 레벨 펄스의 종료 시점과 동일하다. 또한, 출력 신호(SR41∼SR4(m+1))는 반 클록(VCLK)만큼 시프트되어 출력되므로, NOR 게이트(NORi+1)의 출력 신호(emit1[i+1])는 발광 신호(emit1[i])에 대해 반 클록(VCLK)만큼 시프트된다.Since the NOR gate NOR i performs an NOR operation on the output signals SR 4i and SR 4 (i + 1 ) of the flip-flops FF 4i and FF 4 (i + 1) , the output signals SR 4i and SR 4 ( i + 1) outputs a low level pulse when any one is high level. Therefore, the output signal emit1 [i] of the NOR gate NOR i has a low level pulse for a period corresponding to the difference between the first field 1F and the half clock VCLK, and the start point of the low level pulse is selected. It is the same as the end point of the low level pulse of the signal select [i]. In addition, since the output signals SR 41 to SR 4 (m + 1) are shifted and output by the half clock VCLK, the output signal emit1 [i + 1] of the NOR gate NOR i + 1 is a light emission signal. Shifted by half clock VCLK relative to (emit1 [i]).

다음, 발광 주사 구동부(400)의 발광 신호(emit2[i])는 제2 필드(2F)에서 발광 신호(emit1[1])와 동일한 파형을 가지므로, 발광 주사 구동부(400)는 도 11의 발광 주사 구동부(300)와 동일한 구조를 사용할 수 있다. 이때, 제1 필드(1F)와 제2 필드(2F)의 기간이 동일하다면, 발광 주사 구동부(400)의 시작 신호(VSP3)는 시작 신호(VSP2)를 제1 필드(1F)만큼 시프트한 신호를 사용하면 된다.Next, since the light emission signal emit2 [i] of the light emission scan driver 400 has the same waveform as the light emission signal emit1 [1] in the second field 2F, the light emission scan driver 400 of FIG. The same structure as the light emitting scan driver 300 can be used. At this time, if the periods of the first field 1F and the second field 2F are the same, the start signal VSP3 of the light emission scan driver 400 shifts the start signal VSP2 by the first field 1F. You can use

이상, 본 발명의 제2 및 제3 실시예에서는 전류 기입 방식의 유기 EL 표시 장치에 적용되는 발광 주사 구동부에 대해서 설명하였지만, 이러한 발광 주사 구동부는 전압 기입 방식에도 적용할 수도 있다. 즉, 전압 기입 방식에서 선택 신호가 인가되는 동안 유기 EL 소자가 발광하는 것을 차단하는 경우에도 제2 및 제3 실시예의 발광 주사 구동부를 적용할 수 있다. In the above, the light emitting scan driver applied to the organic EL display device of the current writing method has been described in the second and third embodiments of the present invention. However, the light emitting scan driver can also be applied to the voltage writing method. That is, even when the organic EL element blocks light emission while the selection signal is applied in the voltage writing method, the light emission scan driver of the second and third embodiments can be applied.

또한, 제1 내지 제3 실시예에서는 순차적으로 출력되는 선택 신호에서 하나의 선택 신호가 하이 레벨로 되는 시점과 다음 선택 신호가 로우 레벨로 되는 시점이 동일한 것으로 하여 설명하였지만, 이와는 달리 하나의 선택 신호가 하이 레벨로 되고 일정 기간이 경과한 후에 다음 선택 신호가 로우 레벨이 되도록 할 수도 있다. 예를 들어 하나의 선택 신호의 로우 레벨 펄스의 종료 시점과 다음 선택 신호의 로우 레벨 펄스의 시작 시점 사이의 기간 동안 로우 레벨을 가지는 펄스를 도 5a의 선택 주사 구동부의 NAND(NAND11∼NAND1m)에 입력시킬 수 있다. 그리고 제1 내지 제3 실시예에서는 선택 주사선의 개수가 짝수로 가정하고 설명하였지만, 선택 주사선의 개수가 홀수인 경우에도 제1 내지 제3 실시예에서 설명한 선택 및 발광 주사 구동부를 변형하여 적용할 수 있다. In addition, in the first to third embodiments, it has been described that the time when one selection signal becomes high level and the time when the next selection signal becomes low level are sequentially the same as the selection signals output sequentially. It is also possible for the next select signal to go to the low level after is at a high level and a certain period has elapsed. For example, a pulse having a low level for a period between an end point of a low level pulse of one select signal and a start point of a low level pulse of the next select signal is selected from the NAND (NAND 11 to NAND 1m ) of the selection scan driver of FIG. 5A. Can be entered. Although the description has been made assuming that the number of selection scan lines is even in the first to third embodiments, even when the number of selection scan lines is an odd number, the selection and emission scanning drivers described in the first to third embodiments may be modified and applied. have.

또한, 제1 내지 제3 실시예에서는 도 1에 도시한 유기 EL 표시 장치에 적용되는 선택 및 발광 주사 구동부를 설명하였지만, 이러한 주사 구동부는 도 13의 유기 EL 표시 장치에도 적용할 수 있다. 도 13은 본 발명의 제4 실시예에 따른 유기 EL 표시 장치의 개략적인 평면도이다. In addition, although the selection and light emission scan driver applied to the organic EL display device shown in FIG. 1 have been described in the first to third embodiments, the scan driver can also be applied to the organic EL display device of FIG. 13 is a schematic plan view of an organic EL display device according to a fourth embodiment of the present invention.

도 13을 보면, i번째 행의 발광 주사선(E1i, E2i)의 연결 상태와 (i+1)번째 행의 발광 주사선(E1(i+1), E2(i+1))의 연결 상태가 다르다. 구체적으로, 첫 번째 행에서는 발광 주사선(E11)이 화소 영역(110)에서 왼쪽 화소(111)에 연결되어 있고 발광 주사선(E21)이 오른쪽 화소(112)에 연결되어 있다. 그리고 두 번째 행에서는 발광 주사선(E12)이 화소 영역(110)에서 오른쪽 화소(112)에 연결되어 있고 발광 주사선(E22)이 왼쪽 화소(111)에 연결되어 있다. 즉, 홀수 번째 행에서는 발광 주사선(E1i)이 왼쪽 화소(111)에 연결되고 발광 주사선(E2i)이 오른쪽 화소(112)에 연결되는 반면, 짝수 번째 행에서는 이와는 반대로 연결된다. 그러면 제1 필드(1F)에서는 홀수 번째 행의 각 화소 영역(110)의 왼쪽 화소(111)와 짝수 번째 행의 각 화소 영역(110)의 오른쪽 화소(112)가 발광하고, 제2 필드(2F)에서는 홀수 번째 행의 각 화소 영역(110)의 오른쪽 화소(112)와 짝수 번째 행의 각 화소 영역(110)의 왼쪽 화소(111)가 발광한다.13, the connection state of the light emission scan lines E 1i and E 2i in the i-th row and the light emission scan lines E 1 (i + 1) and E 2 (i + 1) in the (i + 1) th row are shown. The connection status is different. Specifically, in the first row, the emission scan line E 11 is connected to the left pixel 111 in the pixel region 110, and the emission scan line E 21 is connected to the right pixel 112. In the second row, the emission scan line E 12 is connected to the right pixel 112 in the pixel region 110, and the emission scan line E 22 is connected to the left pixel 111. That is, in the odd-numbered row, the light emitting scan line E 1i is connected to the left pixel 111 and the light-emitting scanning line E 2i is connected to the right pixel 112, whereas in the even-numbered row, the light-emitting scanning line E 1i is connected to the opposite side. Then, in the first field 1F, the left pixel 111 of each pixel region 110 in the odd-numbered row and the right pixel 112 of each pixel region 110 in the even-numbered row emit light, and the second field 2F is emitted. ), The right pixel 112 of each pixel region 110 of the odd-numbered row and the left pixel 111 of each pixel region 110 of the even-numbered row emit light.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발 명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

본 발명에 의하면, 두 화소가 구동 소자와 데이터선을 공유함으로써, 데이터선과 구동 소자의 개수를 종래 기술에 비해 반으로 줄일 수 있다. 따라서 데이터선을 구동하기 위한 집적 회로의 개수를 줄일 수 있으며, 또한 화소 영역에서 소자들의 배치를 간단하게 할 수 있다. According to the present invention, two pixels share a data line with a drive element, thereby reducing the number of data lines and drive elements by half compared to the prior art. Therefore, the number of integrated circuits for driving the data lines can be reduced, and the arrangement of elements in the pixel region can be simplified.

Claims (27)

화상을 나타내는 데이터 신호를 전달하는 복수의 데이터선, 선택 신호를 전달하는 복수의 제1 주사선, 발광 신호를 전달하는 복수의 제2 및 제3 주사선 및 상기 데이터선과 상기 제1 주사선에 의해 각각 정의되는 복수의 화소 영역을 포함하는 표시 영역,A plurality of data lines for transmitting a data signal representing an image, a plurality of first scanning lines for transmitting a selection signal, a plurality of second and third scanning lines for transmitting a light emission signal, and the data lines and the first scanning lines, respectively; A display area including a plurality of pixel areas, 제1 필드 및 제2 필드에서 각각 제1 펄스를 가지는 제1 신호를 제1 기간만큼 시프트하면서 상기 복수의 제1 주사선에 순차적으로 전달하는 제1 구동부,A first driver sequentially transferring the first signal having the first pulse in the first field and the second field by the first period, respectively, to the plurality of first scan lines; 상기 제1 필드에서 제2 펄스를 가지는 제2 신호를 제2 기간만큼 시프트하면서 상기 복수의 제2 주사선에 순차적으로 전달하는 제2 구동부, 그리고A second driver sequentially transferring the second signal having the second pulse in the first field by the second period, to the plurality of second scan lines, and 상기 제2 필드에서 제3 펄스를 가지는 제3 신호를 제3 기간만큼 시프트하면서 상기 복수의 제3 주사선에 순차적으로 전달하는 제3 구동부를 포함하며,A third driver sequentially transferring the third signal having the third pulse in the second field by the third period to the plurality of third scan lines, 상기 화소 영역은 상기 데이터선과 상기 제1 주사선을 공유하는 제1 및 제2 화소를 포함하며, 상기 제1 필드에서 상기 제1 화소가 상기 제2 펄스에 의해 발광하고 상기 제2 필드에서 상기 제2 화소가 상기 제3 펄스에 의해 발광하는 표시 장치.The pixel area includes first and second pixels sharing the data line and the first scan line, wherein the first pixel emits light by the second pulse in the first field and the second field in the second field. A display device in which a pixel emits light by the third pulse. 제1항에 있어서,The method of claim 1, 상기 제1 필드에서 상기 제1 펄스가 인가되는 동안 상기 데이터선에는 상기 제1 화소에 대응하는 데이터 신호가 전달되고 상기 제2 필드에서 상기 제1 펄스가 인가되는 동안 상기 데이터선에는 상기 제2 화소에 대응하는 데이터 신호가 전달되는 표시 장치. The data signal corresponding to the first pixel is transmitted to the data line while the first pulse is applied in the first field, and the second pixel is applied to the data line while the first pulse is applied in the second field. A display device to which a data signal corresponding to is transmitted. 제1항에 있어서, The method of claim 1, 상기 제1 구동부는,The first driving unit, 제4 기간 동안 제4 펄스를 가지는 제4 신호를 상기 제4 기간보다 짧은 제5 기간만큼 시프트하면서 순차적으로 출력하는 제4 구동부, 그리고 A fourth driver sequentially outputting a fourth signal having a fourth pulse during a fourth period by a fifth period shorter than the fourth period, and 상기 제4 신호와 상기 제4 신호가 상기 제5 기간만큼 시프트된 신호가 공통으로 상기 제4 펄스인 기간에서 상기 제1 펄스를 출력하는 제5 구동부를 포함하는 표시 장치.And a fifth driver configured to output the first pulse in a period in which the fourth signal and the signal shifted by the fourth signal by the fifth period are the fourth pulse in common. 제3항에 있어서, The method of claim 3, 상기 제5 기간은 상기 제1 기간과 동일한 표시 장치.The fifth period is the same as the first period. 제3항 또는 제4항에 있어서,The method according to claim 3 or 4, 상기 제4 구동부는 전단의 플립플롭의 출력이 후단의 플립플롭의 입력으로 되는 복수의 플립플롭을 포함하며,The fourth driver includes a plurality of flip-flops in which the output of the flip-flop of the front end is an input of the flip-flop of the rear end, 상기 후단의 플립플롭은 상기 전단의 플립플롭에서 출력되는 상기 제4 신호의 상기 제4 펄스를 상기 제5 기간만큼 시프트하여 상기 제5 구동부로 출력하는 표시 장치. And the flip-flop at the rear end shifts the fourth pulse of the fourth signal output from the flip-flop at the front end by the fifth period and outputs the fourth pulse to the fifth driver. 제5항에 있어서,The method of claim 5, 상기 플립플롭은 클록의 제1 레벨에 동작하여 입력 신호를 출력하고 상기 클록의 제2 레벨에 동작하여 상기 입력 신호를 래치하여 출력하며, 인접한 두 플립플롭은 클록이 반전되어 사용되는 표시 장치.And the flip-flop is operated at a first level of a clock to output an input signal, and is operated at a second level of the clock to latch and output the input signal, wherein two adjacent flip-flops are used by inverting a clock. 제1항에 있어서, The method of claim 1, 상기 제2 기간은 상기 제1 기간과 동일한 표시 장치. The second period is the same as the first period. 제1항 또는 제7항에 있어서, The method according to claim 1 or 7, 상기 제2 구동부는, 상기 제1 화소의 상기 제1 주사선에 상기 제1 신호의 제1 펄스가 인가되는 시점과 실질적으로 동시에 상기 제1 화소의 상기 제2 주사선에 상기 제2 신호의 제2 펄스를 인가하는 표시 장치. The second driver may be configured to perform a second pulse of the second signal on the second scan line of the first pixel at substantially the same time as when the first pulse of the first signal is applied to the first scan line of the first pixel. Display device for applying a. 제8항에 있어서,The method of claim 8, 상기 제2 구동부는 전단의 플립플롭의 출력이 후단의 플립플롭의 입력으로 되는 복수의 플립플롭을 포함하며,The second driving unit includes a plurality of flip-flops in which the output of the flip-flop of the front end is an input of the flip-flop of the rear end, 상기 후단의 플립플롭은 상기 전단의 플립플롭에서 출력되는 상기 제2 신호의 상기 제2 펄스를 상기 제2 기간만큼 시프트하여 상기 제2 주사선으로 출력하는 표시 장치.And the flip-flop at the rear end shifts the second pulse of the second signal output from the flip-flop at the front end by the second period and outputs the second pulse to the second scan line. 제9항에 있어서, The method of claim 9, 상기 플립플롭은 클록의 제1 레벨에 동작하여 입력 신호를 출력하고 상기 클록의 제2 레벨에 동작하여 상기 입력 신호를 래치하여 출력하며, 인접한 두 플립플롭은 클록이 반전되어 사용되는 표시 장치.And the flip-flop is operated at a first level of a clock to output an input signal, and is operated at a second level of the clock to latch and output the input signal, wherein two adjacent flip-flops are used by inverting a clock. 제1항 또는 제7항에 있어서, The method according to claim 1 or 7, 상기 제2 구동부는, 상기 제1 화소의 상기 제1 주사선에 인가되는 상기 제1 신호의 제1 펄스의 종료 시점과 실질적으로 동시에 상기 제1 화소의 상기 제2 주사선에 상기 제2 신호의 제2 펄스를 인가하는 표시 장치. The second driver may include a second signal of the second signal on the second scan line of the first pixel at substantially the same time as an end point of the first pulse of the first signal applied to the first scan line of the first pixel. A display device for applying a pulse. 제11항에 있어서, The method of claim 11, 상기 제2 구동부는, The second drive unit, 제4 기간 동안 제4 펄스를 가지는 제4 신호를 상기 제4 기간보다 짧은 제5 기간만큼 시프트하면서 순차적으로 출력하는 제4 구동부, 그리고 A fourth driver sequentially outputting a fourth signal having a fourth pulse during a fourth period by a fifth period shorter than the fourth period, and 상기 제4 신호와 상기 제4 신호가 상기 제5 기간만큼 시프트된 신호가 공통으로 상기 제4 펄스인 기간에서 상기 제1 펄스를 출력하는 제5 구동부를 포함하는 표시 장치.And a fifth driver configured to output the first pulse in a period in which the fourth signal and the signal shifted by the fourth signal by the fifth period are the fourth pulse in common. 제12항에 있어서,The method of claim 12, 상기 제4 구동부는 전단의 플립플롭의 출력이 후단의 플립플롭의 입력으로 되는 복수의 플립플롭을 포함하며,The fourth driver includes a plurality of flip-flops in which the output of the flip-flop of the front end is an input of the flip-flop of the rear end, 상기 후단의 플립플롭은 상기 전단의 플립플롭에서 출력되는 상기 제4 신호의 상기 제4 펄스를 상기 제5 기간만큼 시프트하여 상기 제5 구동부로 출력하는 표시 장치.And the flip-flop at the rear end shifts the fourth pulse of the fourth signal output from the flip-flop at the front end by the fifth period and outputs the fourth pulse to the fifth driver. 제13항에 있어서, The method of claim 13, 상기 플립플롭은 클록의 제1 레벨에 동작하여 입력 신호를 출력하고 상기 클록의 제2 레벨에 동작하여 상기 입력 신호를 래치하여 출력하며, 인접한 두 플립플롭은 클록이 반전되어 사용되는 표시 장치.And the flip-flop is operated at a first level of a clock to output an input signal, and is operated at a second level of the clock to latch and output the input signal, wherein two adjacent flip-flops are used by inverting a clock. 제1 신호를 전달하는 복수의 제1 주사선, 제2 신호를 전달하는 복수의 제2 주사선 및 제3 신호를 전달하는 복수의 제3 주사선을 포함하는 표시 장치에 있어서,A display device comprising: a plurality of first scan lines for transmitting a first signal, a plurality of second scan lines for transmitting a second signal, and a plurality of third scan lines for transmitting a third signal, 상기 제1 신호는 제1 필드와 제2 필드에서 각각 제1 기간 동안 제1 펄스를 가지며, 상기 제2 신호는 상기 제1 필드에서 제2 기간 동안 제2 펄스를 가지고, 상기 제3 신호는 상기 제2 펄스에서 제3 기간 동안 제3 펄스를 가지며, The first signal has a first pulse during a first period in the first field and the second field respectively, the second signal has a second pulse during the second period in the first field, and the third signal is the Have a third pulse for a third period in the second pulse, 상기 표시 장치는, The display device, 상기 제1 신호를 제4 기간만큼 시프트하면서 순차적으로 상기 복수의 제1 주사선으로 출력하는 제1 구동부, A first driver which sequentially outputs the first signal to the plurality of first scan lines while shifting the first signal by a fourth period; 상기 제2 신호를 상기 제4 기간만큼 시프트하면서 순차적으로 상기 복수의 제2 주사선으로 출력하는 제2 구동부, 그리고 A second driver which sequentially outputs the second signal to the plurality of second scan lines while shifting the second signal by the fourth period, and 상기 제3 신호를 상기 제4 기간만큼 시프트하면서 순차적으로 상기 복수의 제3 주사선으로 출력하는 제3 구동부를 포함하는 표시 장치. And a third driver to sequentially output the third signal to the plurality of third scan lines while shifting the third signal by the fourth period. 제15항에 있어서,The method of claim 15, 상기 제1 구동부는, The first driving unit, 상기 제1 필드 및 상기 제2 필드에서 각각 제5 기간동안 상기 제4 펄스를 가지는 제4 신호를 상기 제5 기간과 상기 제1 기간의 차에 해당하는 제6 기간만큼 시프트하면서 순차적으로 출력하는 제4 구동부, 그리고 A fourth signal sequentially shifting the fourth signal having the fourth pulse in the first field and the second field during a fifth period by a sixth period corresponding to the difference between the fifth period and the first period; 4 drives, and 상기 제4 신호와 상기 제4 신호가 상기 제6 기간만큼 시프트된 신호가 공통으로 상기 제4 펄스인 기간 동안 상기 제1 펄스를 출력하는 제5 구동부를 포함하는 표시 장치.And a fifth driver configured to output the first pulse during a period in which the fourth signal and the signal shifted by the fourth signal by the sixth period are the fourth pulse in common. 제15항에 있어서,The method of claim 15, 상기 제1 필드에서 상기 제1 신호의 상기 제1 펄스의 시작 시점이 상기 제2 신호의 상기 제2 펄스의 시작 시점과 실질적으로 동일하며, The starting point of the first pulse of the first signal in the first field is substantially the same as the starting point of the second pulse of the second signal, 상기 제2 필드에서 상기 제1 신호의 상기 제1 펄스의 시작 시점이 상기 제3 신호의 상기 제3 펄스의 시작 시점과 실질적으로 동일한 표시 장치. And a start point of the first pulse of the first signal in the second field is substantially the same as a start point of the third pulse of the third signal. 제15항에 있어서,The method of claim 15, 상기 제1 필드에서 상기 제1 신호의 상기 제1 펄스의 종료 시점이 상기 제2 신호의 상기 제2 펄스의 시작 시점과 실질적으로 동일하며, An end time point of the first pulse of the first signal in the first field is substantially the same as a start time point of the second pulse of the second signal, 상기 제2 필드에서 상기 제1 신호의 상기 제1 펄스의 종료 시점이 상기 제3 신호의 상기 제3 펄스의 시작 시점과 실질적으로 동일한 표시 장치. And an end time point of the first pulse of the first signal in the second field is substantially the same as a start time point of the third pulse of the third signal. 제18항에 있어서, The method of claim 18, 상기 제2 구동부는, The second drive unit, 제5 기간동안 상기 제4 펄스를 가지는 제4 신호를 상기 제1 기간만큼 시프트하면서 순차적으로 출력하는 제4 구동부, 그리고 A fourth driver sequentially outputting a fourth signal having the fourth pulse during the fifth period by the first period, and 상기 제4 신호와 상기 제4 신호가 상기 제1 기간만큼 시프트된 신호가 공통으로 상기 제4 펄스인 기간 동안 상기 제2 펄스를 출력하는 제5 구동부를 포함하는 표시 장치.And a fifth driver configured to output the second pulse during a period in which the fourth signal and the signal in which the fourth signal is shifted by the first period are the fourth pulse in common. 제18항에 있어서, The method of claim 18, 상기 제2 구동부는, The second drive unit, 제5 기간동안 상기 제4 펄스를 가지는 제4 신호를 상기 제1 기간만큼 시프트하면서 순차적으로 출력하는 제4 구동부, 그리고 A fourth driver sequentially outputting a fourth signal having the fourth pulse during the fifth period by the first period, and 상기 제4 신호와 상기 제4 신호가 상기 제1 기간만큼 시프트된 신호 중 어느 하나가 상기 제4 펄스인 기간 동안 상기 제2 펄스를 출력하는 제5 구동부를 포함하 는 표시 장치.And a fifth driver configured to output the second pulse during a period in which either the fourth signal and the signal shifted by the fourth signal is the fourth pulse. 제16항, 제19항 및 제20항 중 어느 한 항에 있어서, The method according to any one of claims 16, 19 and 20, 상기 제1 내지 제3 구동부는 제1 레벨과 제2 레벨을 교대로 가지는 클록을 수신하며, 상기 제1 기간이 상기 클록의 상기 제1 레벨 기간과 길이가 동일한 표시 장치.And the first, second, and third driving units receive a clock alternately having a first level and a second level, wherein the first period is the same length as the first level period of the clock. 제15항 내지 제20항 중 어느 한 항에 있어서, The method according to any one of claims 15 to 20, 화상을 나타내는 데이터 신호를 전달하는 복수의 데이터선, 그리고 A plurality of data lines for transmitting a data signal representing an image, and 상기 데이터선과 상기 제1 주사선에 의해 각각 정의되는 복수의 화소 영역을 더 포함하며, A plurality of pixel areas defined by the data line and the first scan line, respectively; 상기 화소 영역은, The pixel area is, 상기 제1 신호의 제1 펄스에 응답하여 상기 데이터선으로부터의 데이터 신호를 기입하는 구동 소자, A drive element for writing a data signal from said data line in response to a first pulse of said first signal; 상기 제2 신호의 제2 펄스에 응답하여 상기 구동 소자에 기입된 상기 데이터 신호에 따라 발광하는 제1 발광 소자, 그리고 A first light emitting element emitting light in accordance with the data signal written to the driving element in response to a second pulse of the second signal, and 상기 제3 신호의 제3 펄스에 응답하여 상기 구동 소자에 기입된 상기 데이터 신호에 따라 발광하는 제2 발광 소자를 포함하는 표시 장치. And a second light emitting element emitting light in accordance with the data signal written to the driving element in response to a third pulse of the third signal. 제1 필드 및 제2 필드에서 각각 제1 기간 동안 제1 펄스를 가지는 선택 신호 를 전달하는 복수의 제1 주사선, 상기 제1 필드에서 제2 기간 동안 제2 펄스를 가지는 제1 발광 신호를 전달하는 복수의 제2 주사선 및 상기 제2 필드에서 제3 기간 동안 제3 펄스를 가지는 제2 발광 신호를 전달하는 복수의 제3 주사선 및 화상을 나타내는 데이터 신호를 전달하는 복수의 데이터선을 포함하는 표시 장치를 구동하는 방법에 있어서,A plurality of first scan lines that transmit a selection signal having a first pulse during a first period in a first field and a second field, respectively, and a first emission signal having a second pulse during a second period in a first field; A display device including a plurality of second scan lines, a plurality of third scan lines transferring a second light emission signal having a third pulse in a third period in the second field, and a plurality of data lines transferring a data signal representing an image. In the method of driving, 상기 제1 필드 및 제2 필드에서 각각 상기 제4 기간 동안 제4 펄스를 가지는 제1 신호를 제5 기간만큼 시프트하면서 순차적으로 출력하는 단계,Sequentially outputting a first signal having a fourth pulse during the fourth period in the first field and the second field by a fifth period, respectively, 연속되어 출력되는 두 개의 상기 제1 신호가 공통으로 상기 제4 펄스인 기간 동안 상기 선택 신호의 상기 제1 펄스를 출력하는 단계, Outputting the first pulse of the selection signal during a period in which the two first signals that are successively output are commonly the fourth pulse, 상기 제1 필드에서 상기 제2 펄스를 가지는 상기 제1 발광 신호를 상기 제5 기간만큼 시프트하면서 순차적으로 출력하는 단계, 그리고 Sequentially outputting the first light emission signal having the second pulse in the first field by the fifth period; and 상기 제2 필드에서 상기 제3 펄스를 가지는 상기 제2 발광 신호를 상기 제5 기간만큼 시프트하면서 순차적으로 출력하는 단계를 포함하며, Sequentially outputting the second light emission signal having the third pulse in the second field by the fifth period, 상기 제1 주사선으로부터의 상기 제1 펄스에 응답하여 상기 데이터선으로부터의 데이터 신호를 기입하는 화소 영역에서, 제1 화소는 상기 제2 펄스에 응답하여 발광하고 제2 화소는 상기 제3 펄스에 응답하여 발광하는 표시 장치의 구동 방법.In a pixel region in which a data signal from the data line is written in response to the first pulse from the first scan line, a first pixel emits light in response to the second pulse and a second pixel responds to the third pulse. A method of driving a display device that emits light. 제23항에 있어서, The method of claim 23, 상기 제2 펄스를 가지는 상기 제1 발광 신호를 상기 제5 기간만큼 시프트하 면서 순차적으로 출력하는 단계는, The step of sequentially outputting the first light emitting signal having the second pulse while shifting by the fifth period, 제6 기간 동안 제5 펄스를 가지는 제2 신호를 상기 제5 기간만큼 시프트하면서 순차적으로 출력하는 단계, 그리고 Sequentially outputting a second signal having a fifth pulse during the sixth period by the fifth period, and 연속되어 출력되는 두 개의 상기 제4 신호가 공통으로 상기 제5 펄스인 기간 동안 상기 제2 펄스를 출력하는 단계를 포함하는 표시 장치의 구동 방법. And outputting the second pulse during a period in which the two fourth signals that are successively output are common to the fifth pulse. 제23항에 있어서, The method of claim 23, 상기 제2 펄스를 가지는 상기 제1 발광 신호를 상기 제5 기간만큼 시프트하면서 순차적으로 출력하는 단계는, The step of sequentially outputting the first light emission signal having the second pulse while shifting by the fifth period, 제6 기간 동안 제5 펄스를 가지는 제2 신호를 상기 제5 기간만큼 시프트하면서 순차적으로 출력하는 단계, 그리고 Sequentially outputting a second signal having a fifth pulse during the sixth period by the fifth period, and 연속되어 출력되는 두 개의 상기 제4 신호 중 어느 하나가 상기 제5 펄스인 기간 동안 상기 제2 펄스를 출력하는 단계를 포함하는 표시 장치의 구동 방법.And outputting the second pulse during a period in which one of the two consecutive fourth signals is the fifth pulse. 제23항 내지 제25항 중 어느 한 항에 있어서, The method according to any one of claims 23 to 25, 상기 제5 기간은 입력되는 클록의 반 주기에 해당하는 표시 장치의 구동 방법.And the fifth period corresponds to a half period of an input clock. 제26항에 있어서, The method of claim 26, 상기 제1 펄스의 폭은 상기 제5 기간과 실질적으로 동일한 표시 장치의 구동 방법.And a width of the first pulse is substantially the same as the fifth period.
KR1020040037266A 2004-05-25 2004-05-25 Display apparatus and driving method thereof KR100578843B1 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020040037266A KR100578843B1 (en) 2004-05-25 2004-05-25 Display apparatus and driving method thereof
EP05103853A EP1600924B1 (en) 2004-05-25 2005-05-10 Line scan drivers for an OLED display
AT05103853T ATE414314T1 (en) 2004-05-25 2005-05-10 LINE SCAN DRIVER FOR AN OLED DISPLAY
DE602005010936T DE602005010936D1 (en) 2004-05-25 2005-05-10 Line scan driver for an OLED display
US11/128,924 US8040302B2 (en) 2004-05-25 2005-05-13 Display with multiple pixels sharing a data line and driving method thereof
JP2005149945A JP2005338837A (en) 2004-05-25 2005-05-23 Display device and driving method of display device
CNB2005100738488A CN100414578C (en) 2004-05-25 2005-05-25 Display and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040037266A KR100578843B1 (en) 2004-05-25 2004-05-25 Display apparatus and driving method thereof

Publications (2)

Publication Number Publication Date
KR20050113683A KR20050113683A (en) 2005-12-05
KR100578843B1 true KR100578843B1 (en) 2006-05-11

Family

ID=35632432

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040037266A KR100578843B1 (en) 2004-05-25 2004-05-25 Display apparatus and driving method thereof

Country Status (2)

Country Link
KR (1) KR100578843B1 (en)
CN (1) CN100414578C (en)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100666637B1 (en) 2005-08-26 2007-01-10 삼성에스디아이 주식회사 Emission driver of organic electroluminescence display device
KR100814877B1 (en) * 2005-08-31 2008-03-20 삼성에스디아이 주식회사 Scan driver and display device using the same
CN101174388B (en) * 2006-10-31 2012-07-04 奇美电子股份有限公司 NTSC band rejection filter with parallel structure and filtering method thereof
CN101349820B (en) * 2007-07-20 2012-01-11 胜华科技股份有限公司 Data driver and LCD device using the same
CN102023426B (en) * 2009-09-10 2012-02-29 北京京东方光电科技有限公司 Array substrate and liquid crystal panel
CN102110420B (en) * 2009-12-24 2013-07-10 北京京东方光电科技有限公司 Array substrate and shift register arranged thereon
KR102308441B1 (en) 2011-05-13 2021-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device
CN104252847B (en) * 2013-06-25 2016-12-07 施耐德电器工业公司 Light emitting module and control method thereof
CN104575384B (en) * 2015-01-17 2017-06-16 昆山工研院新型平板显示技术中心有限公司 Active organic electroluminescent display device and its drive circuit
KR102383116B1 (en) * 2015-08-27 2022-04-07 삼성디스플레이 주식회사 Display device and electronic device having the same
CN107068063A (en) * 2017-04-21 2017-08-18 京东方科技集团股份有限公司 Display device, pixel cell and its driving method
CN107515499B (en) * 2017-09-20 2021-01-12 Tcl华星光电技术有限公司 Liquid crystal display panel
KR102527230B1 (en) * 2018-03-09 2023-05-02 삼성디스플레이 주식회사 Display apparatus
KR102636835B1 (en) * 2018-11-15 2024-02-20 삼성디스플레이 주식회사 Display device and driving method thereof
CN109872673B (en) 2019-04-09 2022-05-20 京东方科技集团股份有限公司 Gate driving unit, gate driving method, gate driving circuit and display device
WO2022226785A1 (en) * 2021-04-27 2022-11-03 京东方科技集团股份有限公司 Display substrate and driving method therefor, and display device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6421033B1 (en) * 1999-09-30 2002-07-16 Innovative Technology Licensing, Llc Current-driven emissive display addressing and fabrication scheme
JP3593982B2 (en) * 2001-01-15 2004-11-24 ソニー株式会社 Active matrix type display device, active matrix type organic electroluminescence display device, and driving method thereof
CN1223976C (en) * 2002-05-15 2005-10-19 友达光电股份有限公司 Driving circuit of display device

Also Published As

Publication number Publication date
CN1702711A (en) 2005-11-30
KR20050113683A (en) 2005-12-05
CN100414578C (en) 2008-08-27

Similar Documents

Publication Publication Date Title
US8040302B2 (en) Display with multiple pixels sharing a data line and driving method thereof
KR100599657B1 (en) Display device and driving method thereof
JP5089876B2 (en) Luminescent display device
KR100578843B1 (en) Display apparatus and driving method thereof
KR100590042B1 (en) Light emitting display, method of lighting emitting display and signal driver
EP3493189A1 (en) Electroluminescent display device
KR100578812B1 (en) Light emitting display
US7535444B2 (en) Organic light-emitting display device including pixels commonly having initialization switching element and power supply element
KR20210043047A (en) Display device
KR100670132B1 (en) Display apparatus and driving method thereof
KR100637500B1 (en) Display apparatus and driving method thereof
US20100085388A1 (en) Active matrix display device
KR102626514B1 (en) Display apparatus
KR100649252B1 (en) Light emitting display
KR102616122B1 (en) Light emitting display apparatus
KR20220074700A (en) Gate driving circuit and electroluminescence display device using the same
CN114787905A (en) Light emitting display device
CN115346469A (en) Display panel, pixel circuit, light emitting driver, row driving circuit and method

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 14