KR100573128B1 - Plasma display panel having patterning dielectric layer - Google Patents

Plasma display panel having patterning dielectric layer Download PDF

Info

Publication number
KR100573128B1
KR100573128B1 KR1020030084718A KR20030084718A KR100573128B1 KR 100573128 B1 KR100573128 B1 KR 100573128B1 KR 1020030084718 A KR1020030084718 A KR 1020030084718A KR 20030084718 A KR20030084718 A KR 20030084718A KR 100573128 B1 KR100573128 B1 KR 100573128B1
Authority
KR
South Korea
Prior art keywords
dielectric layer
display area
display
substrate
electrode
Prior art date
Application number
KR1020030084718A
Other languages
Korean (ko)
Other versions
KR20050051033A (en
Inventor
강태경
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020030084718A priority Critical patent/KR100573128B1/en
Publication of KR20050051033A publication Critical patent/KR20050051033A/en
Application granted granted Critical
Publication of KR100573128B1 publication Critical patent/KR100573128B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/38—Dielectric or insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/24—Sustain electrodes or scan electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

패턴형 유전체층을 가진 플라즈마 디스플레이 패널을 개시한다. 본 발명은 전면 기판;과, 이의 아랫면에 형성된 유지 전극;과, 표시 영역과, 비표시 영역에 공히 형성되며, 표시 영역과 비표시 영역을 선택적으로 매립하는 전면 유전체층;과, 배면 기판;과, 이의 윗면에 형성된 어드레스 전극;과, 기판들 사이에 형성된 격벽;과, 격벽에 의하여 구획된 방전 공간내에 도포된 적,녹,청색의 형광체층;을 포함하며, 기판상의 비표시 영역의 유전체층은 표시 영역의 유전체층보다 상대적으로 많은 양이 도포됨으로써, 유전체층의 형상을 균일하게 가져갈 수가 있다.A plasma display panel having a patterned dielectric layer is disclosed. The present invention provides a display device comprising: a front substrate; a storage electrode formed on a bottom surface thereof; a front dielectric layer formed on both a display area and a non-display area and selectively filling the display area and the non-display area; and a back substrate; An address electrode formed on an upper surface thereof, a partition wall formed between the substrates, and a red, green, and blue phosphor layer coated in a discharge space partitioned by the partition wall, wherein the dielectric layer of the non-display area on the substrate is displayed. By applying a relatively larger amount than the dielectric layer in the region, the shape of the dielectric layer can be uniformly obtained.

Description

패턴형 유전체층을 가진 플라즈마 디스플레이 패널{Plasma display panel having patterning dielectric layer} Plasma display panel having patterned dielectric layer

도 1은 종래의 플라즈마 디스플레이 패널을 일부 절제하여 도시한 분리 사시도,1 is an exploded perspective view illustrating a part of a conventional plasma display panel;

도 2는 도 1의 전면 기판을 도시한 단면도,2 is a cross-sectional view of the front substrate of FIG. 1;

도 3은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널을 일부 절제하여 도시한 분리 사시도,3 is an exploded perspective view of a plasma display panel partially cut out according to an embodiment of the present invention;

도 4는 본 발명의 제 1 실시예에 따른 전면 기판을 도시한 단면도,4 is a sectional view showing a front substrate according to a first embodiment of the present invention;

도 5는 본 발명의 제 2 실시예에 따른 전면 기판을 도시한 단면도,5 is a sectional view showing a front substrate according to a second embodiment of the present invention;

도 6은 본 발명의 제 3 실시예에 따른 전면 기판을 도시한 단면도,6 is a sectional view showing a front substrate according to a third embodiment of the present invention;

도 7은 본 발명의 제 4 실시예에 따른 전면 기판을 도시한 단면도.7 is a sectional view showing a front substrate according to a fourth embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

41...표시 영역용 전극 41a...제 1 전극41 ... electrode for display area 41 a ... first electrode

41n...최종 전극 42...표시 영역용 유전체층41n ... final electrode 42 ... dielectric layer for display area

43...비표시 영역용 전극 44...비표시 영역용 유전체층43.Electrode for non-display area 44 ... Dielectric layer for non-display area

300...플라즈마 디스플레이 패널300 ... plasma display panel

310...전면 기판 320...유지 전극310 ... front substrate 320 ... holding electrode

321...X 전극 322...Y 전극321 ... X electrode 322 ... Y electrode

323...버스 전극 330...전면 유전체층323 Bus electrode 330 Front dielectric layer

340...보호막층 350...배면 기판340 ... protective layer 350 ... back substrate

360..어드레스 전극 370...배면 유전체층360..Address electrode 370 ... Backside dielectric layer

380...격벽 390...형광체층380 ... Bulk 390 ... Phosphor Layer

본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 보다 상세하게는 전면 기판상에 전극을 정위치에 패턴화시킬 수 있도록 구조가 개선된 패턴형 유전체층을 가진 플라즈마 디스플레이 패널에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel, and more particularly, to a plasma display panel having a patterned dielectric layer having an improved structure for patterning electrodes on a front substrate in place.

통상적으로, 플라즈마 디스플레이 패널은 복수개의 전극이 형성된 두 기판상에 방전 가스를 주입하여 봉입한 다음에, 방전 전압을 인가하고, 이 방전 전압으로 인하여 두 전극 사이에 기체가 발광하게 되면 적절한 펄스 전압을 인가하여 두 전극이 교차하는 지점에 어드레싱하여 소망하는 숫자, 문자 또는 그래픽을 구현하는 평판 표시 장치를 말한다.Typically, a plasma display panel injects and discharges a discharge gas on two substrates having a plurality of electrodes, and then applies a discharge voltage. When the gas emits light between the electrodes due to the discharge voltage, an appropriate pulse voltage is applied. It refers to a flat panel display that is applied to address a point where two electrodes intersect to implement a desired number, letter or graphic.

이러한 플라즈마 디스플레이 패널은 방전 셀에 인가하는 구동 전압의 형식, 예컨대, 방전 형식에 따라서 직류형과 교류형으로 분류하고, 전극들의 구성 형태에 따라서 대향 방전형 및 면 방전형으로 구분할 수가 있다. Such a plasma display panel can be classified into a direct current type and an alternating current type according to a type of driving voltage applied to a discharge cell, for example, a discharge type, and can be classified into a counter discharge type and a surface discharge type according to the configuration of the electrodes.

직류형 플라즈마 디스플레이 패널은 모든 전극들이 방전 공간에 노출되는 구 조로서, 대응 전극들 사이에 전하의 이동이 직접적으로 이루어진다. 반면에, 교류형 플라즈마 디스플레이 패널은 적어도 한 전극이 유전체층에 매립되고, 대응하는 전극들 사이에 직접적인 전하의 이동이 이루어지지 않는 대신에, 유전체층 표면에 방전에 의하여 생성된 이온과 전자가 부착하여 벽 전압(wall voltage)을 형성하고, 유지 전압(sustaining voltage)에 의하여 방전 유지가 가능하다.The direct current plasma display panel is a structure in which all electrodes are exposed to the discharge space, and charge is directly transferred between the corresponding electrodes. On the other hand, in the AC plasma display panel, at least one electrode is embedded in the dielectric layer, and instead of direct charge transfer between the corresponding electrodes, the ions and electrons generated by the discharge adhere to the surface of the dielectric layer to form a wall. It is possible to form a wall voltage and to maintain discharge by a sustaining voltage.

한편, 대향 방전형 플라즈마 디스플레이 패널은 단위 화소마다 어드레스 전극과 주사 전극이 대향하여 마련되고, 두 전극간에 어드레싱 방전 및 유지 방전이 일어나는 방식이다. 반면에, 면 방전형 플라즈마 디스플레이 패널은 각 단위 화소마다 어드레스 전극과 그에 해당되는 유지 전극이 마련되어 어드레싱 방전과 유지 방전이 발생하게 되는 방식이다. On the other hand, in the opposite discharge type plasma display panel, an address electrode and a scan electrode are provided to face each unit pixel, and addressing discharge and sustain discharge are generated between the two electrodes. On the other hand, in the surface discharge plasma display panel, an address electrode and a sustain electrode corresponding to each unit pixel are provided to generate addressing discharge and sustain discharge.

도 1은 종래의 플라즈마 디스플레이 패널(10)을 도시한 것이고, 도 2는 도 1의 전면 기판(11)을 도시한 것이다. FIG. 1 illustrates a conventional plasma display panel 10, and FIG. 2 illustrates the front substrate 11 of FIG. 1.

도 1 및 도 2를 참조하면, 상기 플라즈마 디스플레이 패널(10)은 전면 기판(11)의 아랫면에 한 쌍의 서스테인 전극(12)이 형성되어 있으며, 상기 서스테인 전극(12)의 아랫면에는 버스 전극(13)이 형성되어 있다. 상기 서스테인 전극(12)과, 버스 전극(13)은 전면 유전체층(14)에 의하여 매립되어 있다. 상기 전면 유전체층(14) 상에는 보호막층(15)이 코팅되어 있다.1 and 2, in the plasma display panel 10, a pair of sustain electrodes 12 are formed on a bottom surface of the front substrate 11, and a bus electrode is formed on a bottom surface of the sustain electrode 12. 13) is formed. The sustain electrode 12 and the bus electrode 13 are embedded by the front dielectric layer 14. The passivation layer 15 is coated on the front dielectric layer 14.

상기 전면 기판(11)과 대향되게 배치된 배면 기판(16)의 윗면에 어드레스 전극(17)이 형성되어 있으며, 상기 어드레스 전극(17)은 배면 유전체층(18)에 의하여 매립되어 있다. 상기 배면 유전체층(18) 상에는 인접한 방전 셀간의 크로스-토크(cross-talk)를 방지하기 위하여 격벽(19)이 형성되어 있다. 상기 배면 유전체층(18)의 표면과 격벽(19)의 내측벽에는 적,녹,청색의 형광체층(100)이 형성되어 있다. 한편, 전면 및 배면 기판(11)(16)의 결합된 내측 공간에는 불활성 가스를 봉입하여 방전 영역을 가지도록 형성되어 있다.An address electrode 17 is formed on an upper surface of the rear substrate 16 disposed to face the front substrate 11, and the address electrode 17 is embedded by the rear dielectric layer 18. A partition wall 19 is formed on the back dielectric layer 18 to prevent cross-talk between adjacent discharge cells. Red, green, and blue phosphor layers 100 are formed on the surface of the back dielectric layer 18 and the inner walls of the partition walls 19. Meanwhile, an inert gas is enclosed in the combined inner space of the front and rear substrates 11 and 16 so as to have a discharge region.

상기와 같은 구조를 가지는 플라즈마 디스플레이 패널(10)의 동작을 간략하게 설명하자면 다음과 같다.The operation of the plasma display panel 10 having the above structure will be briefly described as follows.

한 쌍의 유지 전극(12)에 구동 전압을 인가하며, 상기 전면 유전체층(14)과 보호막층(15) 표면의 방전 영역에서 면 방전이 일어나서 자외선이 발생하게 된다. 발생된 자외선에 의하여 주위의 형광체층(100)의 형광 물질이 여기됨에 따라서 칼라 표시가 이루어진다. A driving voltage is applied to the pair of sustain electrodes 12, and surface discharge occurs in the discharge regions of the front dielectric layer 14 and the passivation layer 15 to generate ultraviolet rays. Color display is performed as the fluorescent material of the surrounding phosphor layer 100 is excited by the generated ultraviolet rays.

즉, 방전 셀 내부에 공간 전하(space charge)들은 인가된 구동 전압에 의하여 가속되면서, 방전 셀 내부에 400 내지 500 토르(Torr) 정도의 압력으로 채워진 불활성 혼합 가스인 네온(Ne)을 주성분으로 하여 헬륨(He), 크세논(Xe) 가스등을 첨가한 페닝 혼합 가스와 충돌하게 된다. That is, space charges in the discharge cell are accelerated by the driving voltage applied thereto, and are mainly composed of neon (Ne), an inert mixed gas filled with a pressure of about 400 to 500 Torr in the discharge cell. It collides with the phening mixed gas to which helium (He) and xenon (Xe) gas are added.

이에 따라, 불활성 가스가 여기되면서 147 나노미터의 자외선이 발생하게 된다. 이렇게 발생한 자외선은 어드레스 전극(17)과 격벽(19) 주위를 둘러싸고 있는 형광체층(100)의 형광 물질과 충돌함에 따라서 가시광을 발생하게 된다.Accordingly, 147 nanometers of ultraviolet rays are generated while the inert gas is excited. The generated ultraviolet rays generate visible light as they collide with the fluorescent material of the phosphor layer 100 surrounding the address electrode 17 and the partition wall 19.

최근에는, 휘도를 향상시키고, 무효 소비 전력을 줄일 수 있도록 유전체층을 전면 인쇄하는 것이 아니라, 전극상에만 코팅시키는 방식을 채용하고 있다. 이렇게 유전체층이 전극상에만 형성시에는 디스펜스의 이동 방향에 따라서 이로부터 토출 되는 유전체층용 원소재가 전극상의 정위치에서 이를 완전히 덮지 못하는 현상이 발생하게 되는데, 이러한 현상 때문에 절연 파괴 현상이 빈번하게 발생하고 있다. In recent years, in order to improve luminance and reduce reactive power consumption, a method of coating the dielectric layer only on the electrode is employed instead of printing the entire surface of the dielectric layer. Thus, when the dielectric layer is formed only on the electrode, a phenomenon in which the raw material for the dielectric layer discharged therefrom does not completely cover it at the correct position on the electrode may occur depending on the dispensing direction. have.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 기판상에 형성된 전극상에 패턴화되어서 형성되는 유전체층이 정위치에서 전극을 매립하여서 면 방전 및 대향 방전이 가능하게 되어서 휘도를 상승시킬 수 있는 패턴형 유전체층을 가진 플라즈마 디스플레이 패널을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and the dielectric layer formed by patterning on the electrode formed on the substrate is embedded in the electrode at the right position and the surface discharge and the opposite discharge is possible to increase the brightness pattern It is an object to provide a plasma display panel having a type dielectric layer.

상기와 같은 목적을 달성하기 위하여 본 발명의 일 측면에 따른 패턴형 유전체층을 가진 플라즈마 디스플레이 패널은,In order to achieve the above object, a plasma display panel having a patterned dielectric layer according to an aspect of the present invention,

전면 기판;Front substrate;

상기 전면 기판의 아랫면에 형성된 유지 전극;A storage electrode formed on the bottom surface of the front substrate;

화상을 표시하는 기판상의 표시 영역과, 상기 표시 영역의 가장자리를 따라서 형성되는 비표시 영역에 공히 형성되며, 상기 표시 영역과 비표시 영역을 선택적으로 매립하는 전면 유전체층;A front dielectric layer formed in both a display area on a substrate displaying an image and a non-display area formed along an edge of the display area, and selectively filling the display area and the non-display area;

상기 전면 기판과 대향되게 배치된 배면 기판;A rear substrate disposed to face the front substrate;

상기 배면 기판의 윗면에 형성된 어드레스 전극;An address electrode formed on an upper surface of the rear substrate;

상기 전면 및 배면 기판 사이에 형성된 격벽; 및Barrier ribs formed between the front and rear substrates; And

상기 격벽에 의하여 구획된 방전 공간내에 도포된 적,녹,청색의 형광체층;을 포함하는 것을 특징으로 한다.And red, green, and blue phosphor layers coated in the discharge space partitioned by the partition wall.

또한, 상기 전면 유전체층은 표시 영역에 형성된 유지 전극이 형성된 부분을 선택적으로 매립하는 표시 영역용 유전체층과, 상기 표시 영역용 유전체층과 크기를 달리하여 적어도 하나 이상 형성된 비표시 영역용 유전체층을 포함하는 것을 특징으로 한다.In addition, the front dielectric layer may include a display layer dielectric layer selectively filling a portion in which a sustain electrode formed in the display region is formed, and a non-display region dielectric layer having at least one size different from that of the display region dielectric layer. It is done.

게다가, 상기 유전체층의 아랫면에는 상기 유전체층과 동일한 영역에 보호막층이 더 형성된 것을 특징으로 한다.In addition, the lower surface of the dielectric layer is characterized in that a protective film layer is further formed in the same region as the dielectric layer.

본 발명의 다른 측면에 따른 패턴형 유전체층을 가진 플라즈마 디스플레이 패널은, Plasma display panel having a patterned dielectric layer according to another aspect of the present invention,

복수개 대향되게 배치되는 기판;A plurality of substrates facing each other;

상기 기판상에 형성되어서, 방전을 발생시키는 복수개의 전극; A plurality of electrodes formed on the substrate to generate a discharge;

기판상의 화상을 표시 영역과, 상기 표시 영역의 가장자리를 따라서 형성되는 비표시 영역에 공히 배치되며, 상기 표시 영역과 비표시 영역을 선택적으로 매립하는 전면 유전체층;A front dielectric layer disposed in the display area and a non-display area formed along an edge of the display area and selectively filling the display area and the non-display area on the substrate;

상기 기판의 대향되는 면상에 형성되어서 방전 공간을 구획하는 격벽; 및A partition wall formed on an opposite surface of the substrate to partition a discharge space; And

상기 격벽의 내측에 코팅되는 적,녹,청색의 형광체층;을 포함하는 것을 특징으로 한다. And red, green, and blue phosphor layers coated on the inner side of the partition wall.

또한, 상기 유전체층은 표시 영역에 형성된 복수의 표시 영역용 유전체층과, 비표시 영역에 형성되며 상기 표시 영역용 유전체층과 크기를 달리하는 적어도 하나 이상의 비표시 영역용 유전체층을 포함하는 것을 특징으로 한다.In addition, the dielectric layer may include a plurality of display area dielectric layers formed in the display area and at least one non-display area dielectric layer formed in the non-display area and having a different size from the dielectric layer for the display area.

이하에서, 첨부된 도면을 참조하면서 본 발명의 바람직한 실시예에 따른 플라즈마 디스플레이 패널을 상세하게 설명하고자 한다.Hereinafter, a plasma display panel according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널(300)을 도시한 것이다. 3 illustrates a plasma display panel 300 according to an embodiment of the present invention.

도면을 참조하면, 상기 플라즈마 디스플레이 패널(300)에는 전면 기판(310)과, 상기 전면 기판(310)과 대향되게 배치되는 배면 기판(350)이 마련되어 있다. Referring to the drawings, the plasma display panel 300 is provided with a front substrate 310 and a rear substrate 350 disposed to face the front substrate 310.

상기 전면 기판(310)의 아랫면에는 소정 간격 이격되게 X 전극(321)과, Y 전극(322)으로 된 서스테인 전극(320)이 형성되어 있다. 상기 서스테인 전극(320)은 스트립 형상으로 형성되어 있으며, 상호 교대로 배치된 ITO와 같은 투명한 도전막으로 이루어져 있다.The lower surface of the front substrate 310 is formed with an X electrode 321 and a sustain electrode 320 formed of a Y electrode 322 spaced apart by a predetermined interval. The sustain electrode 320 is formed in a strip shape and is made of a transparent conductive film such as ITO which is alternately arranged.

상기 서스테인 전극(320)의 아랫면 가장자리를 따라서는 버스 전극(323)이 형성되어 있다. 상기 버스 전극(323)은 은 페이스트와 같은 우수한 도전성을 가지는 금속재로 이루어지며, 상기 서스테인 전극(320)의 라인 저항을 줄이기 위해서 배치된다. 또한, 상기 버스 전극(323)은 차광막 역할을 하기 위하여 흑색의 제 1 버스 전극과, 제 1 버스 전극상에 형성되어서 도전성을 향상시키기 위하여 백색의 제 2 버스 전극으로 형성될 수도 있을 것이다.A bus electrode 323 is formed along the bottom edge of the sustain electrode 320. The bus electrode 323 is made of a metal material having excellent conductivity such as silver paste, and is disposed to reduce the line resistance of the sustain electrode 320. In addition, the bus electrode 323 may be formed of a first black bus electrode and a second white bus electrode to improve conductivity by forming a black first bus electrode to serve as a light shielding film.

상기 전극(321 내지 323)의 구조는 상기 전면 기판(310)의 아랫면에 버스 전극이 소정 간격 이격되게 스트립 형상으로 배치되고, 인접한 버스 전극의 내측벽으로부터 대향되는 방전 공간내에 XY 전극이 돌출된 형상으로도 패턴화시킬 수 있는 등 어느 하나에 한정된 것은 아니다.The structures of the electrodes 321 to 323 are formed in a strip shape on the bottom surface of the front substrate 310 so that the bus electrodes are spaced apart from each other by a predetermined interval, and the XY electrodes protrude in the discharge space facing from the inner side walls of the adjacent bus electrodes. It is not limited to any one, such as can also be patterned.

그리고, 상기 XY 전극(321)(322)과, 버스 전극(323)이 형성된 전면 기판(310) 상에는 이들을 매립하기 위하여 전면 유전체층(330)이 형성되어 있다. 상기 전면 유전체층(330)의 표면에는 산화 마그네슘막과 같은 보호막층(340)이 도포되어 있다.The front dielectric layer 330 is formed on the XY electrodes 321 and 322 and the front substrate 310 on which the bus electrodes 323 are formed. A protective film layer 340 such as a magnesium oxide film is coated on the front surface of the front dielectric layer 330.

한편, 상기 배면 기판(350)의 윗면에는 소정 간격 이격되게 어드레스 전극(360)이 형성되어 있다. 상기 어드레스 전극(360)은 상기 서스테인 전극(320)과 직교하는 방향으로 배치되어 있다.On the other hand, the address electrode 360 is formed on the upper surface of the back substrate 350 to be spaced apart by a predetermined interval. The address electrode 360 is disposed in a direction orthogonal to the sustain electrode 320.

상기 어드레스 전극(360)의 윗면에는 이를 매립하기 위하여 배면 유전체층(370)이 형성되어 있다. 상기 배면 유전체층(370)의 윗면에는 방전 공간을 구획하고, 크로스-토크를 방지하기 위하여 격벽(380)이 형성되어 있다. 상기 격벽(380)은 상기 어드레스 전극(360)과 나란한 방향으로 형성되어 있다. 상기 격벽(380)은 스트립형 뿐만아니라, 미앤더형(meander type)이나, 격자형등 방전 공간을 구획하는 형상이라면 이에 한정되는 것은 아니다.A back dielectric layer 370 is formed on the top surface of the address electrode 360 to fill it. The partition wall 380 is formed on the top surface of the back dielectric layer 370 to partition the discharge space and prevent cross-talk. The partition wall 380 is formed in a direction parallel to the address electrode 360. The partition wall 380 is not only limited to the strip type, but also a meander type or a shape that partitions the discharge space such as a lattice type.

상기 배면 유전체층(370)의 표면과 격벽(380)의 내측벽에는 방전 셀별로 적,녹,청색의 형광체층(390)이 형성되어 있다.Red, green, and blue phosphor layers 390 are formed on the surface of the back dielectric layer 370 and the inner wall of the partition wall 380 for each discharge cell.

본 발명의 특징에 따르면, 기판상에 형성되는 전극상에 형성되는 유전체층이 기판상에 전면 도포되는 것이 아니라 전극에만 코팅되어서 면 방전 및 대향 방전이 공히 가능하게 하여서 방전 전압을 낮추고, 휘도를 상승시킬 수 있는데에 있다.According to a feature of the present invention, the dielectric layer formed on the electrode formed on the substrate is not coated on the entire surface of the substrate but coated only on the electrode to enable both surface discharge and counter discharge, thereby lowering the discharge voltage and increasing luminance. Can be in.

보다 상세하게 설명하면 다음과 같다.More detailed description is as follows.

도 4는 본 발명의 제 1 실시예에 따른 전면 기판(310)을 도시한 것이다.4 illustrates a front substrate 310 according to a first embodiment of the present invention.

이하, 앞서 도시된 도면에서와 동일한 참조 번호는 동일한 기능을 하는 동일한 부재를 가리킨다.Hereinafter, the same reference numerals as in the above-described drawings indicate the same members having the same function.

도면을 참조하면, 상기 전면 기판(310)의 아랫면에는 소정 간격 이격되게 전극(41)이 배치되어 있다. 상기 전극(41)은 전술한 바와 같이 XY 전극과, XY 전극상에 형성된 버스 전극을 말한다. 또한, 상기 전극(41)은 XY 전극과 버스 전극 공히 스트립 형상으로 이격되게 배치될 수도 있으며, 한 쌍의 버스 전극의 내측벽으로부터 대향되는 방향으로 XY 전극이 돌출한 구조일 수도 있을 것이다.Referring to the drawings, the electrode 41 is disposed on the lower surface of the front substrate 310 to be spaced apart by a predetermined interval. As described above, the electrode 41 refers to an XY electrode and a bus electrode formed on the XY electrode. In addition, the electrode 41 may be disposed to be spaced apart in a strip shape, both the XY electrode and the bus electrode, and may have a structure in which the XY electrode protrudes in a direction opposite from the inner wall of the pair of bus electrodes.

상기 전극(41)의 윗면에는 전면 유전체층(42)이 도포되어 있다. 상기 전면 유전체층(42)은 전극(41)만 매립하는 구조로서, 인접하는 전극(41) 사이에는 전면 유전체층(42)이 채워지지 않는 구조이다. 이에 따라, 상기 전면 유전체층(42)은 전극(41)이 형성되지 않은 부분에서는 전면 기판(310)의 표면이 노출되도록 형성되어 있다. The front dielectric layer 42 is coated on the upper surface of the electrode 41. The front dielectric layer 42 is a structure in which only the electrode 41 is embedded, and the front dielectric layer 42 is not filled between adjacent electrodes 41. Accordingly, the front dielectric layer 42 is formed such that the surface of the front substrate 310 is exposed at the portion where the electrode 41 is not formed.

한편, 상기 전면 기판(41)은 화상을 표시하는 영역인 표시 영역(A)과, 표시 영역(A)의 가장자리를 따라서 마련되어서 전극(41)과 외부 단자와의 접속이나 방전 불균일의 에지 효과를 방지하거나, 각 공정시의 정렬 오차를 방지하기 위한 영역인 비표시 영역(B)(C)을 포함하고 있다.On the other hand, the front substrate 41 is provided along the edge of the display area A, which is an area for displaying an image, and the display area A, so that the edge effect of the connection between the electrode 41 and the external terminal and the discharge unevenness can be obtained. Non-display areas (B) and (C) which are areas for preventing or preventing alignment errors during each process are included.

상기 전극(41)은 표시 영역(A)과, 비표시 영역(B)(C)에 공히 패턴화되어 있다. 이러한 전극(41)중에서 표시 영역(A)에 패턴화된 표시 영역용 전극(41a)(41b),..,(41n-1)(41n)은 유전체층의 원소재가 패턴 형성 수단에 의하여 비표시 영역(B)→표시 영역(A)→비표시 영역(C) 순으로 일방향으로 진행되면서 인쇄시에 제 1,2, ...n-1,n 순위로 배치된 전극(41a)(41b),..,(41n-1)(41 n)상에 균일하게 인쇄되지 않는다.The electrode 41 is patterned in both the display area A and the non-display area B and C. Among the electrodes 41, the electrode for display regions 41 a , 41 b ,..., And 41 n-1 , 41 n , which is patterned in the display region A, is formed by the element material of the dielectric layer. By the non-display area (B)-> display area (A)-> non-display area (C) in one direction, the electrodes 41 arranged in the first, second, ... n-1, n order at the time of printing. a) (41 b), .. , it is not printed uniformly on the (41 n-1) (41 n).

이것은 디스펜스로부터 토출되거나, 스퀴지에 의하여 표시 영역용 전극(41a)(41b),..,(41n-1)(41n) 상부에 인쇄되어야 할 유전체층의 원소재가 상기 전극(41a)(41b),..,(41n-1)(41n)이 배치된 위치에 따라 토출되는 양이나, 인쇄되는 양이 다르기 때문이다. 특히, 제 1 전극(41a)에 가까운 전극이나, 최종 전극(41n)에 가까운 전극으로는 인쇄 특성상 유전체층의 원소재의 도포량이 많아지게 되어서 인접하는 다른 전극과의 사이에 유전체층이 겹칠 수가 있다. The raw material of the dielectric layer to be discharged from the dispensing or to be printed on the display area electrodes 41 a (41 b ), .., (41 n-1 ) (41 n ) by the squeegee is the electrode 41 a. This is because the amount to be discharged or the amount to be printed differs depending on the position where (41 b ), .., and (41 n-1 ) (41 n ) are arranged. In particular, an electrode close to the first electrode 41 a and an electrode close to the final electrode 41 n may increase the coating amount of the raw material of the dielectric layer due to printing characteristics, so that the dielectric layer may overlap with other adjacent electrodes. .

이를 방지하기 위하여, 비표시 영역(B)(C)에 배치된 비표시 영역용 전극(43) 상에는 비표시 영역용 유전체층(44)이 형성되는데, 비표시 영역용 유전체층(44)은 표시 영역용 전극(41a)(41b),..,(41n-1)(41n)상에 인쇄되는 유전체층의 원소재가 균일하게 도포되도록 두께의 편차를 가져오는 양만큼 표시 영역 이전에 미리 배출시키게 된다. In order to prevent this, a non-display area dielectric layer 44 is formed on the non-display area electrode 43 disposed in the non-display area (B) (C), and the non-display area dielectric layer 44 is used for the display area. Ejected before the display area by an amount that causes variations in thickness so that the raw materials of the dielectric layers printed on the electrodes 41 a , 41 b , .., and 41 n-1 and 41 n are uniformly applied. Let's go.

즉, 상기 비표시 영역용 유전체층(44)의 폭(W2)은 표시 영역용 유전체층(42)의 폭(W1)보다 넓게 형성된다. 이에 따라, 비표시 영역(B)(C)의 전극(43)을 매립하 는 비표시 영역용 유전체층(44)은 표시 영역(A)의 전극(41a)(41b),..,(41n-1 )(41n)을 매립하는 표시 영역용 유전체층(42)보다 많은 양이 도포된다. That is, the width W 2 of the non-display area dielectric layer 44 is formed to be wider than the width W 1 of the display area dielectric layer 42. Accordingly, the non-display region dielectric layer 44 filling the electrodes 43 of the non-display regions B and C is formed by the electrodes 41 a , 41 b , .., ( A larger amount is applied than the dielectric layer 42 for the display region, which embeds the 41 n-1 ) 41 n .

상기 비표시 영역용 유전체층(44)의 폭(W2)은 표시 영역용 유전체층(42)의 폭(W1)보다 10 내지 1000 마이크로미터정도 넓게 형성되는 것이 표시 영역용 전극(41a)(41b),..,(41n-1)(41n)상에 유전체층의 원소재가 균일하게 도포시킬 수 있다. 또한, 상대적으로 폭이 넓게 형성되는 비표시 영역용 유전체층(44)은 비표시 영역(B)(C)에 적어도 1개 이상 형성되어 있다.The non-display area width of the dielectric layer (44) (W 2), the width (W 1) greater than 10 to 1000 microns degree wide that the display electrodes (41 a) (41 for a region formed for the display area, the dielectric layer 42 b ), .., The raw material of a dielectric layer can be apply | coated uniformly on (41 n-1 ) (41 n ). In addition, at least one non-display area dielectric layer 44 having a relatively wide width is formed in the non-display areas B and C.

이처럼, 화상을 구현하는 표시 영역(A)에 도포되는 표면 영역용 유전체층(42)은 표시 영역(A)의 양단에 형성된 비표시 영역(B)(C)에서 우선적으로 인쇄 특성상 나타나는 두께 편차만큼의 유전체 원소재를 미리 배출하게 됨에 따라서 상기 표시 영역용 전극(41a)(41b),..,(41n-1)(41n)상에 균일한 두께로 배출가능하다.As described above, the surface area dielectric layer 42 applied to the display area A embodying the image is equal to the thickness deviation that appears preferentially in the printing characteristics in the non-display areas B and C formed at both ends of the display area A. FIG. As the dielectric material is discharged in advance, the dielectric material can be discharged in a uniform thickness on the display areas electrodes 41 a , 41 b ,..., 41 n-1 , 41 n .

이에 따라, 플라즈마 디스플레이 패널은 대향되는 전극(41)간에 면 방전뿐만 아니라, 상기 전면 유전체층(42)이 선택적으로 형성되어 있으므로 대향 방전도 발생시킬 수가 있다. As a result, in the plasma display panel, not only the surface discharge but also the front dielectric layer 42 is selectively formed between the opposing electrodes 41, so that the opposite discharge can be generated.

도 5는 본 발명의 제 2 실시예에 따른 전면 기판(310)을 도시한 것이다.5 shows a front substrate 310 according to a second embodiment of the present invention.

이 경우에는, 비표시 영역(B)(C)에 도포되는 비표시 영역용 유전체층(54)이 표시 영역(A)에 도포되는 표시 영역용 유전체층(52)과 일체로 붙어 있는 형상이다.In this case, the non-display area dielectric layer 54 applied to the non-display areas B and C is integrally attached to the display area dielectric layer 52 to be applied to the display area A. FIG.

즉, 표시 영역용 전극(41a)(41b),..,(41n-1)(41n)상에 도포되는 표시 영역용 유전체층(52)중에서 제 1 유전체층(52a)에 가까운 유전체층이나, 최종 유전체층(52n)에 가까운 유전체층에는 비표시 영역용 유전체층(54)이 연속적으로 부착되어서 인쇄되어 있다.That is, the dielectric layer close to the first dielectric layer 52 a among the display region dielectric layers 52 applied on the display area electrodes 41 a , 41 b ,..., And (41 n-1 ) 41 n . However, the dielectric layer 54 for the non-display area is continuously attached to and printed on the dielectric layer close to the final dielectric layer 52 n .

이렇게 표시 영역용 유전체층(52)중 일부와, 비표시 영역용 유전체층(54)이 일체로 부착된 구조로 형성시켜서 건조를 하게 됨에 따라서, 표시 영역용 유전체층(52)은 표시 영역용 전극(41a)(41b),..,(41n-1)(41n )상에 정렬 오차없이 균일하게 형성될 수가 있을 것이다.As a part of the display area dielectric layer 52 and the non-display area dielectric layer 54 are formed integrally and dried, the display area dielectric layer 52 is formed of the display area electrode 41 a. 41 b ), .., (41 n-1 ) (41 n ) can be formed uniformly without alignment error.

이러한 비표시 영역용 유전체층(54)은 표시 영역용 유전체층(52)과 동일한 형상일 수도 있으며, 곡선 표면을 가지는 표시 영역영 유전체층(52)과는 달리 편평한 표면을 가질 수가 있다.The non-display area dielectric layer 54 may have the same shape as the display area dielectric layer 52, and may have a flat surface unlike the display area zero dielectric layer 52 having a curved surface.

도 6은 본 발명의 제 3 실시예에 따른 전면 기판(310)을 도시한 것이다.6 illustrates a front substrate 310 according to a third embodiment of the present invention.

이 경우에는, 비표시 영역(B)(C)에 도포되는 비표시 영역용 유전체층(64)의 두께(T2)가 표시 영역(A)에 도포되는 표시 영역용 유전체층(62)의 두께(T1)보다 두껍게 형성되어 있다.In this case, the non-display area (B) (C) The thickness of the dielectric layer 64 for the non-display region in which the coating (T 2) the thickness of the display area, a dielectric layer (62) for being applied to the display area (A) to (T It is thicker than 1 ).

즉, 표시 영역용 전극(41a)(41b),..,(41n-1)(41n)상에 인쇄되는 표시 영역용 유전체층(62)의 두께(T1)보다 3 내지 100 마이크로미터 이내로 비표시 영역용 유전체층(64)의 두께(T2)는 높게 형성되어 있다.That is, 3 to 100 microns than the thickness T 1 of the display area dielectric layer 62 printed on the display area electrodes 41 a , 41 b ,..., (41 n-1 ) 41 n . Within a meter, the thickness T 2 of the dielectric layer 64 for the non-display area is formed high.

이에 따라, 비표시 영역용 전극(43) 상에 도포되는 비표시 영역용 유전체층(64)용 원소재의 양은 표시 영역용 전극(41a)(41b),..,(41n-1)(41 n)상에 도포되는 표시 영역용 유전체층(62)용 원소재의 양보다 많다고 할 것이다.Accordingly, the amount of the raw material for the non-display region dielectric layer 64 applied on the non-display region electrode 43 is about 41 n-1 for the display region electrodes 41 a , 41 b ,. sources is (41 n) display area dielectric layer (62) for being applied to the surface of will tons than the amount of material.

도 7은 본 발명의 제 4 실시예에 따른 전면 기판(310)을 도시한 것이다.7 illustrates a front substrate 310 according to a fourth embodiment of the present invention.

이 경우에는 비표시 영역(B)(C)에 도포되는 비표시 영역용 유전체층(74)의 폭(W4)과 두께(T4)가 공히 표시 영역(A)에 도포되는 표시 영역용 유전체층(72)의 폭(W3)과 두께(T3)보다 넓고 높게 형성되어 있다.In this case, the width W 4 and the thickness T 4 of the non-display area dielectric layer 74 applied to the non-display area B and C are both applied to the display area A. 72 is wider and higher than the width W 3 and the thickness T 3 .

이에 따라, 비표시 영역용 전극(43) 상에 도포되는 비표시 영역용 유전체층(74)용 원소재의 양은 표시 영역용 전극(41a)(41b),..,(41n-1)(41 n)상에 도포되는 표시 영역용 유전체층(72)용 원소재의 양보다 많다고 할 것이다. Accordingly, the amount of the raw material for the non-display region dielectric layer 74 applied on the non-display region electrode 43 is about 41 n-1 for the display region electrodes 41 a , 41 b ,. sources is (41 n) display area dielectric layer (72) for being applied to the surface of will tons than the amount of material.

이와 같이, 유지 방전시의 변위 전류가 적어지면 패널의 소비 전력이 낮아지고, 유지 방전시의 지연 시간이 짧아지면 유지 전압의 펄스폭을 상대적으로 줄일 수 있으므로, 유지 전압의 주파수 및 이에 따른 표시 휘도를 높일 수 있다.As described above, when the displacement current during the sustain discharge decreases, the power consumption of the panel decreases, and when the delay time during the sustain discharge shortens, the pulse width of the sustain voltage can be relatively reduced, so that the frequency of the sustain voltage and the display brightness accordingly. Can increase.

한편, 상기 전면 유전체층 상에는 유전체층의 하부면에 보호막층이 형성됨은 물론이다. 더욱이, 본원 발명에서는 전면 기판의 전극을 예를 들어 설명하고 있지만, 배면 기판의 어드레스 전극의 경우에도 공히 선택적으로 전극에만 유전체층이 도포되고, 비표시 영역에 표시 영역의 유전체층보다 두께나 폭을 달리하는 유전체층이 형성될 수도 있다. 게다가, 비표시 영역에는 전극을 형성시키지 않고 유전체층만 형성시킬 수 있는등 상술한 실시예에만 한정되는 것은 아니다. On the other hand, a protective film layer is formed on the lower surface of the dielectric layer on the front dielectric layer. Furthermore, in the present invention, the electrode of the front substrate is described by way of example, but in the case of the address electrode of the rear substrate, the dielectric layer is selectively applied only to the electrode, and the thickness or width of the electrode is different from that of the display region in the non-display area. A dielectric layer may be formed. In addition, it is not limited only to the above-mentioned embodiment, such that only a dielectric layer can be formed without forming an electrode in a non-display area.

이상의 설명에서와 같이 본 발명의 패턴형 유전체층을 가진 플라즈마 디스플레이 패널은 기판상의 표시 영역의 가장자리를 따라서 형성된 비표시 영역의 유전체층은 표시 영역의 유전체층보다 상대적으로 많은 양이 도포됨으로써 인쇄 특성상 표시 영역에 도포되는 유전체층의 형상을 균일하게 가져갈 수가 있다. 이에 따라, 유지 전극 사이의 정전 용량이 적어져서 소비 전력을 줄일 수 있으며, 표시 휘도를 높일 수 있다.As described above, in the plasma display panel having the patterned dielectric layer of the present invention, the dielectric layer of the non-display area formed along the edge of the display area on the substrate is applied to the display area due to printing characteristics by applying a relatively larger amount than the dielectric layer of the display area. The shape of the dielectric layer can be made uniform. As a result, the capacitance between the sustain electrodes is reduced, so that power consumption can be reduced, and display brightness can be increased.

또한, 유전체층이 인쇄시 전극의 일부만을 매립하여서 절연 파괴 현상이 발생하는 것을 미연에 방지할 수가 있다. In addition, it is possible to prevent the dielectric layer from filling a part of the electrode during printing to cause the dielectric breakdown phenomenon.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments shown in the drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

Claims (16)

전면 기판;Front substrate; 상기 전면 기판의 아랫면에 형성된 유지 전극;A storage electrode formed on the bottom surface of the front substrate; 화상을 표시하는 기판상의 표시 영역과, 상기 표시 영역의 가장자리를 따라서 형성되는 비표시 영역에 공히 형성되며, 상기 표시 영역과 비표시 영역을 선택 적으로 매립하는 전면 유전체층;A front dielectric layer formed in both a display area on a substrate displaying an image and a non-display area formed along an edge of the display area, and selectively filling the display area and the non-display area; 상기 전면 기판과 대향되게 배치된 배면 기판;A rear substrate disposed to face the front substrate; 상기 배면 기판의 윗면에 형성된 어드레스 전극;An address electrode formed on an upper surface of the rear substrate; 상기 전면 및 배면 기판 사이에 형성된 격벽; 및Barrier ribs formed between the front and rear substrates; And 상기 격벽에 의하여 구획된 방전 공간내에 도포된 적,녹,청색의 형광체층;을 포함하는 것을 특징으로 하는 패턴형 유전체층을 가진 플라즈마 디스플레이 패널.And a red, green, and blue phosphor layer coated in the discharge space partitioned by the partition wall. 제 1 항에 있어서,The method of claim 1, 상기 전면 유전체층은 표시 영역에 형성된 유지 전극이 형성된 부분을 선택적으로 매립하는 표시 영역용 유전체층과, 상기 표시 영역용 유전체층과 크기를 달리하여 적어도 하나 이상 형성된 비표시 영역용 유전체층을 포함하는 것을 특징으로 하는 패턴형 유전체층을 가진 플라즈마 디스플레이 패널.The front dielectric layer may include a display layer dielectric layer selectively filling a portion in which a sustain electrode formed in the display region is formed, and a non-display region dielectric layer having at least one size different from that of the display region dielectric layer. A plasma display panel having a patterned dielectric layer. 제 2 항에 있어서,The method of claim 2, 비표시 영역에 형성된 유전체층은 표시 영역에 형성된 각각의 유전체층보다 상대적으로 폭이 넓은 것을 특징으로 하는 패턴형 유전체층을 가진 플라즈마 디스플레이 패널.A plasma display panel having a patterned dielectric layer, wherein the dielectric layer formed in the non-display area is relatively wider than each dielectric layer formed in the display area. 제 3 항에 있어서,The method of claim 3, wherein 비표시 영역에 형성된 유전체층은 표시 영역에 형성된 각각의 유전체층보다 8 내지 1000 마이크로미터 정도 넓게 형성된 것을 특징으로 하는 패턴형 유전체층을 가진 플라즈마 디스플레이 패널.And a dielectric layer formed in the non-display area is formed to be about 8 to 1000 micrometers wider than each of the dielectric layers formed on the display area. 제 2 항에 있어서,The method of claim 2, 비표시 영역에 형성된 유전체층은 인접한 표시 영역에 형성된 유전체층과 일체로 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.And the dielectric layer formed in the non-display area is integrally formed with the dielectric layer formed in the adjacent display area. 제 2 항에 있어서, The method of claim 2, 비표시 영역에 형성된 유전체층은 표시 영역에 형성된 각각의 유전체층보다 두껍게 형성된 것을 특징으로 하는 패턴형 유전체층을 가진 플라즈마 디스플레이 패널.A plasma display panel having a patterned dielectric layer, wherein the dielectric layer formed in the non-display area is formed thicker than each dielectric layer formed in the display area. 제 6 항에 있어서,The method of claim 6, 비표시 영역에 형성된 유전체층은 표시 영역에 형성된 각각의 유전체층보다 3 내지 100 마이크로미터 정도 두껍게 형성된 것을 특징으로 하는 패턴형 유전체층을 가진 플라즈마 디스플레이 패널.And a dielectric layer formed in the non-display area is about 3 to 100 micrometers thicker than each of the dielectric layers formed on the display area. 제 2 항에 있어서,The method of claim 2, 비표시 영역에 형성된 유전체층은 표시 영역에 형성된 각각의 유전체층보다 폭이 넓고, 두께가 두꺼운 것이 혼용되어 형성된 것을 특징으로 하는 패턴형 유전 체층을 가진 플라즈마 디스플레이 패널.The dielectric layer formed in the non-display area is wider than the respective dielectric layers formed in the display area, and the thicker one is formed by mixing a thick dielectric pattern layer. 제 1 항에 있어서,The method of claim 1, 상기 유전체층의 아랫면에는 상기 유전체층과 동일한 영역에 보호막층이 더 형성된 것을 특징으로 하는 패턴형 유전체층을 가진 플라즈마 디스플레이 패널.A plasma display panel having a patterned dielectric layer, wherein a protective film layer is further formed on a lower surface of the dielectric layer in the same region as the dielectric layer. 복수개 대향되게 배치되는 기판;A plurality of substrates facing each other; 상기 기판상에 형성되어서, 방전을 발생시키는 복수개의 전극; A plurality of electrodes formed on the substrate to generate a discharge; 기판상의 화상을 표시 영역과, 상기 표시 영역의 가장자리를 따라서 형성되는 비표시 영역에 공히 배치되며, 상기 표시 영역과 비표시 영역을 선택적으로 매립하는 전면 유전체층;A front dielectric layer disposed in the display area and a non-display area formed along an edge of the display area and selectively filling the display area and the non-display area on the substrate; 상기 기판의 대향되는 면상에 형성되어서 방전 공간을 구획하는 격벽; 및A partition wall formed on an opposite surface of the substrate to partition a discharge space; And 상기 격벽의 내측에 코팅되는 적,녹,청색의 형광체층;을 포함하는 것을 특징으로 하는 패턴형 유전체층을 가진 플라즈마 디스플레이 패널.And a red, green and blue phosphor layer coated on the inner side of the barrier rib. 제 10 항에 있어서,The method of claim 10, 상기 유전체층은 표시 영역에 형성된 복수의 표시 영역용 유전체층과, 비표시 영역에 형성되며 상기 표시 영역용 유전체층과 크기를 달리하는 적어도 하나 이상의 비표시 영역용 유전체층을 포함하는 것을 특징으로 하는 패턴형 유전체층을 가진 플라즈마 디스플레이 패널.The dielectric layer may include a plurality of display area dielectric layers formed in the display area, and at least one non-display area dielectric layer formed in the non-display area and having a different size from the display area dielectric layer. Plasma display panel. 제 11 항에 있어서,The method of claim 11, 비표피 영역용 유전체층은 표시 영역용 유전체층보다 폭이 넓은 것을 특징으로 하는 패턴형 유전체층을 가진 플라즈마 디스플레이 패널.A plasma display panel having a patterned dielectric layer, wherein the dielectric layer for the non-epidermal region is wider than the dielectric layer for the display region. 제 11 항에 있어서,The method of claim 11, 비표시 영역용 유전체층은 표시 영역용 유전체층중 인접한 유전체층과 일체로 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.And the non-display area dielectric layer is formed integrally with an adjacent dielectric layer of the display area dielectric layer. 제 11 항에 있어서, The method of claim 11, 비표시 영역용 유전체층은 표시 영역용 유전체층보다 두껍게 형성된 것을 특징으로 하는 패턴형 유전체층을 가진 플라즈마 디스플레이 패널.A plasma display panel having a patterned dielectric layer, wherein the non-display region dielectric layer is formed thicker than the display region dielectric layer. 제 11 항에 있어서,The method of claim 11, 비표시 영역용 유전체층은 표시 영역에 형성된 유전체층보다 폭이 넓고, 두께가 두꺼운 것인 혼용되어 형성된 것을 특징으로 하는 패턴형 유전체층을 가진 플라즈마 디스플레이 패널.A non-display area dielectric layer is a plasma display panel having a patterned dielectric layer, characterized in that the width is wider than the dielectric layer formed in the display area, the thickness is mixed. 제 10 항에 있어서,The method of claim 10, 상기 유전체층의 아랫면에는 상기 유전체층과 동일한 영역에 선택적으로 보 호막층이 형성된 것을 특징으로 하는 패턴형 유전체층을 가진 플라즈마 디스플레이 패널.Plasma display panel having a patterned dielectric layer, characterized in that the protective layer is formed on the lower surface of the dielectric layer selectively in the same region as the dielectric layer.
KR1020030084718A 2003-11-26 2003-11-26 Plasma display panel having patterning dielectric layer KR100573128B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030084718A KR100573128B1 (en) 2003-11-26 2003-11-26 Plasma display panel having patterning dielectric layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030084718A KR100573128B1 (en) 2003-11-26 2003-11-26 Plasma display panel having patterning dielectric layer

Publications (2)

Publication Number Publication Date
KR20050051033A KR20050051033A (en) 2005-06-01
KR100573128B1 true KR100573128B1 (en) 2006-04-24

Family

ID=38666318

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030084718A KR100573128B1 (en) 2003-11-26 2003-11-26 Plasma display panel having patterning dielectric layer

Country Status (1)

Country Link
KR (1) KR100573128B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100751345B1 (en) * 2005-10-11 2007-08-22 삼성에스디아이 주식회사 Plasma display panel

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275563A (en) 1997-03-31 1998-10-13 Mitsubishi Electric Corp Plasma display panel
KR19980077352A (en) * 1997-04-18 1998-11-16 손욱 Surface Discharge AC Plasma Display Panel
KR20000004333A (en) * 1998-06-30 2000-01-25 김영환 Plasma display panel
JP2002190253A (en) 2000-12-19 2002-07-05 Gendai Plasma Kk Ac type plasma display panel having good luminous efficacy
KR20040103996A (en) * 2003-06-02 2004-12-10 엘지전자 주식회사 Plasma display panel and method of fabricating the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275563A (en) 1997-03-31 1998-10-13 Mitsubishi Electric Corp Plasma display panel
KR19980077352A (en) * 1997-04-18 1998-11-16 손욱 Surface Discharge AC Plasma Display Panel
KR20000004333A (en) * 1998-06-30 2000-01-25 김영환 Plasma display panel
JP2002190253A (en) 2000-12-19 2002-07-05 Gendai Plasma Kk Ac type plasma display panel having good luminous efficacy
KR20040103996A (en) * 2003-06-02 2004-12-10 엘지전자 주식회사 Plasma display panel and method of fabricating the same

Also Published As

Publication number Publication date
KR20050051033A (en) 2005-06-01

Similar Documents

Publication Publication Date Title
JP3512308B2 (en) Plasma display panel
US7456574B2 (en) Plasma display panel having discharge electrodes extending outward from display region
US20080048564A1 (en) Display panel electrode structure
KR100637148B1 (en) Plasma display panel
KR100626022B1 (en) Plasma display panel
US6603266B1 (en) Flat-panel display
KR100366099B1 (en) Plasma display panel forming differently width of partition wall
KR100573128B1 (en) Plasma display panel having patterning dielectric layer
US7400092B2 (en) Plasma display having barrier ribs that each overlap the bus electrodes of different electrodes only in part
JP2010062131A (en) Plasma display panel
KR100670312B1 (en) Plasma display panel
KR100327352B1 (en) Plasma Display Panel
JPH0765727A (en) Surface discharge type plasma display panel
KR100581857B1 (en) Plasma dispaly panel having mesh type electrode
KR100332056B1 (en) Plasma Display Panel
KR100669697B1 (en) Plasma display panel having the improved electrode structure
KR100603300B1 (en) Plasma display panel
KR100592255B1 (en) Plasma Display Panel to Reduce Light Loss
JP3625620B2 (en) Plasma display panel
KR100708703B1 (en) Plasma display apparatus
KR100759561B1 (en) Plasma display panel
KR100615176B1 (en) Plasma display panel having improved arranging structure of pixel
KR100889775B1 (en) Plasma dispaly panel
JP4299922B2 (en) Discharge type display panel and display device
KR100298404B1 (en) Plasma Display Panel

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee