KR100571274B1 - Gate Forming Method of Semiconductor Device - Google Patents

Gate Forming Method of Semiconductor Device Download PDF

Info

Publication number
KR100571274B1
KR100571274B1 KR1019990025751A KR19990025751A KR100571274B1 KR 100571274 B1 KR100571274 B1 KR 100571274B1 KR 1019990025751 A KR1019990025751 A KR 1019990025751A KR 19990025751 A KR19990025751 A KR 19990025751A KR 100571274 B1 KR100571274 B1 KR 100571274B1
Authority
KR
South Korea
Prior art keywords
oxide film
forming
gate
film
tantalum oxide
Prior art date
Application number
KR1019990025751A
Other languages
Korean (ko)
Other versions
KR20010004972A (en
Inventor
이정호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990025751A priority Critical patent/KR100571274B1/en
Publication of KR20010004972A publication Critical patent/KR20010004972A/en
Application granted granted Critical
Publication of KR100571274B1 publication Critical patent/KR100571274B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/2822—Making the insulator with substrate doping, e.g. N, Ge, C implantation, before formation of the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Abstract

본 발명은 반도체 소자의 게이트 형성 방법에 관한 것으로, 반도체 기판에 질소 이온을 주입하고 탄탈륨 산화막을 형성한 후 급속 열산화에 의해 기판과 탄탈륨 산화막 사이에 고밀도 질화산화막을 형성하므로써 열처리 시간을 감소시키지 않고도 균일하면서도 얇은 두께와 계면 거칠기 특성도 우수한 고밀도 질화산화막이 자연 형성되어 누설 전류를 크게 억제할 수 있는 반도체 소자의 게이트 형성 방법이 제시된다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a gate of a semiconductor device, wherein a high density nitride oxide film is formed between a substrate and a tantalum oxide film by rapid thermal oxidation after injecting nitrogen ions into the semiconductor substrate and forming a tantalum oxide film without reducing heat treatment time. A method for forming a gate of a semiconductor device capable of greatly suppressing a leakage current by forming a high-density nitride oxide film having a uniform, thin thickness and excellent interfacial roughness characteristics is disclosed.

게이트, 탄탈륨 산화막, 질소 이온 주입, 급속 열산화Gate, tantalum oxide, nitrogen ion implantation, rapid thermal oxidation

Description

반도체 소자의 게이트 형성 방법{Method of forming a gate in a semiconductor device} Method of forming a gate in a semiconductor device             

도 1는 종래의 반도체 소자의 게이트 형성 방법을 설명하기 위한 소자의 단면도.1 is a cross-sectional view of a device for explaining a gate forming method of a conventional semiconductor device.

도 2(a) 내지 도 2(c)는 본 발명에 따른 반도체 소자의 게이트 형성 방법을 설명하기 위해 순차적으로 도시한 소자의 단면도.2 (a) to 2 (c) are cross-sectional views of devices sequentially shown to explain a method for forming a gate of a semiconductor device according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

11 및 21 : 반도체 기판 12 및 22 : 소자 분리막11 and 21: semiconductor substrate 12 and 22: device isolation film

13 및 23 : 웰 영역 14 및 25 : 질화산화막13 and 23: well region 14 and 25: nitrided oxide film

15 및 25 : 탄탈륨 산화막 16 및 26 : 티타늄 나이트라이드막15 and 25: tantalum oxide film 16 and 26: titanium nitride film

17 및 27 : 폴리실리콘막 18 및 28 : 티타늄 실리사이드막17 and 27: polysilicon film 18 and 28: titanium silicide film

19 및 29 : 스페이서19 and 29: spacer

본 발명은 반도체 소자의 게이트 형성 방법에 관한 것으로, 특히 반도체 기판에 질소 이온을 주입하고 탄탈륨 산화막을 형성한 후 급속 열산화에 의해 기판과 탄탈륨 산화막 사이에 고밀도 질화 산화막을 형성하므로써 열처리 시간을 감소시키기 않고도 균일하면서도 얇은 두께와 계면 거칠기 특성도 우수한 고밀도 질화산화막이 자연 형성되어 누설 전류를 크게 억제할 수 있는 반도체 소자의 게이트 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a gate of a semiconductor device, and more particularly, to reduce heat treatment time by implanting nitrogen ions into a semiconductor substrate, forming a tantalum oxide film, and then forming a high density nitride oxide film between the substrate and the tantalum oxide film by rapid thermal oxidation. The present invention relates to a method for forming a gate of a semiconductor device capable of greatly suppressing a leakage current by naturally forming a high-density nitride oxide film having a uniform, thin thickness and excellent interfacial roughness.

4G DRAM 이상의 고집적 반도체 소자에서는 게이트 산화막으로 기존의 열산화막으로는 그 두께를 40Å 이하로 감소시킬 경우의 F-N 터널링 등으로 인한 누설 전류 증가의 문제점으로 인해 사용이 불가능해짐에 따라 최근에 탄탈륨 산화막(Ta2O5)을 게이트 산화막으로 적용한다.In high-density semiconductor devices of 4G DRAM or higher, the tantalum oxide film (Ta) has recently become unavailable due to the problem of increased leakage current due to FN tunneling when the thickness of the conventional thermal oxide film is reduced to 40 kΩ or less. 2 O 5 ) is applied as the gate oxide film.

그럼 종래의 탄탈륨 산화막을 게이트 산화막으로 이용한 반도체 소자의 게이트 형성 방법을 도 1을 이용하여 설명하면 다음과 같다.Next, a method of forming a gate of a semiconductor device using a conventional tantalum oxide film as a gate oxide film will be described with reference to FIG. 1.

반도체 기판(11)상의 선택된 영역에 소자 분리막(12)을 형성한 후 이온 주입 공정을 실시하여 웰 영역(13)을 형성한다. 반도체 기판(11)의 표면을 세정한 후 열산화막 또는 질화산화막(14) 및 탄탈륨산화막(15)을 순차적으로 형성한다. 전체 구조 상부에 티타늄 나이트라이드막(TiN)(16), 폴리실리콘막(17) 및 티타늄 실리사이 드막(TiSix)(18)을 순차적으로 형성한다. 건식 식각 공정으로 티타늄 실리사이드막 (18), 폴리실리콘막(17), 티타늄 나이트라이드막(16), 탄탈륨 산화막(15) 및 열산화막 또는 질화산화막(14)의 선택된 영역을 순차적으로 제거하여 게이트 전극을 확정한다. 게이트 전극 측벽에 스페이서(19)를 형성한다.After forming the device isolation layer 12 in the selected region on the semiconductor substrate 11, an ion implantation process is performed to form the well region 13. After the surface of the semiconductor substrate 11 is cleaned, a thermal oxide film or nitride oxide film 14 and a tantalum oxide film 15 are sequentially formed. A titanium nitride film (TiN) 16, a polysilicon film 17, and a titanium silicon film (TiSix) 18 are sequentially formed on the entire structure. In the dry etching process, selected regions of the titanium silicide layer 18, the polysilicon layer 17, the titanium nitride layer 16, the tantalum oxide layer 15, and the thermal oxide layer or nitride oxide layer 14 are sequentially removed to form a gate electrode. Confirm. The spacer 19 is formed on the sidewall of the gate electrode.

상기와 같은 탄탈륨 산화막을 게이트 산화막으로 이용한 게이트 형성 방법은 반도체 기판과 탄탈륨 산화막 사이에 있는 열산화막 혹은 질화산화막의 계면 및 벌크 특성에 의해 물성이 크게 좌우된다. 상기의 방법은 기존의 열산화막 및 NO/N2O등을 이용한 질화산화막을 사용하기 때문에 기존의 방법이 갖고 있는 문제점인 40Å 이하의 산화막 제조시 두께 불균일성 및 계면 거칠기 증가로 인한 표면 상태 밀도 (surface state density)의 증가와 함께 산화막 내부에서의 픽스 차지(fixed charge) 증가등으로 인해 누설 전류의 증가 및 GOI의 열화를 피할 수 없어 아무리 탄탈륨 산화막의 물성이 우수하다고 하더라도 전체적인 물성의 저하를 피할 수 없는 단점을 근본적으로 피할 수 없게 된다.The gate forming method using the above tantalum oxide film as the gate oxide film has a large property property depending on the interface and bulk characteristics of the thermal oxide film or nitride oxide film between the semiconductor substrate and the tantalum oxide film. Since the above method uses a conventional thermal oxide film and a nitride oxide film using NO / N 2 O, the surface state density due to the thickness non-uniformity and the increase of interfacial roughness in the production of oxide film below 40Å, which is a problem of the conventional method, Due to the increase of state density and the increase of the fixed charge inside the oxide film, the increase of leakage current and degradation of GOI are inevitable, so even if the properties of the tantalum oxide film are excellent, deterioration of the overall physical properties is inevitable. The disadvantages are fundamentally inevitable.

따라서, 본 발명은 게이트 산화막의 두께 균일성 및 계면의 특성을 향상시켜 상기한 문제점을 해결할 수 있는 반도체 소자의 게이트 형성 방법을 제공하는데 그 목적이 있다. Accordingly, an object of the present invention is to provide a method for forming a gate of a semiconductor device which can solve the above problems by improving the thickness uniformity of the gate oxide film and the characteristics of the interface.                         

상술한 목적을 달성하기 위한 본 발명은 반도체 기판상에 불순물을 이온 주입하는 단계와, 상기 반도체 기판 상부에 탄탈륨 산화막을 형성하는 단계와, 상기 탄탈륨 산화막이 형성된 반도체 기판에 급속 열산화 공정을 실시하여 상기 탄탈륨 산화막과 상기 반도체 기판의 계면에 질화산화막을 형성하는 단계와, 전체 구조 상부에 티타늄 나이트라이드막 및 도전체막을 형성한 후 패터닝하여 게이트를 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
The present invention for achieving the above object is to implant an impurity on a semiconductor substrate, to form a tantalum oxide film on the semiconductor substrate, and to perform a rapid thermal oxidation process on the semiconductor substrate formed with the tantalum oxide film And forming a nitride oxide film at an interface between the tantalum oxide film and the semiconductor substrate, and forming a titanium nitride film and a conductor film on the entire structure and then patterning the gate.

첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.The present invention will be described in detail with reference to the accompanying drawings.

도 2(a) 내지 도 2(c)는 본 발명에 따른 반도체 소자의 게이트 형성 방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.2 (a) to 2 (c) are cross-sectional views of devices sequentially shown to explain a gate forming method of a semiconductor device according to the present invention.

도 2(a)를 참조하면, 반도체 기판(21)상의 선택된 영역에 소자 분리막을 형성한 후 이온 주입 공정을 실시하여 웰 영역(23)을 형성한다. 그리고 반도체 기판 (21)상에 불순물 이온, 예컨데 질소 이온을 주입한다. 질소 이온은 약 2∼8keV의 에너지와 5E13∼1E15의 양으로 주입하며, 이온 주입시 채널링 방지를 위한 목적으로 약 50Å 정도의 스크린 산화막을 사용할 수 있다.Referring to FIG. 2A, after forming an isolation layer in a selected region on the semiconductor substrate 21, an ion implantation process is performed to form a well region 23. Impurity ions, such as nitrogen ions, are implanted onto the semiconductor substrate 21. Nitrogen ions are implanted in an energy of about 2 to 8 keV and 5E13 to 1E15, and a screen oxide layer of about 50 kV may be used for the purpose of preventing channeling during ion implantation.

도 2(b)를 참조하면, 반도체 기판(21)의 표면을 세정한 후 탄탈륨 산화막 (24)을 형성한다. 급속 열산화 공정을 실시하여 반도체 기판(21)과 탄탈륨 산화막 (24) 사이에 얇은 질화산화막(25)을 형성한다. 반도체 기판(21)의 세정은 50:1 HF와 SC-1으로 약 50초 정도 실시하고, 탄탈륨 산화막(24)은 화학 증착법으로 약 50 ∼200Å의 두께로 증착한다. 한편, 탄탈륨 산화막(24)은 막질의 향상을 위해 2단계로 나누어 증착할 수 있는데, 증착되는 사이에 플라즈마 처리를 실시한다. 또한 급속 열산화 공정은 약 800∼900℃의 온도에서 약 1분 이내로 실시한다. 급속 열산화 공정은 드라이 O2를 사용하지만, 막질의 향상을 위해 H2와 O2의 반응에 의해 얻어진 웨트 H2O를 소오스 가스로 사용하기도 한다. 결과적으로 얻어지는 질화산화막(25)의 두께는 50Å 이하이다.Referring to FIG. 2B, after the surface of the semiconductor substrate 21 is cleaned, a tantalum oxide film 24 is formed. A rapid thermal oxidation process is performed to form a thin nitride oxide film 25 between the semiconductor substrate 21 and the tantalum oxide film 24. The semiconductor substrate 21 is cleaned in 50: 1 HF and SC-1 for about 50 seconds, and the tantalum oxide film 24 is deposited to a thickness of about 50 to 200 kPa by chemical vapor deposition. On the other hand, the tantalum oxide film 24 can be deposited in two steps to improve the quality of the film, the plasma treatment is performed between the deposition. In addition, a rapid thermal oxidation process is performed in about 1 minute at the temperature of about 800-900 degreeC. The rapid thermal oxidation process uses dry O 2 , but wet H 2 O obtained by the reaction of H 2 and O 2 is sometimes used as a source gas to improve film quality. The resulting thickness of nitride oxide film 25 is 50 kPa or less.

도 2(c)를 참조하면, 전체 구조 상부에 티타늄 나이트라이드막(26), 폴리실리콘막(27) 및 티타늄 실리사이드막(28)을 순차적으로 형성한다. 건식 식각 공정을 실시하여 티타늄 실리사이드막(28), 폴리실리콘막(27), 티타늄 나이트라이드막 (26), 탄탈륨 산화막(24) 및 질화산화막(25)의 선택된 영역을 식각하여 게이트를 형성한다. 게이트 측벽에 스페이서(29)를 형성한다. 이때, 티타늄 나이트라이드막 (26)은 약 50∼150Å의 두께로 형성한다.Referring to FIG. 2C, the titanium nitride layer 26, the polysilicon layer 27, and the titanium silicide layer 28 are sequentially formed on the entire structure. The dry etching process is performed to form gates by etching selected regions of the titanium silicide layer 28, the polysilicon layer 27, the titanium nitride layer 26, the tantalum oxide layer 24, and the nitride oxide layer 25. Spacers 29 are formed on the gate sidewalls. At this time, the titanium nitride film 26 is formed to a thickness of about 50 to 150 kPa.

본 발명의 핵심이라 할 수 있는 질소 이온 주입의 효과에 대해서 설명하면, [표 1]에서 볼 수 있는 바와 같이 질소 이온이 주입된 반도체 기판에는 열산화막을 형성할 때 같은 열처리 시간에 대해 질소 이온의 산화 억제 효과로 산화막 성장 속도가 감소할 뿐만 아니라 생성되는 산화막이 질소가 포함된 고밀도 질화산화막의 형태를 갖는다. 또한 성장 속도의 감소로 인해 두께 균일도가 기존의 열산화막보다 우수할 뿐만 아니라 치밀도의 증가로 인해 계면 거칠기등의 계면 특성이 향상되는 부수적 장점도 얻을 수 있다. 반면에 1E15 이상의 지나친 질소의 양을 주입할 경우 반도체 기판에 이온 주입 손상의 증가로 Si/SiON의 계면 특성이 열화되어 산화막 성장 속도는 더욱 감소시킬 수 있지만 누설 전류 및 GOI가 크게 저하되게 된다. 따라서, GOI의 저하를 피할 수 있으면서 성장 속도 감소의 효과를 누릴 수 있는 1E14 정도의 질소 이온을 주입한 후 탄탈륨 산화막을 증착하고 RTO에 의해 기판과 탄탈륨 산화막 사이에 고밀도 질화 산화막을 형성하는 것이 가장 바람직하다고 할 수 있다.Referring to the effect of nitrogen ion implantation, which is the core of the present invention, as shown in [Table 1], when a thermal oxide film is formed on a semiconductor substrate implanted with nitrogen ions, Oxidation inhibiting effect not only reduces the oxide film growth rate, but also produces the oxide film in the form of a high density nitride oxide film containing nitrogen. In addition, the thickness uniformity is superior to the conventional thermal oxide film due to the reduction of the growth rate, and an additional advantage of improving the interfacial properties such as the interface roughness is obtained due to the increase in the density. On the other hand, injecting excessive amounts of nitrogen of 1E15 or more may deteriorate the interfacial properties of Si / SiON due to increased ion implantation damage to the semiconductor substrate, which may further reduce the oxide film growth rate, but the leakage current and GOI are greatly reduced. Therefore, it is most desirable to deposit a tantalum oxide film after implanting about 1E14 of nitrogen ions which can avoid the degradation of GOI and enjoy the effect of reducing the growth rate, and to form a high density nitride oxide film between the substrate and the tantalum oxide film by RTO. It can be said.

이온 주입량Ion implantation 00 5×1013 5 × 10 13 2×1014 2 × 10 14 5×1014 5 × 10 14 1×1015 1 × 10 15 2keV2keV 62.5Å62.5 Å 61.8Å61.8 Å 59.0Å59.0 yen 51.4Å51.4 Å 39.8Å39.8Å 성장률 변화Growth rate change 기준standard 1.1%1.1% 5.6%5.6% 17.8%17.8% 36.3%36.3% 5keV5keV 62.5Å62.5 Å 61.7Å61.7 Å 57.7Å57.7 Å 48.5Å48.5Å 39.7Å39.7Å 성장률 변화Growth rate change 기준standard 1.3%1.3% 7.7%7.7% 22.4%22.4% 36.5%36.5%

상술한 바와 같이 본 발명에 의하면 반도체 기판에 질소 이온을 주입하고 탄탈륨 산화막을 형성한 후 RTO에 의해 기판과 탄탈륨 산화막 사이에 고밀도 질화 산화막을 형성하므로써 열처리 시간을 감소시키기 않고도 균일하면서도 얇은 두께의 계면 거칠기도 매우 우수한 고밀도 질화산화막이 자연 형성되어 Si/SiON/Ta2O5의 우수한 계면 특성을 확보할 수 있어 누설 전류를 크게 억제하는등 탄탈륨 산화막의 특성을 크게 향상시킬 수 있다.As described above, according to the present invention, after injecting nitrogen ions into the semiconductor substrate and forming a tantalum oxide film, a high-density nitride oxide film is formed between the substrate and the tantalum oxide film by RTO, thereby achieving uniform and thin interface roughness without reducing heat treatment time. In addition, a very high-density nitride oxide film is naturally formed to secure excellent interfacial properties of Si / SiON / Ta 2 O 5 , thereby greatly improving the properties of the tantalum oxide film, such as greatly suppressing leakage current.

Claims (12)

반도체 기판상에 불순물을 이온 주입하는 단계와,Ion implanting impurities onto the semiconductor substrate, 상기 반도체 기판 상부에 탄탈륨 산화막을 형성하는 단계와,Forming a tantalum oxide film on the semiconductor substrate; 상기 탄탈륨 산화막이 형성된 반도체 기판에 급속 열산화 공정을 실시하여 상기 탄탈륨 산화막과 상기 반도체 기판의 계면에 질화산화막을 형성하는 단계와,Forming a nitride oxide film at an interface between the tantalum oxide film and the semiconductor substrate by performing a rapid thermal oxidation process on the semiconductor substrate on which the tantalum oxide film is formed; 전체 구조 상부에 티타늄 나이트라이드막 및 도전체막을 형성한 후 패터닝하여 게이트를 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 게이트 형성 방법.And forming a gate by forming a titanium nitride film and a conductor film over the entire structure, thereby forming a gate. 제 1 항에 있어서, 상기 불순물 이온은 질소 이온인 것을 특징으로 하는 반도체 소자의 게이트 형성 방법.The method of forming a gate of a semiconductor device according to claim 1, wherein the impurity ions are nitrogen ions. 제 2 항에 있어서, 상기 질소 이온은 2 내지 8keV의 에너지와 5E13 내지 1E15의 양으로 주입하는 것을 특징으로 하는 반도체 소자의 게이트 형성 방법.The method of claim 2, wherein the nitrogen ions are implanted in an amount of 2 to 8 keV and an amount of 5E13 to 1E15. 제 1 항에 있어서, 상기 불순물을 이온 주입하기 전에 스크린 산화막을 형성 하는 것을 특징으로 하는 반도체 소자의 게이트 형성 방법.The method of forming a gate of a semiconductor device according to claim 1, wherein a screen oxide film is formed before ion implantation of the impurity. 제 4 항에 있어서, 상기 스크린 산화막은 40 내지 60Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 게이트 형성 방법.5. The method of claim 4, wherein the screen oxide film is formed to a thickness of 40 to 60 microseconds. 제 1 항에 있어서, 상기 탄탈륨 산화막은 50 내지 200Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 게이트 형성 방법.2. The method of claim 1, wherein the tantalum oxide film is formed to a thickness of 50 to 200 GPa. 제 1 항에 있어서, 상기 탄탈륨 산화막은 2단계로 형성되되, 형성되는 사이에 플라즈마 처리를 실시하여 형성하는 것을 특징으로 하는 반도체 소자의 게이트 형성 방법.The method of claim 1, wherein the tantalum oxide film is formed in two steps, and is formed by performing a plasma treatment therebetween. 제 1 항에 있어서, 상기 급속 열산화 공정은 800 내지 900℃의 온도에서 10초 내지 1분 동안 실시하는 것을 특징으로 하는 반도체 소자의 게이트 형성 방법.The method of claim 1, wherein the rapid thermal oxidation process is performed at a temperature of 800 to 900 ° C. for 10 seconds to 1 minute. 제 1 항에 있어서, 상기 급속 열산화 공정은 드라이 O2 또는 H2와 O2의 반응에 의해 얻어진 웨트 H2O를 소오스 가스로 사용하여 실시하는 것을 특징으로 하는 반도체 소자의 게이트 형성 방법.The method of forming a gate of a semiconductor device according to claim 1, wherein the rapid thermal oxidation step is performed by using wet H 2 O obtained by the reaction of dry O 2 or H 2 and O 2 as a source gas. 제 1 항에 있어서, 상기 질화산화막은 10 내지 50Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 게이트 형성 방법.The method of claim 1, wherein the nitride oxide film is formed to a thickness of 10 to 50 GPa. 제 1 항에 있어서, 상기 티타늄 나이트라이드막은 50 내지 150Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 게이트 형성 방법.The method of claim 1, wherein the titanium nitride film is formed to a thickness of 50 to 150 kPa. 제 1 항에 있어서, 상기 도전층은 폴리실리콘막, 텅스텐막 또는 폴리실리콘막과 텅스텐막이 적층된 것을 특징으로 하는 반도체 소자의 게이트 형성 방법.The method of claim 1, wherein the conductive layer is formed by stacking a polysilicon film, a tungsten film, or a polysilicon film and a tungsten film.
KR1019990025751A 1999-06-30 1999-06-30 Gate Forming Method of Semiconductor Device KR100571274B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990025751A KR100571274B1 (en) 1999-06-30 1999-06-30 Gate Forming Method of Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990025751A KR100571274B1 (en) 1999-06-30 1999-06-30 Gate Forming Method of Semiconductor Device

Publications (2)

Publication Number Publication Date
KR20010004972A KR20010004972A (en) 2001-01-15
KR100571274B1 true KR100571274B1 (en) 2006-04-13

Family

ID=19597661

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990025751A KR100571274B1 (en) 1999-06-30 1999-06-30 Gate Forming Method of Semiconductor Device

Country Status (1)

Country Link
KR (1) KR100571274B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101013544B1 (en) * 2003-07-11 2011-02-14 매그나칩 반도체 유한회사 Method of manufacturing semiconductor device
KR100567875B1 (en) * 2003-12-31 2006-04-04 동부아남반도체 주식회사 Method for forming gate dielectric in semiconductor device
KR102238444B1 (en) 2017-03-13 2021-04-09 삼성전자주식회사 Semiconductor device and method for fabricating the same

Also Published As

Publication number Publication date
KR20010004972A (en) 2001-01-15

Similar Documents

Publication Publication Date Title
KR100282413B1 (en) Thin film formation method using nitrous oxide gas
JP2004134753A (en) Process for forming gate insulator layer having multiple dielectric constant and multiple thickness
EP1597752A2 (en) Tailoring nitrogen profile in silicon oxynitride using rapid thermal annealing with ammonia under ultra-low pressure
JP2001257208A (en) Method for forming gate insulating film of semiconductor device
KR100320796B1 (en) Method of manufacturing a semiconductor device utilizing a gate dielelctric
KR20060106255A (en) Method of treating thin layer and method of manufacturing non-volatile memory cell using the same
KR20060100092A (en) Method for manufacturing a semiconductor device
JP4898066B2 (en) Manufacturing method of flash memory cell
KR100444604B1 (en) Method of manufacturing a flash memory cell
JP2003078027A (en) Method of manufacturing mos transistor of semiconductor element
KR100571274B1 (en) Gate Forming Method of Semiconductor Device
KR100444492B1 (en) Method for fabricating semiconductor device
US6143618A (en) Procedure for elimating flourine degradation of WSix /oxide/polysilicon capacitors
KR100743618B1 (en) Gate of semiconductor and method for manufacturing the same
US20020072185A1 (en) Method of forming gate structure
KR100543209B1 (en) Method for fabrication of transistor having sonos structure
KR20010003695A (en) method for forming gate electrode of semiconductor device
US20040241948A1 (en) Method of fabricating stacked gate dielectric layer
KR100449256B1 (en) Method for forming the DRAM memory cell
KR100806136B1 (en) Method for fabricating semiconductor device having meta-gate electrode
KR100490293B1 (en) Method of manufacturing a flash memory cell
US7537995B2 (en) Method for fabricating a dual poly gate in semiconductor device
KR20060037776A (en) Method for fabricating semiconductor device with gate spacer by ald
KR100607793B1 (en) Ion implantion method of poly silicon gate electrode
KR20030001762A (en) Method for Forming Gate in Semiconductor Device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee