KR100564803B1 - Method for fabricating via plug - Google Patents

Method for fabricating via plug Download PDF

Info

Publication number
KR100564803B1
KR100564803B1 KR1020030095765A KR20030095765A KR100564803B1 KR 100564803 B1 KR100564803 B1 KR 100564803B1 KR 1020030095765 A KR1020030095765 A KR 1020030095765A KR 20030095765 A KR20030095765 A KR 20030095765A KR 100564803 B1 KR100564803 B1 KR 100564803B1
Authority
KR
South Korea
Prior art keywords
insulating film
substrate
forming
metal wiring
via plug
Prior art date
Application number
KR1020030095765A
Other languages
Korean (ko)
Other versions
KR20050064405A (en
Inventor
김승현
김완식
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020030095765A priority Critical patent/KR100564803B1/en
Publication of KR20050064405A publication Critical patent/KR20050064405A/en
Application granted granted Critical
Publication of KR100564803B1 publication Critical patent/KR100564803B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 금속 배선의 상부 측면에 절연막의 절연막 스페이서를 형성하여 포토레지스트 패턴 공정시 미스 얼라인이 발생하여도 상기 절연막 스페이서에 의해 미스 얼라인이 보상되어 정상적인 비아 플러그를 형성하는 방법에 관한 것이다.The present invention relates to a method of forming a normal via plug by forming an insulating film spacer of an insulating film on an upper side of a metal wiring, so that the misalignment is compensated by the insulating film spacer even if a misalignment occurs during the photoresist pattern process.

본 발명의 비아 플러그 형성 방법은 금속 배선이 형성된 기판상에 제1층간절연막을 증착하는 단계; 상기 제1층간절연막을 과도식각하여 상기 금속 배선과 단차가 발생하도록 하는 단계; 상기 기판상에 절연막을 증착하는 단계; 상기 절연막이 형성된 기판을 전면 식각하여 상기 금속 배선 상부 측면에 절연막 스페이서를 형성하는 단계; 상기 기판상에 제2층간절연막을 증착하는 단계; 상기 금속 배선 및 절연막 스페이서를 식각 정지층으로 이용하여 비아 홀을 형성하는 단계; 및 상기 비아 홀을 매립하는 단계를 포함하여 이루어짐에 기술적 특징이 있다.The via plug forming method of the present invention comprises the steps of: depositing a first interlayer insulating film on a substrate on which metal wiring is formed; Overetching the first interlayer insulating film to cause a step with the metal line; Depositing an insulating film on the substrate; Etching an entire surface of the substrate on which the insulating film is formed to form insulating film spacers on an upper side of the metal wire; Depositing a second interlayer dielectric film on the substrate; Forming a via hole using the metal wiring and the insulating film spacer as an etch stop layer; And a step of filling the via hole.

따라서, 본 발명의 비아 플러그 형성 방법은 포토레지스트 패턴 공정시 미스 얼라인이 발생하여도 절연막 스페이서가 식각 정지층 역할을 하여 원하지 않는 영역에 비아 홀이 형성되는 것을 방지하고, 종래의 패턴 공정 마진보다 더 큰 공정 마진을 확보할 수 있는 효과가 있다.Accordingly, the method of forming a via plug according to the present invention prevents the formation of via holes in an undesired region by acting as an etch stop layer even when a misalignment occurs during the photoresist pattern process, and thus, the margin of the conventional pattern process margin. This has the effect of ensuring greater process margins.

절연막 스페이서, 식각 정지층, 비아 홀, 비아 플러그Insulation spacer, Etch stop layer, Via hole, Via plug

Description

비아 플러그 형성 방법{Method for fabricating via plug} Method for fabricating via plug             

도 1a 내지 도 1c는 종래기술에 의한 비아 플러그 형성 공정의 단면도.1A to 1C are cross-sectional views of a via plug forming process according to the prior art.

도 2는 종래기술에 의해 형성된 비아 플러그의 문제점을 보여주는 단면도.Figure 2 is a cross-sectional view showing the problem of the via plug formed by the prior art.

도 3a 내지 도 3b는 본 발명에 의한 비아 플러그 형성 공정의 단면도.3A to 3B are cross-sectional views of a via plug forming process according to the present invention.

본 발명은 비아 플러그 형성 방법에 관한 것으로, 보다 자세하게는 금속 배선의 상부 측면에 절연막 스페이서를 형성한 후, 층간절연막을 증착하고 상부 금속 배선과의 연결을 위해 비아 홀을 형성할 때 발생할 수 있는 미스 얼라인(misalign)을 상기 절연막 스페이서가 보정하여 금속 배선의 부식 또는 브릿지가 형성되는 것을 방지할 수 있는 비아 플러그를 형성하는 기술에 관한 것이다.The present invention relates to a method for forming a via plug, and more particularly, after forming an insulating film spacer on an upper side of a metal wiring, a miss which may occur when depositing an interlayer insulating film and forming a via hole for connection with the upper metal wiring. The present invention relates to a technique for forming a via plug that can prevent misalignment of the insulating film spacer to prevent corrosion of a metal wire or formation of a bridge.

콘택 플러그 형성 공정은 금속층간의 연결을 위해 사용되는 반도체 공정 중 하나로서, 반도체 금속 배선 형성 공정에서의 절연층을 소정 부분 노출시켜 상부 금속층과 하부 금속층을 연결하는 공정을 일컫는다.The contact plug forming process is one of semiconductor processes used to connect the metal layers, and refers to a process of connecting the upper metal layer and the lower metal layer by exposing a portion of the insulating layer in the semiconductor metal wiring forming process.

이러한 상부 금속층과 하부 금속층을 연결하기 위해서는 비아 홀을 충진하는 과정이 필요한데, 통상, 갭필(gap fill) 능력이 우수한 텅스텐(W)을 CVD(Chemical Vapor Deposition, 이하 CVD)를 이용하여 충진한다.In order to connect the upper metal layer and the lower metal layer, a process of filling via holes is required. In general, tungsten (W) having excellent gap fill capability is filled using CVD (Chemical Vapor Deposition).

도 1a 내지 도 1c는 종래 기술에 의한 비아 플러그 형성 공정의 단면도이다.1A to 1C are cross-sectional views of a via plug forming process according to the prior art.

먼저, 도 1a에 도시한 바와 같이, 금속 배선(10)과 층간절연막(Inter Metallic Dielectric)(11)이 형성된 기판상에 포토레지스트를 도포한 후 사진 공정에 의해 포토레지스트 패턴(12)을 형성한다.First, as shown in FIG. 1A, a photoresist is applied onto a substrate on which a metal line 10 and an intermetallic dielectric 11 are formed, and then a photoresist pattern 12 is formed by a photolithography process. .

그런 다음, 도 1b에서 보는 바와 같이 식각 공정을 이용하여 비아 홀(13)을 형성한 후 포토레지스트 패턴을 제거하는데, 이러한 비아 홀은, 예컨대, RIE(Reactive Ion Etching, 이하 RIE) 공정에 의해 형성될 수 있다.Next, as shown in FIG. 1B, the via hole 13 is formed by using an etching process, and then the photoresist pattern is removed. The via hole is formed by, for example, a reactive ion etching (RIE) process. Can be.

비아 홀이 형성되면, 도 1c에 도시한 바와 같이, 세정 및 베리어 메탈 공정을 통해 도전물질, 즉, 텅스텐을 비아 홀 내에 매립한다. 이후, CMP 공정 등을 거쳐 비아 플러그(14) 형성 과정이 완료된다.When the via hole is formed, a conductive material, that is, tungsten, is embedded in the via hole through a cleaning and barrier metal process, as shown in FIG. 1C. Thereafter, the via plug 14 forming process is completed through a CMP process or the like.

그러나, 상기와 같은 종래의 비아 플러그 형성 방법은 도 2에서 보는 바와 같이 포토레지스트 패턴 공정시 미스 얼라인이 발생하여 원하지 않는 영역에 비아 플러그가 형성될 경우 비아 저항의 변화, 금속 배선 또는 하부 콘택이나 비아와의 브릿지(Bridge)(21), 금속 배선의 측면의 부식(22) 등이 발생하는 문제점이 있다.However, in the conventional via plug forming method, as shown in FIG. 2, when the via plug is formed in an undesired region due to a misalignment during the photoresist pattern process, a change in the via resistance, a metal wiring or a lower contact or There is a problem in that a bridge 21 with a via, corrosion 22 of a side surface of a metal wire, and the like occur.

따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으 로, 금속 배선 상부 측면에 절연막으로 형성된 절연막 스페이서를 형성하여 포토레지스트 패턴 공정시 미스 얼라인이 발생하여도 절연막 스페이서가 식각 정지층 역할을 하여 원하지 않는 영역에 비아 홀이 형성되는 것을 방지하고, 종래의 패턴 공정 마진보다 더 큰 공정 마진을 확보할 수 있는 제조 공정 기술을 제공함에 본 발명의 목적이 있다.
Accordingly, the present invention is to solve the above problems of the prior art, by forming an insulating film spacer formed of an insulating film on the upper side of the metal wiring, even if the misalignment occurs during the photoresist pattern process, the insulating film spacer is an etch stop layer It is an object of the present invention to provide a manufacturing process technology that serves to prevent the formation of via holes in the undesired area and to secure a larger process margin than the conventional pattern process margin.

본 발명의 상기 목적은 금속 배선이 형성된 기판상에 제1층간절연막을 증착하는 단계; 상기 제1층간절연막을 과도식각하여 상기 금속 배선과 단차가 발생하도록 하는 단계; 상기 기판상에 절연막을 증착하는 단계; 상기 절연막이 형성된 기판을 전면 식각하여 상기 금속 배선 상부 측면에 절연막 스페이서를 형성하는 단계; 상기 기판상에 제2층간절연막을 증착하는 단계; 상기 금속 배선 및 절연막 스페이서를 식각 정지층으로 이용하여 비아 홀을 형성하는 단계; 및 상기 비아 홀을 매립하는 단계를 포함하여 이루어진 비아 플러그 형성 방법에 의해 달성된다.The above object of the present invention comprises the steps of depositing a first interlayer insulating film on a substrate on which metal wiring is formed; Overetching the first interlayer insulating film to cause a step with the metal line; Depositing an insulating film on the substrate; Etching an entire surface of the substrate on which the insulating film is formed to form insulating film spacers on an upper side of the metal wire; Depositing a second interlayer dielectric film on the substrate; Forming a via hole using the metal wiring and the insulating film spacer as an etch stop layer; And filling the via hole.

본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.Details of the above object and technical configuration of the present invention and the effects thereof according to the present invention will be more clearly understood by the following detailed description with reference to the drawings showing preferred embodiments of the present invention.

도 3a 내지 도 3b는 본 발명에 의한 비아 플러그 형성의 공정 단면도이다.3A to 3B are cross-sectional views of the via plug formation according to the present invention.

먼저, 도 3a는 제1층간절연막을 과도 식각시켜 금속 배선의 상부를 돌출시킨 후 절연막을 증착하고 전면 식각으로 금속 배선 상부 측면에 절연막 스페이서를 형 성하는 단계에 관한 것이다. 도에서 보는 바와 같이 하부 층간절연막(31) 및 하부 비아 플러그(32) 등의 소정의 소자가 형성되어 있고, 그 상부에 금속 배선(33)이 형성된 기판상에 제1층간절연막(34)을 증착한다. 이어서, 상기 제1층간절연막을 과도식각하여 상기 금속 배선과 단차가 발생하도록 한다. 즉, 전면 식각을 실시하여 제1층간절연막의 높이가 금속 배선의 높이보다 낮도록 과도 식각을 한다.First, FIG. 3A illustrates a step of overetching a first interlayer insulating film to protrude an upper portion of a metal wiring, depositing an insulating film, and forming an insulating film spacer on an upper side of the metal wiring by front etching. As shown in the figure, predetermined elements such as the lower interlayer insulating film 31 and the lower via plug 32 are formed, and the first interlayer insulating film 34 is deposited on the substrate on which the metal wiring 33 is formed. do. Subsequently, the first interlayer insulating film is excessively etched to generate a step with the metal line. In other words, the entire surface is etched to perform excessive etching so that the height of the first interlayer insulating film is lower than the height of the metal wiring.

이어서, 과도 식각으로 금속 배선과 제1층간절연막의 단차가 발생한 기판상에 절연막(35)을 증착한다. 이 때 상기 절연막은 상기 단차에 의해 금속 배선 상부의 측면의 일부분에 절연막의 측벽을 형성하게 된다. 또한 상기 절연막은 실리콘 질화막으로 형성한다. Subsequently, an insulating film 35 is deposited on the substrate on which the step between the metal wiring and the first interlayer insulating film occurs due to excessive etching. At this time, the insulating film forms a sidewall of the insulating film on a part of the side surface of the upper portion of the metal wiring by the step. The insulating film is formed of a silicon nitride film.

다음, 도 3b는 절연막이 형성된 기판에 전면 식각을 실시하여 절연막 스페이서를 형성하고, 제2절연막을 증착한 후 패터닝하여 비아 홀을 형성하고 텅스텐을 매립한 후 평탄화하여 비아 플러그를 형성하는 단계이다. 도에서 보는 바와 같이 상기 절연막이 형성된 기판을 전면 식각하여 상기 금속 배선 상부 측면에 절연막 스페이서(36)를 형성한다. 이는 상기 절연막(35)이 금속 배선과 제1층간절연막의 단차 부위에는 두께가 두껍게 증착되고, 그외의 기판 전면에는 두께가 상대적으로 얇게 증착되므로, 전면 식각시 상기 단차 부위를 제외한 기판 전면에 증착된 절연막이 모두 식각될 동안, 상기 금속 배선과 제1층간절연막의 단차부위 즉, 금속 배선의 상부 측면에 절연막 스페이서를 형성하게 된다. 이어서, 상기 기판상에 금속 배선간의 절연을 위해 제2층간절연막을 증착한다. 상기 제2층간절연막상에 비아 홀에 형성하기 위해 포토레지스트를 도포하고 패터닝한다. 그리고 상기 제2층간절연막을 식각하게 된다. 이 때 상기 금속 배선 및 절연막 스페이서를 식각 정지층으로 이용하여 제2층간절연막을 식각하여 비아 홀을 형성하게 된다. 그리고 상기 비아 홀을 텅스텐과 같은 갭필 능력이 우수한 금속을 매립하고 평탄화하여 비아 플러그(37)를 완성한다.Next, FIG. 3B is a step of forming a via plug by performing an entire surface etch on a substrate on which an insulating film is formed, forming an insulating film spacer, depositing a second insulating film, patterning a via hole, filling tungsten, and then flattening. As shown in the figure, an entire surface of the substrate on which the insulating film is formed is etched to form an insulating film spacer 36 on the upper side of the metal wire. This is because the insulating layer 35 is thickly deposited on the stepped portions of the metal wiring and the first interlayer insulating layer, and the thickness of the insulating layer 35 is relatively thin on the entire surface of the other substrate. While all the insulating films are etched, insulating film spacers are formed on the stepped portions of the metal wiring and the first interlayer insulating film, that is, the upper side of the metal wiring. Subsequently, a second interlayer insulating film is deposited on the substrate to insulate the metal wiring. A photoresist is applied and patterned to form via holes on the second interlayer insulating film. The second interlayer insulating film is etched. In this case, via holes are formed by etching the second interlayer insulating layer using the metal wiring and the insulating layer spacer as etch stop layers. The via hole is filled with a metal having excellent gap fill capability such as tungsten and planarized to complete the via plug 37.

상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.It will be apparent that changes and modifications incorporating features of the invention will be readily apparent to those skilled in the art by the invention described in detail. It is intended that the scope of such modifications of the invention be within the scope of those of ordinary skill in the art including the features of the invention, and such modifications are considered to be within the scope of the claims of the invention.

따라서, 본 발명의 비아 플러그 형성 방법은 금속 배선 상부 측면에 절연막 스페이서를 형성함으로써 포토레지스트 패턴 공정시 미스 얼라인이 발생하여도 절연막 스페이서가 식각 정지층 역할을 하여 원하지 않는 영역에 비아 홀이 형성되는 것을 방지하고, 종래의 패턴 공정 마진보다 더 큰 공정 마진을 확보할 수 있는 효과가 있다.Therefore, in the method for forming a via plug according to the present invention, the insulating spacer is formed on the upper side of the metal wiring so that even if a misalignment occurs during the photoresist patterning process, the insulating layer spacer acts as an etch stop layer so that the via hole is formed in an unwanted region. And a process margin larger than a conventional pattern process margin can be secured.

Claims (2)

금속 배선이 형성된 기판상에 제1층간절연막을 증착하는 단계;Depositing a first interlayer insulating film on a substrate on which metal wiring is formed; 상기 제1층간절연막을 과도식각하여 상기 금속 배선과 단차가 발생하도록 하는 단계;Overetching the first interlayer insulating film to cause a step with the metal line; 상기 기판상에 절연막을 증착하는 단계;Depositing an insulating film on the substrate; 상기 절연막이 형성된 기판을 전면 식각하여 상기 금속 배선 상부 측면에 절연막 스페이서를 형성하는 단계;Etching an entire surface of the substrate on which the insulating film is formed to form insulating film spacers on an upper side of the metal wire; 상기 기판상에 제2층간절연막을 증착하는 단계;Depositing a second interlayer dielectric film on the substrate; 상기 금속 배선 및 절연막 스페이서를 식각 정지층으로 이용하여 비아 홀을 형성하는 단계; 및Forming a via hole using the metal wiring and the insulating film spacer as an etch stop layer; And 상기 비아 홀을 매립하는 단계Filling the via holes 를 포함하여 이루어짐을 특징으로 하는 비아 플러그 형성 방법.Via plug forming method characterized in that comprises a. 제 1항에 있어서,The method of claim 1, 상기 절연막 스페이서는 질화막을 사용함을 특징으로 하는 비아 플러그 형성 방법.And a nitride film is used as the insulating film spacer.
KR1020030095765A 2003-12-23 2003-12-23 Method for fabricating via plug KR100564803B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030095765A KR100564803B1 (en) 2003-12-23 2003-12-23 Method for fabricating via plug

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030095765A KR100564803B1 (en) 2003-12-23 2003-12-23 Method for fabricating via plug

Publications (2)

Publication Number Publication Date
KR20050064405A KR20050064405A (en) 2005-06-29
KR100564803B1 true KR100564803B1 (en) 2006-03-28

Family

ID=37256005

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030095765A KR100564803B1 (en) 2003-12-23 2003-12-23 Method for fabricating via plug

Country Status (1)

Country Link
KR (1) KR100564803B1 (en)

Also Published As

Publication number Publication date
KR20050064405A (en) 2005-06-29

Similar Documents

Publication Publication Date Title
KR100739252B1 (en) Method of manufacturing a semiconductor device
US7557038B2 (en) Method for fabricating self-aligned contact hole
US6927124B2 (en) Method of manufacturing semiconductor device
US20040036098A1 (en) Semiconductor device including a capacitor
KR100564803B1 (en) Method for fabricating via plug
JP2000243836A (en) Wiring forming method of semiconductor element
JPH05299397A (en) Forming method for metal plug
KR100528070B1 (en) Method for fabricating contact hole and stack via
KR20050073890A (en) Interconnection structure for semiconductor device and method of forming the same
KR100784074B1 (en) Method of manufacturing bit line in a semiconductor device
JP2009054879A (en) Method of manufacturing integrated circuit
KR101173478B1 (en) Method for fabricating semiconductor device
KR100886703B1 (en) Method for forming metal line of semiconductor device
KR100808363B1 (en) Method of manufacturing a semiconductor device
KR100578223B1 (en) Method of fabricating of dual damascene of semiconductor device
KR100352304B1 (en) Semiconductor device and method of manufacturing the same
KR100292154B1 (en) Metal plug formation method of semiconductor device
KR100545206B1 (en) A transistor of a semiconductor device, and a manufacturing method thereof
KR100857989B1 (en) Metal line formation method of semiconductor device
KR100265850B1 (en) Method for forming metal interconnection in semiconductor device
KR100546159B1 (en) How to Form Metal Wiring
KR101035598B1 (en) Method for fabricating semiconductor devices
KR100532749B1 (en) Method for manufacturing multi-layered metal line of semiconductor device
KR100269662B1 (en) Method for manufacturing conductor plug of semiconductor device
KR100832018B1 (en) Semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120221

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee