KR100564570B1 - Memory module having a path for transmitting high-speed data and a path for transmitting low-speed data and memory system having the Memory module - Google Patents

Memory module having a path for transmitting high-speed data and a path for transmitting low-speed data and memory system having the Memory module Download PDF

Info

Publication number
KR100564570B1
KR100564570B1 KR1020037008605A KR20037008605A KR100564570B1 KR 100564570 B1 KR100564570 B1 KR 100564570B1 KR 1020037008605 A KR1020037008605 A KR 1020037008605A KR 20037008605 A KR20037008605 A KR 20037008605A KR 100564570 B1 KR100564570 B1 KR 100564570B1
Authority
KR
South Korea
Prior art keywords
connector
data
memory module
memory devices
semiconductor memory
Prior art date
Application number
KR1020037008605A
Other languages
Korean (ko)
Other versions
KR20040028702A (en
Inventor
최정환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020037008605A priority Critical patent/KR100564570B1/en
Publication of KR20040028702A publication Critical patent/KR20040028702A/en
Application granted granted Critical
Publication of KR100564570B1 publication Critical patent/KR100564570B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels

Abstract

고속 데이터를 전송하는 경로와 저속 데이터를 전송하는 경로를 구비하는 메모리 모듈 및 이를 구비하는 메모리 시스템이 개시된다. 상기 메모리 모듈은 상기 메모리 모듈에 장착되는 다수개의 반도체 메모리 장치들; 상기 메모리 모듈의 소정의 위치에 장착되고, 저속의 데이터를 수신하기 위한 제1커넥터; 및 상기 제1커넥터와 서로 다른 위치에 장착되며 전송선 또는 광섬유와 접속될 수 있고, 고속의 데이터를 전송하기 제2커넥터를 구비한다. 상기 저속의 데이터는 전원전압 및 접지전압을 포함한다. 상기 메모리 모듈 및 이를 구비하는 메모리 시스템은 데이터를 전송하는 전송선들간의 간섭 또는 전송선들간의 누화를 감소시킬 수 있고 또한, 전송되는 데이터의 손실 또는 감쇠를 감쇠시킬 수 있으므로 데이터를 고속으로 전송할 수 있는 효과가 있다.A memory module having a path for transmitting high speed data and a path for transmitting low speed data, and a memory system having the same are disclosed. The memory module may include a plurality of semiconductor memory devices mounted on the memory module; A first connector mounted at a predetermined position of the memory module and configured to receive low-speed data; And a second connector mounted at a different position from the first connector and connected to a transmission line or an optical fiber, and transmitting high speed data. The low speed data includes a power supply voltage and a ground voltage. The memory module and a memory system having the same may reduce interference or crosstalk between transmission lines for transmitting data and may attenuate loss or attenuation of transmitted data, thereby transmitting data at high speed. There is.

Description

고속 데이터를 전송하는 경로와 저속 데이터를 전송하는 경로를 구비하는 메모리 모듈 및 이를 구비하는 메모리 시스템{Memory module having a path for transmitting high-speed data and a path for transmitting low-speed data and memory system having the Memory module}Memory module having a path for transmitting high-speed data and a path for transmitting low-speed data and memory system having the Memory module}

[발명의 목적][Purpose of invention]

[발명이 속하는 기술분야 및 그 분야의 종래기술][Technical Field to which the Invention belongs and Prior Art in the Field]

본 발명은 컴퓨터에 사용되는 메모리 모듈에 관한 것으로, 보다 상세하게는 고속 데이터를 전송하기 위한 경로와 전원들을 포함하는 저속 데이터를 전송하기 위한 경로가 분리된 구조를 갖는 메모리 모듈 및 이를 구비하는 메모리 시스템에 관한 것이다.The present invention relates to a memory module used in a computer, and more particularly, a memory module having a structure in which a path for transmitting high-speed data and a path for transmitting low-speed data including power supplies are separated and a memory system having the same. It is about.

도 1은 종래의 메모리 모듈을 나타낸다. 도 1을 참조하면, 메모리 모듈(10)은 다수개의 반도체 메모리 장치들(11_i, i는 1 내지 9) 및 다수개의 접촉단자들을 구비하는 제1커넥터(13)를 구비한다.1 shows a conventional memory module. Referring to FIG. 1, the memory module 10 includes a plurality of semiconductor memory devices 11_i and i 1 through 9 and a first connector 13 having a plurality of contact terminals.

도 2는 종래의 메모리 모듈을 구비하는 시스템을 나타낸다. 도 2를 참조하면, 메모리 시스템(20)은 마더 보드(mother board; 21), 마더 보드(21)의 인쇄 회로기판(Printed Circuit board; PCB)상에 장착되는 칩셋(또는 컨트롤러; 23) 및 두 개의 슬롯들(25_1, 25_2) 및 두 개의 메모리 모듈들(10_1, 10_2)을 구비한다. 각 메모리 모듈(10_1, 10_2)은 각 슬롯(25_1, 25_2)에 삽입된다.2 shows a system with a conventional memory module. Referring to FIG. 2, the memory system 20 includes a mother board 21, a chipset (or controller) 23 mounted on a printed circuit board (PCB) of the mother board 21, and two. Slots 25_1 and 25_2 and two memory modules 10_1 and 10_2. Each memory module 10_1, 10_2 is inserted into each slot 25_1, 25_2.

칩 셋(23)으로부터 출력되는 데이터 및 명령신호는 마더 보드(21)의 PCB상의 버스, 제1커넥터(13) 및 각 메모리 모듈(10_1, 10_2)의 PCB상의 버스를 통하여 다수개의 반도체 메모리 장치들(11_i, i는 1 내지 9)로 입력된다.Data and command signals output from the chip set 23 are transferred to the plurality of semiconductor memory devices through a bus on the PCB of the motherboard 21, a bus on the PCB of the first connector 13 and the memory modules 10_1 and 10_2. (11_i, i are input to 1 to 9).

또한, 각 메모리 모듈(10_1, 10_2)의 PCB상에 장착된 다수개의 반도체 메모리 장치들(11_i, i는 1 내지 9)로부터 출력되는 데이터는 각 메모리 모듈(10_1, 10_2)의 PCB상의 버스, 제1커넥터(13) 및 마더 보드(21)의 PCB상의 버스를 통하여 칩 셋(23)으로 출력된다.In addition, data output from the plurality of semiconductor memory devices 11_i and i, which are mounted on the PCB of each memory module 10_1 and 10_2, from 1 to 9 may be divided into a bus and a PCB on the PCB of each memory module 10_1 and 10_2. It is output to the chip set 23 through a bus on the PCB of the connector 13 and the motherboard 21.

PCB상의 버스를 통하여 명령신호들, 전원들(power supplies) 및 초고속의 데이터를 동시에 전송하는 경우, 메모리 시스템(20)의 동작속도가 증가하면, 상기 PCB상의 버스를 통하여 전송되는 데이터의 감쇠(attenuation)는 증가되고, PCB상의 버스들간의 누화(cross talk)가 증가한다. 따라서 데이터의 감쇠 및 PCB상의 버스들간의 누화로 인하여 메모리 시스템(20)에서 사용될 수 있는 메모리 모듈의 수는 감소된다.In the case of simultaneously transmitting command signals, power supplies, and ultra-high speed data through a bus on a PCB, when the operating speed of the memory system 20 increases, attenuation of data transmitted through the bus on the PCB is attenuation. ) Is increased and cross talk between buses on the PCB is increased. Thus, the number of memory modules that can be used in the memory system 20 is reduced due to data attenuation and crosstalk between buses on the PCB.

또한, 칩 셋(23)과 각 소켓(25_1, 25_2)사이의 거리차이는 칩 셋(23)과 각 메모리 모듈(10_1, 10_2)사이에 입출력되는 신호의 스큐를 발생시킨다.In addition, the distance difference between the chip set 23 and each socket 25_1 and 25_2 generates a skew of a signal input and output between the chip set 23 and each memory module 10_1 and 10_2.

[발명이 이루고자 하는 기술적 과제][Technical problem to be achieved]

따라서 본 발명이 이루고자 하는 기술적인 과제는 데이터를 고속으로 전송할 수 있으면서 버스들간의 누화를 감소시키고 스큐를 감소시킬 수 있는 메모리 모듈 및 이를 구비하는 메모리 시스템을 제공하는 것이다.Accordingly, a technical problem of the present invention is to provide a memory module capable of transferring data at high speed and reducing crosstalk between buses and reducing skew, and a memory system having the same.

[발명의 구성][Configuration of Invention]

본 발명에 따른 메모리 모듈은 상기 메모리 모듈에 장착되는 다수개의 반도체 메모리 장치들; 상기 메모리 모듈의 소정의 위치에 장착되고, 저속의 데이터를 수신하기 위한 제1커넥터; 및 상기 제1커넥터와 서로 다른 위치에 장착되며 전송선 또는 광섬유와 접속될 수 있고, 고속의 데이터를 전송하기 제2커넥터를 구비한다. 상기 저속의 데이터는 전원전압 및 접지전압을 포함한다.A memory module according to the present invention includes a plurality of semiconductor memory devices mounted on the memory module; A first connector mounted at a predetermined position of the memory module and configured to receive low-speed data; And a second connector mounted at a different position from the first connector and connected to a transmission line or an optical fiber, and transmitting high speed data. The low speed data includes a power supply voltage and a ground voltage.

본 발명에 따른 메모리 모듈은 상기 메모리 모듈에 장착되는 다수개의 반도체 메모리 장치들; 상기 메모리 모듈상의 소정의 위치에 장착되고, 소정의 전원들을 각 반도체 메모리 장치로 공급하기 위한 다수개의 접촉단자들을 구비하는 제1커넥터; 및 상기 제1커넥터와 서로 다른 위치에 장착되고, 데이터를 입출력하기 위한 제2커넥터를 구비한다.A memory module according to the present invention includes a plurality of semiconductor memory devices mounted on the memory module; A first connector mounted at a predetermined position on the memory module and having a plurality of contact terminals for supplying predetermined power to each semiconductor memory device; And a second connector mounted at a different position from the first connector and configured to input and output data.

상기 메모리 모듈은 상기 제2커넥터를 통하여 입력되는 데이터를 수신하고 병렬데이터로 변환하고, 그 결과를 상기 다수개의 반도체 메모리 장치들로 출력하거나, 상기 다수개의 반도체 메모리 장치들로부터 출력되는 병렬데이터를 수신하고 직렬데이터로 변환하고 그 결과를 상기 제2커넥터로 출력하기 위한 변환회로를 더 구비한다.The memory module receives data input through the second connector and converts the data into parallel data, and outputs the result to the plurality of semiconductor memory devices or receives parallel data output from the plurality of semiconductor memory devices. And a conversion circuit for converting the data into serial data and outputting the result to the second connector.

상기 데이터는 상기 제2커넥터에 접속되는 전송선 또는 광섬유 케이블을 통하여 수신되거나 송신된다. 상기 소정의 전원들은 전원전압, 접지전압, 및 클락신호이고, 상기 메모리 모듈은 SIMM 또는 DIMM이다. 상기 제2커넥터는 상기 제1커넥터의 반대편 또는 반도체 메모리 장치들 사이에 위치한다.The data is received or transmitted via a transmission line or an optical fiber cable connected to the second connector. The predetermined power supplies are a power supply voltage, a ground voltage, and a clock signal, and the memory module is a SIMM or a DIMM. The second connector is located opposite the first connector or between semiconductor memory devices.

본 발명에 따른 메모리 모듈은 상기 메모리 모듈에 장착되는 다수개의 반도체 메모리 장치들; 상기 메모리 모듈의 소정의 위치에 장착되고, 소정의 전원들을 각 반도체 메모리 장치로 공급하기 위한 다수개의 접촉단자들을 구비하는 제1커넥터; 및 상기 제1커넥터와 서로 다른 위치에 장착되고, 대응되는 반도체 메모리 장치로/로부터 데이터를 입출력하기 위한 다수개의 제2커넥터들을 구비한다.A memory module according to the present invention includes a plurality of semiconductor memory devices mounted on the memory module; A first connector mounted at a predetermined position of the memory module and having a plurality of contact terminals for supplying predetermined power to each semiconductor memory device; And a plurality of second connectors mounted at different positions from the first connector and configured to input and output data to and from the corresponding semiconductor memory device.

상기 메모리 모듈은 다수개의 변환회로들을 더 구비하며, 각 변환회로는 대응되는 제2커넥터를 통하여 입력되는 데이터를 수신하고 병렬데이터로 변환하고, 그 결과를 대응되는 반도체 메모리 장치로 출력하거나, 상기 대응되는 반도체 메모리 장치로부터 출력되는 병렬데이터를 수신하고 직렬데이터로 변환하고 그 결과를 대응되는 제2커넥터로 출력한다.The memory module further includes a plurality of conversion circuits, each conversion circuit receiving data input through a corresponding second connector and converting the data into parallel data, and outputting the result to a corresponding semiconductor memory device or The parallel data output from the semiconductor memory device is converted into serial data, and the result is output to the corresponding second connector.

본 발명에 따른 다수개의 반도체 메모리 장치들을 구비하는 메모리 모듈에서 데이터를 전송하는 방법은 상기 메모리 모듈의 소정의 위치에 장착되는 다수개의 제1접촉단자들을 통하여 전원들을 수신하는 단계; 및 상기 다수개의 제1접촉단자들과 서로 다른 위치에 장착된 제2커넥터를 통하여 상기 다수개의 반도체 메모리 장치들로부터 출력되는 병렬데이터를 직렬데이터로 변환하고, 그 결과를 상기 제2커넥터를 통하여 상기 메모리 모듈의 외부로 출력하는 단계를 구비한다.A method of transmitting data in a memory module having a plurality of semiconductor memory devices according to the present invention includes receiving power via a plurality of first contact terminals mounted at a predetermined position of the memory module; And converting parallel data output from the plurality of semiconductor memory devices into serial data through a second connector mounted at a different position from the plurality of first contact terminals, and converting the result into serial data through the second connector. Outputting to the outside of the memory module.

본 발명에 따른 메모리 시스템은 다수개의 메모리 장치들, 제1커넥터 및 상기 제1커넥터와 서로 다른 위치에 형성되는 제2커넥터를 구비하는 메모리 모듈; 상기 메모리 모듈이 삽입될 수 있고 마더 보드의 PCB상에 장착되는 소켓; 상기 마더 보드의 PCB상에 장착되고 제3커넥터를 구비하는 칩셋; 및 상기 제2커넥터와 상기 제3커넥터사이에 접속되고, 상기 다수개의 메모리 장치들로부터 출력되는 데이터를 상기 칩셋으로 전송하거나 또는 상기 칩셋으로 출력되는 데이터를 상기 다수개의 메모리 장치들로 전송하기 위한 전송선을 구비하며, 전원들은 상기 소켓을 통하여 상기 제1메모리 모듈의 가장자리를 따라 배열된 다수개의 접촉단자들을 구비하는 상기 제1커넥터를 통하여 상기 다수개의 메모리 장치들로 공급된다.A memory system according to the present invention includes a memory module having a plurality of memory devices, a first connector and a second connector formed at a different position from the first connector; A socket into which the memory module can be inserted and mounted on a PCB of the motherboard; A chipset mounted on a PCB of the motherboard and having a third connector; And a transmission line connected between the second connector and the third connector and configured to transmit data output from the plurality of memory devices to the chipset, or transmit data output from the chipset to the plurality of memory devices. And power supplies to the plurality of memory devices through the first connector including a plurality of contact terminals arranged along the edge of the first memory module through the socket.

상기 전송선은 광섬유 케이블이다.The transmission line is an optical fiber cable.

상기 메모리 모듈은 상기 제2커넥터를 통하여 입력되는 직렬데이터를 수신하고 이를 병렬데이터로 변환하고 그 결과를 상기 다수개의 반도체 메모리 장치들로 출력하거나, 상기 다수개의 반도체 메모리 장치들로부터 출력되는 병렬데이터를 수신하고 이를 직렬데이터로 변환하고 그 결과를 상기 제2커넥터로 출력하기 위한 변환회로를 더 구비한다.The memory module receives serial data input through the second connector and converts the serial data into parallel data and outputs the result to the plurality of semiconductor memory devices, or outputs the parallel data output from the plurality of semiconductor memory devices. And a conversion circuit for receiving and converting the result into serial data and outputting the result to the second connector.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.In order to fully understand the present invention, the operational advantages of the present invention, and the objects achieved by the practice of the present invention, reference should be made to the accompanying drawings which illustrate preferred embodiments of the present invention and the contents described in the accompanying drawings.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Like reference numerals in the drawings denote like elements.

도 3은 본 발명에 따른 메모리 모듈을 구비하는 메모리 시스템을 나타낸다. 도 3을 참조하면, 메모리 시스템(30)은 마더 보드(31), 칩셋(chipset; 40), 두 개의 슬롯들(35_1, 35_2), 두 개의 메모리 모듈들(50, 60) 및 두 개의 전송선들(33, 34)을 구비한다. 그리고 각 종단저항(Rtm)은 마더 보드(31)의 PCB상의 각 버스(37, 39)를 종단한다.3 shows a memory system having a memory module according to the present invention. Referring to FIG. 3, the memory system 30 includes a motherboard 31, a chipset 40, two slots 35_1 and 35_2, two memory modules 50 and 60, and two transmission lines. 33 and 34 are provided. Each terminating resistor Rtm terminates each of the buses 37 and 39 on the PCB of the motherboard 31.

도 3은 설명의 편의를 위하여 두 개의 슬롯들(35_1, 35_2), 두 개의 메모리 모듈들(50, 60) 및 두 개의 전송선들(33, 34)을 도시한다. 그러나 본 발명에 따른 메모리 시스템은 도 3에 도시된 메모리 시스템(30)에 한정되는 것이 아니다.3 shows two slots 35_1 and 35_2, two memory modules 50 and 60, and two transmission lines 33 and 34 for convenience of description. However, the memory system according to the present invention is not limited to the memory system 30 shown in FIG. 3.

칩 셋(40)은 마더 보드(31)의 PCB상에 장착되고, 메모리 시스템(30)의 전반적인 동작을 제어한다. 칩 셋(40)은 두 개의 커넥터들(41_1, 41_2) 및 두 개의 변환회로들(43_1, 43_2)을 구비한다.The chip set 40 is mounted on the PCB of the motherboard 31 and controls the overall operation of the memory system 30. The chip set 40 includes two connectors 41_1 and 41_2 and two conversion circuits 43_1 and 43_2.

변환회로(43_1)는 칩 셋(40)으로부터 발생된 병렬 데이터를 수신하고, 이를 직렬 데이터로 변환하고, 그 결과를 커넥터(41_1)로 출력한다. 또한, 변환회로(43_1)는 전송선(33) 및 커넥터(41_1)를 통하여 입력되는 직렬 데이터를 수신하고, 이를 병렬 데이터로 변환하고, 그 결과를 칩 셋(40)으로 출력한다.The conversion circuit 43_1 receives the parallel data generated from the chip set 40, converts it to serial data, and outputs the result to the connector 41_1. In addition, the conversion circuit 43_1 receives serial data input through the transmission line 33 and the connector 41_1, converts the serial data into parallel data, and outputs the result to the chip set 40.

그리고, 변환회로(43_2)는 칩 셋(40)으로부터 발생된 병렬 데이터를 수신하고, 이를 직렬 데이터로 변환하고, 그 결과를 커넥터(41_2)로 출력한다. 또한, 변환회로(43_2)는 전송선(34) 및 커넥터(41_2)를 통하여 입력되는 직렬 데이터를 수신하고, 이를 병렬 데이터로 변환하고, 그 결과를 칩 셋(40)으로 출력한다.The conversion circuit 43_2 receives the parallel data generated from the chip set 40, converts it to serial data, and outputs the result to the connector 41_2. In addition, the conversion circuit 43_2 receives serial data input through the transmission line 34 and the connector 41_2, converts it into parallel data, and outputs the result to the chip set 40.

메모리 모듈(50)은 다수개의 메모리 장치들(55_i, i는 1 내지 n), 다수개의 접촉단자들을 구비하는 제1커넥터(57), 제2커넥터(51) 및 변환회로(53)를 구비한다. 그리고, 메모리 모듈(60)은 다수개의 메모리 장치들(65_i, i는 1 내지 n), 다수개의 접촉단자들을 구비하는 제1커넥터(미도시), 제2커넥터(51') 및 변환회로(53')를 구비한다.The memory module 50 includes a plurality of memory devices 55_i and i to 1 to n, a first connector 57 having a plurality of contact terminals, a second connector 51, and a conversion circuit 53. . In addition, the memory module 60 includes a plurality of memory devices 65_i and i to 1 to n, a first connector (not shown) having a plurality of contact terminals, a second connector 51 ', and a conversion circuit 53. ').

제1커넥터(57)는 메모리 모듈(50)상의 소정의 위치에 장착되는 다수개의 접촉단자들("모듈 탭"이라고도 한다.)을 구비한다. 상기 소정의 위치는 메모리 모듈(50)의 가장자리뿐만 아니라 메모리 모듈(50)상의 모든 위치를 포함한다.The first connector 57 includes a plurality of contact terminals (also referred to as "module tabs") mounted at predetermined positions on the memory module 50. The predetermined position includes not only the edge of the memory module 50 but also all positions on the memory module 50.

본 발명에 따른 제1커넥터(57)는 칩 셋(40)으로부터 출력되는 전원전압, 접지전압 및 클락신호를 포함하는 저속 데이터를 다수개의 메모리 장치들(55_i, i는 1 내지 n)로 출력한다. 고속의 데이터를 전송하는 전송선(33)이 접속되는 제2커넥터(51)는 제1커넥터(57)와 서로 다른 위치에 장착된다. 여기에서 저속 데이터 및 고속 데이터는 소정의 기준에 의하여 분류되는 것이다.The first connector 57 according to the present invention outputs low-speed data including a power supply voltage, a ground voltage, and a clock signal output from the chip set 40 to the plurality of memory devices 55_i and i are 1 to n. . The second connector 51 to which the transmission line 33 for transmitting high speed data is connected is mounted at a different position from the first connector 57. Here, the low speed data and the high speed data are classified by a predetermined criterion.

변환회로(53)는 제2커넥터(51)를 통하여 입력되는 직렬데이터를 수신하고, 이를 병렬데이터로 변환하고, 그 결과를 다수개의 반도체 메모리 장치들(55_i, I는 1 내지 n)로 출력하거나, 다수개의 반도체 메모리 장치들(55_i, I는 1 내지 n)로부터 출력되는 병렬데이터를 수신하고, 이를 직렬데이터로 변환하고, 그 결과를 제2커넥터(51)로 출력한다.The conversion circuit 53 receives serial data input through the second connector 51, converts the serial data into parallel data, and outputs the result to the plurality of semiconductor memory devices 55_i and 1 to 1 or n. In addition, the plurality of semiconductor memory devices 55_i and I receive parallel data output from 1 to n, convert the parallel data into serial data, and output the result to the second connector 51.

따라서 변환회로(53)는 제2커넥터(51)를 통하여 입력되는 상기 직렬 데이터를 수신하기 위한 수신기(미도시), 상기 수신기에 접속되고, 상기 직렬 데이터를 수신하고, 이를 병렬 데이터로 변환하고, 그 결과를 다수개의 반도체 메모리 장치들(55_i, I는 1 내지 n)로 출력하기 위한 제1변환회로(미 도시)를 구비한다. 여기서 제1변환회로는 디멀티플렉서(demultiplexer)를 포함하는 어떠한 종류의 데이터 선택회로를 포함한다.Therefore, the conversion circuit 53 is connected to the receiver (not shown) for receiving the serial data input through the second connector 51, is connected to the receiver, receives the serial data, and converts it into parallel data, A first conversion circuit (not shown) is provided to output the result to the plurality of semiconductor memory devices 55_i and 1 to 1 to n. Here, the first conversion circuit includes any kind of data selection circuit including a demultiplexer.

그리고 변환회로(53)는 상기 다수개의 반도체 장치들(55_i, I는 1 내지 n)로부터 출력되는 병렬 데이터를 수신하고, 이를 직렬 데이터로 변환하고, 그 결과를 전송선(33)으로 출력하기 위한 제2변환회로(미 도시)를 구비한다. 제2변환회로는 멀티플렉서를 포함하는 어떠한 종류의 데이터 선택회로를 포함한다.The conversion circuit 53 receives the parallel data output from the plurality of semiconductor devices 55_i and 1 to 1, converts it to serial data, and outputs the result to the transmission line 33. Two conversion circuits (not shown) are provided. The second conversion circuit includes any kind of data selection circuit including a multiplexer.

그리고 변환회로(53)는 상기 제2변환회로에 접속되고, 상기 직렬 데이터를 제2커넥터(51)로 전송하기 위한 송신기(driver)를 구비한다. 변환회로(53)는 데이터를 변환하기 위한 모뎀 칩(modem chip)을 사용할 수 있다.The conversion circuit 53 is connected to the second conversion circuit and has a driver for transmitting the serial data to the second connector 51. The conversion circuit 53 may use a modem chip for converting data.

각 메모리 모듈(50, 60)은 각 소켓(35_1, 35_2)에 삽입된다. 전송선(33)은 메모리 모듈(50)의 커넥터(51)와 칩 셋의 커넥터(41_1)사이에 접속되고, 전송선(34)은 메모리 모듈(60)의 커넥터(51')와 칩 셋의 커넥터(41_2)에 접속된다. 각 전송선(33, 34)은 광섬유 케이블을 사용하는 것이 바람직하다.Each memory module 50, 60 is inserted into each socket 35_1, 35_2. The transmission line 33 is connected between the connector 51 of the memory module 50 and the connector 41_1 of the chip set, and the transmission line 34 is the connector 51 'of the memory module 60 and the connector of the chip set ( 41_2). Each transmission line 33, 34 preferably uses an optical fiber cable.

다수개의 메모리 장치들(55_i, i는 1내지 9)각각으로 공급되는 전원들(예컨대 전원전압, 접지전압) 및 클락신호는 마더 보드(31)의 PCB상의 버스(37), 슬롯(35_1), 제1커넥터(57) 및 메모리 모듈(50)의 PCB상의 버스를 통하여 다수개의 메모리 장치들(55_i, i는 1내지 9)로 공급된다.The plurality of memory devices 55_i and i are 1 to 9, respectively, and power signals (eg, a power supply voltage and a ground voltage) and a clock signal supplied to each of the plurality of memory devices 55_i and i may include a bus 37, a slot 35_1, The plurality of memory devices 55_i and i are supplied to 1 through 9 through the bus on the PCB of the first connector 57 and the memory module 50.

또한, 칩 셋(40)으로부터 출력되는 칩 선택신호(chip select signal), 독출 인에이블신호 및 기입 인에이블 신호 등을 포함하는 저속 데이터는 마더 보드(31)의 PCB상의 버스, 슬롯(35_1), 제1커넥터(57) 및 메모리 모듈(50)의 PCB상의 버스를 통하여 다수개의 메모리 장치들(55_i, i는 1내지 9)로 공급된다.In addition, the low-speed data including a chip select signal, a read enable signal, a write enable signal, and the like output from the chip set 40 may include a bus, a slot 35_1, a PCB on the PCB of the motherboard 31, and the like. The plurality of memory devices 55_i and i are supplied to 1 through 9 through the bus on the PCB of the first connector 57 and the memory module 50.

그러나, 칩 셋(40)으로부터 출력되는 고속 데이터 및 데이터 스트로브 신호 를 포함하는 고속 명령신호는 변환회로(43_1), 커넥터(41_1) 및 전송선(33)을 통하여 메모리 모듈(50)에 장착된 커넥터(51)로 입력된다.However, the high speed command signal including the high speed data and the data strobe signal output from the chip set 40 is connected to the memory module 50 through the conversion circuit 43_1, the connector 41_1 and the transmission line 33. 51).

또한, 칩 셋(40)으로부터 출력되는 고속 데이터 및 데이터 스트로브 신호를 포함하는 고속 명령신호는 변환회로(43_2), 커넥터(41_2) 및 전송선(34)을 통하여 메모리 모듈(60)에 장착된 커넥터(51')로 입력된다.In addition, the high speed command signal including the high speed data and the data strobe signal output from the chip set 40 is connected to the memory module 60 through the conversion circuit 43_2, the connector 41_2 and the transmission line 34. 51 ').

따라서 본 발명에 따른 메모리 시스템(30)은 고속 데이터를 각 전송선(33, 34)을 통하여 각 메모리 모듈(50, 60)로 전송하므로, 각 전송선(33, 34)을 통한 데이터의 감쇠는 개선되고, PCB상의 버스들(37, 39)간의 누화도 개선된다.Therefore, since the memory system 30 according to the present invention transmits the high speed data to each of the memory modules 50 and 60 through the transmission lines 33 and 34, the attenuation of the data through the transmission lines 33 and 34 is improved. Crosstalk between buses 37 and 39 on the PCB is also improved.

각 전송선(33, 34)의 길이를 동일하게 하는 경우, 각 모듈(50, 60)과 칩 셋(40)사이의 데이터 전송시간은 동일하게 될 수 있으므로, 각 모듈(50, 60)과 칩 셋(40)사이에서 발생되는 데이터 스큐(skew)는 감소한다.When the lengths of the transmission lines 33 and 34 are the same, the data transmission time between the modules 50 and 60 and the chip set 40 may be the same, so that each module 50 and 60 and the chip set are the same. The data skew occurring between 40 is reduced.

따라서 본 발명에 따른 메모리 시스템(30)은 종래에 고속의 데이터를 전송하던 PCB상의 버스를 제거하고, 고속의 데이터를 전송하기 위한 경로로 전송선 또는 광섬유를 사용하므로 데이터를 고속으로 처리할 수 있다.Therefore, since the memory system 30 according to the present invention removes a bus on a PCB, which transmits data at high speed, and uses a transmission line or an optical fiber as a path for transmitting data at high speed, data may be processed at high speed.

도 4 내지 도 7에 도시된 각 메모리 모듈(50)은 슬롯(35_1) 또는 슬롯(35_2)에 삽입될 수 있다. 도한, 도 4 내지 도 7에 도시된 각 메모리 모듈(50)은 SIMM(single in line module) 또는 DIMM(dual in line module)인 것이 바람직하다.Each memory module 50 illustrated in FIGS. 4 to 7 may be inserted into the slot 35_1 or the slot 35_2. In addition, each of the memory modules 50 shown in FIGS. 4 to 7 is preferably a single in line module (SIMM) or a dual in line module (DIMM).

도 4는 본 발명의 제1실시예에 따른 메모리 모듈을 나타낸다. 도 4를 참조하면, 메모리 모듈(50)은 제1커넥터(57), 다수개의 반도체 메모리 장치들(55_i, i는 1내지 9), 다수개의 변환회로들(53_1, i는 1내지 9) 및 다수개의 제2 커넥터들(51_1, i는 1내지 9)을 구비한다.4 shows a memory module according to a first embodiment of the present invention. Referring to FIG. 4, the memory module 50 includes a first connector 57, a plurality of semiconductor memory devices 55_i and i are 1 to 9, a plurality of conversion circuits 53_1 and i are 1 to 9, and The second connectors 51_1 and i have 1 to 9.

제1커넥터(57)는 메모리 모듈(50)의 가장자리를 따라 배열된 다수개의 접촉단자들을 구비하고, 메모리 모듈(50)이 도 3의 소켓(35_1)에 삽입되는 경우, 칩 셋(40)으로부터 출력되는 전원전압, 접지전압, 또는 클락신호는 마더 보드(31)의 PCB상의 버스(37, 38), 제1커넥터(57) 및 메모리 모듈(50)의 PCB상의 버스(미 도시)를 통하여 다수개의 메모리 장치들(55_i, i는 1내지 9)로 입력된다.The first connector 57 has a plurality of contact terminals arranged along the edge of the memory module 50, and when the memory module 50 is inserted into the socket 35_1 of FIG. 3, from the chip set 40. The power supply voltage, the ground voltage, or the clock signal that is output is transmitted through the buses 37 and 38 on the PCB of the motherboard 31, the first connector 57, and the bus on the PCB of the memory module 50 (not shown). Memory devices 55_i and i are input to 1 to 9.

각 제2커넥터(51_1, i는 1내지 9)는 제1커넥터(57)의 반대편에 장착되는 것이 바람직하다. 그러나 제2커넥터(51_1, i는 1내지 9)는 메모리 모듈(50)상의 어느 위치에 장착되어도 무방하다.Each second connector 51_1, i is 1 to 9 is preferably mounted on the opposite side of the first connector 57. However, the second connectors 51_1 (i 1 to 9) may be mounted at any position on the memory module 50.

각 변환회로(53_1, i는 1내지 9)는 대응되는 각 제2커넥터(51_1, i는 1내지 9)와 대응되는 각 반도체 메모리 장치(55_i, i는 1내지 9)사이에 접속된다. 각 변환회로(53_1, i는 1내지 9)는 각 제2커넥터(51_1, i는 1내지 9)를 통하여 입력되는 n(n은 자연수)비트 직렬 데이터를 수신하고, 이를 m(m은 자연수, m > n)비트 병렬 데이터로 변환하고, 그 결과를 각 메모리 장치(55_i, i는 1내지 9)로 출력한다.Each of the conversion circuits 53_1 and i is 1 to 9 is connected between the corresponding second connectors 51_1 and i to 1 to 9 and the respective semiconductor memory devices 55_i and i to 1 to 9. Each conversion circuit 53_1 (i is 1 to 9) receives n (n is a natural number) bit serial data input through each second connector 51_1 (i is 1 to 9), and m (m is a natural number, m> n) bits are converted into parallel data, and the result is output to each of the memory devices 55_i and i 1 through 9.

또한, 각 변환회로(53_1, i는 1내지 9)는 각 반도체 메모리 장치(55_i, i는 1내지 9)로부터 출력되는 m비트 병렬데이터를 수신하고, 이를 n비트 직렬데이터로 변환하고, 그 결과를 각 제2커넥터(51_1, i는 1내지 9)로 출력한다. 전송선(33)은 다수개의 광섬유 케이블들로 n비트 직렬 데이터를 도 3의 커넥터(41_1)로 출력한다. 그리고 도 4의 메모리 모듈(50)은 병렬버스 구조에 접합하다.Further, each conversion circuit 53_1 (i is 1 to 9) receives m-bit parallel data output from each of the semiconductor memory devices 55_i and i is 1 to 9, and converts them into n-bit serial data, and as a result, Are output to each second connector 51_1 (i is 1 to 9). The transmission line 33 outputs n-bit serial data to the connector 41_1 of FIG. 3 using a plurality of optical fiber cables. The memory module 50 of FIG. 4 is bonded to the parallel bus structure.

도 5는 본 발명의 제2실시예에 따른 메모리 모듈을 나타낸다. 도 5의 메모리 모듈(50)은 제1커넥터(57), 다수개의 반도체 메모리 장치들(55_i, i는 1내지 9), 변환회로(53) 및 제2커넥터(51)를 구비한다. 제2커넥터(51)는 제1커넥터(57)와 서로 다른 위치에 장착되고 데이터를 입출력한다.5 shows a memory module according to a second embodiment of the present invention. The memory module 50 of FIG. 5 includes a first connector 57, a plurality of semiconductor memory devices 55_i and i are 1 to 9, a conversion circuit 53, and a second connector 51. The second connector 51 is mounted at a different position from the first connector 57 and inputs and outputs data.

도 5의 제1커넥터(57)의 구조 및 기능은 도 4의 제1커넥터(57)의 구조 및 기능과 동일하다.The structure and function of the first connector 57 of FIG. 5 are the same as the structure and function of the first connector 57 of FIG. 4.

변환회로(53)는 제2커넥터(51)를 통하여 입력되는 n(n은 자연수)비트 직렬 데이터를 수신하고, 이를 m(m은 자연수, m>n)비트 병렬 데이터로 변환하고, 그 결과를 각 메모리 장치(55_i, i는 1내지 9)로 출력한다.The conversion circuit 53 receives n (n is a natural number) bit serial data input through the second connector 51, converts it to m (m is a natural number, m> n) bit parallel data, and converts the result. Each of the memory devices 55_i and i is output from 1 to 9.

또한, 변환회로(53)는 각 메모리 장치(55_i, i는 1내지 9)로부터 출력되는 m비트 병렬데이터를 수신하고, 이를 n비트 직렬데이터로 변환하고, 그 결과를 제2커넥터(51)로 출력한다. 전송선(33)은 광섬유 케이블로 n비트 직렬 데이터를 도 3의 커넥터(41_1)로 출력한다. 그리고 도 4의 메모리 모듈(50)은 병렬버스 구조에 적합하다.In addition, the conversion circuit 53 receives m-bit parallel data output from each of the memory devices 55_i and i is 1 to 9, converts it to n-bit serial data, and converts the result into the second connector 51. Output The transmission line 33 outputs n-bit serial data to the connector 41_1 of FIG. 3 using an optical fiber cable. The memory module 50 of FIG. 4 is suitable for the parallel bus structure.

도 6은 본 발명의 제3실시예에 따른 메모리 모듈을 나타낸다. 도 6의 메모 모듈(50)은 제1커넥터(57), 다수개의 반도체 메모리 장치들(55_i, i는 1내지 8), 변환회로(53) 및 제2커넥터(51)를 구비한다. 변환회로(53) 및 제2커넥터(51)는 반도체 메모리 장치(55_8)의 외부에 장착된다.6 illustrates a memory module according to a third embodiment of the present invention. The memo module 50 of FIG. 6 includes a first connector 57, a plurality of semiconductor memory devices 55_i and i are 1 to 8, a conversion circuit 53, and a second connector 51. The conversion circuit 53 and the second connector 51 are mounted outside the semiconductor memory device 55_8.

도 6의 제1커넥터(57)의 구조 및 기능은 도 4의 제1커넥터(57)의 구조 및 기능과 동일하다. 도 6의 메모리 모듈(50)은 직렬버스 구조에 적합하고, 각 반도체 메모리 장치(55_i, i는 1내지 8)는 변환회로(53) 및 제2커넥터(51)를 통하여 전송선(33)으로 고속 데이터를 전송할 수 있고, 전송선(33)을 통하여 고속 데이터를 수신할 수 있다.The structure and function of the first connector 57 of FIG. 6 are the same as the structure and function of the first connector 57 of FIG. 4. The memory module 50 of FIG. 6 is suitable for the serial bus structure, and each of the semiconductor memory devices 55_i and i is 1 to 8 through the conversion circuit 53 and the second connector 51 to the transmission line 33. Data can be transmitted, and high-speed data can be received through the transmission line 33.

도 7은 본 발명의 제4실시예에 따른 메모리 모듈을 나타낸다. 도 7의 메모 모듈(50)은 제1커넥터(57), 다수개의 반도체 메모리 장치들(55_i, i는 1내지 8), 변환회로(53) 및 제2커넥터(51)를 구비한다. 다수개의 반도체 메모리 장치들(55_i, i는 1내지 8)은 변환회로(53) 및 제2커넥터(51)를 중심으로 대칭적으로 장착된다. 도 7의 메모리 모듈(50)은 직렬버스 구조에 적합하다.7 shows a memory module according to a fourth embodiment of the present invention. The memo module 50 of FIG. 7 includes a first connector 57, a plurality of semiconductor memory devices 55_i and i are 1 to 8, a conversion circuit 53, and a second connector 51. The plurality of semiconductor memory devices 55_i and i are 1 to 8 are symmetrically mounted about the conversion circuit 53 and the second connector 51. The memory module 50 of FIG. 7 is suitable for the serial bus structure.

본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.Although the present invention has been described with reference to one embodiment shown in the drawings, this is merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

[발명의 효과][Effects of the Invention]

상술한 바와 같이 본 발명에 따른 메모리 모듈은 마더 보드에 연결되어야 하는 핀들의 수를 감소시킬 수 있으므로, 메모리 모듈의 사이즈에 대한 자유도가 증가된다. 따라서 다양한 형태의 메모리 모듈의 설계가 가능하다.As described above, the memory module according to the present invention can reduce the number of pins to be connected to the motherboard, thereby increasing the degree of freedom for the size of the memory module. Therefore, various types of memory modules can be designed.

고속 데이터를 전송하기 위한 경로와 전원들을 포함하는 저속 데이터를 전송하기 위한 경로를 구비하는 본 발명에 따른 메모리 모듈 및 이를 구비하는 메모리 시스템은 데이터를 전송하는 전송선들간의 간섭 또는 전송선들간의 누화를 감소시킬 수 있고 또한, 전송되는 데이터의 손실 또는 감쇠를 감소시킬 수 있으므로 데이터를 고속으로 전송할 수 있는 효과가 있다.A memory module and a memory system having the same according to the present invention having a path for transmitting high-speed data and a path for transmitting low-speed data including power supplies reduce interference between transmission lines for transmitting data or crosstalk between transmission lines. In addition, it is possible to reduce the loss or attenuation of the data to be transmitted, so that data can be transmitted at high speed.

그리고 칩셋과 각 메모리 모듈을 접속하는 전송선 또는 광섬유의 길이를 동일하게 하는 경우, 칩셋과 각 메모리 모듈사이에 발생하는 데이터의 스큐를 감소시킬 수 있는 효과가 있다.When the length of the transmission line or the optical fiber connecting the chipset and each memory module is the same, there is an effect of reducing the skew of data generated between the chipset and each memory module.

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.The detailed description of each drawing is provided in order to provide a thorough understanding of the drawings cited in the detailed description of the invention.

도 1은 종래의 메모리 모듈을 나타낸다.1 shows a conventional memory module.

도 2는 종래의 메모리 모듈을 구비하는 메모리 시스템을 나타낸다.2 shows a memory system having a conventional memory module.

도 3은 본 발명에 따른 메모리 모듈을 구비하는 메모리 시스템을 나타낸다.3 shows a memory system having a memory module according to the present invention.

도 4는 본 발명의 제1실시예에 따른 메모리 모듈을 나타낸다.4 shows a memory module according to a first embodiment of the present invention.

도 5는 본 발명의 제2실시예에 따른 메모리 모듈을 나타낸다.5 shows a memory module according to a second embodiment of the present invention.

도 6은 본 발명의 제3실시예에 따른 메모리 모듈을 나타낸다.6 illustrates a memory module according to a third embodiment of the present invention.

도 7은 본 발명의 제4실시예에 따른 메모리 모듈을 나타낸다.7 shows a memory module according to a fourth embodiment of the present invention.

Claims (23)

메모리 모듈에 있어서,In the memory module, 상기 메모리 모듈에 장착되는 다수개의 반도체 메모리 장치들;A plurality of semiconductor memory devices mounted in the memory module; 상기 메모리 모듈의 소정의 위치에 장착되고, 전원전압 또는 접지전압을 포함하는 저속의 데이터를 수신하기 위한 제1커넥터;A first connector mounted at a predetermined position of the memory module and configured to receive low-speed data including a power supply voltage or a ground voltage; 상기 제1커넥터와 서로 다른 위치에 장착되며, 전송선 또는 광섬유와 접속될 수 있고, 고속의 데이터를 전송하기 위한 제2커넥터; 및A second connector mounted at a different position from the first connector, connected to a transmission line or an optical fiber, and configured to transmit high speed data; And 상기 제2커넥터를 통하여 입력되는 데이터를 수신하고, 병렬데이터로 변환하고, 그 결과를 상기 다수개의 반도체 메모리 장치들로 출력하거나, 상기 다수개의 반도체 메모리 장치들로부터 출력되는 병렬데이터를 수신하고, 직렬데이터로 변환하고, 그 결과를 상기 제2커넥터로 출력하기 위한 변환 회로를 구비하는 것을 특징으로 하는 메모리 모듈.Receive data input through the second connector, convert the data into parallel data, output the result to the plurality of semiconductor memory devices, or receive parallel data output from the plurality of semiconductor memory devices, and And a conversion circuit for converting the data into the data and outputting the result to the second connector. 삭제delete 제1항에 있어서, 상기 소정의 위치는 상기 메모리 모듈의 가장자리인 것을 특징으로 하는 메모리 모듈.The memory module of claim 1, wherein the predetermined position is an edge of the memory module. 메모리 모듈에 있어서,In the memory module, 상기 메모리 모듈에 장착되는 다수개의 반도체 메모리 장치들;A plurality of semiconductor memory devices mounted in the memory module; 상기 메모리 모듈상의 소정의 위치에 장착되고, 전원전압 또는 접지전압을 포함하는 전원들을 각 반도체 메모리 장치로 공급하기 위한 다수개의 접촉단자들을 구비하는 제1커넥터;A first connector mounted at a predetermined position on the memory module and having a plurality of contact terminals for supplying power including a power supply voltage or a ground voltage to each semiconductor memory device; 상기 제1커넥터와 서로 다른 위치에 장착되고, 데이터를 입출력하기 위한 제2커넥터; 및A second connector mounted at a different position from the first connector and configured to input / output data; And 상기 제2커넥터를 통하여 입력되는 데이터를 수신하고, 병렬데이터로 변환하고, 그 결과를 상기 다수개의 반도체 메모리 장치들로 출력하거나, 상기 다수개의 반도체 메모리 장치들로부터 출력되는 병렬데이터를 수신하고, 직렬데이터로 변환하고, 그 결과를 상기 제2커넥터로 출력하기 위한 변환 회로를 구비하는 것을 특징으로 하는 메모리 모듈.Receive data input through the second connector, convert the data into parallel data, output the result to the plurality of semiconductor memory devices, or receive parallel data output from the plurality of semiconductor memory devices, and And a conversion circuit for converting the data into the data and outputting the result to the second connector. 삭제delete 제4항에 있어서, 상기 데이터는 상기 제2커넥터에 접속되는 전송선 또는 광섬유 케이블을 통하여 수신되거나 송신되는 것을 특징으로 하는 메모리 모듈.The memory module of claim 4, wherein the data is received or transmitted through a transmission line or an optical fiber cable connected to the second connector. 제4항에 있어서, 상기 전원들은 전원전압, 접지전압, 및 클락신호를 구비하는 것을 특징으로 하는 메모리 모듈.The memory module of claim 4, wherein the power supplies include a power supply voltage, a ground voltage, and a clock signal. 제4항에 있어서, 상기 메모리 모듈은 SIMM 또는 DIMM인 것을 특징으로 하는 메모리 모듈.The memory module of claim 4, wherein the memory module is a SIMM or a DIMM. 제4항에 있어서, 상기 제2커넥터는 상기 제1커넥터의 반대편에 장착되는 것 을 특징으로 하는 메모리 모듈.The memory module of claim 4, wherein the second connector is mounted on an opposite side of the first connector. 제4항에 있어서, 상기 제2커넥터는 반도체 메모리 장치들 사이에 위치하는 것을 특징으로 하는 메모리 모듈.The memory module of claim 4, wherein the second connector is located between semiconductor memory devices. 제4항에 있어서, 상기 소정의 위치는 상기 메모리 모듈의 가장자리인 것을 특징으로 하는 메모리 모듈.The memory module of claim 4, wherein the predetermined position is an edge of the memory module. 메모리 모듈에 있어서,In the memory module, 상기 메모리 모듈에 장착되는 다수개의 반도체 메모리 장치들;A plurality of semiconductor memory devices mounted in the memory module; 상기 메모리 모듈의 소정의 위치에 장착되고, 전원전압 또는 접지전압을 포함하는 전원들을 각 반도체 메모리 장치로 공급하기 위한 다수개의 접촉단자들을 구비하는 제1커넥터;A first connector mounted at a predetermined position of the memory module and having a plurality of contact terminals for supplying power including a power supply voltage or a ground voltage to each semiconductor memory device; 상기 제1커넥터와 서로 다른 위치에 장착되고, 대응되는 반도체 메모리 장치로/로부터 데이터를 입출력하기 위한 다수개의 제2커넥터들; 및A plurality of second connectors mounted at different positions from the first connector and configured to input / output data to / from a semiconductor memory device; And 상기 제2커넥터들을 통하여 입력되는 데이터를 수신하고, 병렬데이터로 변환하고, 그 결과를 상기 다수개의 반도체 메모리 장치들로 출력하거나, 상기 다수개의 반도체 메모리 장치들로부터 출력되는 병렬데이터를 수신하고, 직렬데이터로 변환하고, 그 결과를 상기 제2커넥터들로 출력하기 위한 변환 회로를 구비하는 것을 특징으로 하는 메모리 모듈.Receive data input through the second connectors, convert the data into parallel data, output the result to the plurality of semiconductor memory devices, or receive parallel data output from the plurality of semiconductor memory devices, and And a converting circuit for converting the data into the data and outputting the result to the second connectors. 삭제delete 제12항에 있어서, 상기 소정의 위치는 상기 메모리 모듈의 가장자리인 것을 특징으로 하는 메모리 모듈.The memory module of claim 12, wherein the predetermined position is an edge of the memory module. 다수개의 반도체 메모리 장치들을 구비하는 메모리 모듈에서 데이터를 전송하는 방법에 있어서,In the method for transferring data in a memory module having a plurality of semiconductor memory devices, 상기 메모리 모듈의 소정의 위치에 장착되는 다수개의 제1접촉단자들을 통하여 전원전압 또는 접지전압을 포함하는 전원들을 수신하는 단계; 및Receiving power sources including a power supply voltage or a ground voltage through a plurality of first contact terminals mounted at predetermined positions of the memory module; And 상기 다수개의 제1접촉단자들과 서로 다른 위치에 장착된 제2커넥터를 통하여 상기 다수개의 반도체 메모리 장치들로부터 출력되는 병렬데이터를 직렬데이터로 변환하고, 그 결과를 상기 제2커넥터를 통하여 상기 메모리 모듈의 외부로 출력하는 단계를 구비하는 것을 특징으로 하는 메모리 모듈의 데이터 전송방법.The parallel data output from the plurality of semiconductor memory devices is converted into serial data through a second connector mounted at a different position from the plurality of first contact terminals, and the result is converted into the memory through the second connector. And outputting to the outside of the module. 메모리 모듈에 있어서,In the memory module, PCB상에 장착되는 다수개의 반도체 메모리 장치들;A plurality of semiconductor memory devices mounted on a PCB; 상기 PCB상의 소정의 위치에 장착되고, 전원전압 또는 접지전압을 포함하는 전원들을 상기 다수개의 반도체 메모리장치들로 공급하기 위한 다수개의 접촉단자들을 구비하는 제1커넥터;A first connector mounted at a predetermined position on the PCB and having a plurality of contact terminals for supplying power supplies including a power supply voltage or a ground voltage to the plurality of semiconductor memory devices; 상기 제1커넥터와 서로 다른 위치에 장착되고, 전송선 또는 광섬유 케이블과 접속되어 데이터를 송수신하기 위한 제2커넥터; 및A second connector mounted at a different position from the first connector and connected to a transmission line or an optical fiber cable to transmit and receive data; And 상기 제2커넥터를 통하여 직렬 데이터를 수신하고 이를 병렬 데이터로 변환하고 그 결과를 상기 다수개의 반도체 메모리 장치들로 출력하거나, 또는 상기 다수개의 반도체 메모리 장치들로부터 출력되는 병렬 데이터를 수신하고 이를 직렬 데이터로 형태를 변환하고 그 결과를 상기 제2커넥터로 출력하기 위한 변환회로를 구비하는 것을 특징으로 하는 메모리 모듈.Receive serial data through the second connector and convert it to parallel data and output the result to the plurality of semiconductor memory devices, or receive parallel data output from the plurality of semiconductor memory devices and write the serial data. And a conversion circuit for converting the shape of the furnace into and outputting the result to the second connector. 제16항에 있어서, 상기 변환회로는,The method of claim 16, wherein the conversion circuit, 상기 제2커넥터를 통하여 입력되는 직렬 데이터를 수신하기 위한 수신기;A receiver for receiving serial data input through the second connector; 상기 수신기에 접속되고, 상기 직렬 데이터를 수신하고 병렬 데이터로 변환하고 그 결과를 출력하기 위한 제1변환회로;A first conversion circuit connected to said receiver for receiving said serial data, converting it into parallel data and outputting the result; 상기 다수개의 반도체 메모리 장치들로부터 출력되는 병렬 데이터를 수신하고 직렬 데이터로 변환하고 그 결과를 출력하기 위한 제2변환회로; 및A second conversion circuit for receiving the parallel data output from the plurality of semiconductor memory devices, converting the serial data into serial data, and outputting the result; And 상기 제2변환회로에 접속되고, 상기 직렬 데이터를 상기 제2커넥터로 전송하기 위한 송신기를 구비하는 것을 특징으로 하는 메모리 모듈.And a transmitter connected to said second conversion circuit, for transmitting said serial data to said second connector. 제16항에 있어서, 상기 소정의 위치는 상기 메모리 모듈의 가장자리인 것을 특징으로 하는 메모리 모듈.The memory module of claim 16, wherein the predetermined position is an edge of the memory module. 메모리 시스템에 있어서,In a memory system, 다수개의 메모리 장치들, 제1커넥터, 상기 제1커넥터와 서로 다른 위치에 형성되는 제2커넥터, 상기 제2커넥터를 통하여 입력되는 직렬데이터를 수신하고, 이를 병렬데이터로 변환하고, 그 결과를 상기 다수개의 메모리 장치들로 출력하거나, 상기 다수개의 메모리 장치들로부터 출력되는 병렬데이터를 수신하고, 이를 직렬데이터로 변환하고, 그 결과를 상기 제2커넥터로 출력하기 위한 변환회로를 구비하는 메모리 모듈;Receives a plurality of memory devices, a first connector, a second connector formed at a different position from the first connector, serial data input through the second connector, converts the serial data into parallel data, and converts the result into the parallel data. A memory module including a conversion circuit for outputting to a plurality of memory devices or receiving parallel data output from the plurality of memory devices, converting the data into serial data, and outputting the result to the second connector; 상기 메모리 모듈이 삽입될 수 있고 마더 보드의 PCB상에 장착되는 소켓;A socket into which the memory module can be inserted and mounted on a PCB of the motherboard; 상기 마더 보드의 PCB상에 장착되고 제3커넥터를 구비하는 칩셋; 및A chipset mounted on a PCB of the motherboard and having a third connector; And 상기 제2커넥터와 상기 제3커넥터사이에 접속되고, 상기 다수개의 메모리 장치들로부터 출력되는 데이터를 상기 칩셋으로 전송하거나, 또는 상기 칩셋으로 출력되는 데이터를 상기 다수개의 메모리 장치들로 전송하기 위한 전송선을 구비하며,A transmission line connected between the second connector and the third connector and configured to transmit data output from the plurality of memory devices to the chipset, or transmit data output from the chipset to the plurality of memory devices. Equipped with 전원전압 또는 접지전압을 포함하는 전원들은 상기 소켓을 통하여 상기 제1메모리 모듈상의 소정의 위치에 장착된 다수개의 접촉단자들을 구비하는 상기 제1커넥터를 통하여 상기 다수개의 메모리 장치들로 공급되는 것을 특징으로 하는 메모리 시스템.Power sources including a power supply voltage or a ground voltage are supplied to the plurality of memory devices through the first connector having a plurality of contact terminals mounted at predetermined positions on the first memory module through the socket. Memory system. 제19항에 있어서, 상기 전송선은 광섬유 케이블인 것을 특징으로 하는 메모리 시스템.20. The memory system of claim 19 wherein the transmission line is an optical fiber cable. 삭제delete 제19항에 있어서, 상기 변환회로는,The method of claim 19, wherein the conversion circuit, 상기 제2커넥터를 통하여 입력되는 직렬 데이터를 수신하기 위한 수신기;A receiver for receiving serial data input through the second connector; 상기 수신기에 접속되고, 상기 직렬 데이터를 수신하고 병렬 데이터로 변환하고 그 결과를 출력하기 위한 제1변환회로;A first conversion circuit connected to said receiver for receiving said serial data, converting it into parallel data and outputting the result; 상기 다수개의 메모리 장치들로부터 출력되는 병렬 데이터를 수신하고 직렬 데이터로 변환하고 그 결과를 출력하기 위한 제2변환회로; 및A second conversion circuit for receiving the parallel data output from the plurality of memory devices, converting the serial data into serial data, and outputting the result; And 상기 제2변환회로에 접속되고, 상기 직렬 데이터를 상기 제2커넥터로 전송하기 위한 송신기를 구비하는 것을 특징으로 하는 메모리 시스템.And a transmitter connected to said second conversion circuit, for transmitting said serial data to said second connector. 제19항에 있어서, 상기 전원들은 전원신호들, 접지신호들 및 클락신호를 포함하는 것을 특징으로 하는 메모리 시스템.20. The memory system of claim 19 wherein the power supplies include power signals, ground signals and clock signals.
KR1020037008605A 2003-06-25 2002-06-24 Memory module having a path for transmitting high-speed data and a path for transmitting low-speed data and memory system having the Memory module KR100564570B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020037008605A KR100564570B1 (en) 2003-06-25 2002-06-24 Memory module having a path for transmitting high-speed data and a path for transmitting low-speed data and memory system having the Memory module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020037008605A KR100564570B1 (en) 2003-06-25 2002-06-24 Memory module having a path for transmitting high-speed data and a path for transmitting low-speed data and memory system having the Memory module

Publications (2)

Publication Number Publication Date
KR20040028702A KR20040028702A (en) 2004-04-03
KR100564570B1 true KR100564570B1 (en) 2006-03-29

Family

ID=37330684

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037008605A KR100564570B1 (en) 2003-06-25 2002-06-24 Memory module having a path for transmitting high-speed data and a path for transmitting low-speed data and memory system having the Memory module

Country Status (1)

Country Link
KR (1) KR100564570B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100712511B1 (en) * 2005-05-27 2007-04-27 삼성전자주식회사 Memory Unit which can data communicate with a host at least two different speed and data communication system using the memory unit
CN114036095A (en) * 2021-10-11 2022-02-11 北京小米移动软件有限公司 Switching interface

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000018572A (en) * 1998-09-03 2000-04-06 윤종용 Memory module and socket in which memory module is mounted
KR100342004B1 (en) * 1999-08-06 2002-07-02 다니구찌 이찌로오, 기타오카 다카시 Bus controller and bus control system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000018572A (en) * 1998-09-03 2000-04-06 윤종용 Memory module and socket in which memory module is mounted
KR100342004B1 (en) * 1999-08-06 2002-07-02 다니구찌 이찌로오, 기타오카 다카시 Bus controller and bus control system

Also Published As

Publication number Publication date
KR20040028702A (en) 2004-04-03

Similar Documents

Publication Publication Date Title
JP4671688B2 (en) Memory system comprising a memory module having a path for transmitting high-speed data and a path for transmitting low-speed data
US9361249B2 (en) Communication apparatus, communication system and adapter
US6317352B1 (en) Apparatus for implementing a buffered daisy chain connection between a memory controller and memory modules
US5122691A (en) Integrated backplane interconnection architecture
US5852725A (en) PCI/ISA bus single board computer card/CPU card and backplane using eisa bus connectors and eisa bus slots
KR101220464B1 (en) Express interface apparatus using optical connection
US7627709B2 (en) Computer bus power consuming device
US8585442B2 (en) Expansion card adapter
US8224185B2 (en) USB compatible apparatus for connecting between optical USB device and electrical USB device
US20090216922A1 (en) USB Driver Apparatus, USB External Apparatus, USB System Having the Same and USB Connect Apparatus Using Light Guide
TWI603202B (en) Apparatuses and systems with redirection of lane resources
US7405949B2 (en) Memory system having point-to-point (PTP) and point-to-two-point (PTTP) links between devices
KR100756094B1 (en) Arrangement for the transmission of signals between a data processing unit and a functional unit
JP2007172580A (en) Connector, system and installation method for electronic device (pci express connector)
US7657680B2 (en) Multiple bus interface control using a single controller
US7890688B2 (en) Method and apparatus for providing a high-speed communications link between a portable device and a docking station
TW202005485A (en) Switch board for expanding peripheral component interconnect express compatibility
KR100564570B1 (en) Memory module having a path for transmitting high-speed data and a path for transmitting low-speed data and memory system having the Memory module
US7438483B2 (en) Bus system with optical fibers and electronic device having same
CN211124034U (en) Multi-path acquisition card and server with same
KR100370237B1 (en) Memory module having connector pins and system board having the same
CN219085413U (en) Embedded ATE equipment of PC
CN211698933U (en) Large-bandwidth digital processing board based on COMe and FPGA
JP2005063448A (en) Stacked memory module and memory system
KR20010053911A (en) Universal communication system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170228

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180228

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190228

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20200228

Year of fee payment: 15