KR100564306B1 - N-way power divider/combiner - Google Patents

N-way power divider/combiner Download PDF

Info

Publication number
KR100564306B1
KR100564306B1 KR1020040065527A KR20040065527A KR100564306B1 KR 100564306 B1 KR100564306 B1 KR 100564306B1 KR 1020040065527 A KR1020040065527 A KR 1020040065527A KR 20040065527 A KR20040065527 A KR 20040065527A KR 100564306 B1 KR100564306 B1 KR 100564306B1
Authority
KR
South Korea
Prior art keywords
transmission line
path
signal
matching
output port
Prior art date
Application number
KR1020040065527A
Other languages
Korean (ko)
Other versions
KR20060002689A (en
Inventor
윤영상
안정학
김창환
강현택
박진상
Original Assignee
주식회사 에이스테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에이스테크놀로지 filed Critical 주식회사 에이스테크놀로지
Publication of KR20060002689A publication Critical patent/KR20060002689A/en
Application granted granted Critical
Publication of KR100564306B1 publication Critical patent/KR100564306B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00Coupling devices of the waveguide type
    • H01P5/12Coupling devices having more than two ports
    • H01P5/16Conjugate devices, i.e. devices having at least one port decoupled from one other port

Landscapes

  • Transmitters (AREA)

Abstract

본 발명은 N경로 전력 분배기/합성기에 관한 것으로, 특히 초고주파 시스템에서 초고주파 신호를 N경로로 분배하거나 합성하기 위한 것이다.FIELD OF THE INVENTION The present invention relates to N-path power dividers / synthesizers, particularly for distributing or synthesizing ultra-high frequency signals in N-paths in ultra-high frequency systems.

본 발명의 N경로 전력 분배기/합성기는, N-경로 전력 분배기/합성기에 있어서, 각 신호전달경로상에 직렬적으로 삽입되는 아이솔레이션 저항 및/또는 차단 스위치를 제거하고, 병렬 저항 및/또는 병렬 스위치를 부가한 것을 특징으로 한다.The N-path power divider / synthesizer of the present invention, in the N-path power divider / synthesizer, eliminates the isolation resistor and / or disconnect switch inserted in series on each signal path, and the parallel resistor and / or parallel switch. It is characterized by the addition of.

병렬 스위치를 사용함에 의해 신호전달경로 차단시 물리적 절단이 일어나지 않아, 시스템의 충격을 방지하는 효과가 있으며, 병렬 저항을 사용함에 의해 제작시 회로 구현 공간에 여유가 부여되는 효과가 있다.By using a parallel switch, the physical cutting does not occur when the signal transmission path is interrupted, thereby preventing the impact of the system, and by using the parallel resistor, there is an effect that a space is provided in the circuit realization space during manufacture.

초고주파, 분배기, 합성기, 분배기, 합성기Microwave, Splitter, Synthesizer, Splitter, Synthesizer

Description

N경로 전력 분배기/합성기{N-WAY POWER DIVIDER/COMBINER} N-path power divider / synthesizer {N-WAY POWER DIVIDER / COMBINER}             

도 1은 종래 기술에 의한 N경로 전력 분배기/합성기를 도시한 회로도,1 is a circuit diagram showing an N-path power divider / synthesizer according to the prior art;

도 2는 다른 종래 기술에 의한 N경로 전력 분배기/합성기를 도시한 회로도,2 is a circuit diagram illustrating another N-path power divider / synthesizer according to the related art;

도 3은 또 다른 종래 기술에 의한 N경로 전력 분배기/합성기를 도시한 회로도,3 is a circuit diagram showing another N-path power divider / synthesizer according to the prior art,

도 4는 본 발명의 제1 실시예에 따른 N경로 전력 분배기/합성기를 도시한 회로도,4 is a circuit diagram showing an N-path power divider / synthesizer according to a first embodiment of the present invention;

도 5는 본 발명의 제2 실시예에 따른 N경로 전력 분배기/합성기를 도시한 회로도,5 is a circuit diagram showing an N-path power divider / synthesizer according to a second embodiment of the present invention;

도 6은 본 발명의 제3 실시예에 따른 N경로 전력 분배기/합성기를 도시한 회로도.6 is a circuit diagram illustrating an N-path power divider / synthesizer according to a third embodiment of the present invention.

도 7은 본 발명의 제4 실시예에 따른 N경로 전력 분배기/합성기를 도시한 회로도.7 is a circuit diagram showing an N-path power divider / synthesizer according to a fourth embodiment of the present invention.

본 발명은 N경로 전력 분배기/합성기에 관한 것으로, 특히 초고주파 시스템에서 초고주파 신호를 N경로로 분배하거나 합성하기 위한 것이다.FIELD OF THE INVENTION The present invention relates to N-path power dividers / synthesizers, particularly for distributing or synthesizing ultra-high frequency signals in N-paths in ultra-high frequency systems.

통상적으로 초고주파 시스템에는 고주파 전력을 여러 개의 출력 포트로 분배하는 전력 분배기(power divider)와, 여러 포트로 입력되는 고주파 전력을 합성하여 하나의 포트로 출력하기 위한 전력 합성기(power combiner)가 널리 사용되고 있다. Generally, a power divider for distributing high frequency power to multiple output ports and a power combiner for synthesizing high frequency power input to multiple ports and outputting them to a single port are widely used in a microwave system. .

전력 분배기는 한개의 신호원으로부터 출력되는 초고주파 신호를 여러개의 필요부분으로 일정한 비율로 분배하는데 사용되며, 전력 합성기는 여러 개의 신호원 또는 증폭기로부터 출력되는 초고주파 신호를 결합하여 한 개의 안테나 또는 출력을 강화하는데 사용된다. 구현에 따라서는 하나의 장치로서 전력 합성기와 분배기 기능을 겸하도록 구성할 수도 있다.A power divider is used to distribute a very high frequency signal output from one signal source into several required parts at a constant ratio, and a power synthesizer combines the high frequency signals output from multiple signal sources or amplifiers to enhance one antenna or output. It is used to Depending on the implementation, it may also be configured to function as both a power synthesizer and a divider as one device.

상기와 같은 전력 분배기/합성기의 일 예로서는 '윌킨슨(Wilkinson)'에 의해 제안된 'N-Way Wilkinson power divider'(여기서 N은 1보다 큰 정수)를 들 수 있다. N-경로 윌킨슨 전력 분배기의 기본적인 구성은 적어도 하나의 고주파 신호를 입력하기 위한 입력포트와, 상기 입력포트로 입력되는 고주파 신호를 분배 출력하기 위한 하나 이상의 출력포트를 갖는다. 이러한 구성은 여러 형태로 제작이 가능하나, 통상 마이크로 스트립(Micro strip) 라인으로 구성되거나, 스트립 기판상에 구성되는 예가 그 대표적인 예이다. An example of such a power divider / synthesizer is the 'N-Way Wilkinson power divider' (where N is an integer greater than 1) proposed by Wilkinson. The basic configuration of the N-path Wilkinson power divider has an input port for inputting at least one high frequency signal and one or more output ports for distributing and outputting the high frequency signal inputted to the input port. Such a configuration can be manufactured in various forms, but a typical example is composed of a micro strip line or a strip substrate.

도 1은 종래의 기술에 의한 N-경로 전력 분배기/합성기의 구조를 도시한 것 으로, 이는 '윌킨슨'에 의해 제안되어 'N경로 균등 윌킨슨 전력 분배기'로 명명된 것이다. 상기 도 1과 같이 구성된 N-경로 균등 윌킨슨 전력 분배기의 구성 및 동작을 간략히 설명하면 하기와 같다. FIG. 1 shows the structure of a conventional N-path power divider / synthesizer, which is proposed by Wilkinson and named N-path equal Wilkinson power divider. The configuration and operation of the N-path equal Wilkinson power divider configured as shown in FIG. 1 will be briefly described as follows.

지금, 공통 입출력 포트(Pi)로 고주파 신호가 입력되면, 상기의 고주파 신호 는 마이크로 스트립 라인으로 형성되고 일측이 공통 입출력 포트(Pi)에 접속된 다수의 전송라인들(transmission line)(111, 112, 113)로 입력된다. 이때, 상기 전송라인(20, 22, 24, 26)들 각각의 길이는 'λ/4'(λ는 입력 신호 파장)을 가지며, 각각의 타측 노드들은 공통노드(CN)에 일측이 공통 접속된 아이솔레이션(isolation) 저항(121, 122, 123)들의 타측에 접속되어 있다. 그리고, 상기 아이솔레이션 저항(121, 122, 123)들의 타측과 상기 전송라인(111, 112, 113)들의 타측 노드들에는 분배된 신호를 출력하기 위한 포트들(Po1, Po2, Po3)이 구비된다.Now, when a high frequency signal is input to the common input / output port Pi, the high frequency signal is formed as a micro strip line, and a plurality of transmission lines 111 and 112 are connected at one side to the common input / output port Pi. , 113). In this case, each of the transmission lines 20, 22, 24, and 26 has a length of 'λ / 4' (λ is an input signal wavelength), and each of the other nodes has one side commonly connected to the common node CN. It is connected to the other side of the isolation resistors 121, 122, 123. In addition, ports (Po1, Po2, Po3) for outputting a distributed signal are provided at the other side of the isolation resistors (121, 122, 123) and the other nodes of the transmission lines (111, 112, 113).

상기 포트(Pi)는 공통 입출력 포트로 사용되며, 포트들(Po1, Po2, Po3)은 개별적으로 신호를 입출력하는 포트들로서 이용된다. 이들 다수의 포트들(Po1, Po2, Po3) 각각에는 고주파 신호를 출력하는 송신기, 수신기(미도시) 혹은 고주파 신호를 증폭하는 고주파 전력 증폭기(미도시)가 접속된다.The port Pi is used as a common input / output port, and the ports Po1, Po2, and Po3 are used as ports for inputting and outputting signals individually. Each of these ports Po1, Po2, Po3 is connected to a transmitter, a receiver (not shown) for outputting a high frequency signal, or a high frequency power amplifier (not shown) for amplifying a high frequency signal.

따라서 상기와 같이 포트(10)으로 고주파 신호(RF)가 입력되면, 상기 입력되는 고주파 신호(RF)의 전력은 동일한 위상 및 진폭을 갖는 신호로 나뉘어져 N개 포트로 분리 출력된다. 이때, 각 포트들(Po1, Po2, Po3)의 로드(load)가 매칭되면, 각 전송라인들(111, 112, 113)의 타측노드에 접속된 아이솔레이션 저항들(121, 122, 123)로는 전력이 손실되지 않는다. 따라서, 출력단자로 이용되는 포트들(Po1, Po2, Po3)로만 고주파 신호가 분배되어 전달된다. Therefore, when the high frequency signal RF is input to the port 10 as described above, the power of the input high frequency signal RF is divided into signals having the same phase and amplitude and outputted separately to N ports. At this time, if the load of each of the ports Po1, Po2, Po3 is matched, the isolation resistors 121, 122, 123 connected to the other node of each of the transmission lines 111, 112, and 113 are powered. This is not lost. Therefore, the high frequency signal is distributed and transmitted only to the ports Po1, Po2, and Po3 used as output terminals.

이때, 상기 도 1의 구성에서 'λ/4'의 길이를 가지고 포트(10)와 다수의 아이솔레이션 저항들(121, 122, 123)의 사이에 접속된 전송라인들(111, 112, 113)은 포트(Po1, Po2, Po3)들로부터의 반사 신호의 위상을 동일하게 만들어주기 위한 것이다. 이러한 전송라인들(111, 112, 113)의 특성 임피던스를 Zo라 하면 하기 수학식 1과 같다. In this case, in the configuration of FIG. 1, the transmission lines 111, 112, and 113 connected between the port 10 and the plurality of isolation resistors 121, 122, and 123 have a length of λ / 4. This is to make the phase of the reflected signal from the ports Po1, Po2, Po3 equal. When the characteristic impedance of the transmission lines 111, 112, and 113 is Zo, Equation 1 is used.

Figure 112004037172907-pat00001
Figure 112004037172907-pat00001

상기 수학식 1에서, n은 '0'이 아닌 자연수이며, Ro는 특성 임피던스로서 통상적으로 50Ω이다. 이때, 도 1과 같은 N-경로 윌킨슨 전력 분배기의 입력 임피던스 Zin은 Ro가 된다.In Equation 1, n is a natural number other than '0', and Ro is a characteristic impedance of 50 Ω. At this time, the input impedance Zin of the N-path Wilkinson power divider as shown in FIG. 1 becomes Ro.

상기와 같이 동작되는 N-경로 윌킨슨 전력 분배기의 입력과 출력을 바꾸면 고주파 신호의 전력을 합성하는 N-경로 전력 합성기(N-way power combiner)로 동작된다. 예를 들면, 포트들(Po1, Po2, Po3)을 고주파 신호를 입력하는 입력포트로 사용하고, 공통 입출력 포트(Pi)를 합성된 고주파 신호를 출력하는 출력포트로 이용하면 N-경로 전력 합성기로 이용할 수 있으며, 이의 동작을 하기와 같다. By changing the input and output of the N-path Wilkinson power divider operated as described above, it is operated by an N-way power combiner that synthesizes the power of the high frequency signal. For example, if the ports Po1, Po2, Po3 are used as input ports for inputting a high frequency signal, and the common input / output port Pi is used as an output port for outputting a synthesized high frequency signal, the N-path power synthesizer is used. It can be used, the operation thereof is as follows.

지금, 포트들(Po1, Po2, Po3) 각각으로 임의의 고주파 신호 출력장치들 혹은 다수의 증폭기로부터 증폭 출력된 고주파 신호들이 입력되면, 상기 고주파 신호들은 각각의 전송라인(111, 112, 113)들을 통해 공통 입출력 포트(Pi)로 공급됨으로 써 상기 공통 입출력 포트(Pi)에서 합성되어 출력된다.Now, when high frequency signals amplified and output from arbitrary high frequency signal output devices or a plurality of amplifiers are input to each of the ports Po1, Po2, and Po3, the high frequency signals are connected to the respective transmission lines 111, 112, and 113. It is supplied to the common input / output port Pi through the synthesized output from the common input / output port Pi.

이때, 상기 입력되는 고주파 신호들의 신호 세기와 위상이 모두 동일한 경우라면 고주파 신호들의 전력이 합성되어 공통 입출력 포트(Pi)로 나타난다. 그러나, 입력되는 고주파 신호들의 신호 세기와 위상이 서로 다를 경우에는 상기 입력되는 고주파 신호들의 전력의 손실 없이 합성되어지므로써 아이솔레이션 저항들(121, 122, 123)에서만 일정한 양의 전력이 소모된 후 공통 입출력 포트(Pi)로 출력된다. At this time, if the signal strength and phase of the input high frequency signals are all the same, the power of the high frequency signals is synthesized to appear as a common input / output port Pi. However, when the signal strength and phase of the input high frequency signals are different from each other, the signal is synthesized without loss of power of the input high frequency signals, so that only a certain amount of power is consumed only in the isolation resistors 121, 122, and 123. Output to the input / output port Pi.

도 1과 같은 전력 분배기/합성기를 설계할 때는 아이솔레이션 저항(121, 122, 123)의 저항 값과 포트(Po1, Po2, Po3)의 출력 저항이 매칭되도록 하는 것이 매우 중요하다. When designing a power divider / synthesizer as shown in FIG. 1, it is very important to match the resistance values of the isolation resistors 121, 122, and 123 with the output resistances of the ports Po1, Po2, and Po3.

그러나, 상기 도 1과 같은 구성을 갖는 종래의 N-경로 전력 분배기/합성기들은 다수의 신호 전달 경로(path)들에 접속된 회로(예컨대, 고주파 전력 증폭기, 송신기, 수신기 등이 될수 있으며, 도면에는 도시되지 않았음) 예를 들면, 공통 입출력 포트(Pi)로부터 다수의 입출력 단자로 사용되는 포트(Po1, Po2, Po3) 사이의 경로들 중 하나의 포트에 접속된 회로에 고장이 발생하였을 때, 문제의 경로를 제거하지 않은 상태로 계속 전력을 분배 혹은 합성하면 고장난 경로로 인한 전력 낭비 및 임피던스 부정합을 초래하여 전체 전력 효율이 나빠지는 문제가 발생한다. However, the conventional N-path power divider / synthesizer having the configuration as shown in FIG. 1 may be a circuit (eg, a high frequency power amplifier, a transmitter, a receiver, etc.) connected to a plurality of signal transmission paths. For example, when a fault occurs in a circuit connected to one of the paths between the ports Po1, Po2, Po3 used as a plurality of input / output terminals from the common input / output port Pi, Continuously distributing or synthesizing the power without eliminating the problematic path will result in power wastage and impedance mismatch due to the failed path, resulting in poor overall power efficiency.

도 2는 상기 문제점을 해결하기 위한 개선된 종래기술에 의한 N경로 분배기/합성기 장치를 도시한 것이며, 그 동작은 다음 설명과 같다.2 illustrates an improved N-path distributor / synthesizer device according to the prior art for solving the above problem, the operation of which is as follows.

도 2에 도시된 3-경로 전력 분배기/합성기의 회로가 어떠한 이유, 예를 들면, 앰프의 고장 등의 원인으로 인하여 포트(Pi)와 포트(Po1, Po2, Po3)사이의 신 호 전달 패스를 이용할 수 없게 되면, 제어기(미도시)는 포트(Pi)로부터 분기되는 경로들(221, 241)과 공통노드(CN)의 사이에 접속된 다수의 RF스위치들중 한쌍의 RF스위치(211, 251)가 '오프'되어 포트(Po1)에 접속된 신호전달경로가 공통 입출력 포트(Pi)와 공통노드(CN)로부터 분리된다.The circuit of the three-path power divider / synthesizer shown in FIG. 2 is responsible for the signal transfer path between the port Pi and the ports Po1, Po2, Po3 due to some reason, for example, a failure of the amplifier. If not available, the controller (not shown) is a pair of RF switches 211, 251 of a plurality of RF switches connected between the common nodes CN and the paths 221, 241 branching from the port Pi. ) Is 'off' and the signal transmission path connected to the port Po1 is separated from the common input / output port Pi and the common node CN.

상기와 같이 포트(Po1)에 접속된 회로의 고장으로 인하여 해당 신호전달경로가 분리되면 공통 입출력 포트(Pi)와 포트들(Po2, Po3)간의 2개의 신호전달경로만이 남게되면, 도 2에 도시된 3-경로 전력 분배기/합성기는 3-경로에서 2-경로 전력 분배기 혹은 합성기로 전환된다. When the signal transmission path is separated due to the failure of the circuit connected to the port Po1 as described above, if only two signal transmission paths between the common input / output port Pi and the ports Po2 and Po3 remain, The illustrated three-path power divider / compositor is converted from three-path to two-path power divider or synthesizer.

또한, 상기 도 2의 회로는 아이솔레이션 저항(231, 232, 233)들과 공통 노드(CN)의 사이에서 'nλ/2'의 길이를 가지고 더 부가된 제2전송라인(52, 54, 56, 58)들에 의하여 회로 전체의 입출력 특성이 변화하지 않는다. 또한, 상기한 바와 같은 제어기(100)의 동작에 의해 임의의 신호전달경로가 제거되어도 유효한 신호 전달경로의 제1전송라인, 예를 들면, 제1전송라인들(222, 223)의 아이솔레이션 저항들(232, 233)과 출력 저항 사이가 'λ/2' 또는 'λ'의 정수배가 되어 회로 적인 특성의 변화는 거의 없게 된다.In addition, the circuit of FIG. 2 has a length of 'nλ / 2' between the isolation resistors 231, 232, and 233 and the common node CN, and further includes a second transmission line 52, 54, 56, 58) do not change the input / output characteristics of the entire circuit. In addition, the isolation resistors of the first transmission line of the effective signal transmission path, for example, the first transmission lines 222 and 223 even if any signal transmission path is removed by the operation of the controller 100 as described above. An integer multiple of λ / 2 or λ between (232, 233) and the output resistance results in little change in circuit characteristics.

도 3은 상기 도2의 종래기술의 임피던스 정합 특성을 더욱 향상시키기 위하여, 상기 도 2의 구조의 공통입출력 포트(Pi)에 임피던스 정합 수단을 부가한 구성이다. 도시한 구조의 N경로 전력 분배기/합성기는 어느 신호전달경로의 차단시 공통입출력 포트(Pi)측 임피던스 부정합을 제거하는 향상된 효과가 있다.3 is a configuration in which impedance matching means is added to the common input / output port Pi of the structure of FIG. 2 in order to further improve the impedance matching characteristics of the prior art of FIG. The N-path power divider / synthesizer of the illustrated structure has an improved effect of eliminating impedance mismatches at the common input / output port (Pi) when blocking any signal path.

그러나, 상기 개선된 종래기술의 경우에도 많은 문제점이 상존하는 바 다음 과 같다.However, there are many problems with the improved prior art as follows.

첫째, 신호전달경로에 아이솔레이션 저항이 직렬적으로 삽입되는 윌킨슨 분배기/합성기로서 구현하였기 때문에, 아이솔레이션 저항에 의한 전력 손실 및 신호 감쇄가 존재하여 하이 파워 회로로 구현하기에 무리가 있었다.First, since it was implemented as a Wilkinson divider / synthesizer in which an isolation resistor was inserted in series in the signal transmission path, power loss and signal attenuation caused by the isolation resistor existed, making it difficult to implement a high power circuit.

둘쩨, 신호전달경로에 직렬적으로 삽입되는 아이솔레이션 저항 소자 때문에, 회로의 구현하는 공간 배치가 곤란하게 되며, 아이솔레이션 저항을 방열 소자로 이용할 수는 없었다.Secondly, the isolation resistors inserted in series in the signal transmission path make it difficult to arrange a circuit, and the isolation resistors cannot be used as heat dissipation devices.

셋째, 신호전달경로를 차단하기 위한 스위치가 모두 신호전달경로를 물리적으로 차단하게 되어, 용량이 큰 스위치 소자가 요구되어 제작비용이 증대되고, 물리적 절체로 인한 라인상에 충격 및 스위치 소자 자체의 내구성에 문제가 있었다.Third, all the switches for blocking the signal transmission path physically block the signal transmission path, and a large switching device is required, which increases the manufacturing cost, and the shock and durability of the switch element itself on the line due to physical switching. There was a problem.

본 발명은 상기 문제점들을 해결하기 위하여 안출된 것으로서, 하이 파워 회로로 구현할 수 있는 N경로 전력 분배기/합성기를 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, and an object thereof is to provide an N-path power divider / synthesizer that can be implemented as a high power circuit.

또한, 본 발명은 효율적인 방열소자를 구비할 수 있는 N경로 전력 분배기/합성기를 제공하는데 다른 목적이 있다.It is another object of the present invention to provide an N-path power divider / synthesizer which can have an efficient heat dissipation element.

또한, 본 발명은 제조시 회로 구현 공간에 여유가 있는 N경로 전력 분배기/합성기를 제공하는데 또 다른 목적이 있다.It is another object of the present invention to provide an N-path power divider / synthesizer that has room for circuit implementation in manufacturing.

또한, 본 발명은 신호전달경로의 차단시 물리적인 절단이 일어나지 않는 N경로 전력 분배기/합성기를 제공하는데 또 다른 목적이 있다. It is another object of the present invention to provide an N-path power divider / synthesizer that does not cause physical truncation upon interruption of the signaling pathway.                         

또한, 본 발명은 제작비용을 절감할 수 있는 N경로 전력 분배기/합성기를 제공하는데 또 다른 목적이 있다.
In addition, the present invention has another object to provide an N-path power divider / synthesizer that can reduce the manufacturing cost.

상기 목적을 달성하기 위한 본 발명의 N경로 전력 분배기/합성기는, N-경로 전력 분배기/합성기에 있어서, 각 신호전달경로상에 직렬적으로 삽입되는 아이솔레이션 저항 및/또는 차단 스위치를 제거하고, 병렬 저항 및/또는 병렬 스위치를 부가한 것을 특징으로 한다.The N-path power divider / synthesizer of the present invention for achieving the above object, in the N-path power divider / synthesizer, removes the isolation resistor and / or disconnect switch inserted in series on each signal transmission path, and in parallel It is characterized by the addition of a resistor and / or a parallel switch.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Prior to this, terms or words used in the specification and claims should not be construed as having a conventional or dictionary meaning, and the inventors should properly explain the concept of terms in order to best explain their own invention. Based on the principle that can be defined, it should be interpreted as meaning and concept corresponding to the technical idea of the present invention. Therefore, the embodiments described in the specification and the drawings shown in the drawings are only the most preferred embodiment of the present invention and do not represent all of the technical idea of the present invention, various modifications that can be replaced at the time of the present application It should be understood that there may be equivalents and variations.

(( 실시예Example 1) One)

본 실시예의 N경로 전력 분배기/합성기는 각 신호전달경로상에 병렬적으로 구비된 병렬 저항 및 병렬 스위치를 사용하여 구현하였다. 도 4에 도시한 본 실시예의 N경로 전력 분배기/합성기는, 3경로로 구현한 경우의 구조이다.The N-path power divider / synthesis of this embodiment is implemented using parallel resistors and parallel switches provided in parallel on each signal transmission path. The N-path power divider / synthesizer of this embodiment shown in FIG. 4 is a structure in the case of implementing in three paths.

본 실시예의 N경로 전력 분배기/합성기는, 공통 입출력 포트(Pi) 및 공통노드(CN), 상기 공통 입출력 포트(Pi)에 일측이 접속되며 타측이 입출력 포트(Po1, Po2, Po3)에 접속된 소정 길이의 제1 전송라인(421, 422, 423), 상기 제1 전송라인(421, 422, 423)의 타측에 일측이 연결되는 소정 길이의 제2 전송라인(431, 432, 433), 및 상기 제2 전송라인(431, 432, 433)의 타측에 일측이 연결되고 타측이 공통노드(CN)에 연결되는 소정 길이의 제3 전송라인(461, 462, 463)으로 구성된 N개의 신호전달경로를 포함하며,In the N-path power divider / synthesizer according to the present embodiment, one side is connected to the common input / output port Pi, the common node CN, and the common input / output port Pi, and the other side is connected to the input / output ports Po1, Po2, Po3. A first transmission line 421, 422, 423 of a predetermined length, a second transmission line 431, 432, 433 of a predetermined length having one side connected to the other side of the first transmission line 421, 422, 423, and N signal transmission paths consisting of third transmission lines 461, 462, and 463 having a predetermined length having one side connected to the other side of the second transmission lines 431, 432, 433, and the other side connected to the common node CN. Including;

상기 공통 입출력 포트(Pi)와 상기 N개의 신호 전달패스내 제1전송라인들(421, 422, 423)의 사이에 접속되는 N개의 직렬 스위치(411, 412, 413); 상기 각 신호전달경로상의 제2 전송라인(431, 432, 433) 및 제3 전송라인(461, 462, 463)의 연결지점에 일측이 접속되며 접지단에 타측이 접속되는 N개의 병렬 저항(441, 442, 443); 및 상기 각 신호전달경로상의 제2 전송라인(431, 432, 433) 및 제3 전송라인(461, 462, 463)의 연결지점에 일측이 접속되며 접지단에 타측이 접속되는 N개의 병렬 스위치(451, 452, 453)를 포함하는 것을 특징으로 한다.N serial switches (411, 412, 413) connected between the common input / output port (Pi) and the first transmission lines (421, 422, 423) in the N signal transmission paths; N parallel resistors 441 having one side connected to the connection point of the second transmission line 431, 432, 433 and the third transmission line 461, 462, 463 on each signal transmission path and the other side connected to the ground terminal. 442, 443); And N parallel switches having one side connected to a connection point of the second transmission line 431, 432, 433 and the third transmission line 461, 462, 463 on each signal transmission path, and the other side connected to a ground terminal. 451, 452, and 453).

또한, 본 실시예의 N경로 전력 분배기/합성기는 공통 입출력 포트(Pi)에 임피던스 정합수단을 경유한 신호가 입력되거나(분배기의 경우), 공통 입출력 포트(Pi)의 출력 신호가 임피던스 정합수단을 경유하여 출력되도록, 별도의 임피던스 정합 수단을 구비하는 것이 바람직하다.Further, in the N-path power divider / synthesizer according to the present embodiment, a signal through an impedance matching means is input to the common input / output port Pi (in the case of a divider), or an output signal of the common input / output port Pi is passed through an impedance matching means. It is preferable to provide a separate impedance matching means so as to output.

상기 병렬 저항(441, 442, 443)은 하나의 신호전달경로의 전송신호에 의한 다른 신호전달경로로의 영향을 방지하기 위하여 일정한 전력손실을 감수하고 부가한 것이다. 본 실시예의 경우에는 각 신호전달경로에 직렬로 연결한 종래기술과는 달리, 각 신호전달경로에 병렬적으로 연결되어 있는데, 이는 다음과 같은 이점을 가져온다. 첫째로 병렬저항(441, 442, 443)은 신호전달경로 자체에 포함되지 않으며, 또한, 직렬저항의 경우보다 훨씬 작은 저항값의 저항소자로 구현이 가능하게 되어, 병렬저항(441, 442, 443)에 따른 전력 소모는 종래 기술에 비해 극히 작게 된다. 둘째로 병렬 저항(441, 442, 443)은 신호전달경로에 독립적으로 위치시킬 수 있는 바, 외부로 방출된 형태의 방열판을 구성하여 방열판 양단을 도면상의 병렬 저항의 연결 지점에 접속시킴으로서, 방열판으로 병렬 저항을 구현할 수 있는 바, 상기 방열판을 이용하여 효율적으로 방열을 수행토록 할 수 있어, 별도의 방열수단을 필요하지 않게 한다.The parallel resistors 441, 442, and 443 take and add a constant power loss in order to prevent the influence of the other signal transmission path by the transmission signal of one signal transmission path. In the present embodiment, unlike the prior art in which each signal transmission path is connected in series, it is connected in parallel to each signal transmission path, which brings the following advantages. First, the parallel resistors 441, 442, and 443 are not included in the signal transmission path itself, and the parallel resistors 441, 442, and 443 can be realized as resistance elements with much smaller resistance values than the series resistors. Power consumption is extremely small compared to the prior art. Secondly, the parallel resistors 441, 442, and 443 can be positioned independently of the signal transmission path, and constitute a heat sink that is discharged to the outside, thereby connecting both ends of the heat sinks to the connection points of the parallel resistors on the drawing. The parallel resistance can be implemented, so that the heat dissipation can be efficiently performed by using the heat sink, so that a separate heat dissipation means is not required.

상기 병렬 스위치(451, 452, 453)는 동일한 신호전달경로에 설치된 직렬 스위치(721, 722, 723)와 동시에 스위칭되어 이상이 발생한 신호전달경로를 차단시키는 역할을 수행하는데, 턴오프되어 신호전달경로를 물리적으로 차단하는 직렬 스위치와는 달리, 전송신호 파장의 1/4길이를 가지는 전송경로에 의한 이른바 "λ/4 short" 특성에 의해 턴온되었을 때 신호전달경로를 전자기적으로 차단하게 된다. 상기와 같은 병렬 스위치(451, 452, 453)의 동작을 위해서는 상기 제2 전송라인(431, 432, 433) 및 제3 전송라인(461, 462, 463)의 길이는 λ/4를 가져야 한다. 그러면, "λ/4 short" 특성에 따라 상기 병렬 스위치(451, 452, 453)가 연결되었을때 해당 신호전달경로는 차단된다. 병렬 스위치(451, 452, 453)는 또한 전송신호가 이동하는 경로가 아니므로 패싱 용량 및 차단 용량이 작은 스위치(특히, 사이리스터 같은 반도체 스위치)를 사용할 수 있어, 비용절감의 효과가 크다.The parallel switches 451, 452, and 453 are simultaneously switched with the serial switches 721, 722, and 723 installed in the same signal transmission path to block a signal transmission path in which an error occurs. Unlike a serial switch that physically blocks the signal, the signal transmission path is electromagnetically blocked when turned on by a so-called "λ / 4 short" characteristic by a transmission path having a quarter length of a transmission signal wavelength. In order to operate the parallel switches 451, 452, and 453, the lengths of the second transmission lines 431, 432, 433 and the third transmission lines 461, 462, and 463 should be λ / 4. Then, when the parallel switches 451, 452, and 453 are connected according to the "λ / 4 short" characteristic, the corresponding signal transmission path is blocked. Since the parallel switches 451, 452, and 453 are not the paths through which the transmission signals travel, the switches having the small passing capacity and the breaking capacity (particularly, semiconductor switches such as thyristors) can be used, thereby greatly reducing the cost.

동일한 신호전달경로에 설치된 상기 직렬 스위치(721, 722, 723)의 턴오프와 병렬 스위치(451, 452, 453)의 턴온이 서로 연계되어 동작되도록 별도의 스위치 제어부(미도시)에 의해 제어되어야 한다. 보다 바람직하게는 어느 한 신호전달경로를 차단할 필요가 발생하면, 우선 해당 신호전달경로에 연결된 병렬 스위치(451, 452, 453)를 턴온하여 먼저 차단하고, 직후에 해당 직렬 스위치(721, 722, 723)를 턴오프하여 신호전달경로상의 양단을 차단한다. 이 경우에 상기 직렬 스위치(721, 722, 723)도 차단시에는 전류량이 작아지므로 보다 차단 용량이 작은 스위치로 구현이 가능하며, 경우에 따라서는 반도체 스위치로 구현도 가능하다.It should be controlled by a separate switch controller (not shown) so that the turn-off of the series switch 721, 722, 723 installed in the same signal path and the turn-on of the parallel switch 451, 452, 453 are operated in conjunction with each other. . More preferably, when one of the signal transmission paths needs to be interrupted, first, the parallel switches 451, 452, and 453 connected to the signal transmission paths are turned on to block them first, and immediately after the corresponding serial switches 721, 722, and 723. Turn off) to cut off both ends of the signal path. In this case, when the series switches 721, 722, and 723 are also cut off, the amount of current decreases, so that a switch having a smaller breaking capacity can be implemented, and in some cases, a semiconductor switch can also be implemented.

신호전달경로를 구성하는 제1 전송라인(421, 422, 423), 제2 전송라인(431, 432, 433) 및 제3 전송라인(461, 462, 463) 중에서, 제3 전송라인(461, 462, 463)은 "λ/4 short" 특성을 부여하기 위해 λ/4 양의 홀수배의 길이를 가져야 하고, 윌킨슨 분배기의 구조를 만족시키기 위해 제1 전송라인(421, 422, 423)은 직렬 스위치(411, 412, 413)와 합한 길이가 λ/4 양의 정수배의 길이를 가져야 한다.Among the first transmission lines 421, 422, and 423, the second transmission lines 431, 432, and 433 and the third transmission lines 461, 462, and 463 constituting the signal transmission path, the third transmission line 461, 462 and 463 must have an odd multiple of lambda / 4 lengths to impart "λ / 4 short" characteristics, and the first transmission lines 421, 422 and 423 must be in series to satisfy the structure of the Wilkinson distributor. The length combined with the switches 411, 412, 413 should have a length that is a positive integer multiple of [lambda] / 4.

제1 전송라인(421, 422, 423), 제2 전송라인(431, 432, 433) 및 제3 전송라인(461, 462, 463)을 모두 λ/4의 길이를 가지는 동일한 규격의 임피던스 소자로 구현하는 것이 공정을 단순화하므로, 제작비용의 절감의 관점에서 바람직하다.The first transmission line 421, 422, 423, the second transmission line 431, 432, 433 and the third transmission line 461, 462, 463 are all impedance elements of the same standard having a length of λ / 4. Implementing is simplified, and therefore is preferable in view of reduction of manufacturing cost.

그런데, 상기와 같이 직렬 스위치(411, 412, 413) 및 병렬 스위치(451, 452, 453)를 사용하여 이상이 발생한 신호전달경로를 차단함으로써 불필요한 전력손실을 방지할 수는 있지만, 차단된 신호전달경로로 인한 공통 입출력 포트(Pi)에서의 임피던스 부정합이 발생하여 신호의 입력 손실을 가져온다.However, by using the series switches 411, 412, 413 and the parallel switches 451, 452, and 453 as described above, the unnecessary signal loss can be prevented by blocking the signal transmission path in which an abnormality occurs, but the blocked signal transmission is performed. Impedance mismatch at the common input / output port Pi due to the path results in loss of signal input.

따라서, 바람직한 본 실시예의 N경로 전력 분배기/합성기에서는 신호전달경로수를 가변할 때, 임피던스를 정합시키기 위하여, 신호전달경로수에 맞는 임피던스 정합 수단을 공통 입출력 포트(Pi)에 구비한다. 상기 제1, 제2 정합 스터브(Zm2, Zm3)의 위치는 다음 수학식 2에 의해 구해지며, 그 길이는 다음 수학식 3에 의해 구해진다.Therefore, in the N-path power divider / synthesizer of the present preferred embodiment, in order to match the impedance when the number of signal transmission paths is varied, an impedance matching means suitable for the number of signal transmission paths is provided in the common input / output port Pi. The positions of the first and second matching stubs Zm2 and Zm3 are obtained by Equation 2 below, and their lengths are obtained by Equation 3 below.

Figure 112004037172907-pat00002
Figure 112004037172907-pat00002

Figure 112004037172907-pat00003
Figure 112004037172907-pat00003

상기 수학식들에 의한 수치의 임피던스 정합 수단을 구비한 3경로 전력 분배기/합성기는, 3개의 신호전달경로를 사용할 경우에는 제2 스터브 스위치(Sm2)만 턴온시키고, 2개의 신호전달경로를 사용할 경우에는 제1 스터브 스위치(Sm1)만 턴온시키고, 1개의 신호전달경로를 사용할 경우에는 제1 스터브 스위치(Sm1) 및 제2 스 터브 스위치(Sm2)를 모두 턴오프시킨다.The three-path power divider / synthesizer having the impedance matching means of numerical values according to the above equations, when only three signal transmission paths are used, turns on only the second stub switch Sm2 and uses two signal transmission paths. Only the first stub switch Sm1 is turned on, and when one signal transmission path is used, both the first stub switch Sm1 and the second stub switch Sm2 are turned off.

그러나, 구현에 따라서는, 3개의 신호전달경로를 사용할 경우에는 제1 스터브 스위치 및 제2 스터브 스위치를 모두 턴오프시키고, 2개의 신호전달경로를 사용할 경우에는 제1 스터브 스위치만 턴온시키고, 1개의 신호전달경로를 사용할 경우에는 제2 스터브 스위치만 턴온시켜서 임피던스 정합을 수행토록 구현할 수도 있다. 물론 이 경우에는 상기 수학식들이 바로 적용되지는 않고, 적절하게 변형되어 적용된다.However, depending on the implementation, when the three signal paths are used, both the first stub switch and the second stub switch are turned off. When the two signal paths are used, only the first stub switch is turned on. When using the signal transmission path, only the second stub switch may be turned on to implement impedance matching. Of course, in this case, the above equations are not directly applied, but modified and applied appropriately.

(( 실시예Example 2) 2)

본 실시예의 N경로 전력 분배기/합성기는 각 신호전달경로상에 병렬적으로 구비된 병렬 스위치를 사용하고, 신호전달경로의 분리를 위한 저항은 종래기술과 같이 신호전달경로상에 직렬로 부가하였다. 도 5에 도시한 본 실시예의 N경로 전력 분배기/합성기는, 3경로로 구현한 경우의 구조이다.The N-path power divider / synthesis of this embodiment uses a parallel switch provided in parallel on each signal transmission path, and the resistance for separation of the signal transmission path was added in series on the signal transmission path as in the prior art. The N-path power divider / synthesizer according to the present embodiment shown in FIG. 5 has a structure in the case of implementing in three paths.

본 실시예의 N경로 전력 분배기/합성기는, 공통 입출력 포트(Pi) 및 공통노드(CN), 상기 공통 입출력 포트(Pi)에 일측이 접속되며 타측이 입출력 포트(Po1, Po2, Po2)에 접속된 소정 길이의 제1 전송라인(521, 522, 523), 상기 제1 전송라인(521, 522, 523)의 타측에 일측이 연결되는 아이솔레이션 저항(531, 532, 533), 상기 아이솔레이션 저항(531, 532, 533)의 타측에 일측이 연결되는 소정 길이의 제2 전송라인(541, 542, 543), 및 상기 제2 전송라인(541, 542, 543)의 타측에 일측이 연결되고 타측이 공통노드(CN)에 연결되는 소정 길이의 제3 전송라인(561, 562, 563)으로 구성된 N개의 신호전달경로를 포함하며,In the N-path power divider / synthesizer according to the present embodiment, one side is connected to the common input / output port Pi, the common node CN, and the common input / output port Pi, and the other side is connected to the input / output ports Po1, Po2, Po2. A first transmission line 521, 522, 523 of a predetermined length, an isolation resistor 531, 532, 533 having one side connected to the other side of the first transmission line 521, 522, 523, the isolation resistor 531, One side is connected to the second transmission line 541, 542, 543 of a predetermined length having one side connected to the other side of 532, 533, and the other side of the second transmission line 541, 542, 543, and the other side is a common node. It includes N signal transmission path consisting of the third transmission line (561, 562, 563) of a predetermined length connected to the (CN),

상기 공통 입출력 포트(Pi)와 상기 N개의 신호 전달패스내 제1 전송라인들(521, 522, 523)의 사이에 접속되는 N개의 직렬 스위치(511, 512, 513); 및 상기 각 신호전달경로상의 제2 전송라인(541, 542, 543) 및 제3 전송라인(561, 562, 563)의 연결지점에 일측이 접속되며 접지단에 타측이 접속되는 N개의 병렬 스위치(551, 552, 553)를 포함하는 것을 특징으로 한다.N serial switches (511, 512, 513) connected between the common input / output port (Pi) and the first transmission lines (521, 522, 523) in the N signal transmission paths; N parallel switches having one side connected to a connection point of the second transmission line 541, 542, 543 and the third transmission line 561, 562, 563 on each signal transmission path, and the other side connected to the ground terminal. 551, 552, 553).

또한, 본 실시예의 N경로 전력 분배기/합성기는 공통 입출력 포트(Pi)에 임피던스 정합수단을 경유한 신호가 입력되거나(분배기의 경우), 공통 입출력 포트(Pi)의 출력 신호가 임피던스 정합수단을 경유하여 출력되도록, 별도의 임피던스 정합 수단을 구비하는 것이 바람직하다.Further, in the N-path power divider / synthesizer according to the present embodiment, a signal through an impedance matching means is input to the common input / output port Pi (in the case of a divider), or an output signal of the common input / output port Pi is passed through an impedance matching means. It is preferable to provide a separate impedance matching means so as to output.

신호전달경로에 직렬로 부가된 아이솔레이션 저항(531, 532, 533)의 구조 및 기능은 개선된 종래기술의 아이솔레이션 저항의 경우와 동일하며, 부가되는 것이 바람직한 임피던스 정합 수단의 구조 및 기능은 상기 제1 실시예의 경우와 동일하므로 생략한다.The structure and function of the isolation resistors 531, 532, 533 added in series to the signal transmission path are the same as in the case of the improved prior art isolation resistor, and the structure and function of the impedance matching means which are preferably added are the first Since it is the same as the case of the embodiment, it is omitted.

병렬 스위치(551, 552, 553)의 구조 및 직렬 스위치(511, 512, 513)와 연계하여 이상이 발생한 신호전달경로를 분리하는 기능 및 신호전달경로에 병렬적으로 부가됨으로 인하여 얻어지는 효과도 상기 제1 실시예의 경우와 동일하며, 마찬가지로 설명을 생략한다.In addition to the structure of the parallel switches 551, 552, and 553, the function of separating the signal transmission path in which an error occurs in connection with the serial switches 511, 512, and 513, and the effect obtained by being added in parallel to the signal transmission path are also described. The same as in the case of the first embodiment, and similar description is omitted.

상기 제1 전송라인(521, 522, 523)는 직렬 스위치(511, 512, 513)와 합한 길이가 λ/4의 양의 정수배의 길이를 가지면 되고, 상기 제2 전송라인(541, 542, 543)는 아이솔레이션 저항(531, 532, 533)과 합한 길이가 λ/4의 양의 홀수배의 길이를 가지면 되고, 제3 전송라인(561, 562, 563)는 λ/4의 양의 홀수배의 길이를 가지면 된다. 그러나, 제작의 편의를 위해서는 3 전송라인 모두 λ/4의 길이를 가지는 것으로 구현하는 것이 바람직하다.The first transmission lines 521, 522, and 523 need to have a length of a positive integer multiple of λ / 4 equal to the length of the series switches 511, 512, and 513, and the second transmission lines 541, 542, 543. ), The sum of the isolation resistors 531, 532, and 533 needs to have a positive odd multiple of lambda / 4, and the third transmission lines 561, 562 and 563 have a positive odd multiple of lambda / 4. It just needs to have a length. However, for the convenience of manufacturing, all three transmission lines preferably have a length of λ / 4.

(( 실시예Example 3) 3)

본 실시예의 N경로 전력 분배기/합성기는 각 신호전달경로상에 병렬적으로 구비된 병렬 저항을 사용하여 각 신호전달경로를 분리하며, 이상이 발생한 신호전달경로의 차단은 종래기술과 같이 신호전달경로 양단에 구비된 2개의 직렬 스위치를 사용하였다. 도 6에 도시한 본 실시예의 N경로 전력 분배기/합성기는, 3경로로 구현한 경우의 구조이다.The N-path power divider / synthesizer of this embodiment separates each signal transmission path using parallel resistors provided in parallel on each signal transmission path, and the blocking of the signal transmission path in which an abnormality occurs is performed in the same manner as in the prior art. Two series switches provided at both ends were used. The N-path power divider / synthesizer of the present embodiment shown in FIG. 6 has a structure in the case of implementing in three paths.

본 실시예의 N경로 전력 분배기/합성기는, 공통 입출력 포트(Pi) 및 공통노드(CN), 상기 공통 입출력 포트(Pi)에 일측이 접속되며 타측이 입출력 포트(Po1, Po2, Po3)에 접속된 소정 길이의 제1 전송라인(621, 622, 623), 상기 제1 전송라인(621, 622, 623)의 타측에 일측이 연결되는 소정 길이의 제2 전송라인(631, 632, 633), 및 상기 제2 전송라인(631, 632, 633)의 타측에 일측이 연결되고 타측이 공통노드(CN)에 연결되는 소정 길이의 제3 전송라인(651, 652, 653)으로 구성된 N개의 신호전달경로를 포함하며,In the N-path power divider / synthesizer according to the present embodiment, one side is connected to the common input / output port Pi, the common node CN, and the common input / output port Pi, and the other side is connected to the input / output ports Po1, Po2, Po3. A first transmission line 621, 622, 623 of a predetermined length, a second transmission line 631, 632, 633 of a predetermined length having one side connected to the other side of the first transmission line 621, 622, 623, and N signal transmission paths consisting of third transmission lines 651, 652, and 653 having a predetermined length having one side connected to the other side of the second transmission lines 631, 632, and 633 and the other side connected to the common node CN. Including;

상기 공통 입출력 포트(Pi)와 상기 N개의 신호전달경로내 제1전송라인들(621, 622, 623)의 사이에 접속되는 N개의 제1 직렬 스위치(611, 612, 613); 상기 제3 전송라인(651, 652, 653)과 공통노드(CN)의 사이에 접속되는 N개의 제2 직렬 스위치(661, 662, 663); 및 상기 각 신호전달경로상의 제2 전송라인(631, 632, 633) 및 제3 전송라인(651, 652, 653)의 연결지점에 일측이 접속되며 접지단에 타측이 접속되는 N개의 병렬 저항(641, 642, 643)을 포함하는 것을 특징으로 한다.N first serial switches (611, 612, 613) connected between the common input / output port (Pi) and the first transmission lines (621, 622, 623) in the N signal transmission paths; N second series switches 661, 662, 663 connected between the third transmission lines 651, 652, 653 and the common node CN; And N parallel resistors having one side connected to the connection point of the second transmission line 631, 632, 633 and the third transmission line 651, 652, 653 on each signal transmission path, and the other side connected to the ground terminal. 641, 642, and 643).

또한, 본 실시예의 N경로 전력 분배기/합성기는 공통 입출력 포트(Pi)에 임피던스 정합수단을 경유한 신호가 입력되거나(분배기의 경우), 공통 입출력 포트(Pi)의 출력 신호가 임피던스 정합수단을 경유하여 출력되도록, Pi단에 접속되는 별도의 임피던스 정합 수단을 구비하는 것이 바람직하다.Further, in the N-path power divider / synthesizer according to the present embodiment, a signal through an impedance matching means is input to the common input / output port Pi (in the case of a divider), or an output signal of the common input / output port Pi is passed through an impedance matching means. It is preferable to provide a separate impedance matching means connected to the Pi stage so as to be outputted.

신호전달경로에 연결된 제1 직렬 스위치(611, 612, 613) 및 제2 직렬 스위치(661, 662, 663)에 의한 신호전달경로의 차단 기능은 개선된 종래기술의 경우와 동일하며, 부가되는 것이 바람직한 임피던스 정합수단의 구조 및 기능은 상기 제1 실시예의 경우와 동일하므로 생략한다.The blocking function of the signal transmission path by the first series switch 611, 612, 613 and the second series switch 661, 662, 663 connected to the signal path is the same as that of the improved prior art, and is added. Since the structure and function of the preferred impedance matching means are the same as in the first embodiment, they are omitted.

병렬 저항(641, 642, 643)의 부가로 얻어지는 효과도 상기 제1 실시예의 경우와 동일하며, 마찬가지로 설명을 생략한다.The effect obtained by the addition of the parallel resistors 641, 642, 643 is also the same as in the case of the first embodiment, and the description is similarly omitted.

상기 제1 전송라인(621, 622, 623)는 제1 직렬 스위치(611, 612, 613)와 합한 길이가 λ/4의 양의 정수배의 길이를 가지면 되고, 상기 제2 전송라인(631, 632, 633) 및 제3 전송라인(651, 652, 653), 제2 직렬 스위치(661, 662, 663)는 3개가 합쳐서 λ/2의 양의 정수배의 길이를 가지면 된다. 그러나, 제작의 편의를 위해서는 도시한 바와 같이 3개 모두 λ/4의 길이를 가지는 것으로 구현하는 것이 바람직하다.The first transmission lines 621, 622, and 623 have a length equal to the length of the first series switches 611, 612, and 613 to have a positive integer multiple of λ / 4, and the second transmission lines 631, 632. 633, the third transmission lines 651, 652, and 653, and the second series switches 661, 662, and 663 may have a length of a positive integer multiple of lambda / 2. However, for convenience of manufacture, it is preferable to implement all three as having a length of λ / 4 as shown.

(( 실시예Example 4) 4)

본 실시예의 N경로 전력 분배기/합성기는 각 신호전달경로상에 병렬적으로 구비된 병렬 저항을 사용하여 각 신호전달경로를 분리하며, 이상이 발생한 신호전달경로의 차단은 신호전달경로 양단 중 공통 입출력 포트쪽 일단에 구비된 병렬 스위치와 공통노드쪽 일단에 구비된 직렬 스위치를 사용하였다. 도 7에 도시한 본 실시예의 N경로 전력 분배기/합성기는, 3경로로 구현한 경우의 구조이다.The N-path power divider / synthesizer according to the present embodiment separates each signal transmission path using parallel resistors provided in parallel on each signal transmission path, and the blocking of the signal transmission path in which an error occurs is common input / output between both ends of the signal transmission path. A parallel switch provided at one end of the port and a series switch provided at one end of the common node were used. The N-path power divider / synthesizer of the present embodiment shown in FIG. 7 is a structure in the case of implementing in three paths.

본 실시예의 N경로 전력 분배기/합성기는, 공통 입출력 포트(Pi) 및 공통노드(CN), 상기 공통 입출력 포트(Pi)에 일측이 접속되며 타측이 입출력 포트(Po1, Po2, Po3)에 접속된 소정 길이의 제1전송라인(711, 712, 713), 상기 제1 전송라인(711, 712, 713)의 타측에 일측이 연결되는 소정 길이의 제2 전송라인(731, 732, 733), 및 상기 제2 전송라인(731, 732, 733)의 타측에 일측이 연결되고 타측이 공통노드(CN)에 연결되는 소정 길이의 제3 전송라인(751, 752, 753)으로 구성된 N개의 신호전달경로를 포함하며,In the N-path power divider / synthesizer according to the present embodiment, one side is connected to the common input / output port Pi, the common node CN, and the common input / output port Pi, and the other side is connected to the input / output ports Po1, Po2, Po3. A first transmission line 711, 712, 713 of a predetermined length, a second transmission line 731, 732, 733 of a predetermined length having one side connected to the other side of the first transmission line 711, 712, 713, and N signal transmission paths consisting of third transmission lines 751, 752, and 753 having a predetermined length having one side connected to the other side of the second transmission lines 731, 732, and 733 and the other side connected to the common node CN. Including;

상기 제1 전송라인(711, 712, 713) 및 제2 전송라인(731, 732, 733)의 연결점과 접지단 사이에 접속되는 N개의 병렬 스위치(721, 722, 723); 상기 제3 전송라인(751, 752, 753)과 공통노드 사이에 접속되는 N개의 직렬 스위치(761, 762, 763); 및 상기 각 신호전달경로상의 제2 전송라인(731, 732, 733) 및 제3 전송라인(751, 752, 753)의 연결지점에 일측이 접속되며 접지단에 타측이 접속되는 N개의 병렬 저항(741, 742, 743)을 포함하는 것을 특징으로 한다.N parallel switches (721, 722, 723) connected between a connection point of the first transmission line (711, 712, 713) and the second transmission line (731, 732, 733) and a ground terminal; N series switches 761, 762, 763 connected between the third transmission line 751, 752, 753 and the common node; N parallel resistors having one side connected to a connection point of the second transmission line 731, 732, 733 and the third transmission line 751, 752, 753 on each signal transmission path, and the other side connected to the ground terminal. 741, 742, and 743).

또한, 본 실시예의 N경로 전력 분배기/합성기는 공통 입출력 포트(Pi)에 임피던스 정합수단을 경유한 신호가 입력되거나(분배기의 경우), 공통 입출력 포트(Pi)의 출력 신호가 임피던스 정합수단을 경유하여 출력되도록, 별도의 임피던스 정합 수단을 구비하는 것이 바람직하다.Further, in the N-path power divider / synthesizer according to the present embodiment, a signal through an impedance matching means is input to the common input / output port Pi (in the case of a divider), or an output signal of the common input / output port Pi is passed through an impedance matching means. It is preferable to provide a separate impedance matching means so as to output.

병렬 저항(741, 742, 743)의 부가로 얻어지는 효과 및 별도로 구비할 수 있는 임피던스 정합 수단은 상기 제1 실시예의 경우와 동일하므로, 자세한 설명을 생략한다.Since the effect obtained by the addition of the parallel resistors 741, 742, and 743 and the impedance matching means that can be provided separately are the same as in the case of the first embodiment, detailed description thereof will be omitted.

상기 병렬 스위치(721, 722, 723)는 동일한 신호전달경로에 설치된 직렬 스위치(761, 762, 763)와 동시에 스위칭되어 이상이 발생한 신호전달경로를 차단시키는 역할을 수행하는데, 턴오프되어 신호전달경로를 물리적으로 차단하는 직렬 스위치와는 달리, 전송신호 파장의 1/4길이를 가지는 전송경로에 의한 이른바 "λ/4 short" 특성에 의해 턴온되었을 때 신호전달경로를 전자기적으로 차단하게 된다. 상기와 같은 병렬 스위치(721, 722, 723)의 동작을 위해서는 상기 제1 전송라인(711, 712, 713) 및 제2 전송라인(731, 732, 733)의 길이는 λ/4를 가져야 한다(제3 전송라인는 제2 전송라인와 함께 λ/2 길이를 가지기 위해서, λ/4의 길이를 가져야 한다). 그러면, "λ/4 short" 특성에 따라 상기 병렬 스위치(721, 722, 723)가 연결되었을때 해당 신호전달경로는 차단된다. 병렬 스위치(721, 722, 723)는 또한 전송신호가 이동하는 경로가 아니므로 패싱 용량 및 차단 용량이 작은 스위치(특히, 사이리스터 같은 반도체 스위치)를 사용할 수 있어, 비용절감의 효과가 크다.The parallel switches 721, 722, and 723 are switched at the same time as the series switches 761, 762, and 763 installed in the same signal transmission path to block a signal transmission path in which an error occurs. Unlike a serial switch that physically blocks the signal, the signal transmission path is electromagnetically blocked when turned on by a so-called "λ / 4 short" characteristic by a transmission path having a quarter length of a transmission signal wavelength. In order to operate the parallel switches 721, 722, and 723 as described above, the lengths of the first transmission lines 711, 712, 713 and the second transmission lines 731, 732, and 733 should have λ / 4 ( The third transmission line must have a length of λ / 4, in order to have a length of λ / 2 together with the second transmission line). Then, when the parallel switches 721, 722, and 723 are connected according to the "λ / 4 short" characteristic, the corresponding signal transmission path is blocked. Since the parallel switches 721, 722, and 723 are not the paths through which the transmission signals travel, a switch (e.g., a semiconductor switch such as a thyristor) having a small passing capacity and a breaking capacity can be used, which greatly reduces the cost.

동일한 신호전달경로에 설치된 상기 직렬 스위치(761, 762, 763)의 턴오프와 병렬 스위치(721, 722, 723)의 턴온이 서로 연계되어 동작되도록 별도의 스위치 제어부(미도시)에 의해 제어되어야 한다. 보다 바람직하게는 어느 한 신호전달경로를 차단할 필요가 발생하면, 우선 해당 신호전달경로에 연결된 병렬 스위치(721, 722, 723)를 턴온하여 먼저 차단하고, 직후에 해당 직렬 스위치(761, 762, 763)를 턴오프하여 신호전달경로상의 양단을 차단한다. 이럴 경우 상기 직렬 스위치(761, 762, 763)도 차단시에는 전류량이 작아지므로 보다 차단 용량이 작은 스위치로 구현이 가능하며, 경우에 따라서는 반도체 스위치로 구현도 가능하다.The turn-off of the series switches 761, 762, 763 and the turn-on of the parallel switches 721, 722, 723 installed in the same signal transmission path must be controlled by a separate switch controller (not shown) to operate in conjunction with each other. . More preferably, when one of the signal transmission paths needs to be interrupted, first, the parallel switches 721, 722, and 723 connected to the signal transmission paths are turned on to block them first, and immediately after that, the series switches 761, 762, and 763 are applied. Turn off) to cut off both ends of the signal path. In this case, when the series switches 761, 762, and 763 are also disconnected, the amount of current decreases, so that a switch having a smaller breaking capacity can be implemented, and in some cases, a semiconductor switch can be implemented.

또한, 병렬 스위치(721, 722, 723)의 일단은 입출력 포트(Po1, Po2, Po3)에 접속되는 바, 차단되는 신호전달경로의 입출력 포트(Po1, Po2, Po3)의 전압 레벨은 접지전위를 가지게 된다. 이점을 이용하여 입출력 포트(Po1, Po2, Po3)의 전압레벨이 접지전위가 되면, 연결된 증폭기등 신호전달 장치가 전송라인의 차단을 감지하여, 자체적으로 전력 공급을 중단하거나, 필요한 조치를 취하도록 구현할 수도 있는 등, 신호전달 장치의 다양한 구현을 가능하게 하는 효과도 있다.In addition, one end of the parallel switches 721, 722, and 723 is connected to the input / output ports Po1, Po2, and Po3, so that the voltage level of the input / output ports Po1, Po2, Po3 of the signal transmission path that is blocked indicates a ground potential. Have. By taking advantage of this, when the voltage level of the input / output ports (Po1, Po2, Po3) becomes the ground potential, the signal transmission device such as a connected amplifier detects that the transmission line is blocked, so that the power supply itself can be stopped or take necessary measures. It may also be implemented, such as to enable various implementations of the signal transmission device.

상기 제1 전송라인(711, 712, 713) 및 제2 전송라인(731, 732, 733)은 λ/4의 길이를 가지는 것이 바람직하고, 상기 제2 전송라인(731, 732, 733) 및 제3 전송라인(751, 752, 753), 직렬 스위치(761, 762, 763)는 3개가 합쳐서 λ/2의 길이를 가져야 한다. 따라서, 제3 전송라인(751, 752, 753) 및 직렬 스위치(761, 762, 763)는 합쳐서 λ/4의 길이를 가지는 것이 바람직하고, 이는 또한 모든 전송라인을 λ/4의 길이를 가지는 것으로 구현할 수 있게 하여 제작의 편의성도 높여준다.Preferably, the first transmission lines 711, 712, 713 and the second transmission lines 731, 732, 733 have a length of λ / 4, and the second transmission lines 731, 732, 733 and the second transmission line 731, 732, 733. The three transmission lines 751, 752 and 753 and the series switches 761, 762 and 763 should have a length of? / 2 in total. Accordingly, it is preferable that the third transmission lines 751, 752, 753 and the series switches 761, 762, 763 have a length of λ / 4 in total, which also means that all transmission lines have a length of λ / 4. It can be implemented to increase the convenience of production.

본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.Although the present invention has been described by way of limited embodiments and drawings, the present invention is not limited thereto, and the technical spirit of the present invention and the claims to be described below by those skilled in the art to which the present invention pertains. Of course, various modifications and variations are possible within the scope of equivalents.

본 발명에 따른 N경로 전력 분배기/합성기를 실시함에 의해, 전송신호 손실을 최소화할수 있으며, 이에 따라 하이 파워용으로 제작할 수 있다.By implementing the N-path power divider / synthesizer according to the present invention, transmission signal loss can be minimized, and thus can be manufactured for high power.

또한, 일부 구성 요소를 방열판으로 대체하여 발열을 방지할 수 있는 효과도 있다.In addition, there is an effect that can prevent the heat generation by replacing some components with a heat sink.

또한, 신호전달경로상에서 상당간 공간을 차지하는 직렬 아이솔레이션 저항을 제거하여 제작시 회로 구현 공간에 여유가 부여되는 효과도 있다.In addition, by eliminating series isolation resistors that occupy a considerable amount of space on the signal transmission path, there is an effect that a space is provided in a circuit implementation space.

병렬 스위치를 사용한 본 발명에 따른 N경로 전력 분배기/합성기를 실시함에 의해, 신호전달경로 차단시 물리적 절단이 일어나지 않아, 물리적 절단으로 인한 시스템의 충격을 방지하는 효과가 있다.By implementing the N-path power divider / synthesizer according to the present invention using a parallel switch, physical cutting does not occur when the signal path is blocked, thereby preventing the impact of the system due to physical cutting.

또한, 신호전달경로 차단시 사용되는 스위치에 흐르는 전송신로량이 작아지게 되므로, 작은 용량의 스위치 소자의 사용이 가능해져, 비용절감의 효과가 있다. 특히, 이에 따라 반도체 스위치 소자로 구현하는 경우에는 스위칭 시간을 줄일 수 있는 부가적 효과도 가져온다.
In addition, since the amount of transmission paths flowing to the switch used at the time of blocking the signal transmission path becomes small, the use of a small capacity switch element becomes possible, thereby reducing the cost. Particularly, in the case of the semiconductor switch device, the switching time may be reduced.

Claims (16)

공통 입출력 포트; Common input and output ports; 공통노드; Common node; 상기 공통 입출력 포트에 일측이 접속되며 타측이 입출력 포트에 접속된 소정 길이의 제1전송라인, 상기 제1 전송라인의 타측에 일측이 연결되는 소정 길이의 제2 전송라인, 및 상기 제2 전송라인의 타측에 일측이 연결되고 타측이 공통노드에 연결되는 소정 길이의 제3 전송라인으로 구성된 N개의 신호전달경로;A first transmission line having one side connected to the common input / output port and the other side connected to the input / output port, a second transmission line having a predetermined length having one side connected to the other side of the first transmission line, and the second transmission line N signal transmission paths comprising a third transmission line having a predetermined length having one side connected to the other side and the other side connected to the common node; 상기 공통 입출력 포트와 상기 N개의 신호전달경로내 제1전송라인의 사이에 접속되는 N개의 직렬 스위치; N serial switches connected between the common input / output port and the first transmission line in the N signal transmission paths; 상기 각 신호전달경로상의 제2 전송라인 및 제3 전송라인의 연결지점에 일측이 접속되며 접지단에 타측이 접속되는 N개의 병렬 저항; 및 N parallel resistors having one side connected to the connection point of the second transmission line and the third transmission line on each signal transmission path and the other side connected to the ground terminal; And 상기 각 신호전달경로상의 제2 전송라인 및 제3 전송라인의 연결지점에 일측이 접속되며 접지단에 타측이 접속되는 N개의 병렬 스위치N parallel switches having one side connected to the connection point of the second transmission line and the third transmission line on each signal transmission path and the other side connected to the ground terminal. 를 포함하는 N경로 전력 분배기/합성기.N-path power divider / synthesizer comprising a. 제1항에 있어서,The method of claim 1, 동일한 신호전달경로에 연결된 상기 직렬 스위치의 턴오프와 상기 병렬 스위 치의 턴온이 동시에 수행되는 N경로 전력 분배기/합성기.N-path power divider / synthesizer, wherein the turn-off of the series switch and the turn-on of the parallel switch are simultaneously performed connected to the same signal path. 제1항에 있어서, The method of claim 1, 상기 제1 전송라인, 상기 제2 전송라인 및 상기 제3 전송라인은 규격이 모두 동일한 임피던스 소자인 N경로 전력 분배기/합성기. And the first transmission line, the second transmission line, and the third transmission line are N path power dividers / synthesizers, all of which are equal in size. 제1항에 있어서,The method of claim 1, 일측으로 신호를 입력받거나 출력하며, 타측은 상기 공통 입출력 포트에 연결되는 정합 라인;A matching line receiving or outputting a signal to one side, the other side being connected to the common input / output port; 활성화된 신호전달경로의 개수에 따라 상기 정합 라인과 연결되는 N-1개의 정합 스터브; 및 N-1 matching stubs connected to the matching lines according to the number of activated signal transmission paths; And 상기 정합 스터브와 정합 라인을 스위칭하는 N-1개의 스터브 스위치로 이루어진 임피던스 정합 수단을 더 포함하는 N경로 전력 분배기/합성기.And an impedance matching means comprising N-1 stub switches for switching the matching stub and the matching line. 공통 입출력 포트; Common input and output ports; 공통노드; Common node; 상기 공통 입출력 포트에 일측이 접속되며 타측이 입출력 포트에 접속된 소 정 길이의 제1전송라인, 상기 제1 전송라인의 타측에 일측이 연결되는 아이솔레이션 저항, 상기 아이솔레이션 저항의 타측에 일측이 연결되는 소정 길이의 제2 전송라인, 및 상기 제2 전송라인의 타측에 일측이 연결되고 타측이 공통노드에 연결되는 소정 길이의 제3 전송라인으로 구성된 N개의 신호전달경로;One side is connected to the common input / output port and the other side is a first transmission line having a predetermined length connected to the input / output port, an isolation resistor having one side connected to the other side of the first transmission line, and one side connected to the other side of the isolation resistor. N signal transmission paths including a second transmission line having a predetermined length and a third transmission line having a predetermined length having one side connected to the other side of the second transmission line and the other side connected to the common node; 상기 공통 입출력 포트와 상기 N개의 신호 전달패스내 제1 전송라인의 사이에 접속되는 N개의 직렬 스위치; 및 N series switches connected between the common input / output port and a first transmission line in the N signal transmission paths; And 상기 각 신호전달경로상의 제2 전송라인 및 제3 전송라인의 연결지점에 일측이 접속되며 접지단에 타측이 접속되는 N개의 병렬 스위치N parallel switches having one side connected to the connection point of the second transmission line and the third transmission line on each signal transmission path and the other side connected to the ground terminal. 를 포함하는 N경로 전력 분배기/합성기.N-path power divider / synthesizer comprising a. 제5항에 있어서,The method of claim 5, 동일한 신호전달경로에 연결된 상기 직렬 스위치의 턴오프와 상기 병렬 스위치의 턴온이 동시에 수행되는 N경로 전력 분배기/합성기.N-path power divider / synthesizer, wherein the turn-off of the series switch and the turn-on of the parallel switch are simultaneously performed connected to the same signal path. 제5항에 있어서, The method of claim 5, 상기 제1 전송라인, 상기 제2 전송라인 및 상기 제3 전송라인은 규격이 모두 동일한 임피던스 소자인 N경로 전력 분배기/합성기. And the first transmission line, the second transmission line, and the third transmission line are N path power dividers / synthesizers, all of which are equal in size. 제5항에 있어서,The method of claim 5, 일측으로 신호를 입력받거나 출력하며, 타측은 상기 공통 입출력 포트에 연결되는 정합 라인;A matching line receiving or outputting a signal to one side, the other side being connected to the common input / output port; 활성화된 신호전달경로의 개수에 따라 상기 정합 라인과 연결되는 N-1개의 정합 스터브; 및 N-1 matching stubs connected to the matching lines according to the number of activated signal transmission paths; And 상기 정합 스터브와 정합 라인을 스위칭하는 N-1개의 스터브 스위치로 이루어진 임피던스 정합 수단을 더 포함하는 N경로 전력 분배기/합성기.And an impedance matching means comprising N-1 stub switches for switching the matching stub and the matching line. 공통 입출력 포트; Common input and output ports; 공통노드; Common node; 상기 공통 입출력 포트에 일측이 접속되며 타측이 입출력 포트에 접속된 소정 길이의 제1 전송라인, 상기 제1 전송라인의 타측에 일측이 연결되는 소정 길이의 제2 전송라인, 및 상기 제2 전송라인의 타측에 일측이 연결되고 타측이 공통노드에 연결되는 소정 길이의 제3 전송라인으로 구성된 N개의 신호전달경로;A first transmission line having one side connected to the common input / output port and the other side connected to the input / output port, a second transmission line having a predetermined length having one side connected to the other side of the first transmission line, and the second transmission line N signal transmission paths comprising a third transmission line having a predetermined length having one side connected to the other side and the other side connected to the common node; 상기 공통 입출력 포트와 상기 N개의 신호전달경로내 제1전송라인의 사이에 접속되는 N개의 제1 직렬 스위치; N first serial switches connected between the common input / output port and the first transmission line in the N signal transmission paths; 상기 제3 전송라인과 공통노드의 사이에 접속되는 N개의 제2 직렬 스위치; 및 N second series switches connected between the third transmission line and the common node; And 상기 각 신호전달경로상의 제2 전송라인 및 제3 전송라인의 연결지점에 일측이 접속되며 접지단에 타측이 접속되는 N개의 병렬 저항N parallel resistors having one side connected to the connection point of the second transmission line and the third transmission line on each signal transmission path and the other side connected to the ground terminal. 을 포함하는 N경로 전력 분배기/합성기.N-path power divider / synthesizer comprising a. 제9항에 있어서,The method of claim 9, 동일한 신호전달경로에 연결된 상기 제1 직렬 스위치의 턴오프와 상기 제2 직렬 스위치의 턴오프가 동시에 수행되는 N경로 전력 분배기/합성기.N-path power divider / synthesizer, wherein the turn-off of the first series switch and the turn-off of the second series switch are simultaneously performed connected to the same signal path. 제9항에 있어서, The method of claim 9, 상기 제1 전송라인, 상기 제2 전송라인 및 상기 제3 전송라인은 규격이 모두 동일한 임피던스 소자인 N경로 전력 분배기/합성기. And the first transmission line, the second transmission line, and the third transmission line are N path power dividers / synthesizers, all of which are equal in size. 제9항에 있어서,The method of claim 9, 일측으로 신호를 입력받거나 출력하며, 타측은 상기 공통 입출력 포트에 연결되는 정합 라인;A matching line receiving or outputting a signal to one side, the other side being connected to the common input / output port; 활성화된 신호전달경로의 개수에 따라 상기 정합 라인과 연결되는 N-1개의 정합 스터브; 및 N-1 matching stubs connected to the matching lines according to the number of activated signal transmission paths; And 상기 정합 스터브와 정합 라인을 스위칭하는 N-1개의 스터브 스위치로 이루어진 임피던스 정합 수단을 더 포함하는 N경로 전력 분배기/합성기.And an impedance matching means comprising N-1 stub switches for switching the matching stub and the matching line. 공통 입출력 포트; Common input and output ports; 공통노드; Common node; 상기 공통 입출력 포트에 일측이 접속되며 타측이 입출력 포트에 접속된 소정 길이의 제1전송라인, 상기 제1 전송라인의 타측에 일측이 연결되는 소정 길이의 제2 전송라인, 및 상기 제2 전송라인의 타측에 일측이 연결되고 타측이 공통노드에 연결되는 소정 길이의 제3 전송라인으로 구성된 N개의 신호전달경로;A first transmission line having one side connected to the common input / output port and the other side connected to the input / output port, a second transmission line having a predetermined length having one side connected to the other side of the first transmission line, and the second transmission line N signal transmission paths comprising a third transmission line having a predetermined length having one side connected to the other side and the other side connected to the common node; 상기 제1 전송라인 및 제2 전송라인의 연결점과 접지단 사이에 접속되는 N개의 병렬 스위치; N parallel switches connected between a connection point of the first transmission line and the second transmission line and a ground terminal; 상기 제3 전송라인과 공통노드 사이에 접속되는 N개의 직렬 스위치; 및 N series switches connected between the third transmission line and the common node; And 상기 각 신호전달경로상의 제2 전송라인 및 제3 전송라인의 연결지점에 일측이 접속되며 접지단에 타측이 접속되는 N개의 병렬 저항N parallel resistors having one side connected to the connection point of the second transmission line and the third transmission line on each signal transmission path and the other side connected to the ground terminal. 을 포함하는 N경로 전력 분배기/합성기.N-path power divider / synthesizer comprising a. 제13항에 있어서,The method of claim 13, 동일한 신호전달경로에 연결된 상기 직렬 스위치의 턴오프와 상기 병렬 스위 치의 턴온은 동시에 수행되는 N경로 전력 분배기/합성기.N-path power divider / synthesizer, wherein the turn-off of the series switch and the turn-on of the parallel switch are simultaneously performed connected to the same signal path. 제13항에 있어서, The method of claim 13, 상기 제1 전송라인, 상기 제2 전송라인 및 상기 제3 전송라인은 규격이 모두 동일한 임피던스 소자인 N경로 전력 분배기/합성기. And the first transmission line, the second transmission line, and the third transmission line are N path power dividers / synthesizers, all of which are equal in size. 제13항에 있어서,The method of claim 13, 일측으로 신호를 입력받거나 출력하며, 타측은 상기 공통 입출력 포트에 연결되는 정합 라인;A matching line receiving or outputting a signal to one side, the other side being connected to the common input / output port; 활성화된 신호전달경로의 개수에 따라 상기 정합 라인과 연결되는 N-1개의 정합 스터브; 및 N-1 matching stubs connected to the matching lines according to the number of activated signal transmission paths; And 상기 정합 스터브와 정합 라인을 스위칭하는 N-1개의 스터브 스위치로 이루어진 임피던스 정합 수단을 더 포함하는 N경로 전력 분배기/합성기.And an impedance matching means comprising N-1 stub switches for switching the matching stub and the matching line.
KR1020040065527A 2004-07-01 2004-08-19 N-way power divider/combiner KR100564306B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040051264 2004-07-01
KR20040051264 2004-07-01

Publications (2)

Publication Number Publication Date
KR20060002689A KR20060002689A (en) 2006-01-09
KR100564306B1 true KR100564306B1 (en) 2006-03-29

Family

ID=37105614

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040065527A KR100564306B1 (en) 2004-07-01 2004-08-19 N-way power divider/combiner

Country Status (1)

Country Link
KR (1) KR100564306B1 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100715876B1 (en) * 2006-06-12 2007-05-07 에스케이 텔레콤주식회사 Apparatus for distributing power in mobile communication system
EP3618270A4 (en) * 2017-05-29 2020-09-16 Mitsubishi Electric Corporation High frequency mixer
US10742176B2 (en) * 2017-11-14 2020-08-11 Mediatek Singapore Pte. Ltd. Programmable power combiner and splitter
US11049856B2 (en) * 2018-06-19 2021-06-29 Nuvoton Technology Corporation Japan Semiconductor device
CN109802216B (en) * 2019-03-29 2021-06-01 哈尔滨工业大学 Broadband miniaturized Wilkinson power divider based on thin film integrated passive device process and preparation method thereof
KR102233511B1 (en) * 2019-04-22 2021-03-30 장익수 Ultra-wide band n-way power divider/combiner
CN117498894A (en) * 2022-08-02 2024-02-02 华为技术有限公司 Communication device, communication control method thereof, and communication system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4965530A (en) 1989-09-26 1990-10-23 General Electric Company Parallelled amplifier with switched isolation resistors

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4965530A (en) 1989-09-26 1990-10-23 General Electric Company Parallelled amplifier with switched isolation resistors

Also Published As

Publication number Publication date
KR20060002689A (en) 2006-01-09

Similar Documents

Publication Publication Date Title
JP2006503474A (en) Transmit and receive antenna switches
CN101110610B (en) Divider/combiner with coupled and uncoupled sections
US8907745B2 (en) Transistor switches with single-polarity control voltage
KR100279490B1 (en) N-way power divider/combiner
KR100564306B1 (en) N-way power divider/combiner
US20030001668A1 (en) Switchable RF power divider/combiner
US5856713A (en) N-way MMIC switch
EP1889373B1 (en) By-pass arrangement of a low noise amplifier
CN100334774C (en) Microwave switch and power amplifier thermal back-up, its mutual system and realization thereof
US4129838A (en) Switching arrangements
US4254385A (en) Two-dimensional (planar) TDMA/broadcast microwave switch matrix for switched satellite application
EP3483981B1 (en) Programmable power combiner and splitter
US9013246B2 (en) Coupler with distributed feeding and compensation
KR100521422B1 (en) Switchable power divider/combiner and frequency allocation system adopting the same
KR100346746B1 (en) Switchable two - way power divider/combiner
US9160051B2 (en) Radio frequency combiner/divider
SE529457C2 (en) Microwave amplifier unit bypass device
US5008633A (en) Cross-fed FET power-chip
US20080030255A1 (en) Switch circuit and switch device
KR20010039467A (en) N-way switchable power combiner having matched transmission lines according to the number of combined channels
KR100384970B1 (en) Switchable divider having matched transmission lines according to dividing branches
JPH09199902A (en) Circuit selection device
KR20040025424A (en) Combine and Distribution Unit for Impedance Composition
KR101476805B1 (en) A re-configurable amplifier
US8059639B2 (en) Switch matrix

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130226

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140225

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150223

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160217

Year of fee payment: 11