KR100564020B1 - Loop filter circuit - Google Patents

Loop filter circuit Download PDF

Info

Publication number
KR100564020B1
KR100564020B1 KR1020030087470A KR20030087470A KR100564020B1 KR 100564020 B1 KR100564020 B1 KR 100564020B1 KR 1020030087470 A KR1020030087470 A KR 1020030087470A KR 20030087470 A KR20030087470 A KR 20030087470A KR 100564020 B1 KR100564020 B1 KR 100564020B1
Authority
KR
South Korea
Prior art keywords
filter
terminal
loop filter
resistor
loop
Prior art date
Application number
KR1020030087470A
Other languages
Korean (ko)
Other versions
KR20050054136A (en
Inventor
윤홍기
Original Assignee
주식회사 팬택
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 팬택 filed Critical 주식회사 팬택
Priority to KR1020030087470A priority Critical patent/KR100564020B1/en
Publication of KR20050054136A publication Critical patent/KR20050054136A/en
Application granted granted Critical
Publication of KR100564020B1 publication Critical patent/KR100564020B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/06—Frequency selective two-port networks including resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
    • H03H11/0472—Current or voltage controlled filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/40—Impedance converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/46—One-port networks

Abstract

본 발명의 루프 필터 회로는, 루프 필터의 출력 전압의 불연속성을 해결하기 위하여, 스위치 절환 시 루프 필터의 출력 전압에 변화가 없도록 함으로써, 동기 시간을 빠르게 하는 동시에 위상 잡음 특성도 개선하는 루프 필터 회로를 제공하는데 그 목적이 있다.In order to solve the discontinuity of the output voltage of the loop filter, the loop filter circuit of the present invention provides a loop filter circuit that improves the phase noise characteristics while increasing the synchronous time by not changing the output voltage of the loop filter during switch switching. The purpose is to provide.

상기 목적을 달성하기 위하여 본 발명은, 루프 필터를 제어하는 제어부가 구비된 휴대용 단말기에 있어서, 상기 루프 필터는, 입력 전압을 저역 통과시키는 1차 필터; 상기 1차 필터의 출력 전압을 입력받아 저역 통과시키는 2차 필터; 상기 2차 필터의 출력 전압을 입력받아 저역 통과시켜 발진 제어신호로 출력하는 3차 필터; 및 동기 획득 시작 및 동기 획득 종료 시에 상기 제어부의 스위칭 제어에 의해 상기 2차 필터의 필터링 및 상기 3차 필터의 필터링을 조정하는 필터 조정부를 포함한다.In order to achieve the above object, the present invention provides a portable terminal including a control unit for controlling a loop filter, the loop filter comprising: a first filter for low-passing an input voltage; A secondary filter which receives the output voltage of the primary filter and low-passes it; A tertiary filter which receives the output voltage of the secondary filter and low-passes it and outputs the oscillation control signal; And a filter adjusting unit that controls filtering of the secondary filter and filtering of the tertiary filter by switching control of the controller at the start of synchronization acquisition and the end of synchronization acquisition.

루프 필터, 동기 시간, 위상 잡음Loop Filter, Sync Time, Phase Noise

Description

루프 필터 회로{LOOP FILTER CIRCUIT} Loop filter circuit {LOOP FILTER CIRCUIT}             

도 1은 종래의 루프 필터를 나타낸 회로도,1 is a circuit diagram showing a conventional loop filter,

도 2a~도 2c는 본 발명의 일 실시예에 의한 루프 필터 회로가 적용된 시스템을 나타낸 블록도,2A to 2C are block diagrams illustrating a system to which a loop filter circuit according to an embodiment of the present invention is applied;

도 3은 본 발명의 일 실시예에 의한 루프 필터 회로를 나타낸 회로도,3 is a circuit diagram illustrating a loop filter circuit according to an embodiment of the present invention;

도 4a는 본 발명의 필터 조정부에 관련된 회로를 나타낸 회로도,4A is a circuit diagram showing a circuit related to a filter adjustment unit of the present invention;

도 4b는 도 4a의 스위치 턴온시 등가회로를 나타낸 회로도.4B is a circuit diagram illustrating an equivalent circuit when the switch of FIG. 4A is turned on.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

310 : 1차 필터 320 : 2차 필터310: 1st filter 320: 2nd filter

330 : 3차 필터 340 : 필터 조정부330: third order filter 340: filter adjustment unit

본 발명은 루프 필터 회로에 관한 것으로, 특히, 단말기의 송수신기에 있어서, 위상 잡음과 락 타임(lock time) 특성을 개선하여 수신 및 송신 특성을 개선시 키는 루프 필터 회로에 관한 것이다.The present invention relates to a loop filter circuit, and more particularly, to a loop filter circuit in which a transceiver of a terminal improves reception and transmission characteristics by improving phase noise and lock time characteristics.

대역 확산 통신은 주로, 군사 통신 등 군사 관련 여러 가지 장비에 이용되었다. 최근에는 반도체 기술의 발달과 대역 확산 통신이 갖는 장점 때문에 상업용으로 그 응용 분야가 급속히 확산되고 있다. 이미 CDMA 방식의 디지털 셀룰러 폰의 서비스가 제공되고 있으며, 개인 휴대 통신(Personal Communication Service ;PCS)도 시작하였다. 대역 확산 통신에서는 동기가 매우 중요하며 정확한 동기를 이루기 위해 디지털 지연-잠김 루프(Digital Delay-Locked Loop)를 사용하는 위상 동기 루프(Phase Locked Loop ;PLL) 기술이 요구된다. 종래에는 레이크(Rake) 수신기를 구성하는 각 수신기가 각각 독립된 동기 장치를 가지게 되어, 하드웨어적으로 매우 복잡한 구조를 갖는 디지털 지연-잠김 루프(Digital Delay-Locked Loop)로 구성되었다. 이 때, 빠른 동기 시간을 만족시키고, 위상 잡음을 제거하기 위하여 송수신기 내에 루프 필터(loop filter)를 장착하게 된다. 이러한, 루프 필터의 출력값은 수치 제어 발진기(Numerical Control Oscilliator)에 입력되어 동기 유지에 필요한 위상을 조절하게 된다.Spread-spread communication has primarily been used in a variety of military-related equipment, including military communications. Recently, due to the development of semiconductor technology and the advantages of spread spectrum communication, its application field is rapidly spreading for commercial use. CDMA digital cellular phones are already being provided, and Personal Communication Service (PCS) has also begun. In spread spectrum communication, synchronization is very important, and phase locked loop (PLL) technology using a digital delay-locked loop is required to achieve accurate synchronization. In the related art, each receiver constituting the rake receiver has an independent synchronization device, and is configured as a digital delay-locked loop having a very complicated structure in hardware. In this case, a loop filter is installed in the transceiver to satisfy the fast synchronization time and to remove phase noise. The output value of the loop filter is input to a numerical control oscillator to adjust a phase required for synchronization.

도 1은 종래의 루프 필터를 나타낸 회로도로서, 이러한 종래의 루프 필터는, 입력 전압(Vin)의 입력 단자에 제1 단자가 연결되고, 제2 단자는 접지된 커패시터(111)를 구비하고, 필터링 동작을 수행하는 1차 필터(110); 입력 전압(Vin)의 입력 단자에 제1 단자가 연결된 커패시터(121)와, 제1 단자는 커패시터(121)의 제2 단자에 연결되고, 제2 단자는 접지된 저항(122)을 구비하고, 필터링 동작을 수행하는 2차 필터(120); 제어 신호에 따른 스위칭 동작을 통하여 2차 필터(120) 내 저항(122)의 저항 값을 조정하는 필터 조정부(130); 및 입력 전압(Vin)의 입력 단자에 제1 단자가 연결되고, 제2 단자는 출력 전압(Vout)의 출력 단자를 형성하는 저항(141)과, 제1 단자는 저항(141)의 제2 단자에 연결되고, 제2 단자는 접지된 커패시터(142)를 구비하며, 필터링 동작을 수행하는 3차 필터(140)를 포함한다.1 is a circuit diagram illustrating a conventional loop filter. In the conventional loop filter, a first terminal is connected to an input terminal of an input voltage Vin, and the second terminal includes a grounded capacitor 111. A primary filter 110 performing an operation; A capacitor 121 having a first terminal connected to an input terminal of the input voltage Vin, a first terminal connected to a second terminal of the capacitor 121, and a second terminal having a grounded resistor 122, A secondary filter 120 for performing a filtering operation; A filter adjusting unit 130 for adjusting a resistance value of the resistor 122 in the secondary filter 120 through a switching operation according to a control signal; And a first terminal is connected to the input terminal of the input voltage Vin, the second terminal is a resistor 141 forming an output terminal of the output voltage Vout, and the first terminal is a second terminal of the resistor 141. The second terminal has a grounded capacitor 142 and includes a tertiary filter 140 that performs a filtering operation.

휴대용 단말기 내에 장착된 종래의 루프 필터는 상술한 바와 같이 3차 저대역 필터 구조를 형성하고 있다. 이 때, 빠른 동기 시간을 필요로 할 때는 필터 조정부(130)의 스위치를 턴온하여 2차 필터(120) 내 저항(122)의 저항값을 감소시키고, 이를 통하여 회로의 시정수를 감소시켜 동기 시간이 빠르게 된다. 한편, 위상 잡음을 개선시키고자 할 때는, 필터 조정부(130)의 스위치를 턴오프하여 2차 필터(120) 내 저항(122)의 저항값을 유지시키고, 이를 통하여 위상 잡음을 개선시킨다.The conventional loop filter mounted in the portable terminal forms a third order low band filter structure as described above. At this time, when a fast synchronizing time is required, the switch of the filter adjusting unit 130 is turned on to decrease the resistance value of the resistor 122 in the secondary filter 120, thereby reducing the time constant of the circuit, thereby synchronizing time. This becomes faster. On the other hand, to improve the phase noise, by turning off the switch of the filter adjusting unit 130 to maintain the resistance value of the resistor 122 in the secondary filter 120, thereby improving the phase noise.

그러나, 상술한 루프 필터에 의하면, 필터 조정부(130)의 스위치 절환 시 2차 필터(120) 내 저항(122)의 저항값이 급격히 변하게 되고, 이는 시정수의 급격한 변화라는 결과를 낳게 되어 루프 필터의 출력 전압이 순간적으로 변하는 문제점이 있다. 즉, 루프 필터의 출력 전압의 불연속성 때문에 수치 제어 발진기의 제어 전압이 변하게 되는데, 이로 인하여 동기 시간이 길어지므로, 빠른 동기 시간을 실현하지 못하는 문제점이 있다.However, according to the above-described loop filter, the resistance value of the resistor 122 in the secondary filter 120 changes rapidly when the switch of the filter adjusting unit 130 switches, which results in a sudden change in the time constant. There is a problem that the output voltage of is instantaneously changed. That is, the control voltage of the numerically controlled oscillator is changed due to the discontinuity of the output voltage of the loop filter. As a result, the synchronization time becomes long, and thus, there is a problem that a fast synchronization time is not realized.

상기 문제점을 해결하기 위하여 안출된 본 발명은, 루프 필터의 출력 전압의 불연속성을 해결하기 위하여, 스위치 절환 시 루프 필터의 출력 전압에 변화가 없도록함으로써, 동기 시간을 빠르게 하는 동시에 위상 잡음 특성도 개선하는 루프 필터 회로를 제공하는데 그 목적이 있다.
The present invention has been made to solve the above problems, in order to solve the discontinuity of the output voltage of the loop filter, by changing the output voltage of the loop filter when switching the switch, to improve the synchronous time and also improve the phase noise characteristics The purpose is to provide a loop filter circuit.

상기 목적을 달성하기 위하여 본 발명은, 루프 필터를 제어하는 제어부가 구비된 휴대용 단말기에 있어서, 상기 루프 필터는, 입력 전압을 저역 통과시키는 1차 필터; 상기 1차 필터의 출력 전압을 입력받아 저역 통과시키는 2차 필터; 상기 2차 필터의 출력 전압을 입력받아 저역 통과시켜 발진 제어신호로 출력하는 3차 필터; 및 동기 획득 시작 및 동기 획득 종료 시에 상기 제어부의 스위칭 제어에 의해 상기 2차 필터의 필터링 및 상기 3차 필터의 필터링을 조정하는 필터 조정부를 포함한다.In order to achieve the above object, the present invention provides a portable terminal including a control unit for controlling a loop filter, the loop filter comprising: a first filter for low-passing an input voltage; A secondary filter which receives the output voltage of the primary filter and low-passes it; A tertiary filter which receives the output voltage of the secondary filter and low-passes it to output an oscillation control signal; And a filter adjusting unit that controls filtering of the secondary filter and filtering of the tertiary filter by switching control of the controller at the start of synchronization acquisition and the end of synchronization acquisition.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 본 발명의 가장 바람직한 실시예들을 첨부된 도면을 참조하여 설명하기로 한다.Hereinafter, the most preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention. .

먼저, 도 2a~도 2c는 본 발명의 일 실시예에 의한 루프 필터 회로가 적용된 시스템을 나타낸 블록도로서, 이에 관하여 설명하면 다음과 같다.First, FIG. 2A to FIG. 2C are block diagrams illustrating a system to which a loop filter circuit according to an embodiment of the present invention is applied.

도 2a는 CDMA 시스템에서의 레이크 수신기의 구조도이다.2A is a structural diagram of a rake receiver in a CDMA system.

도시된 바와 같이, 레이크 수신기는 다수의 복조기(210)와 이들 출력을 결합(combine)하는 결합기(Combiner)(220)로 구성된다.As shown, the rake receiver consists of a plurality of demodulators 210 and a combiner 220 that combines these outputs.

다이버시티 기법에는 여러 가지 형태가 있는데 특히, 대역 확산 통신 방식을 사용하는 CDMA 시스템에서는 대역 확산 통신의 특징인 다중 경로 다이버스티 기법을 사용할 수 있는 큰 장점이 있다. 대역 확산 통신의 통신 방식은 의사잡음(Pseudo Noise Code ;이하 PN이라 함)코드를 사용하여 서로 정해진 코드를 사용하는 송수신자들만이 서로 통화할 수 있는 시스템이다. 같은 PN 코드를 사용하는 사용자 사이에도 송수신기간에 정확한 동기를 이루지 못하면 통신을 할 수 없기 때문에 정확한 동기의 유지가 매우 중요하다.There are many types of diversity schemes. In particular, in a CDMA system using spread spectrum communication schemes, a multipath diversity scheme, which is a feature of spread spectrum communications, can be used. The spreading communication system uses a pseudo noise code (PN) code so that only transceivers using a predetermined code can talk to each other. It is very important to maintain accurate synchronization even if users who use the same PN code cannot communicate without correct synchronization in the transmission and reception period.

도 2b는 도 2a의 레이크 수신기에서의 복조기의 구조도이다.FIG. 2B is a structural diagram of a demodulator in the rake receiver of FIG. 2A.

대역 확산 통신에서의 코드 동기는 초기 동기부(211)를 통한 코드 획득과 코드 추적 루프(212)를 통한 동기 추적의 2가지 과정을 거쳐 이루어진다.Code synchronization in spread spectrum communication is performed through two processes, code acquisition through the initial synchronization unit 211 and synchronization tracking through the code tracking loop 212.

초기 동기는 송신측의 PN 코드와 수신측의 PN 코드가 1/2 칩 이내에 들어오도록 수신기의 PN 코드의 위상을 조절하는 것이고, 동기 추적은 초기 동기에서 이루지 못한 보다 정밀한 동기를 위해 동기 추적 기능과 동기를 계속 유지하는 기능을 한다. 완전한 동기가 이루어지면 역확산/데이터 복조부(213)를 통해 결합기로 입력된다. 각각의 동기 장치에 사용되는 PN 코드는 통신의 보안성과 다수의 사용자간 보다 우수한 상호 직교 성질을 갖도록 주기가 긴 PN 코드를 사용한다. 또한, PN 코드의 제어와 위상을 조절하기 위해 시드(seed) 값을 저장하는 레지스터와 마스크 레지스터를 갖게 된다.Initial synchronization is to adjust the phase of the PN code of the receiver so that the PN code of the transmitter and the PN code of the receiver are within 1/2 chip. It keeps you motivated. When complete synchronization is achieved, the despreader / data demodulator 213 is input to the combiner. The PN code used for each synchronization device uses a long period PN code to ensure communication security and better mutual orthogonality among multiple users. In addition, it has a register and a mask register for storing a seed value to control the phase and control of the PN code.

도 2c는 도 2b의 레이크 수신기 복조기의 동기 추적 장치의 구조도이다.FIG. 2C is a structural diagram of a synchronization tracking device of the rake receiver demodulator of FIG. 2B.

어얼리(Early) 상관기(310)는, 복조기의 역확산에 사용되는 PN 코드보다 1/2 칩 앞서는 코드(301)가 사용되어 상관값을 제공하는 역할을 한다.The early correlator 310 serves to provide a correlation value by using a code 301 that is 1/2 chip ahead of the PN code used for despreading the demodulator.

또한, 래이트(Late) 상관기(320)는, 복조기의 역확산에 사용되는 PN 코드보다 1/2 칩 뒤지는 래이트(late)코드(302)가 사용되어 상관값을 제공하는 역할을 한다.In addition, the late correlator 320 serves to provide a correlation value by using a late code 302 1/2 chip behind the PN code used for despreading the demodulator.

한편, 복수개의 제곱기(330, 340)는, 상기 어얼리(Early) 상관기(310) 및 상기 래이트(Late) 상관기(320)의 출력을 각각 제곱한 후 그 차분값을 후술하는 루프 필터(Loop Filter)(350)로 출력하는 역할을 한다.On the other hand, the plurality of squarers (330, 340) is a loop filter that squares the outputs of the early correlator 310 and the late correlator 320, respectively, and describes the difference value later ( Loop Filter (350).

또한, 루프 필터(350)는, 상기 복수개의 제곱기(330, 340)에 의한 차분값을 필터링하고, 필터링 된 값을 제어 전압으로서 출력하는 역할을 한다. 여기서, 상기 루프 필터(350)는, 스위치 턴온 모드 및 스위치 턴오프 모드에서 동작하고, 상기 스위치 턴온 모드는 빠른 동기 획득에 적용되며, 상기 스위치 턴오프 모드는 위상 잡음 제거에 적용된다.In addition, the loop filter 350 filters the difference values by the plurality of squarers 330 and 340 and outputs the filtered values as the control voltage. Here, the loop filter 350 operates in a switch turn-on mode and a switch turn-off mode, the switch turn-on mode is applied to fast synchronization acquisition, and the switch turn-off mode is applied to phase noise cancellation.

한편, 수치 제어 발진기(Numerical Control Oscilliator ;이하 NCO)(360)는, 상기 루프 필터(350)에서 입력된 제어 전압에 따라 발진 신호를 생성하는 역할을 한다.Meanwhile, the numerical control oscillator (NCO) 360 serves to generate an oscillation signal according to the control voltage input from the loop filter 350.

또한, PN 코드 발생기(370)는, 상기 어얼리(Early) 상관기(310)와 상기 래이트(Late) 상관기(320)의 상관 결과가 같아지도록 유지하게 하는 방향으로 위상이 조절된 로컬(Local) PN 코드를 생성하는 역할을 한다. 여기서, 완전한 동기가 이루 어지면 복조기용 상관기에 동기가 정확히 맞는 PN 코드(303)를 제공하여 역확산/데이터 복조부에서 데이터 복조기능을 수행하게 된다.In addition, the PN code generator 370 may be configured to adjust the phase of the early correlator 310 and the late correlator 320 to maintain the same correlation result. It is responsible for generating PN code. Here, if complete synchronization is achieved, the PN code 303 that is correctly synchronized to the demodulator correlator is provided to perform the data demodulation function in the despread / data demodulator.

도 3은 본 발명의 일 실시예에 의한 루프 필터 회로를 나타낸 회로도로서, 이러한 루프 필터 회로는, 1차 필터(410), 2차 필터(420), 3차 필터(430) 및 필터 조정부(440)를 포함한다.3 is a circuit diagram illustrating a loop filter circuit according to an exemplary embodiment of the present invention. The loop filter circuit includes a primary filter 410, a secondary filter 420, a tertiary filter 430, and a filter adjusting unit 440. ).

1차 필터(410)는, 상기 복수개의 제곱기(330, 340)에 의한 차분값을 입력 전압(Vin)으로서 입력받고, 상기 입력 전압(Vin)을 저역 통과시키는 역할을 한다. 여기서, 상기 1차 필터(410)에 관하여 상세히 설명하면 다음과 같다.The primary filter 410 receives difference values of the plurality of squarers 330 and 340 as an input voltage Vin, and serves to pass the input voltage Vin low pass. Here, the first filter 410 will be described in detail as follows.

상기 1차 필터(410) 내에 장착된 커패시터(411)는, 입력 전압(Vin)을 입력받는 입력 단자에 제1 단자가 연결되고, 제2 단자는 접지되어 커패시턴스를 제공하는 역할을 한다.The capacitor 411 mounted in the primary filter 410 has a first terminal connected to an input terminal receiving an input voltage Vin, and the second terminal is grounded to provide capacitance.

또한, 2차 필터(420)는, 상기 1차 필터(410)의 출력 전압을 입력받아 저역 통과시키는 역할을 한다. 여기서, 상기 2차 필터(420)에 관하여 상세히 설명하면 다음과 같다.In addition, the secondary filter 420 receives the output voltage of the primary filter 410 and serves to pass the low pass. Here, the secondary filter 420 will be described in detail as follows.

상기 2차 필터(420) 내에 장착된 커패시터(421)는, 제2 단자가 접지되어 커패시턴스를 제공하는 역할을 한다.The capacitor 421 mounted in the secondary filter 420 serves to provide a capacitance by grounding the second terminal.

또한, 상기 2차 필터(420) 내에 장착된 저항(422)는, 상기 입력 전압(Vin)을 입력받는 입력 단자에 제1 단자가 연결되고, 제2 단자는 상기 커패시터(421)의 제1 단자에 연결되어 저항값을 제공하는 역할을 한다.In addition, a resistor 422 mounted in the secondary filter 420 has a first terminal connected to an input terminal receiving the input voltage Vin, and the second terminal is a first terminal of the capacitor 421. It is connected to and serves to provide a resistance value.

한편, 3차 필터(430)는, 상기 2차 필터(420)의 출력 전압을 입력받아 저역 통과시켜 출력 전압(Vout)으로서 출력하는 역할을 한다. 여기서, 상기 3차 필터(430)에 관하여 상세히 설명하면 다음과 같다.Meanwhile, the tertiary filter 430 receives the output voltage of the secondary filter 420 and passes the low pass to output the output voltage Vout. Here, the third order filter 430 will be described in detail as follows.

상기 3차 필터(430) 내에 장착된 저항(431)은, 제1 단자는 상기 입력 전압(Vin)을 입력받는 입력 단자에 연결되고, 제2 단자는 출력 전압(Vout)의 출력 단자를 형성한다.The resistor 431 mounted in the tertiary filter 430 has a first terminal connected to an input terminal receiving the input voltage Vin and a second terminal forming an output terminal of the output voltage Vout. .

또한, 상기 3차 필터(430) 내에 장착된 커패시터(432)는, 제1 단자는 상기 저항(431)의 제2 단자에 연결되고, 제2 단자는 접지되어 커패시턴스를 제공하는 역할을 한다.In addition, the capacitor 432 mounted in the tertiary filter 430 may have a first terminal connected to a second terminal of the resistor 431 and a second terminal grounded to provide capacitance.

또한, 필터 조정부(440)는, 제어 신호에 따른 스위칭 동작을 통하여 상기 2차 필터(420)의 저항값 및 상기 3차 필터(430)의 저항값을 조정하는 역할을 한다. 여기서, 상기 필터 조정부(440)에 관하여 상세히 설명하면 다음과 같다.In addition, the filter adjusting unit 440 adjusts the resistance value of the secondary filter 420 and the resistance value of the tertiary filter 430 through a switching operation according to a control signal. Here, the filter adjusting unit 440 will be described in detail as follows.

상기 필터 조정부(440) 내에 장착된 스위치(441)는, 제1 단자가 상기 2차 필터(420) 내에 장착된 커패시터(421)의 제1 단자에 연결되어, 절환 동작을 수행하는 역할을 한다.The switch 441 mounted in the filter adjusting unit 440 has a first terminal connected to the first terminal of the capacitor 421 mounted in the secondary filter 420 to perform a switching operation.

또한, 상기 필터 조정부(440) 내에 장착된 저항(442)은, 제1 단자는 상기 스위치(441)의 제2 단자에 연결되고, 제2 단자는 상기 저항(431)의 제2 단자에 연결되어 저항값을 제공하는 역할을 한다.In addition, the resistor 442 mounted in the filter adjusting unit 440 may include a first terminal connected to a second terminal of the switch 441, and a second terminal connected to a second terminal of the resistor 431. It serves to provide a resistance value.

도 4a는 본 발명의 필터 조정부(440)에 관련된 회로를 나타낸 회로도이고, 도 4b는 도 4a의 스위치 턴온시 등가회로를 나타낸 회로도로서, 이를 참조하여 본 발명의 루프 필터 회로의 동작에 관하여 설명하면 다음과 같다.4A is a circuit diagram illustrating a circuit related to the filter adjusting unit 440 of the present invention, and FIG. 4B is a circuit diagram illustrating an equivalent circuit at the time of switch-on of FIG. 4A. Referring to this, the operation of the loop filter circuit of the present invention will be described. As follows.

리플 전압인 입력 전압(Vin)은 본 발명의 루프 필터 회로를 통과하면서 직류 전압(Vout)으로 바뀌어 출력된다.The input voltage Vin, which is the ripple voltage, is converted into a DC voltage Vout while being outputted through the loop filter circuit of the present invention.

이 때, 스위치(441)를 턴온함으로써, 저항(442)을 복수개의 저항(431, 422)에 병렬로 연결하여 전체 저항값을 감소시키면, 루프 필터 회로의 시정수값이 감소되어 동기 획득 시간이 단축된다. 다만, 위상 잡음은 다소 열화된다.At this time, when the switch 441 is turned on to connect the resistors 442 to the plurality of resistors 431 and 422 in parallel to decrease the total resistance value, the time constant value of the loop filter circuit is reduced to shorten the synchronous acquisition time. do. However, phase noise is somewhat degraded.

이후에, 동기가 이루어지면, 스위치(441)를 턴오프함으로써, 저항(442)을 제거하고, 이에 따라 루프 필터 회로의 시정수값이 증가되어, 위상 잡음 특성이 개선된다.Thereafter, if synchronization is achieved, the switch 441 is turned off, thereby eliminating the resistor 442, thereby increasing the time constant value of the loop filter circuit, thereby improving the phase noise characteristic.

스위칭 동작에 따른 저항값의 변화는 하기 수학식들에 의해 획득되며, 여기서 사용된 부호 중 Ra, Rb 및 Rc에 대해서는 도 4a에 도시된 바를 참조하고, R1 및 R2에 대해서는 도 4b에 도시된 바를 참조한다. 그리고, 하기 [수학식 1] 내지 [수학식 3]에 제시된 Rw에 대해 부연 설명하면, 스위치(441)가 턴 온된 경우와 스위치(441)가 턴 오프된 경우에 루프 필터의 출력 전압이 변화 없음을 하기 수학식들로 설명하는데 있어, 저항 분배 법칙에 따라 하기 수학식들을 전개하는데 수학식이 복잡해짐을 고려하여 Rw를 임의의 값으로 설정한 것이다. 이러한 Rw는 회로적으로 큰 의미가 없음을 밝혀 둔다.The change of the resistance value according to the switching operation is obtained by the following equations, and among the symbols used, refer to the bar shown in FIG. 4A for Ra, Rb, and Rc, and the bar shown in FIG. See. In addition, when Rw shown in Equations 1 to 3 is further explained, the output voltage of the loop filter does not change when the switch 441 is turned on and when the switch 441 is turned off. In describing the following equations, Rw is set to an arbitrary value in consideration of the complexity of developing the following equations according to the resistance distribution law. It is to be noted that such Rw is not significant in circuit.

Figure 112003046344772-pat00001
Figure 112003046344772-pat00001

Figure 112003046344772-pat00002
Figure 112003046344772-pat00002

Figure 112003046344772-pat00003
Figure 112003046344772-pat00003

Figure 112003046344772-pat00004
Figure 112003046344772-pat00004

상기 수학식 4에 상기 수학식 1 및 수학식 2를 대입하면 하기 수학식이 도출된다.Substituting Equation 1 and Equation 2 into Equation 4 leads to the following equation.

Figure 112003046344772-pat00005
Figure 112003046344772-pat00005

이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지로 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 한정되는 것이 아니다.The present invention described above is capable of various substitutions, modifications, and changes without departing from the technical spirit of the present invention for those skilled in the art to which the present invention pertains. It is not limited to the drawings shown.

본 발명은 루프 필터의 출력 전압의 불연속성을 해결하기 위하여, 스위치 절환 시 루프 필터의 출력 전압에 변화가 없도록함으로써, 동기 시간을 빠르게 하는 동시에 위상 잡음 특성도 개선하는 장점이 있다.In order to solve the discontinuity of the output voltage of the loop filter, the present invention has an advantage of improving the phase noise characteristic while increasing the synchronizing time by not changing the output voltage of the loop filter when switching the switch.

Claims (5)

삭제delete 루프 필터를 제어하는 제어부가 구비된 휴대용 단말기에 있어서,In a portable terminal having a control unit for controlling a loop filter, 상기 루프 필터는,The loop filter, 입력 전압을 저역 통과시키는 1차 필터;A primary filter for low passing an input voltage; 상기 1차 필터의 출력 전압을 입력받아 저역 통과시키는 2차 필터;A secondary filter which receives the output voltage of the primary filter and low-passes it; 상기 2차 필터의 출력 전압을 입력받아 저역 통과시켜 발진 제어신호로 출력하는 3차 필터; 및A tertiary filter which receives the output voltage of the secondary filter and low-passes it to output an oscillation control signal; And 동기 획득 시작 및 동기 획득 종료 시에 상기 제어부의 스위칭 제어에 의해 상기 2차 필터의 필터링 및 상기 3차 필터의 필터링을 조정하는 필터 조정부Filter adjusting unit for adjusting the filtering of the secondary filter and the filtering of the tertiary filter by switching control of the control unit at the start of synchronization acquisition and termination of synchronization acquisition. 를 포함하는 루프 필터 회로.Loop filter circuit comprising a. 제2항에 있어서,The method of claim 2, 상기 2차 필터는,The secondary filter, 제2 단자가 접지된 제1 커패시터; 및A first capacitor having a second terminal grounded; And 상기 입력 전압을 입력받는 입력 단자에 제1 단자가 연결되고, 제2 단자는 상기 커패시터의 제1 단자에 연결된 제1 저항A first resistor is connected to an input terminal receiving the input voltage, and a second resistor is connected to the first terminal of the capacitor. 을 포함하는 것을 특징으로 하는 루프 필터 회로.Loop filter circuit comprising a. 제2항 또는 제3항에 있어서,The method according to claim 2 or 3, 상기 3차 필터는,The third order filter, 제1 단자는 상기 입력 전압을 입력받는 입력 단자에 연결되고, 제2 단자는 발진 제어신호의 출력 단자를 형성하는 제2 저항; 및A first resistor connected to an input terminal receiving the input voltage, and a second terminal configured to form an output terminal of an oscillation control signal; And 제1 단자는 상기 제2 저항의 제2 단자에 연결되고, 제2 단자는 접지된 제2 커패시터A first terminal is connected to the second terminal of the second resistor, and the second terminal is a grounded second capacitor 를 포함하는 것을 특징으로 하는 루프 필터 회로.Loop filter circuit comprising a. 제4항에 있어서,The method of claim 4, wherein 상기 필터 조정부는,The filter adjustment unit, 제1 단자가 상기 제1 커패시터의 제1 단자에 연결되어져, 동기 획득 시작 시에는 상기 제어부의 제어에 의해 스위칭 온되고, 동기 획득 종료 시에는 상기 제어부의 제어에 의해 스위칭 오프되는 스위치; 및A switch connected to a first terminal of the first capacitor so as to be switched on by the control of the controller at the start of synchronization acquisition, and switched off by the control of the controller at the end of synchronization acquisition; And 제1 단자는 상기 스위치의 제2 단자에 연결되고, 제2 단자는 상기 제2 저항의 제2 단자에 연결된 제3 저항A first resistor connected to a second terminal of the switch, and a second resistor connected to a second terminal of the second resistor; 을 포함하는 것을 특징으로 하는 루프 필터 회로.Loop filter circuit comprising a.
KR1020030087470A 2003-12-04 2003-12-04 Loop filter circuit KR100564020B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030087470A KR100564020B1 (en) 2003-12-04 2003-12-04 Loop filter circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030087470A KR100564020B1 (en) 2003-12-04 2003-12-04 Loop filter circuit

Publications (2)

Publication Number Publication Date
KR20050054136A KR20050054136A (en) 2005-06-10
KR100564020B1 true KR100564020B1 (en) 2006-03-24

Family

ID=37249501

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030087470A KR100564020B1 (en) 2003-12-04 2003-12-04 Loop filter circuit

Country Status (1)

Country Link
KR (1) KR100564020B1 (en)

Also Published As

Publication number Publication date
KR20050054136A (en) 2005-06-10

Similar Documents

Publication Publication Date Title
US5802102A (en) Programmable two-part matched filter for spread spectrum
JP2853742B2 (en) Direct Spread / Code Division Multiplexing Interference Cancellation Receiver
US7916699B2 (en) CDMA communication system and method
KR100983849B1 (en) Reverse link correlation filter in multi rate cdma wireless communication systems
US7082448B2 (en) Apparatus and method for generating PN states
EP0874471B1 (en) Direct sequence spread spectrum correlator
EP0878057A1 (en) Method for reducing interference, and a radio system
US7003022B2 (en) Matched filter and receiver for mobile radio communication system
GB2381714A (en) Flexible rake receiver with configurable correlation
US20060171491A1 (en) Diversity-mode delay lock loop circuit and associated method for a radio receiver
US6154483A (en) Coherent detection using matched filter enhanced spread spectrum demodulation
WO2004038977A2 (en) Method and apparatus for block-based chip timing estimation in a code division multiple access communication system
CA2273659A1 (en) Channel estimation apparatus and communication terminal apparatus
KR20000006169A (en) Finger receiver unit capable of tracking a quick variation of a delay profile
KR100564020B1 (en) Loop filter circuit
WO2002009304A1 (en) Interference estimation in a communications system
US6081548A (en) Spread spectrum radio communication apparatus
JP2001345739A (en) Rake receiving device
US20020141485A1 (en) Synchronization tracking apparatus and radio communication terminal
KR100889711B1 (en) Time-tracking for clustered demodulation elements in a spread spectrum system
US6345067B1 (en) Clock regenerating circuit in direct spread spectrum communication system
JPH11274978A (en) Spread spectrum communication system
JP3602397B2 (en) CDMA transceiver
JPH06152487A (en) Radio communication system
KR100319751B1 (en) Channel estimation for space-time transmit diversity receiver

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160302

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee