KR100562493B1 - Semiconductor devices having capacitor dielectric and methods of fabricating the same - Google Patents

Semiconductor devices having capacitor dielectric and methods of fabricating the same Download PDF

Info

Publication number
KR100562493B1
KR100562493B1 KR1020020078230A KR20020078230A KR100562493B1 KR 100562493 B1 KR100562493 B1 KR 100562493B1 KR 1020020078230 A KR1020020078230 A KR 1020020078230A KR 20020078230 A KR20020078230 A KR 20020078230A KR 100562493 B1 KR100562493 B1 KR 100562493B1
Authority
KR
South Korea
Prior art keywords
lower electrode
capacitor dielectric
hafnium
forming
film
Prior art date
Application number
KR1020020078230A
Other languages
Korean (ko)
Other versions
KR20040050406A (en
Inventor
임기빈
박인성
박기연
여재현
이윤정
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020078230A priority Critical patent/KR100562493B1/en
Publication of KR20040050406A publication Critical patent/KR20040050406A/en
Application granted granted Critical
Publication of KR100562493B1 publication Critical patent/KR100562493B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Abstract

커패시터 유전막을 갖는 반도체 소자 및 그 제조방법을 제공한다. 이 소자는, 반도체 기판과, 반도체 기판 상에 형성되고, 소오스 영역 및 드레인 영역을 포함하는 트랜지스터를 포함한다. 트랜지스터의 소오스 영역에 하부전극이 전기적으로 접속된다. 하부전극 상에 커패시터 유전막이 콘포말하게 덮인다. 커패시터 유전막은 금속산질화막을 포함한다. 커패시터 유전막 상에 상부전극이 형성된다. 이 소자의 제조방법은 반도체 기판에 소오스영역 및 드레인 영역을 포함하는 트랜지스터를 형성하고, 트랜지스터의 소오스 영역에 전기적으로 접속된 하부전극을 형성하는 것을 포함한다. 하부전극 상에 원자층증착방법을 사용하여 금속산질화막을 포함하는 커패시터 유전막을 형성하고, 커패시터 유전막 상에 상부전극을 형성한다.A semiconductor device having a capacitor dielectric film and a method of manufacturing the same are provided. This element includes a semiconductor substrate and a transistor formed on the semiconductor substrate and including a source region and a drain region. The lower electrode is electrically connected to the source region of the transistor. The capacitor dielectric film is conformally covered on the lower electrode. The capacitor dielectric film includes a metal oxynitride film. An upper electrode is formed on the capacitor dielectric layer. The device manufacturing method includes forming a transistor including a source region and a drain region in a semiconductor substrate, and forming a lower electrode electrically connected to the source region of the transistor. A capacitor dielectric film including a metal oxynitride film is formed on the lower electrode by using an atomic layer deposition method, and an upper electrode is formed on the capacitor dielectric film.

Description

커패시터 유전막을 갖는 반도체 소자 및 그 제조방법{SEMICONDUCTOR DEVICES HAVING CAPACITOR DIELECTRIC AND METHODS OF FABRICATING THE SAME}A semiconductor device having a capacitor dielectric film and a manufacturing method therefor {SEMICONDUCTOR DEVICES HAVING CAPACITOR DIELECTRIC AND METHODS OF FABRICATING THE SAME}

도 1은 전형적인 디램소자의 셀을 나타낸 단면도이다.1 is a cross-sectional view showing a cell of a typical DRAM device.

도 2 및 도 3은 본 발명의 바람직한 실시예에 따른 커패시터 형성방법을 설명하기 위한 공정단면도들이다.2 and 3 are cross-sectional views illustrating a method of forming a capacitor in accordance with a preferred embodiment of the present invention.

본 발명은 커패시터 유전막을 갖는 반도체 소자 및 그 제조방법에 관한 것으로써, 더 구체적으로 금속산질화막으로 형성된 커패시터 유전막을 포함하는 커패시터를 갖는 반도체 소자 및 그 제조방법에 관한 것이다.The present invention relates to a semiconductor device having a capacitor dielectric film and a method of manufacturing the same, and more particularly to a semiconductor device having a capacitor including a capacitor dielectric film formed of a metal oxynitride film and a method of manufacturing the same.

커패시터의 유전막은 커패시턴스가 높고, 누설전류가 적으며 높은 항복전압을 가지는 것이 요구된다. 최근에 우수한 특성을 갖는 유전막의 개발이 활발하게 이루어지고 있고, 종래의 실리콘산화막, 실리콘질화막보다 특성이 우수한 금속산화막 또는 금속질화막을 사용한 유전막이 제안되고 있다.The dielectric film of the capacitor is required to have high capacitance, low leakage current and high breakdown voltage. Recently, development of dielectric films having excellent characteristics has been actively conducted, and dielectric films using metal oxide films or metal nitride films having superior properties than conventional silicon oxide films and silicon nitride films have been proposed.

도 1은 전형적인 디램소자의 단면도이다.1 is a cross-sectional view of a typical DRAM device.

도 1을 참조하면, 디램소자는 1 트랜지스터와 1커패시터로 단위셀이 구성된다. 도시된 것과 같이, 반도체 기판(10)에 활성영역(14)을 한정하는 소자분리막(12)이 배치되고, 상기 활성영역(14) 상부에 한쌍의 게이트 전극들(20)이 배치된다. 상기 활성영역(14) 내에 불순물영역들이 형성된다. 상기 게이트 전극들(20) 사이의 불순물영역(16)은 공통 드레인 영역에 해당하고, 상기 공통 드레인 영역(16) 양측의 불순물영역(18)은 각각 소오스 영역에 해당한다. 상기 공통 드레인 영역(16)에 비트라인(24)이 전기적으로 접속되고, 상기 각각의 소오스 영역(18)에 도전성 플러그(22)가 전기적으로 접속된다. 상기 도전성 플러그(22) 상에 하부전극(26)이 형성된다. 상기 하부전극(26)은 통상적으로 박스형 또는 실린더형과 같이 전극의 측벽 및 상부면을 가지는 3차원 구조를 가진다. 상기 하부전극(26)을 포함한 반도체 기판의 전면에 커패시터 유전막(28)이 콘포말하게 형성되고, 상기 커패시터 유전막(28) 상에 상부전극(30)이 형성된다. 상기 커패시터 유전막(28)으로 높은 유전상수와 밴드 갭 에너지를 가지는 금속산화막인 산화하프늄이 제안되고 있다. 그러나, 상기 산화하프늄은 일정두께 이상에서 결정화되는 경향이 높아지기 때문에 디램소자의 커패시터 유전막으로 사용할 경우, 결정립계를 통하여 누설전류가 흐르는 문제가 있다. 또한, 유전막 형성이후의 열공정에서 산소원자가 유전막의 결정립계를 통하여 확산되어 폴리실리콘으로 형성된 하부전극의 표면을 산화시켜 등가산화막두께(equivalent oxide thickness)를 높이는 결과를 가져온다.Referring to FIG. 1, a DRAM cell includes a unit cell of one transistor and one capacitor. As illustrated, the device isolation layer 12 defining the active region 14 is disposed on the semiconductor substrate 10, and a pair of gate electrodes 20 is disposed on the active region 14. Impurity regions are formed in the active region 14. The impurity regions 16 between the gate electrodes 20 correspond to common drain regions, and the impurity regions 18 on both sides of the common drain region 16 correspond to source regions. The bit line 24 is electrically connected to the common drain region 16, and the conductive plug 22 is electrically connected to each of the source regions 18. The lower electrode 26 is formed on the conductive plug 22. The lower electrode 26 typically has a three-dimensional structure having sidewalls and an upper surface of the electrode, such as a box or cylinder. The capacitor dielectric layer 28 is conformally formed on the entire surface of the semiconductor substrate including the lower electrode 26, and the upper electrode 30 is formed on the capacitor dielectric layer 28. As the capacitor dielectric film 28, hafnium oxide, which is a metal oxide film having a high dielectric constant and a band gap energy, has been proposed. However, since the hafnium oxide tends to crystallize at a predetermined thickness or more, when used as a capacitor dielectric film of a DRAM device, there is a problem that a leakage current flows through a grain boundary. In addition, in the thermal process after the formation of the dielectric layer, oxygen atoms diffuse through the grain boundaries of the dielectric layer to oxidize the surface of the lower electrode formed of polysilicon, thereby increasing the equivalent oxide thickness.

최근에는 스퍼터링을 사용하여 질소가 첨가된 산화하프늄에 질소를 첨가하여 결정화를 억제하는 방법에 대한 연구가 진행되고 있으나, 스퍼터링방법은 콘포말한 유전막을 형성하기 어렵기 때문에 3차원구조를 가지는 커패시터의 유전막을 형성하 는 방법으로는 부적합하다.Recently, research has been conducted on the method of suppressing crystallization by adding nitrogen to hafnium oxide to which nitrogen is added using sputtering. However, sputtering method is difficult to form a conformal dielectric film. It is not suitable to form a dielectric film.

본 발명이 이루고자 하는 기술적 과제는 높은 유전상수와 밴드갭 에너지를 가지고, 결정립계가 없는 커패시터유전막을 갖는 반도체 소자 및 그 제조방법을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a semiconductor device having a high dielectric constant and bandgap energy, and a capacitor dielectric film having no grain boundary and a method of manufacturing the same.

상기 기술적 과제는 금속산질화막으로 형성된 커패시터 유전막을 갖는 반도체 소자에 의해 제공될 수 있다. 이 소자는, 반도체 기판과, 상기 반도체 기판 상에 형성되고, 소오스 영역 및 드레인 영역을 포함하는 트랜지스터를 포함한다. 상기 트랜지스터의 소오스 영역에 하부전극이 전기적으로 접속된다. 상기 하부전극 상에 커패시터 유전막이 콘포말하게 덮인다. 상기 커패시터 유전막은 금속산질화막을 포함한다. 상기 커패시터 유전막 상에 상부전극이 형성된다.The technical problem may be provided by a semiconductor device having a capacitor dielectric film formed of a metal oxynitride film. The device includes a semiconductor substrate and a transistor formed on the semiconductor substrate and including a source region and a drain region. A lower electrode is electrically connected to the source region of the transistor. A capacitor dielectric film is conformally covered on the lower electrode. The capacitor dielectric layer includes a metal oxynitride layer. An upper electrode is formed on the capacitor dielectric layer.

상기 기술적 과제는 원자층증착방법으로 형성된 금속산질화막으로 이루어진 커패시터 유전막을 갖는 반도체 소자의 제조방법에 의해 제공될 수 있다. 이 방법은, 반도체 기판에 소오스영역 및 드레인 영역을 포함하는 트랜지스터를 형성하고, 상기 트랜지스터의 소오스 영역에 전기적으로 접속된 하부전극을 형성하는 것을 포함한다. 상기 하부전극 상에 원자층증착방법을 사용하여 금속산질화막을 포함하는 커패시터 유전막을 형성하고, 상기 커패시터 유전막 상에 상부전극을 형성한다.The technical problem may be provided by a method of manufacturing a semiconductor device having a capacitor dielectric film made of a metal oxynitride film formed by an atomic layer deposition method. The method includes forming a transistor including a source region and a drain region in a semiconductor substrate, and forming a lower electrode electrically connected to the source region of the transistor. A capacitor dielectric layer including a metal oxynitride layer is formed on the lower electrode by using an atomic layer deposition method, and an upper electrode is formed on the capacitor dielectric layer.

상기 원자층증착방법에 제공되는 전구체로 테트라 디메틸아미노 하프늄, 테트라 디에틸아미노 하프늄 및 테트라 메틸아미노 하프늄 등의 아미노계열 금속전구 체 중 선택된 하나를 사용할 수 있고, 금속질화막을 형성한 후 점진적으로 산화제의 분압을 높여 금속산질화막을 형성할 수 있다.As a precursor provided in the atomic layer deposition method, one selected from amino-based metal precursors, such as tetra dimethylamino hafnium, tetra diethylamino hafnium, and tetra methylamino hafnium, may be used. The partial pressure may be increased to form a metal oxynitride film.

이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세하게 설명하도록 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층이 다른 층 또는 기판 상에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein but may be embodied in other forms. Rather, the embodiments introduced herein are provided to ensure that the disclosed subject matter is thorough and complete, and that the scope of the invention to those skilled in the art will fully convey. In the drawings, the thicknesses of layers and regions are exaggerated for clarity. Also, if it is mentioned that the layer is on another layer or substrate, it may be formed directly on the other layer or substrate or a third layer may be interposed therebetween. Like numbers refer to like elements throughout.

도 2 및 도 3은 본 발명의 바람직한 실시예에 따른 커패시터 형성방법을 설명하기 위한 공정단면도들이다.2 and 3 are cross-sectional views illustrating a method of forming a capacitor in accordance with a preferred embodiment of the present invention.

도 2를 참조하면, 반도체 기판(50) 상에 층간절연막(52)을 형성하고, 상기 층간절연막(52)을 관통하여 상기 반도체 기판(50)의 소정영역에 전기적으로 접속된 콘택플러그(54)를 형성한다. 상기 콘택플러그(54)는 도시하지는 않았지만,디램에 있어서 상기 반도체 기판(50)에 형성된 트랜지스터의 소오스 영역에 접속된다. 상기 층간절연막(52) 상에 상기 콘택플러그(54)에 전기적으로 접속된 하부전극(56)을 형성한다. 상기 하부전극(56)은 다양한 형태로 형성할 수 있고, 디램소자에서는 커패시턴스를 높이기 위하여 상기 하부전극(56)은 측벽 및 상부면을 가지는 3차원구조로 형성한다. 예를 들면, 상기 하부전극(56)은 콘캐이브구조 또는 실린더 구조 등으로 형성할 수 있다.Referring to FIG. 2, a contact plug 54 is formed on a semiconductor substrate 50 and penetrated through the interlayer insulating layer 52 to be electrically connected to a predetermined region of the semiconductor substrate 50. To form. Although not shown, the contact plug 54 is connected to a source region of a transistor formed in the semiconductor substrate 50 in the DRAM. A lower electrode 56 electrically connected to the contact plug 54 is formed on the interlayer insulating layer 52. The lower electrode 56 may be formed in various forms, and in the DRAM device, the lower electrode 56 is formed in a three-dimensional structure having sidewalls and an upper surface to increase capacitance. For example, the lower electrode 56 may be formed in a concave structure or a cylinder structure.

계속해서, 상기 하부전극(56)이 형성된 상기 층간절연막(52) 상의 전면에 금속질화막(metallic nitride; 58)을 형성한다. 상기 금속질화막(58)은 하프늄질화막으로 형성할 수 있으며, 상기 하브늄질화막을 원자층증착방법을 사용하여 형성하는 것이 바람직하다. 이 때, 테트라 디메틸아미노 하프늄, 테트라 디에틸아미노 하프늄 및 테트라 메틸에틸아미노 하프늄 등의 아미노 계열의 소오스를 전구체로 사용할 수 있다. 하부전극(56)이 형성된 기판 상에 상기 열거된 전구체중 선택된 하나를 공급한 후, 챔버 내부를 정화시키고 질화제를 공급하여 하프늄질화막을 형성한다.Subsequently, a metallic nitride 58 is formed on the entire surface of the interlayer insulating film 52 on which the lower electrode 56 is formed. The metal nitride layer 58 may be formed of a hafnium nitride layer, and it is preferable to form the habnium nitride layer using an atomic layer deposition method. At this time, amino-based sources such as tetra dimethylamino hafnium, tetra diethylamino hafnium, and tetra methylethylamino hafnium can be used as precursors. After supplying a selected one of the above-listed precursors to the substrate on which the lower electrode 56 is formed, the inside of the chamber is purified and a nitridant is supplied to form a hafnium nitride film.

예를 들어 테트라 디메틸아미노 하프늄의 경우 화학반응식은 다음과 같다.For example, in the case of tetra dimethylamino hafnium, the chemical equation is as follows.

Figure 112002040958619-pat00001
Figure 112002040958619-pat00001

상기 반응식에서 보여지는 것과 같이, 기판 상에 테트라 디메틸아미노 하프늄의 박막이 형성되면, 질화제로써 공급된 암모니아는 상기 테트라 디메틸아미노 하프늄과 반응하여 부산물로 메탄을 생성하며 하프늄질화막을 형성한다.As shown in the above scheme, when a thin film of tetra dimethylamino hafnium is formed on the substrate, ammonia supplied as a nitriding agent reacts with the tetra dimethylamino hafnium to produce methane as a by-product and form a hafnium nitride film.

도 3을 참조하면, 상기 금속질화막(58) 상에 금속산질화막(metallic oxynitride; 60)을 형성한다. 즉, 상기 하프늄질화막(58) 상에 하프늄산질화막(60)을 형성할 수 있다. 상기 하프늄산질화막(60)은 상기 하프늄질화막(58)을 형성하는 과정에서 산화제를 공급함으로써 형성할 수 있다. 예를 들어, 테트라 디메틸아미노 하프늄과 산화제인 물이 반응하면, 다음 반응식과 같이 메탄과 암모니아가 부산물 로 발생하면서, 하프늄산화막이 형성된다.Referring to FIG. 3, a metal oxynitride layer 60 is formed on the metal nitride layer 58. That is, the hafnium oxynitride layer 60 may be formed on the hafnium nitride layer 58. The hafnium oxynitride film 60 may be formed by supplying an oxidant in the process of forming the hafnium nitride film 58. For example, when tetra dimethylamino hafnium and water as an oxidant react, methane and ammonia are generated as by-products as shown in the following reaction formula, and a hafnium oxide film is formed.

Figure 112002040958619-pat00002
Figure 112002040958619-pat00002

또한, 다음 반응식과 같이 테트라 디메틸아미노 하프늄과 산화제인 물 및 질화제인 암모니아가 반응하면, 하프늄질화막을 얻을 수 있다.In addition, when tetra dimethylamino hafnium reacts with water as an oxidant and ammonia as a nitriding agent as shown in the following reaction formula, a hafnium nitride film can be obtained.

Figure 112002040958619-pat00003
Figure 112002040958619-pat00003

따라서, 챔버내에 아미노계 전구체를 공급한 후 정화시키고, 질화제를 공급하여 하프늄질화막(58)을 형성하고, 소정시간동안 질화제를 공급한 후 산화제를 더 공급함으로써 금속질화막(58) 및 금속산질화막(60)이 차례로 적층된 커패시터 유전막을 형성할 수 있다. 또한, 질화제의 분압을 서서히 감소시킴과 동시에 산화제의 분압을 서서히 증가시키며 공급하면 커패시터 유전막은 금속질화막에서 금속산질화막을 점진적으로 조성이 변하면서 형성된다.Therefore, the metal nitride film 58 and the metal acid are supplied by supplying an amino-based precursor into the chamber and purifying it, supplying a nitriding agent to form the hafnium nitride film 58, supplying the nitriding agent for a predetermined time, and further supplying an oxidant. A nitride dielectric film in which the nitride film 60 is sequentially stacked may be formed. In addition, when the partial pressure of the nitriding agent is gradually decreased and the partial pressure of the oxidizing agent is gradually increased and supplied, the capacitor dielectric film is formed by gradually changing the composition of the metal oxynitride film in the metal nitride film.

계속해서 도시하지는 않았지만, 상기 금속산질화막(60)이 형성된 기판 상에 상부전극을 형성함으로써 커패시터가 완성된다.Although not shown continuously, the capacitor is completed by forming the upper electrode on the substrate on which the metal oxynitride film 60 is formed.

상술한 것과 같이 본 발명에 따르면, 본 발명은 원자층증착방법으로 금속산질화막을 포함하는 커패시터 유전막을 형성하기 때문에 결정화되지 않은 두께의 커패시터유전막을 형성할 수 있다. 따라서, 결정립계를 통하여 누설전류가 흐르는 것 을 방지할 수 있고, 결정립계를 통하여 후속의 열처리공정에서 산소원자가 확산되어 하부전극의 표면에 산화막을 형성하는 것 또한 방지할 수 있다.As described above, according to the present invention, since the present invention forms a capacitor dielectric film including a metal oxynitride film by the atomic layer deposition method, it is possible to form a capacitor dielectric film having an uncrystallized thickness. Therefore, it is possible to prevent the leakage current from flowing through the grain boundary, and also to prevent the formation of an oxide film on the surface of the lower electrode by the diffusion of oxygen atoms in the subsequent heat treatment process through the grain boundary.

더 나아가서, 커패시터 유전막 형성초기에 금속질화막을 먼저 형성하면, 상기 금속질화막으로 부터 통상적으로 폴리실리콘으로 형성되는 하부전극의 표면으로 질소원자가 확산되어 하부전극의 표면에 실리콘질화막을 형성한다. 상기 실리콘질화막은 하부전극의 산화를 방지하기 때문에 등가산화막두께가 증가하는 것을 억제하는 효과가 있다.Further, when the metal nitride film is first formed at the beginning of capacitor dielectric film formation, nitrogen atoms are diffused from the metal nitride film to the surface of the lower electrode, which is usually formed of polysilicon, to form a silicon nitride film on the surface of the lower electrode. Since the silicon nitride film prevents oxidation of the lower electrode, there is an effect of suppressing an increase in the equivalent oxide film thickness.

Claims (9)

반도체 기판;Semiconductor substrates; 상기 반도체 기판 상에 형성되고, 소오스 영역 및 드레인 영역을 포함하는 트랜지스터;A transistor formed on the semiconductor substrate and including a source region and a drain region; 상기 트랜지스터의 소오스 영역에 전기적으로 접속되며, 측벽 및 상부면을 갖는 하부전극;A lower electrode electrically connected to a source region of the transistor and having a sidewall and an upper surface; 상기 하부전극의 측벽 및 상부면을 콘포말하게 덮는 하프늄산질화막을 포함하는 커패시터 유전막; 및A capacitor dielectric film including a hafnium oxynitride film conformally covering the sidewalls and the top surface of the lower electrode; And 상기 커패시터 유전막 상에 형성된 상부전극을 포함하는 반도체 소자.And a top electrode formed on the capacitor dielectric layer. 제1 항에 있어서,According to claim 1, 상기 하부전극은 콘캐이브 또는 실린더 구조를 갖는 것인 것을 특징으로 하는 반도체 소자.And the lower electrode has a concave or cylinder structure. 제1 항 또는 제2 항에 있어서,The method according to claim 1 or 2, 상기 커패시터 유전막은,The capacitor dielectric film, 상기 하부전극 상에 형성된 하프늄질화막;및Hafnium nitride film formed on the lower electrode; And 상기 하프늄질화막 상에 형성된 하프늄산질화막을 포함하되, 상기 커패시터 유전막은 하부에서 상부로 갈수록 산소의 조성비가 점진적으로 높아지는 것을 특징으로하는 반도체 소자.And a hafnium oxynitride film formed on the hafnium nitride film, wherein the capacitor dielectric layer has a composition ratio of oxygen that gradually increases from bottom to top. 삭제delete 반도체 기판에 소오스영역 및 드레인 영역을 포함하는 트랜지스터를 형성하는 단계;Forming a transistor including a source region and a drain region in the semiconductor substrate; 상기 트랜지스터의 소오스 영역에 전기적으로 접속되며, 측벽 및 상부면을 갖는 하부전극을 형성하는 단계;Forming a lower electrode electrically connected to a source region of the transistor, the lower electrode having a sidewall and an upper surface; 아미노 계열의 하프늄전구체를 사용한 원자층증착방법을 이용하여 상기 하부전극의 측벽 및 상부를 콘포말하게 덮는 하프늄산질화막을 포함하는 커패시터 유전막을 형성하는 단계; 및Forming a capacitor dielectric film including a hafnium oxynitride film conformally covering the sidewall and the top of the lower electrode by using an atomic layer deposition method using an amino-based hafnium precursor; And 상기 커패시터 유전막 상에 상부전극을 형성하는 단계를 포함하는 반도체 소자의 제조방법.Forming an upper electrode on the capacitor dielectric layer. 제5 항에 있어서,The method of claim 5, 상기 하부전극을 형성하는 단계는,Forming the lower electrode, 상기 트랜지스터를 포함하는 반도체 기판 상에 층간절연막을 형성하는 단계;Forming an interlayer insulating film on the semiconductor substrate including the transistor; 상기 층간절연막을 관통하여 상기 소오스 영역에 전기적으로 접속된 도전성 플러그를 형성하는 단계; 및Forming a conductive plug electrically connected to the source region through the interlayer insulating film; And 상기 도전성 플러그 상에 측벽 및 상부면을 가지는 3차원 구조의 하부전극을 형성하는 단계를 포함하는 반도체 소자의 제조방법.Forming a lower electrode having a three-dimensional structure having sidewalls and an upper surface on the conductive plug. 제5 항에 있어서,The method of claim 5, 상기 원자층증착방법은 아미노계열 하프늄전구체, 질화제 및 산화제를 공급하여 수행하되,The atomic layer deposition method is performed by supplying an amino-based hafnium precursor, a nitriding agent and an oxidizing agent, 상기 질화제는 N2 및 NH3 중 선택된 것이고, 상기 산화제는 O2, 알콜류, H2O2, N2O, H20 및 O3 중 선택된 것을 특징으로 하는 반도체 소자의 제조방법.The nitriding agent is selected from N 2 and NH 3 , and the oxidizing agent is selected from O 2 , alcohols, H 2 O 2 , N 2 O, H 2 O and O 3 . 제7 항에 있어서,The method of claim 7, wherein 상기 커패시터유전막을 형성하는 단계는,Forming the capacitor dielectric film, 상기 질화제를 공급하여 상기 하부전극 상에 하프늄질화막을 형성하고, 점진적으로 상기 산화제의 분압비를 증가시켜 하프늄산질화막을 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.And supplying the nitriding agent to form a hafnium nitride film on the lower electrode, and gradually increasing the partial pressure ratio of the oxidant to form a hafnium oxynitride film. 제 5 항 내지 제8 항 중 어느 하나의 항에 있어서,The method according to any one of claims 5 to 8, 상기 원자층증착방법은 테트라 디메틸아미노 하프늄, 테트라 디에틸아미노 하프늄 및 테트라 메틸아미노 하프늄 중 선택된 하나를 전구체로 사용하는 것을 특징으로 하는 반도체 소자의 제조방법.The atomic layer deposition method is a method of manufacturing a semiconductor device, characterized in that one selected from tetra dimethylamino hafnium, tetra diethylamino hafnium and tetra methylamino hafnium as a precursor.
KR1020020078230A 2002-12-10 2002-12-10 Semiconductor devices having capacitor dielectric and methods of fabricating the same KR100562493B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020078230A KR100562493B1 (en) 2002-12-10 2002-12-10 Semiconductor devices having capacitor dielectric and methods of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020078230A KR100562493B1 (en) 2002-12-10 2002-12-10 Semiconductor devices having capacitor dielectric and methods of fabricating the same

Publications (2)

Publication Number Publication Date
KR20040050406A KR20040050406A (en) 2004-06-16
KR100562493B1 true KR100562493B1 (en) 2006-03-21

Family

ID=37344606

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020078230A KR100562493B1 (en) 2002-12-10 2002-12-10 Semiconductor devices having capacitor dielectric and methods of fabricating the same

Country Status (1)

Country Link
KR (1) KR100562493B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101026477B1 (en) 2004-09-13 2011-04-01 주식회사 하이닉스반도체 Method for forming capacitor of semiconductor device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100604672B1 (en) * 2004-06-30 2006-07-31 주식회사 하이닉스반도체 CAPACITOR WITH HfN AND METHOD FOR FABRICATING THE SAME

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010003785A (en) * 1999-06-25 2001-01-15 김영환 Method of manufacturing a capacitor in a semiconductor device
KR20020049488A (en) * 2000-12-19 2002-06-26 박종섭 Method for forming of capacitor the cell used high-integrated DRAM
KR20020058335A (en) * 2000-12-29 2002-07-12 박종섭 Method for forming of capacitor the cell used high-integrated DRAM
US6458645B2 (en) * 1998-02-26 2002-10-01 Micron Technology, Inc. Capacitor having tantalum oxynitride film and method for making same
KR20040001486A (en) * 2002-06-28 2004-01-07 주식회사 하이닉스반도체 Method for forming mim capacitor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6458645B2 (en) * 1998-02-26 2002-10-01 Micron Technology, Inc. Capacitor having tantalum oxynitride film and method for making same
KR20010003785A (en) * 1999-06-25 2001-01-15 김영환 Method of manufacturing a capacitor in a semiconductor device
KR20020049488A (en) * 2000-12-19 2002-06-26 박종섭 Method for forming of capacitor the cell used high-integrated DRAM
KR20020058335A (en) * 2000-12-29 2002-07-12 박종섭 Method for forming of capacitor the cell used high-integrated DRAM
KR20040001486A (en) * 2002-06-28 2004-01-07 주식회사 하이닉스반도체 Method for forming mim capacitor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101026477B1 (en) 2004-09-13 2011-04-01 주식회사 하이닉스반도체 Method for forming capacitor of semiconductor device

Also Published As

Publication number Publication date
KR20040050406A (en) 2004-06-16

Similar Documents

Publication Publication Date Title
US20090011608A1 (en) Manufacturing method of semiconductor device
KR19980028829A (en) Thin film formation method using nitrous oxide gas
US20070063266A1 (en) Semiconductor device and method for manufacturing the same
US6794257B2 (en) Method of manufacturing a semiconductor integrated circuit device
JP2006161163A (en) Method for forming titanium nitride layer and method for forming lower electrode of metal-insulator-metal capacitor using titanium nitride layer
US20080280391A1 (en) Methods of manufacturing mos transistors with strained channel regions
US7164169B2 (en) Semiconductor device having high-permittivity insulation film and production method therefor
US8673711B2 (en) Methods of fabricating a semiconductor device having a high-K gate dielectric layer and semiconductor devices fabricated thereby
KR100539213B1 (en) Method of forming a composite dielectric layer and method of manufacturing a semiconductor device using the same
KR100794831B1 (en) Method of manufacturing semiconductor device
WO2004107451A1 (en) Semiconductor device fitted with mis type field-effect transistor, process for producing the same and method of forming metal oxide film
KR100672935B1 (en) Metal-Insulator-Metal capacitor and a method there of
KR20080049654A (en) Semiconductor device
KR100562493B1 (en) Semiconductor devices having capacitor dielectric and methods of fabricating the same
JP2005064032A (en) Semiconductor device and its manufacturing method
KR20080006270A (en) Method of manufacturing a non-volatile memory device
JP4280871B2 (en) Insulating film laminate, insulating film laminate manufacturing method, semiconductor device, and semiconductor device manufacturing method
JP2009218421A (en) Conductor device and its manufacturing method
US9190282B2 (en) High-K dielectric layer based semiconductor structures and fabrication process thereof
KR100966680B1 (en) Semiconductor memory device and manufacturing method thereof
KR100790567B1 (en) Semiconductor device having high-k composite gate insulating layer and method of fabricating the same
JP4051063B2 (en) Manufacturing method of semiconductor device
JP2008210969A (en) Semiconductor device and its manufacturing method, and semiconductor memory device and its manufacturing method
JP2008288260A (en) Semiconductor device and its manufacturing method
JP2005277318A (en) Semiconductor device having high dielectric thin film and manufacturing method for the semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100216

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee