KR100562352B1 - Method for automatically controling a picture in a LCD monitor - Google Patents

Method for automatically controling a picture in a LCD monitor Download PDF

Info

Publication number
KR100562352B1
KR100562352B1 KR1019990030141A KR19990030141A KR100562352B1 KR 100562352 B1 KR100562352 B1 KR 100562352B1 KR 1019990030141 A KR1019990030141 A KR 1019990030141A KR 19990030141 A KR19990030141 A KR 19990030141A KR 100562352 B1 KR100562352 B1 KR 100562352B1
Authority
KR
South Korea
Prior art keywords
frame buffer
line data
data
end point
present
Prior art date
Application number
KR1019990030141A
Other languages
Korean (ko)
Other versions
KR20010010976A (en
Inventor
이은배
이태노
Original Assignee
현대 이미지퀘스트(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대 이미지퀘스트(주) filed Critical 현대 이미지퀘스트(주)
Priority to KR1019990030141A priority Critical patent/KR100562352B1/en
Publication of KR20010010976A publication Critical patent/KR20010010976A/en
Application granted granted Critical
Publication of KR100562352B1 publication Critical patent/KR100562352B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005—Adapting incoming signals to the display format of the display terminal

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 액정 디스플레이 모니터의 화상 자동 조정 방법에 관한 것이다.The present invention relates to a method for automatically adjusting an image of a liquid crystal display monitor.

본 발명은 프레임 버퍼(40)에 저장되는 라인 데이터의 스타트 포인트(A,A′)와 엔드 포인트(B,B′)의 데이터 유무를 판별한 결과 스타트 포인트(A,A′)에 데이터가 없으면 프레임 버퍼(40)의 메모리 어드레스를 감소시키고(S10,S11) 엔드 포인트(B,B′)에 데이터가 없으면 RGB 신호를 디지털 신호로 변환하는 A/D 컨버터(10)의 PLL 클럭 주파수를 감소시켜(S12,S13) 라인 데이터의 스타트 포인트(A,A′)와 엔드 포인트(B,B′)의 간격을 조정하고, 프레임 버퍼(40)에 저장되는 복수의 라인 데이터 중에서 마지막 라인 데이터의 스타트 포인트(A′)와 엔드 포인트(B′)의 데이터 유무를 판별한 결과 마지막 라인 데이터의 스타트 포인트(A′) 또는 엔드 포인트(B′)에 데이터가 없으면 라인 버퍼(30)에서 프레임 버퍼(40)로 라이팅하는 배수를 XVGA 모드 배수에서 SVGA 모드 배수로 가변시킨 다음(S14,S15) SVGA 모드 배수에서 VGA 모드 배수로 가변시켜(S16,S17) 프레임 버퍼(40)의 메모리 어드레스 간격을 조정하므로써 화면의 크기 및 위치를 자동 조정하도록 되어 있다.According to the present invention, when the start point (A, A ') and the end point (B, B') of the line data stored in the frame buffer 40 are determined whether there is no data at the start point (A, A ') By reducing the memory address of the frame buffer 40 (S10, S11) and reducing the PLL clock frequency of the A / D converter 10 which converts the RGB signal into a digital signal when there is no data at the endpoints B and B '. (S12, S13) The interval between the start point (A, A ') and the end point (B, B') of the line data is adjusted, and the start point of the last line data among the plurality of line data stored in the frame buffer 40. As a result of determining whether data is present at (A ′) and the end point (B ′), if there is no data at the start point (A ′) or the end point (B ′) of the last line data, the line buffer 30 and the frame buffer 40 have no data. Multiplied by a variable from XVGA mode multiple to SVGA mode multiple Kin a next (S14, S15), a multiple-mode VGA size and location of the variable to (S16, S17) adjusts the memory address space of the frame buffer 40. By screen in SVGA mode multiple is automatically adjusted.

LCD모니터,화상조정장치,LCD모니터의화상자동조정장치LCD Monitor, Image Adjuster, LCD Monitor Image Adjuster

Description

액정 디스플레이 모니터의 화상 자동 조정 방법 { Method for automatically controling a picture in a LCD monitor } {Method for automatically controling a picture in a LCD monitor}             

도 1은 본 발명에 따른 액정 디스플레이 모니터의 화상 자동 조정 장치를 도시한 구성도,1 is a block diagram showing an image automatic adjustment device of a liquid crystal display monitor according to the present invention;

도 2는 본 발명에 따른 액정 디스플레이 모니터의 화상 자동 조정 장치로 입력되는 수직/수평 동기 신호와 RGB 신호를 도시한 파형도,FIG. 2 is a waveform diagram showing a vertical / horizontal sync signal and an RGB signal inputted to an automatic image adjusting device of a liquid crystal display monitor according to the present invention; FIG.

도 3은 도 1의 프레임 버퍼에 대한 어드레스 맵,3 is an address map for the frame buffer of FIG. 1;

도 4는 본 발명에 따른 액정 디스플레이 모니터의 화상 자동 조정 방법을 도시한 플로차트이다.4 is a flowchart showing a method for automatically adjusting an image of a liquid crystal display monitor according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10: A/D 컨버터 20: PLL10: A / D Converter 20: PLL

30: 라인 버퍼 40: 프레임 버퍼30: line buffer 40: frame buffer

50: LCD 60: 컨트롤러50: LCD 60: Controller

본 발명은 LCD 모니터에 관한 것이며, 보다 상세히는 비디오 모드에 따라서 서로 다르게 입력되는 RGB 비디오 신호에 따른 화면의 크기 및 위치를 자동으로 조정하여 디스플레이하는 액정 디스플레이 모니터의 화상 자동 조정 방법에 관한 것이다.The present invention relates to an LCD monitor, and more particularly, to an automatic image adjustment method of a liquid crystal display monitor for automatically adjusting and displaying a screen size and position according to RGB video signals input differently according to a video mode.

종래의 LCD 모니터는 비디오 모드에 따라서 서로 다른 RGB 신호가 입력되면 공장에서 모니터 제작 당시에 입력 RGB 신호에 대한 디스플레이 화면의 편차를 줄이기 위해 미리 설정해 놓은 표준 신호 중에서 가장 유사한 신호를 선택한 후, 선택된 신호의 타이밍으로 입력 RGB 신호에 따른 화면의 크기 및 위치를 조정하여 디스플레이하도록 되어 있다.In the conventional LCD monitor, when different RGB signals are input in accordance with the video mode, the factory selects the most similar signal among preset standard signals to reduce the display screen deviation from the input RGB signal at the time of manufacturing the monitor, and then selects the timing of the selected signal. Therefore, the size and position of the screen according to the input RGB signal are adjusted and displayed.

그러나, 상기와 같이 미리 설정해 놓은 표준 신호 중에서 가장 유사한 신호를 선택하여 화면 편차를 조정하는 방식은 비디오 모드에 따라서 서로 다르게 입력되는 RGB 비디오 신호에 대한 적정한 화면이 디스플레이되지 않으므로 사용자가 수시로 화면 편차(크기 및 위치)를 재조정해야 하는 불편함이 있다.However, the method of adjusting the screen deviation by selecting the most similar signal among the preset standard signals as described above does not display an appropriate screen for the RGB video signal inputted differently according to the video mode. And position).

따라서, 본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 비디오 모드에 따라서 서로 다르게 입력되는 RGB 비디오 신호에 따라 서 가장 적정한 화면의 크기 및 위치를 자동으로 조정하여 디스플레이하는 액정 디스플레이 모니터의 화상 자동 조정 방법을 제공하는데 있다.
Accordingly, an object of the present invention is to overcome the above-described problems, and an object of the present invention is to automatically adjust and display the most appropriate screen size and position according to RGB video signals input differently according to video modes. It is to provide a method for automatically adjusting the image of a display monitor.

상기 본 발명의 목적을 달성하기 위한 액정 디스플레이 모니터의 화상 자동 조정 방법은 프레임 버퍼에 저장되는 라인 데이터의 스타트 포인트와 엔드 포인트의 데이터 유무를 판별한 결과 스타트 포인트에 데이터가 없으면 프레임 버퍼의 메모리 어드레스를 감소시키는 단계와, 프레임 버퍼에 저장되는 라인 데이터의 스타트 포인트와 엔드 포인트의 데이터 유무를 판별한 결과 엔드 포인트에 데이터가 없으면 RGB 신호를 디지털 신호로 변환하는 A/D 컨버터의 PLL 클럭 주파수를 감소시켜 라인 데이터의 스타트 포인트와 엔드 포인트의 간격을 조정하는 단계와, 프레임 버퍼에 저장되는 복수의 라인 데이터 중에서 마지막 라인 데이터의 스타트 포인트와 엔드 포인트의 데이터 유무를 판별한 결과 마지막 라인 데이터의 스타트 포인트 또는 엔드 포인트에 데이터가 없으면 라인 버퍼에서 프레임 버퍼로 라이팅하는 배수를 XVGA 모드 배수에서 SVGA 모드 배수로 가변시켜 프레임 버퍼의 메모리 어드레스 간격을 조정하는 단계, 및 SVGA 모드 배수로 라이팅 배수를 가변시킨 후 프레임 버퍼에 저장되는 복수의 라인 데이터 중에서 마지막 라인 데이터의 스타트 포인트와 엔드 포인트의 데이터 유무를 판별한 결과 마지막 라인 데이터의 스타트 포인트 또는 엔드 포인트에 데이터가 없으면 라인 버퍼에서 프레임 버퍼로 라이팅하는 배수를 SVGA 모드 배수에서 VGA 모드 배수로 가변시켜 프레임 버퍼의 메모리 어드레스 간격을 조정하는 단계로 이루어진다. In order to achieve the object of the present invention, an automatic image adjustment method of a liquid crystal display monitor determines whether data is present at a start point and an end point of line data stored in a frame buffer. Reducing the PLL clock frequency of the A / D converter which converts the RGB signal into a digital signal if there is no data at the end point. Adjusting the interval between the start point and the end point of the line data, and the start point or end of the last line data as a result of determining whether the start point and the end point data of the last line data among the plurality of line data stored in the frame buffer point If there is no data, adjusting the memory address interval of the frame buffer by changing the multiples written from the line buffers to the frame buffers from the XVGA mode multiples to the SVGA mode multiples, and after varying the writing multiples by the SVGA mode multiples, As a result of determining whether the start point and end point of the last line data exist among the line data, if there is no data at the start point or the end point of the last line data, the number of writing from the line buffer to the frame buffer is changed from SVGA mode multiple to VGA mode multiple. The memory address interval of the frame buffer is adjusted.                         


상기와 같이 이루어진 본 발명의 액정 디스플레이 모니터의 화상 자동 조정 방법은 프레임 버퍼에 저장되는 라인 데이터의 스타트 포인트와 엔드 포인트의 데이터 유무를 판별한 결과에 따라서 프레임 버퍼의 메모리 어드레스를 감소시키고 RGB 신호를 디지털 신호로 변환하는 A/D 컨버터의 PLL 클럭 주파수를 감소시켜 라인 데이터의 스타트 포인트와 엔드 포인트의 간격을 조정하고, 프레임 버퍼에 저장되는 복수의 라인 데이터 중에서 마지막 라인 데이터의 스타트 포인트와 엔드 포인트의 데이터 유무를 판별한 결과에 따라서 라인 버퍼에서 프레임 버퍼로 라이팅하는 배수를 XVGA 모드 배수에서 SVGA 모드 배수로 가변시킨 다음 SVGA 모드 배수에서 VGA 모드 배수로 가변시켜 프레임 버퍼의 메모리 어드레스 간격을 조정하므로써 화면의 크기 및 위치를 자동 조정하도록 되어 있다.
According to the automatic image adjustment method of the liquid crystal display monitor according to the present invention as described above, the memory address of the frame buffer is reduced and the RGB signal is digitally determined according to the result of determining whether the start point and the end point of the line data stored in the frame buffer are present. Reduce the PLL clock frequency of the A / D converter converting the signal to adjust the interval between the start point and the end point of the line data, and start and end data of the last line data among the plurality of line data stored in the frame buffer. According to the result of determining whether the line buffer is written from the line buffer to the frame buffer is changed from XVGA mode multiple to SVGA mode multiple, then SVGA mode multiple from VGA mode multiple to adjust the frame buffer memory address interval to adjust the screen size and position. Sleeping It is adapted to adjust.

이하, 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1과 도 2 및 도 3을 참조하면, 본 발명에 따른 액정 디스플레이 모니터의 화상 자동 조정 장치의 A/D 컨버터(10)는 입력 RGB 신호를 도 2의 (다)에 도시된 바와 같은 디지털 신호로 변환한다.1, 2 and 3, the A / D converter 10 of the apparatus for automatically adjusting the image of a liquid crystal display monitor according to the present invention converts an input RGB signal into a digital signal as shown in FIG. Convert to

PLL(20)은 PLL 클럭 주파수 신호를 출력하여 상기 A/D 컨버터(10)의 샘플링 주파수를 조정한다.The PLL 20 outputs a PLL clock frequency signal to adjust the sampling frequency of the A / D converter 10.

컨트롤러(60)는 도 2의 (가)와 (나)에 도시된 바와 같은 입력 수직/수평 동기 신호(V-SYNC,H-SYNC)에 따른 비디오 모드를 판별한 결과에 따라서 상기 PLL(10)로부터 출력되어 상기 A/D 컨버터(10)로 입력되는 PLL 클럭 주파수를 가변시킨다.The controller 60 determines the video mode according to the input vertical / horizontal synchronization signals V-SYNC and H-SYNC as shown in FIGS. 2A and 2B. The PLL clock frequency output from the input signal to the A / D converter 10 is varied.

상기 컨트롤러(60)는 A/D 컨버터(10)로부터 출력되는 RGB 디지털 신호를 입력 순서에 따라서 라인 데이터 형식으로 라인 버퍼(30)에 저장한 후, 프레임 버퍼(40)에 프레임 단위로 저장한다. 이때 라인 버퍼(30)에 저장되는 라인 데이터는 비디오 모드에 따른 해상도를 조정하기 위한 라이팅 배수로 처리되어 프레임 버퍼(40)에 라이팅된 후 LCD(50)에 화면 편차(크기 및 위치)가 자동 조정되어 디스플레이된다.The controller 60 stores the RGB digital signal output from the A / D converter 10 in the line buffer 30 in the line data format according to the input order and then stores the frame in the frame buffer 40 in the frame unit. At this time, the line data stored in the line buffer 30 is processed as a writing multiple for adjusting the resolution according to the video mode, and is written to the frame buffer 40, and then the screen deviation (size and position) is automatically adjusted on the LCD 50. Is displayed.

상기 컨트롤러(60)는 기본적으로 XVGA 모드의 라이팅 배수(1)로 상기 라인 버퍼(30)의 라인 데이터를 1:1의 비율로 배수 처리하여 프레임 버퍼(40)에 저장하며, 이때 프레임 버퍼(40)의 메모리 어드레스 맵은 도 3에 도시된 바와 같이 1024D×768D(또는 400H×300H)로 나타난다. 여기서, D는 십진수이고 H는 16진수를 표시하며, 도 3와 도 3에 도시된 A, A′는 각각 프레임 버퍼(40)의 시작 어드레스와 마지막 어드레스에 저장되는 라인 데이터의 스타트 포인트이고, B, B′는 각각 프레임 버퍼(40)의 시작 어드레스와 마지막 어드레스에 저장되는 라인 데이터의 엔드 포인트이다.The controller 60 basically processes the line data of the line buffer 30 at a ratio of 1: 1 by a writing multiple of the XVGA mode, and stores the data in the frame buffer 40 at a ratio of 1: 1. Memory address map is represented as 1024D x 768D (or 400H x 300H) as shown in FIG. Here, D is a decimal number, H is a hexadecimal number, and A and A 'shown in FIGS. 3 and 3 are start points of line data stored at the start address and the last address of the frame buffer 40, respectively. , B 'are the end points of the line data stored in the start address and the last address of the frame buffer 40, respectively.

상기 컨트롤러(60)는 마지막 라인 데이터의 스타트 포인트(A′)와 엔드 포인트(B′)의 데이터 유무를 판별한 결과에 따라서 상기 라인 버퍼(30)에서 프레임 버 퍼(40)로 라이팅하는 배수를 XVGA 모드 배수(1)에서 SVGA 모드 배수(1.28)로 가변시켜 라인 데이터를 1:1.28의 비율로 배수 처리하거나 라이팅 배수를 SVGA 모드 배수에서 VGA 모드 배수(1.6)로 가변시켜 라인 데이터를 1:1.6의 비율로 배수 처리하여 프레임 버퍼(40)에 저장한다.The controller 60 calculates the multiples written from the line buffer 30 to the frame buffer 40 according to a result of determining whether the start point A 'and the end point B' of the last line data exist. Line data is varied from XVGA mode multiples (1) to SVGA mode multiples (1.28) to drain line data at a ratio of 1: 1.28, or lighting multiples from SVGA mode multiples to VGA mode multiples (1.6) It is stored in the frame buffer 40 by draining at a ratio of.

상기와 같은 구성에 의해서 본 발명에 따른 액정 디스플레이 모니터의 화상 자동 조정 장치는 도 4에 도시된 방법에 의해 다음과 같이 작동한다.With the above configuration, the automatic image adjusting device of the liquid crystal display monitor according to the present invention operates as follows by the method shown in FIG.

가장 먼저, 상기 컨트롤러(60)는 상기 프레임 버퍼(40)에 저장되는 라인 데이터의 스타트 포인트(A,A′)의 값이 하이(High) 상태인가를 파악하여 데이터 유무를 판별한다(S10). 이때, 상기 스타트 포인트(A,A′)에 데이터가 없다고 판별되면 상기 컨트롤러(60)는 상기 프레임 버퍼(40)의 메모리 어드레스를 감소시킨다(S11).First, the controller 60 determines whether the values of the start points A and A 'of the line data stored in the frame buffer 40 are high (S10) and determines whether there is data. At this time, if it is determined that there is no data at the start points A and A ', the controller 60 decreases the memory address of the frame buffer 40 (S11).

이어서, 상기 컨트롤러(60)는 상기 프레임 버퍼(40)에 저장되는 라인 데이터의 엔드 포인트(B,B′)의 값이 하이(High) 상태인가를 파악하여 데이터 유무를 판별한다(S12). 이때, 상기 엔드 포인트(B,B′)에 데이터가 없다고 판별되면 상기 컨트롤러(60)는 RGB 신호를 디지털 신호로 변환하는 상기 A/D 컨버터(10)의 PLL 클럭 주파수를 감소시켜(S13) 라인 데이터의 스타트 포인트(A,A′)와 엔드 포인트(B,B′)의 간격, 즉 도 3에 도시된 A↔B, A′↔B′의 간격을 조정한다.Subsequently, the controller 60 determines whether the values of the endpoints B and B 'of the line data stored in the frame buffer 40 are in a high state (S12). At this time, if it is determined that there is no data at the endpoints B and B ′, the controller 60 decreases the PLL clock frequency of the A / D converter 10 that converts the RGB signal into a digital signal (S13). The interval between the start points A and A 'of the data and the end points B and B', that is, the interval between A↔B and A'↔B 'shown in FIG. 3, is adjusted.

상기와 같이 프레임 버퍼(40)에 저장되는 라인 데이터의 스타트 포인트(A,A ′)와 엔드 포인트(B,B′)의 간격을 조정하고 나면 상기 컨트롤러(60)는 라인 데이터를 1:1의 비율로 배수 처리하고 상기 프레임 버퍼(40)에 현재 저장되는 복수의 라인 데이터 중에서 마지막 라인 데이터의 스타트 포인트(A′) 또는 엔드 포인트(B′)의 값이 하이(High) 상태인가를 파악하여 데이터 유무를 판별한다(S14).After adjusting the interval between the start point (A, A ') and the end point (B, B') of the line data stored in the frame buffer 40 as described above, the controller 60 adjusts the line data to 1: 1. Multiply by a ratio and determine whether the value of the start point A 'or end point B' of the last line data is high among the plurality of line data currently stored in the frame buffer 40. The presence or absence is determined (S14).

이때, 상기 마지막 라인 데이터의 스타트 포인트(A′) 또는 엔드 포인트(B′)에 데이터가 있다고 판별되면 상기 컨트롤러(60)는 프레임 버퍼(40)에 저장된 데이터를 그대로 상기 LCD(50)에 디스플레이시킨다. 즉, 이때는 상기 LCD(50)에 디스플레이되는 화면이 상기 LCD(50)에 가장 적합한 XVGA 모드이므로 별도로 화면 편차를 조정할 필요가 없는 것이다.At this time, if it is determined that there is data at the start point A 'or the end point B' of the last line data, the controller 60 displays the data stored in the frame buffer 40 on the LCD 50 as it is. . That is, at this time, since the screen displayed on the LCD 50 is the best XVGA mode for the LCD 50, there is no need to adjust the screen deviation separately.

한편, 상기 컨트롤러(60)가 라인 데이터를 1:1의 비율로 배수 처리하고 상기 프레임 버퍼(40)에 현재 저장되는 복수의 라인 데이터 중에서 마지막 라인 데이터의 스타트 포인트(A′) 또는 엔드 포인트(B′)의 값이 하이(High) 상태인가를 파악하여 데이터 유무를 판별한 결과 마지막 라인 데이터의 스타트 포인트(A′) 또는 엔드 포인트(B′)에 데이터가 없다고 판별되면, 상기 컨트롤러(60)는 라인 데이터를 SVGA 모드 배수, 즉 1:1.28의 비율로 배수 처리하여 프레임 버퍼(40)의 메모리 어드레스 간격을 조정하고 상기 프레임 버퍼(40)에 현재 저장되는 복수의 라인 데이터 중에서 마지막 라인 데이터의 스타트 포인트(A′) 또는 엔드 포인트(B′)의 값이 하이(High) 상태인가를 파악하여 데이터 유무를 판별한다(S15,S16).On the other hand, the controller 60 multiplies the line data at a ratio of 1: 1, and the start point A 'or the end point B of the last line data among the plurality of line data currently stored in the frame buffer 40. If it is determined whether the value of '' is high and the data is present, and it is determined that there is no data at the start point A 'or the end point B' of the last line data, the controller 60 determines that there is no data. The line data is multiplied by the SVGA mode multiple, i.e., the ratio of 1: 1.28 to adjust the memory address interval of the frame buffer 40, and the start point of the last line data among the plurality of line data currently stored in the frame buffer 40. The presence or absence of data is determined by determining whether the value of A 'or the endpoint B' is high (S15, S16).

이때, 상기 마지막 라인 데이터의 스타트 포인트(A′) 또는 엔드 포인트(B ′)에 데이터가 있다고 판별되면 상기 컨트롤러(60)는 메모리 어드레스 간격, 즉 A↔A′ 또는 B↔B′의 간격이 SVGA 모드로 조정된 프레임 버퍼(40)에 저장된 데이터를 상기 LCD(50)에 디스플레이시키므로써 화면의 크기 및 위치를 자동 조정한다.At this time, when it is determined that there is data at the start point A 'or the end point B' of the last line data, the controller 60 determines that the memory address interval, that is, the interval between A↔A 'or B↔B', is SVGA. By displaying the data stored in the frame buffer 40 adjusted to the mode on the LCD 50, the size and position of the screen are automatically adjusted.

끝으로, 상기 컨트롤러(60)가 라인 데이터를 1:1.28의 비율로 배수 처리하고 상기 프레임 버퍼(40)에 현재 저장되는 복수의 라인 데이터 중에서 마지막 라인 데이터의 스타트 포인트(A′) 또는 엔드 포인트(B′)의 값이 하이(High) 상태인가를 파악하여 데이터 유무를 판별한 결과 마지막 라인 데이터의 스타트 포인트(A′) 또는 엔드 포인트(B′)에 데이터가 없다고 판별되면, 상기 컨트롤러(60)는 라인 데이터를 SVGA 모드 배수에서 VGA 모드 배수, 즉 1:1.6의 비율로 배수 처리하여 프레임 버퍼(40)의 메모리 어드레스 간격, 즉 A↔A′ 또는 B↔B′의 간격을 VGA 모드로 조정하고 상기 프레임 버퍼(40)에 VGA 모드로 메모리 어드레스 간격이 조정된 프레임 버퍼(40)에 라인 데이터를 저장한 후, 상기 LCD(50)에 디스플레이시키므로써 화면의 크기 및 위치를 자동 조정한다(S17).Finally, the controller 60 multiplies the line data at a ratio of 1: 1.28 and starts the start point A 'or the end point of the last line data among the plurality of line data currently stored in the frame buffer 40. If it is determined whether the value of B ') is high and the data is present, and it is determined that there is no data at the start point A' or the end point B 'of the last line data, the controller 60 Multiplies the line data in SVGA mode multiples in multiples of VGA mode, that is, 1: 1.6, to adjust the memory address interval of the frame buffer 40, i.e., A↔A 'or B↔B', to VGA mode. After storing the line data in the frame buffer 40 whose memory address interval is adjusted in the VGA mode in the frame buffer 40 and displaying it on the LCD 50, the size and position of the screen are automatically adjusted (S17). .

상술한 바와 같이 본 발명의 액정 디스플레이 모니터의 화상 자동 조정 방법은 비디오 모드에 따라서 서로 다르게 입력되는 RGB 비디오 신호에 따라서 가장 적정한 화면의 크기 및 위치를 자동으로 조정하여 디스플레이하도록 되어 있기 때문에, 사용자에게 편의를 제공하는 효과가 있다. As described above, the automatic image adjustment method of the liquid crystal display monitor according to the present invention automatically adjusts and displays the most appropriate screen size and position according to RGB video signals input differently according to the video mode. Has the effect of providing.                     


이상에서 설명한 것은 본 발명에 따른 액정 디스플레이 모니터의 화상 자동 조정 방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명의 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.
What has been described above is only one embodiment for carrying out the automatic image adjustment method of the liquid crystal display monitor according to the present invention, and is not limited to the above-described embodiment of the present invention, the present invention claimed in the following claims Various changes can be made by those skilled in the art without departing from the gist of the present invention.

Claims (1)

프레임 버퍼(40)에 저장되는 라인 데이터의 스타트/엔드 포인트(A,A′/B,B′)의 데이터 유무를 판별한 결과 스타트 포인트(A,A′)에 데이터가 없으면 프레임 버퍼(40)의 메모리 어드레스를 감소시키는 단계(S10,S11)와,As a result of determining whether the start / end points (A, A '/ B, B') of the line data stored in the frame buffer 40 are present or not, if there is no data at the start points (A, A '), the frame buffer 40 Reducing the memory address of the memory (S10, S11), 프레임 버퍼(40)에 저장되는 라인 데이터의 스타트/엔드 포인트(A,A′/B,B′)의 데이터 유무를 판별한 결과 엔드 포인트(B,B′)에 데이터가 없으면 RGB 신호를 디지털 신호로 변환하는 A/D 컨버터(10)의 PLL 클럭 주파수를 감소시켜 라인 데이터의 스타트/엔드 포인트(A,A′/B,B′)의 간격을 조정하는 단계(S12,S13)와,As a result of determining whether the start / end points (A, A '/ B, B') of the line data stored in the frame buffer 40 are present or not, if there is no data at the end points (B, B '), the RGB signal is converted into a digital signal. Reducing the PLL clock frequency of the A / D converter 10 for converting to (S12, S13) for adjusting the interval between start / end points (A, A '/ B, B') of the line data; 프레임 버퍼(40)에 저장되는 복수의 라인 데이터 중에서 마지막 라인 데이터의 스타트/엔드 포인트(A′/B′)의 데이터 유무를 판별한 결과 마지막 라인 데이터의 스타트 포인트(A′) 또는 엔드 포인트(B′)에 데이터가 없으면 라인 버퍼(30)에서 프레임 버퍼(40)로 라이팅하는 배수를 XVGA 모드 배수(1)에서 SVGA 모드 배수(1.28)로 가변시켜 프레임 버퍼(40)의 메모리 어드레스 간격을 조정하는 단계(S14,S15), 및As a result of determining whether the start / end point (A '/ B') of the last line data is present among the plurality of line data stored in the frame buffer 40, the start point (A ') or the end point (B) of the last line data ′), The memory address interval of the frame buffer 40 is adjusted by varying the multiple written from the line buffer 30 to the frame buffer 40 from the XVGA mode multiple (1) to the SVGA mode multiple (1.28). Steps S14 and S15, and SVGA 모드 배수(1.28)로 라이팅 배수를 가변시킨 후 프레임 버퍼(40)에 저장되는 복수의 라인 데이터 중에서 마지막 라인 데이터의 스타트/엔드 포인트(A′/B′)의 데이터 유무를 판별한 결과 마지막 라인 데이터의 스타트 포인트(A′) 또는 엔드 포인트(B′)에 데이터가 없으면 라인 버퍼(30)에서 프레임 버퍼(40)로 라이팅하는 배수를 SVGA 모드 배수(1.28)에서 VGA 모드 배수(1.6)로 가변시켜 프레임 버 퍼(40)의 메모리 어드레스 간격을 조정하는 단계(S16,S17)As a result of determining whether the start / end point (A '/ B') of the last line data is present among the plurality of line data stored in the frame buffer 40 after changing the writing multiple to the SVGA mode multiple (1.28) If there is no data at the start point (A ') or end point (B') of the data, the multiples writing from line buffer 30 to frame buffer 40 vary from SVGA mode multiples (1.28) to VGA mode multiples (1.6) To adjust the memory address interval of the frame buffer 40 (S16, S17). 로 이루어진 것을 특징으로 하는 액정 디스플레이 모니터의 화상 자동 조정 방법.Automatic image adjustment method of the liquid crystal display monitor, characterized in that consisting of.
KR1019990030141A 1999-07-24 1999-07-24 Method for automatically controling a picture in a LCD monitor KR100562352B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990030141A KR100562352B1 (en) 1999-07-24 1999-07-24 Method for automatically controling a picture in a LCD monitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990030141A KR100562352B1 (en) 1999-07-24 1999-07-24 Method for automatically controling a picture in a LCD monitor

Publications (2)

Publication Number Publication Date
KR20010010976A KR20010010976A (en) 2001-02-15
KR100562352B1 true KR100562352B1 (en) 2006-03-17

Family

ID=19604257

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990030141A KR100562352B1 (en) 1999-07-24 1999-07-24 Method for automatically controling a picture in a LCD monitor

Country Status (1)

Country Link
KR (1) KR100562352B1 (en)

Also Published As

Publication number Publication date
KR20010010976A (en) 2001-02-15

Similar Documents

Publication Publication Date Title
US6078317A (en) Display device, and display control method and apparatus therefor
US8823721B2 (en) Techniques for aligning frame data
KR102389572B1 (en) Display system and method of driving display apparatus in the same
KR19990046874A (en) HDTV&#39;s display image processing device
US7489323B2 (en) Display apparatus adapted for a display wall, image adjustment method therefor and display wall therewith
KR100609056B1 (en) Display Apparatus And Control Method Thereof
KR100304899B1 (en) Apparatus and method for displaying out of range video of monitor
JP3556915B2 (en) Video decoding display apparatus and video decoding display method
KR100562352B1 (en) Method for automatically controling a picture in a LCD monitor
JP3791535B2 (en) Matrix type display device and control method thereof
KR100654771B1 (en) Display apparatus and control method thereof
JP4446527B2 (en) Scan converter and parameter setting method thereof
JPH1011035A (en) Computer, display device and computer system
KR100632736B1 (en) Display Apparatus And Control Method Thereof
KR100504077B1 (en) Liquid crystal display apparatus for controling showing area
JPH11133939A (en) Display device
JP6893720B1 (en) Video signal converter
JP2000253335A (en) Image display device
KR20040006303A (en) Luminance control device for monitor
KR100516052B1 (en) How to transmit video parameters using blank sections
JP2006154007A (en) Liquid crystal display apparatus with scaling function for game machine
JP2003309783A (en) Picture display device
KR100308050B1 (en) Apparatus for processing signal of LCD monitor
JPH11338408A (en) Scan converter
JP3501706B2 (en) Image display device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111216

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee