KR100562324B1 - Ion implant method of semiconductor device - Google Patents
Ion implant method of semiconductor device Download PDFInfo
- Publication number
- KR100562324B1 KR100562324B1 KR1020040074500A KR20040074500A KR100562324B1 KR 100562324 B1 KR100562324 B1 KR 100562324B1 KR 1020040074500 A KR1020040074500 A KR 1020040074500A KR 20040074500 A KR20040074500 A KR 20040074500A KR 100562324 B1 KR100562324 B1 KR 100562324B1
- Authority
- KR
- South Korea
- Prior art keywords
- ion implantation
- split
- factors
- ion
- factor
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 239000007943 implant Substances 0.000 title description 3
- 238000005468 ion implantation Methods 0.000 claims abstract description 41
- 150000002500 ions Chemical class 0.000 claims abstract description 23
- 239000012535 impurity Substances 0.000 claims description 18
- 235000012431 wafers Nutrition 0.000 description 19
- 238000002474 experimental method Methods 0.000 description 8
- 238000010884 ion-beam technique Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000005465 channeling Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000010800 human waste Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
Landscapes
- Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physical Vapour Deposition (AREA)
Abstract
본 발명은 새로운 소자를 개발하기 위해 여러 가지의 이온 주입 공정 팩터(factor)들을 변경하면서 이온 주입 공정을 진행하는 반도체 소자의 이온 주입 방법에 관한 것으로, 본 발명의 실시예에 따른 이온 주입 방법은, 이온 주입 공정을 진행하기 위한 팩터들 중에서 스플릿(split) 하고자 하는 팩터를 선정하는 단계; 상기 선정 팩터를 스플릿하여 스플릿 공정 조건을 설정하는 단계; 카세트에 탑재된 웨이퍼의 슬롯 넘버를 지정하여 저장하는 단계; 상기 슬롯 넘버와 스플릿 공정 조건을 매칭(matching)시키는 단계; 및 상기 선정 팩터 이외의 다른 팩터들은 일정한 값으로 세팅한 상태에서 상기 매칭된 스플릿 공정 조건을 이용하여 웨이퍼에 이온을 주입하는 단계;를 포함한다.The present invention relates to an ion implantation method of a semiconductor device in which an ion implantation process is performed while changing various ion implantation process factors to develop a new device. Selecting a factor to be split from factors for performing an ion implantation process; Splitting the selection factor to set split process conditions; Designating and storing a slot number of a wafer mounted on a cassette; Matching the slot number with a split process condition; And implanting ions into the wafer using the matched split process conditions while other factors other than the selection factor are set to a constant value.
스플릿, 이온, 공정 팩터, 도즈Split, ion, process factor, dose
Description
도 1은 본 발명의 실시예에 따른 반도체 소자의 이온 주입 방법을 설명하기 위한 블록도이다.1 is a block diagram illustrating an ion implantation method of a semiconductor device in accordance with an embodiment of the present invention.
본 발명은 반도체 소자의 이온 주입 방법에 관한 것으로, 보다 상세하게는 새로운 소자를 개발하기 위해 여러 가지의 이온 주입 공정 팩터(factor)들을 변경하면서 이온 주입 공정을 진행하는 반도체 소자의 이온 주입 방법에 관한 것이다.The present invention relates to an ion implantation method of a semiconductor device, and more particularly, to an ion implantation method of a semiconductor device which undergoes an ion implantation process while changing various ion implantation process factors to develop a new device. will be.
일반적으로 반도체 소자를 만들기 위해서는 먼저 기판 내에 활성 영역을 한정하고 이 활성 영역 내에 이온을 주입하여 불순물 영역을 형성하여야 한다. 이 불순물 영역의 대표적인 예로서 모스 전계효과트랜지스터의 소스/드레인 영역을 들 수 있다.In general, in order to make a semiconductor device, first, an active region must be defined in a substrate, and an impurity region must be formed by implanting ions into the active region. A typical example of this impurity region is the source / drain region of the MOS field effect transistor.
상기한 불순물 영역은 포토리소그라피 공정에 따른 이온 주입 마스크막 형성, 이온 주입, 이온 주입 마스크막 제거 및 불순물 이온 확산 등의 공정을 수행함으로써 만들 수 있다.The impurity region may be formed by performing processes such as forming an ion implantation mask film, ion implantation, ion implantation mask film removal, and impurity ion diffusion according to a photolithography process.
보다 구체적으로 설명하면, 먼저 불순물 영역을 형성하고자 하는 기판 위에 이온 주입 버퍼막으로서의 산화막을 형성한다. 다음에 산화막 위에 이온 주입 마스크막으로서의 포토레지스트 패턴을 형성한다. 이 포토레지스트 패턴은 기판 내에서 불순물 영역이 형성될 부분의 산화막을 노출시킨다. 다음에 포토레지스트 패턴을 이온 주입 마스크로 한 이온 주입 공정을 수행하여 기판 내에 불순물 이온들을 주입시킨다. 계속하여, 포토레지스트 패턴을 제거하고 급속 열처리 장치를 이용하여 고온에서 어닐링을 진행시킨다. 이 어닐링 공정에 의해 기판 내에 주입되었던 불순물 이온들은 확산되며, 그 결과 불순물 영역이 만들어진다. 이와 같이 불순물 이온들을 확산시킨 후에는 이온 주입 버퍼막으로서의 산화막을 제거하고, 다시 게이트 절연막을 위한 산화막을 형성시킨다.More specifically, first, an oxide film as an ion implantation buffer film is formed on a substrate on which an impurity region is to be formed. Next, a photoresist pattern as an ion implantation mask film is formed on the oxide film. This photoresist pattern exposes the oxide film of the portion where the impurity region is to be formed in the substrate. Next, an ion implantation process using a photoresist pattern as an ion implantation mask is performed to implant impurity ions into the substrate. Subsequently, the photoresist pattern is removed and annealing is performed at high temperature using a rapid heat treatment apparatus. Impurity ions that have been implanted into the substrate are diffused by this annealing process, resulting in impurity regions. After the diffusion of the impurity ions in this manner, the oxide film as the ion implantation buffer film is removed and an oxide film for the gate insulating film is formed again.
상기한 방법에 따라 불순물 영역을 형성할 때, 웨이퍼의 표면에 이온을 주입하기 위해 사용되는 이온 주입 장치는 일반적으로 파워 서플라이, 이온빔 발생부, 이온빔 가속기 및 이온 공정 챔버로 구성되고, 이온빔 발생부는 소스 헤드, 이온 질량 분석기, 셔터 및 스캐닝 전극으로 구성되며, 이온 공정 챔버의 내부에는 웨이퍼를 안착시킬 수 있는 디스크 받침대가 구비된다.When forming an impurity region according to the above method, an ion implantation apparatus used for implanting ions into the surface of a wafer is generally composed of a power supply, an ion beam generator, an ion beam accelerator, and an ion processing chamber, wherein the ion beam generator is a source It consists of a head, an ion mass spectrometer, a shutter, and a scanning electrode, and a disk stand for mounting a wafer is provided inside the ion processing chamber.
이에 따라, 이온 주입시에는 상기 디스크 받침대에 웨이퍼를 안착시킨 상태에서 고전압을 이용하여 이온 소스를 이온빔으로 만든 후 질량 분석기와 스캐닝 전극을 이용하여 이온빔의 주사 경로를 변경시키고, 빔 가속기를 통해 가속시킨 후 웨이퍼의 표면에 소정의 농도로 이온을 주입한다.Accordingly, during ion implantation, the ion source is made into an ion beam using a high voltage while the wafer is placed on the disk support, and then the scanning path of the ion beam is changed using a mass spectrometer and a scanning electrode, and accelerated through a beam accelerator. Thereafter, ions are implanted into the surface of the wafer at a predetermined concentration.
그리고, 상기한 이온 주입장치를 사용하여 진행하는 이온 주입 공정의 주요 팩터(factor)들에 대해 살펴보면, 상기한 팩터들로는 최종적으로 웨이퍼에 주입되는 이온의 양을 나타내는 도즈(dose)와, 이온이 타겟(target)으로 하는 깊이에 도달할 수 있도록 이온에 가해주는 에너지와, NMOS, PMOS를 구현하기 위해 사용되는 인 또는 붕소 등의 불순물 소스와, 채널링 현상 및 핫 캐리어 효과 방지를 위해 사용되는 엘디디(lightly doped drain) 공정을 진행하기 위해 이온빔에 일정한 각을 부여하는 틸트/트위스트와, 주입되는 이온의 원자량(붕소의 경우는 11B+, 49BF2+, 인의 경우는 31P+)을 나타내는 AMU 등이 있다.In addition, the main factors (factors) of the ion implantation process that proceeds using the ion implanter described above, the factors are the dose (doses) indicating the amount of ions finally implanted in the wafer, and the ion is a target energy applied to the ions to reach the target depth, impurity sources such as phosphorus or boron used to implement NMOS and PMOS, and LEDs used to prevent channeling and hot carrier effects. Tilt / Twist to give a constant angle to the ion beam for the lightly doped drain process, and AMU which shows the atomic weight of implanted ions (11B + , 49BF 2+ for boron, 31P + for phosphorus) .
새로운 소자를 개발하고자 할 때, 원하는 소자 특성을 얻기 위해서는 상기한 팩터들을 다양하게 조절하면서 여러 가지 경우의 실험을 실시하게 된다.When developing a new device, in order to obtain the desired device characteristics, various experiments are performed while variously adjusting the above factors.
일례로, 도즈 변화에 따른 P웰의 특성 변화를 알아보고자 할 때에는 11B+의 AMU를 갖는 BF2를 불순물 소스로 사용하고, 에너지는 260KeV를 사용하며, 틸트/트위스트는 0°/0°로 세팅한 상태에서 도즈(ion/㎠)를 변화시키면서 실험을 실시한다.For example, to determine the characteristics of the P well according to the dose change, use BF 2 with an AMU of 11B + as an impurity source, use 260 KeV for energy, and set the tilt / twist to 0 ° / 0 °. The experiment is carried out while varying the dose (ion / cm 2) in one state.
이때, 제1 내지 제3의 스플릿(split)에 해당하는 카세트에 재현성 확인을 위해 각각 3개씩의 웨이퍼를 준비하고, 각 스플릿에 준비된 웨이퍼들에 2.0E13, 2.5E13 및 3.0E13의 도즈로 각각 실험을 진행한다.At this time, three wafers were prepared in the cassettes corresponding to the first to third splits to confirm reproducibility, and doses of 2.0E 13 , 2.5E 13, and 3.0E 13 were placed on the wafers prepared for each split. Proceed with each experiment.
따라서, 전술한 종래의 이온 주입 방법에 따르면 새로운 소자를 개발하기 위해 수많은 실험을 실시해야 하는 이온 주입 공정을 작업자가 지속적으로 핸들링 해야 하며, 스플릿 수만큼 카세트의 소모 및 로딩/언로딩 횟수가 증가하게 되고, 이 로 인해 실험 시간이 증가되어 작업 속도가 저하되는 문제점이 있다.Therefore, according to the conventional ion implantation method described above, the operator must continuously handle the ion implantation process, which requires a large number of experiments to develop a new device, and increase the number of cassettes consumed and the number of loading / unloading times by the number of splits. As a result, the experiment time is increased and the working speed is lowered.
본 발명은 상기한 문제점을 해결하기 위한 것으로, 소자 개발을 위한 이온 주입 공정을 보다 효과적으로 실시할 수 있는 반도체 소자의 이온 주입 방법을 제공함에 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide an ion implantation method of a semiconductor device capable of more effectively performing an ion implantation process for device development.
상기한 본 발명의 목적은,The object of the present invention described above,
이온 주입 공정을 진행하기 위한 팩터들 중에서 스플릿(split) 하고자 하는 팩터를 선정하는 단계;Selecting a factor to be split from factors for performing an ion implantation process;
상기 선정 팩터를 스플릿하여 스플릿 공정 조건을 설정하는 단계;Splitting the selection factor to set split process conditions;
카세트에 탑재된 웨이퍼의 슬롯 넘버를 지정하여 저장하는 단계;Designating and storing a slot number of a wafer mounted on a cassette;
상기 슬롯 넘버와 스플릿 공정 조건을 매칭(matching)시키는 단계; 및Matching the slot number with a split process condition; And
상기 선정 팩터 이외의 다른 팩터들은 일정한 값으로 세팅한 상태에서 상기 매칭된 스플릿 공정 조건을 이용하여 웨이퍼에 이온을 주입하는 단계;Implanting ions into the wafer using the matched split process conditions with factors other than the selection factor set to a constant value;
를 포함하는 반도체 소자의 이온 주입 방법에 의해 달성할 수 있다.It can achieve by the ion implantation method of the semiconductor element containing.
상기한 팩터들로는 불순물 소스, 에너지, 도즈, 틸트/트위스트, 및 AMU 등이 있으며, 이 중에서 상기한 도즈를 복수의 스플릿 공정 조건, 예컨대 2.0E13, 2.5E13 및 3.0E13로 스플릿할 수 있다.The factors include impurity sources, energy, doses, tilt / twist, and AMU, among which the doses can be split into a plurality of split process conditions, such as 2.0E 13 , 2.5E 13, and 3.0E 13 . .
이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것은 아니다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention is not limited to the embodiments described below.
도 1은 본 발명의 실시예에 따른 이온 주입 방법을 나타내는 공정 블록도를 도시한 것이다.1 is a process block diagram showing an ion implantation method according to an embodiment of the present invention.
본 발명의 이온 주입 방법은 이온 주입 공정을 진행하기 위한 다양한 팩터들 중에서 어느 한 팩터를 선정하여 이 팩터를 복수의 스플릿 공정 조건으로 스플릿하는 것을 특징으로 한다.The ion implantation method of the present invention is characterized in that any one of a variety of factors for carrying out the ion implantation process is selected and the factor is split into a plurality of split process conditions.
이온 주입 공정을 진행하기 위한 팩터들로는 위에서 설명한 바와 같이 불순물 소스, 에너지, 도즈, 틸트/트위스트 및 AMU 등이 있는데, 본 실시예에서는 상기한 팩터들 중에서 도즈를 스플릿하는 것을 예로 들어 설명한다.Factors for performing the ion implantation process, as described above, such as the impurity source, energy, dose, tilt / twist, AMU, etc., in the present embodiment will be described taking an example of the split of the above-described factors.
웨이퍼에 이온을 주입하기 위해, 본 발명은 먼저, 이온 주입 공정을 진행하기 위한 팩터들 중에서 스플릿(split) 하고자 하는 팩터를 선정한다. 즉, 상기한 팩터들 중에서 도즈를 스플릿하고자 하는 팩터로 선정한다.In order to implant ions into a wafer, the present invention first selects a factor to be split from factors for carrying out an ion implantation process. That is, the dose is selected as a factor to be split from the above factors.
그리고, 상기 도즈를 스플릿하여 스플릿 공정 조건을 설정하는데, 본 실시예에서는 스플릿 공정 조건으로 2.0E13, 2.5E13 및 3.0E13를 설정하였다. In addition, in the present embodiment, 2.0E 13 , 2.5E 13, and 3.0E 13 were set as the split process conditions by splitting the dose.
계속하여, 이온 주입 공정을 진행하기 위해 카세트에 탑재된 웨이퍼들의 슬롯 넘버를 지정하여 저장 또는 기억하고, 슬롯 넘버와 스플릿 공정 조건을 매칭(matching)시킨다.Subsequently, in order to proceed with the ion implantation process, slot numbers of wafers mounted in the cassette are designated and stored or stored, and the slot numbers and split process conditions are matched.
일례로, 1번 내지 3번 슬롯에 탑재된 웨이퍼들은 2.0E13의 스플릿 공정 조건 과 매칭시키고, 4번 내지 6번 슬롯에 탑재된 웨이퍼들은 2.5E13의 스플릿 공정 조건과 매칭시키며, 7번 내지 9번 슬롯에 탑재된 웨이퍼들은 3.0E13의 스플릿 공정 조건과 매칭시킨다.For example, wafers mounted in slots 1 to 3 match split process conditions of 2.0E 13 , wafers mounted in slots 4 to 6 match split process conditions of 2.5E 13 , and Wafers loaded in slot 9 match the split processing conditions of 3.0E 13 .
이와 같이 하면, 1번 내지 3번 슬롯에 탑재된 웨이퍼들은 2.0E13의 도즈로 이온 주입 공정이 진행되며, 4번 내지 6번 슬롯에 탑재된 웨이퍼들 및 7번 내지 9번 슬롯에 탑재된 웨이퍼들 2.5E13 및 3.0E13의 도즈로 이온 주입 공정이 각각 진행된다.In this way, wafers mounted in slots 1 to 3 are ion implanted at a dose of 2.0E 13 , wafers mounted in slots 4 to 6, and wafers mounted in slots 7 to 9. The ion implantation processes proceed with the doses of 2.5E 13 and 3.0E 13 , respectively.
물론, 상기한 이온 주입 공정은 도즈 이외의 다른 팩터들(불순물 소스, 에너지, AMU, 틸트/트위스트 등)은 종래와 동일한 값으로 세팅한 상태에서 이루어진다.Of course, the ion implantation process described above is performed with other factors (impurity source, energy, AMU, tilt / twist, etc.) other than the dose set to the same values as before.
즉, 상기한 이온 주입 공정은 11B+의 AMU를 갖는 BF2를 불순물 소스로 사용하고, 에너지는 260KeV를 사용하며, 틸트/트위스트는 0°/0°로 세팅한 상태에서 실시한다.That is, the ion implantation process is performed using BF 2 having an AMU of 11B + as an impurity source, energy of 260 KeV, and tilt / twist set to 0 ° / 0 °.
이상에서는 도즈를 스플릿 공정 조건으로 스플릿하는 것을 예로 들어 설명하였지만, 상기한 팩터들 모두 스플릿하는 것이 가능하다.In the above, the splitting of doses under split process conditions has been described as an example. However, all of the above factors may be split.
이상의 설명에서와 같이, 본 발명에 따른 반도체 소자의 이온 주입 방법에 의하면, 웨이퍼를 스플릿 하는 대신에 공정 팩터를 스플릿하여 이온 주입 공정을 진행함으로써 작업자가 이온 주입 공정을 지속적으로 핸들링해야 할 필요가 없다. 따라서, 실험에 필요한 인적 낭비 요소를 제거할 수 있다.As described above, according to the ion implantation method of the semiconductor device according to the present invention, instead of splitting the wafer, the operator does not need to continuously handle the ion implantation process by splitting the process factor and proceeding the ion implantation process. . Therefore, the human waste required for the experiment can be eliminated.
그리고, 종래의 실험 방법에서 웨이퍼를 분류하고 각 조건에 해당하는 공정 팩터를 적용하기 위해 수행되는 모든 작업들을 제거할 수 있으며, 로딩/언로딩이 한번의 작업으로 이루어지게 된다.In addition, in the conventional experimental method, all operations performed to classify wafers and apply process factors corresponding to respective conditions may be removed, and loading / unloading may be performed in one operation.
이러한 효과로 인해 본원 발명은 실험에 따른 장비 사용 시간을 종래 대비 최대 60%까지 감소시킬 수 있어 소자 개발을 위한 이온 주입 공정을 보다 효과적으로 실시할 수 있게 되는 효과가 있다.Due to this effect, the present invention can reduce the equipment use time according to the experiment by up to 60% compared with the conventional, there is an effect that the ion implantation process for the device development can be carried out more effectively.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040074500A KR100562324B1 (en) | 2004-09-17 | 2004-09-17 | Ion implant method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040074500A KR100562324B1 (en) | 2004-09-17 | 2004-09-17 | Ion implant method of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100562324B1 true KR100562324B1 (en) | 2006-03-17 |
Family
ID=37179757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040074500A KR100562324B1 (en) | 2004-09-17 | 2004-09-17 | Ion implant method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100562324B1 (en) |
-
2004
- 2004-09-17 KR KR1020040074500A patent/KR100562324B1/en not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101492533B1 (en) | Techniques for forming shallow junctions | |
| KR20080077354A (en) | System and method for the manufacture of semiconductor devices by the implantation of carbon clusters | |
| US7629275B2 (en) | Multiple-time flash anneal process | |
| US6489225B1 (en) | Method for controlling dopant profiles and dopant activation by electron beam processing | |
| JP2006324630A (en) | Ion implanting method for manufacture of semiconductor device, and graded junction forming method using this | |
| KR20020038644A (en) | Method for Semiconductor Wafer Ashing | |
| US5238858A (en) | Ion implantation method | |
| KR100562324B1 (en) | Ion implant method of semiconductor device | |
| Yamada et al. | Range and damage distribution in cluster ion implantation | |
| JP2592966B2 (en) | Ion implantation method and apparatus | |
| US20060270161A1 (en) | Method of reducing charging damage to integrated circuits during semiconductor manufacturing | |
| US8815719B2 (en) | Defect-free junction formation using octadecaborane self-amorphizing implants | |
| US6982215B1 (en) | N type impurity doping using implantation of P2+ ions or As2+ Ions | |
| US7157346B2 (en) | Method of reducing charging damage to integrated circuits during semiconductor manufacturing | |
| Jones et al. | UV curing and photoresist outgassing in high energy implantation | |
| JPH11339706A (en) | Equipment and method for implanting ions | |
| KR100548567B1 (en) | Method for fabricating field effect transistor | |
| JP2674865B2 (en) | Ion implanter | |
| US20210118681A1 (en) | Enhanced substrate amorphization using intermittent ion exposure | |
| JP3296052B2 (en) | Activation method of impurities | |
| Stone et al. | Ion implantation processes in silicon | |
| JPH03248419A (en) | Semiconductor production device | |
| KR100864931B1 (en) | Method of forming a gate oxide in semiconductor device | |
| JPH0822799A (en) | Ion implanting device and ion implanting method | |
| JPH1173907A (en) | Ion implanter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100223 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |