KR100561345B1 - Plasma display device and driving method thereof - Google Patents

Plasma display device and driving method thereof Download PDF

Info

Publication number
KR100561345B1
KR100561345B1 KR1020040050746A KR20040050746A KR100561345B1 KR 100561345 B1 KR100561345 B1 KR 100561345B1 KR 1020040050746 A KR1020040050746 A KR 1020040050746A KR 20040050746 A KR20040050746 A KR 20040050746A KR 100561345 B1 KR100561345 B1 KR 100561345B1
Authority
KR
South Korea
Prior art keywords
voltage
electrode
panel capacitor
inductor
switch
Prior art date
Application number
KR1020040050746A
Other languages
Korean (ko)
Other versions
KR20060001604A (en
Inventor
김상철
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040050746A priority Critical patent/KR100561345B1/en
Publication of KR20060001604A publication Critical patent/KR20060001604A/en
Application granted granted Critical
Publication of KR100561345B1 publication Critical patent/KR100561345B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/34—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering
    • H02J7/345—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering using capacitors as storage or buffering devices

Abstract

본 발명은 플라즈마 표시 장치 및 그 구동방법에 관한 것이다. 본 발명에 따르면, 유지기간에 Y 전극 및 X 전극 중 어느 하나의 전극에만 유지방전을 위한 전압을 인가하는 경우에, 전력회수 경로를 2개로 분리하여 2단계로 전력회수를 수행한다. 이와 같이 하면, 전력회수시 인덕터에 흐르는 전류가 반감되므로 전력회수시의 전력손실을 효과적으로 저감할 수 있다.The present invention relates to a plasma display device and a driving method thereof. According to the present invention, when the voltage for the sustain discharge is applied to only one of the Y electrode and the X electrode in the sustain period, the power recovery path is divided into two to perform the power recovery in two steps. In this way, since the current flowing through the inductor is reduced by half during power recovery, the power loss during power recovery can be effectively reduced.

플라즈마 표시 장치, 유지방전, 공진, 전력회수Plasma Display, Maintenance Discharge, Resonance, Power Recovery

Description

플라즈마 표시 장치와 그의 구동 방법 {PLASMA DISPLAY DEVICE AND DRIVING METHOD THEREOF}Plasma Display and Driving Method {PLASMA DISPLAY DEVICE AND DRIVING METHOD THEREOF}

도 1은 종래기술에 따른 유지구동 회로를 나타낸 도이다.1 is a view showing a holding drive circuit according to the prior art.

도 2는 도 1의 유지구동 회로의 구동 타이밍도이다.FIG. 2 is a driving timing diagram of the sustain driving circuit of FIG. 1.

도 3은 본 발명의 실시예에 따른 플라즈마 표시 장치를 나타내는 도면이다. 3 is a diagram illustrating a plasma display device according to an exemplary embodiment of the present invention.

도 4는 본 발명의 실시예에 따른 Y 전극 구동부의 상세 회로도이다.4 is a detailed circuit diagram of a Y electrode driver according to an exemplary embodiment of the present invention.

도 5는 본 발명의 실시예에 따른 구동 회로의 동작 타이밍도이다.5 is an operation timing diagram of a driving circuit according to an embodiment of the present invention.

도 6a 및 도 6b는 본 발명의 실시예에 따른 구동 회로의 각 모드에서의 전류 경로를 나타내는 도이다. 6A and 6B are diagrams showing current paths in respective modes of the driving circuit according to the embodiment of the present invention.

본 발명은 플라즈마 표시 장치에 관한 것이다. The present invention relates to a plasma display device.

일반적으로 교류형 플라즈마 디스플레이 패널의 구동 방법은 시간적인 동작 변화로 표현하면 리셋 기간, 어드레싱 기간, 유지 기간으로 이루어진다.In general, the driving method of the AC plasma display panel includes a reset period, an addressing period, and a sustain period.

리셋 기간은 셀에 어드레싱 동작이 원활히 수행되도록 하기 위해 각 셀의 상태를 초기화시키는 기간이며, 어드레싱 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하기 위하여 켜지는 셀(어드레싱된 셀)에 어드레스 전압을 인가하여 벽전하를 쌓아두는 동작을 수행하는 기간이다. 유지 기간은 유지방전 전압 펄스를 인가하여 어드레싱된 셀에 실제로 화상을 표시하기 위한 방전을 수행하는 기간이다. The reset period is a period of initializing the state of each cell in order to perform an addressing operation smoothly on the cell. The addressing period is an address voltage for a cell (addressed cell) turned on to select a cell that is turned on and a cell that is not turned on in a panel. It is a period of time to perform the operation of accumulating wall charge by applying a. The sustain period is a period in which a discharge for actually displaying an image on the addressed cell is applied by applying a sustain discharge voltage pulse.

이러한 동작을 하기 위해서 유지 기간에서는 주사 전극과 유지 전극에 교대로 유지방전 펄스가 인가되고, 리셋 기간과 어드레스 기간에서는 유지 전극이 일정한 전압으로 바이어스된 상태에서 주사 전극에 리셋 파형과 주사 파형이 인가된다. 따라서 주사 전극을 구동하기 위한 주사 구동 보드와 유지 전극을 구동하기 위한 유지 구동 보드가 별개로 존재하여야 한다. 이와 같이 구동 보드가 따로 존재하면 샤시 베이스에 구동 보드를 실장하는 문제점이 있으며, 두 개의 구동 보드로 인해서 단가가 증가한다. To perform this operation, a sustain discharge pulse is applied to the scan electrode and the sustain electrode alternately in the sustain period, and the reset waveform and the scan waveform are applied to the scan electrode while the sustain electrode is biased to a constant voltage in the reset period and the address period. . Therefore, the scan driving board for driving the scan electrodes and the sustain driving board for driving the sustain electrodes must be separately. As such, when the driving board is separately present, there is a problem in that the driving board is mounted on the chassis base, and the unit cost increases due to the two driving boards.

따라서 두 구동 보드를 하나로 통합하여 주사 전극의 한쪽 끝에 형성하고, 유지 전극의 한쪽 끝을 길게 연장하여 통합 보드에 연결하는 방법이 제안되었다. 그런데 이와 같이 두 구동 보드를 통합하면 길게 연장된 유지 전극에서 형성되는 임피던스 성분이 크게 된다는 문제점이 있다. Therefore, a method of integrating two driving boards into one to form one end of the scan electrode and extending one end of the sustaining electrode to connect to the integrated board has been proposed. However, when the two driving boards are integrated in this manner, there is a problem in that an impedance component formed from a long extended sustain electrode becomes large.

이러한 문제를 해결하기 위한 방법으로서 국내공개특허 2003-90370호에서는 주사 전극 구동부에서만 유지방전 펄스를 인가하고 유지 전극 구동부를 최소화하는 방법에 대하여 제시하였다.In order to solve this problem, Korean Laid-Open Patent Publication No. 2003-90370 proposes a method of applying a sustain discharge pulse only to the scan electrode driver and minimizing the sustain electrode driver.

이 선행특허는 유지구간에서 주사 전극(또는 유지 전극)에만 유지방전을 위한 전압(Vs, -Vs)을 교번하여 인가하며, 유지 전극(또는 주사 전극)의 전압은 계속 접지 전압으로 유지한다. This prior patent alternately applies voltages Vs and -Vs for sustain discharge to only the scan electrode (or sustain electrode) in the sustain period, and the voltage of the sustain electrode (or scan electrode) is kept at ground voltage.

도 1은 이러한 유지방전 파형을 인가하기 위한 종래기술에 따른 유지구동 회로를 나타낸 도이고, 도 2는 도 1의 유지구동 회로의 구동 타이밍도이다.1 is a view showing a sustain driving circuit according to the prior art for applying such a sustain discharge waveform, Figure 2 is a drive timing diagram of the sustain driving circuit of FIG.

도 1에 도시한 바와 같이, 종래의 유지 구동 회로는 전압(Vs)과 전압(-Vs) 사이에 직렬 연결되는 스위치(Ys, Yg)와 다이오드(Ds, Dg), 스위치(Yr, Yf)와 다이오드(Dr, Df), 인덕터(L) 및 전력 회수용 커패시터(Cer)를 포함한다. As shown in FIG. 1, the conventional sustain drive circuit includes the switches Ys and Yg, the diodes Ds and Dg, and the switches Yr and Yf connected in series between the voltage Vs and the voltage Vs. Diodes Dr and Df, an inductor L, and a power recovery capacitor Ce are included.

이러한 종래의 유지 구동 회로는 도 2에 도시한 바와 같은 스위치의 온/오프 동작을 통하여 인덕터(L)와 패널 커패시터(Cp)의 공진을 이용하여 Y 전극을 전압(Vs)으로 충전하거나 전압(-Vs)으로 방전시킨다. The conventional sustain driving circuit uses the resonance of the inductor L and the panel capacitor Cp through the on / off operation of the switch as shown in FIG. 2 to charge the Y electrode to the voltage Vs or the voltage (−). Discharge to Vs).

그런데 이와 같이 유지구간에 Y 전극에 전압(+Vs)과 전압(-Vs)을 교대로 공급하면 Y 전극에 인가되는 최대 전압과 최소 전압의 차이가 2Vs가 되며 이때의 전력 손실은 1/2Cp(2Vs)2이 된다. 따라서 X 전극과 Y 전극에 교대로 Vs 전압을 인가하는 경우(이 경우 전력 손실은 1/2CpVs2 + 1/2CpVs2임)에 비하여 전력 손실이 2배로 증가하는 문제점이 있다. However, if the voltage (+ Vs) and the voltage (-Vs) are alternately supplied to the Y electrode in the sustaining period, the difference between the maximum voltage and the minimum voltage applied to the Y electrode becomes 2Vs and the power loss at this time is 1 / 2Cp ( 2Vs) 2 . Therefore, when the Vs voltage is applied to the X electrode and the Y electrode alternately (in this case, the power loss is 1 / 2CpVs 2 + 1 / 2CpVs 2 ), which causes a problem of doubling the power loss.

본 발명이 이루고자 하는 기술적 과제는 유지 구간에 전력 손실을 줄이기 위한 플라즈마 표시 장치 및 그 구동 방법을 제공하기 위한 것이다. An object of the present invention is to provide a plasma display device and a driving method thereof for reducing power loss in a sustain period.

이러한 기술적 과제를 달성하기 위한 본 발명의 특징에 따른 플라즈마 표시 장치는 제1 전극 및 제2 전극과, 상기 제1 전극 및 제2 전극 사이에 형성되는 패널 커패시터에 전압을 인가하는 구동회로를 포함하는 플라즈마 표시 장치로서,According to an aspect of the present invention, a plasma display device includes a first circuit and a second electrode, and a driving circuit for applying a voltage to a panel capacitor formed between the first electrode and the second electrode. As a plasma display device,

상기 구동회로는,The drive circuit,

상기 패널 커패시터의 제1 전극에 제1 단이 각각 연결된 제1 및 제2 인덕터;First and second inductors having first ends connected to first electrodes of the panel capacitor, respectively;

상기 제1 인덕터의 제2 단과 제1 전압을 공급하는 제1 전원 사이에 연결되며, 상기 제1 인덕터를 통하여 전류를 상기 패널 커패시터에 충전하도록 동작하는 제1 스위치; 상기 제1 인덕터의 제2 단과 상기 제1 전원 사이에 연결되며, 상기 인덕터를 통하여 상기 패널 커패시터로부터 전류가 방전되도록 동작하는 제2 스위치; 상기 제1 전극과 제2 전압을 공급하는 제2 전원 사이에 연결되며, 상기 제1 스위치를 통하여 상기 패널 커패시터가 충전된 후에 상기 제2 전압이 상기 제1 전극에 인가되도록 동작하는 제3 스위치; 상기 제2 인덕터의 제2 단과 제3 전압을 공급하는 제3 전원 사이에 연결되며, 상기 제2 인덕터를 통하여 전류를 상기 패널 커패시터에 충전하도록 동작하는 제4 스위치; 상기 제2 인덕터의 제2 단과 상기 제3 전원 사이에 연결되며, 상기 인덕터를 통하여 상기 패널 커패시터로부터 전류가 방전되도록 동작하는 제5 스위치; 및 상기 제1 전극과 제4 전압을 공급하는 제4 전원 사이에 연결되며, 상기 제4 스위치를 통하여 상기 패널 커패시터가 충전된 후에 상기 제4 전압이 상기 제1 전극에 인가되도록 동작하는 제6 스위치를 포함하며,A first switch connected between a second end of the first inductor and a first power supply for supplying a first voltage, the first switch operative to charge current through the first inductor to the panel capacitor; A second switch connected between the second end of the first inductor and the first power source, the second switch operative to discharge current from the panel capacitor through the inductor; A third switch connected between the first electrode and a second power supply for supplying a second voltage, the third switch being operable to apply the second voltage to the first electrode after the panel capacitor is charged through the first switch; A fourth switch connected between a second end of the second inductor and a third power supply for supplying a third voltage, the fourth switch operative to charge current through the second inductor to the panel capacitor; A fifth switch connected between the second end of the second inductor and the third power source, the fifth switch operative to discharge current from the panel capacitor through the inductor; And a sixth switch connected between the first electrode and a fourth power supply for supplying a fourth voltage, and operated to apply the fourth voltage to the first electrode after the panel capacitor is charged through the fourth switch. Including;

유지 기간에,In the retention period,

상기 패널 커패시터의 제2 전극이 실질적으로 제5 전압으로 유지되어 있는 상태에서, 상기 제4 스위치를 턴 온하고 상기 제2 인덕터 및 상기 패널 커패시터의 공진을 통하여 상기 제1 전극의 전압을 증가시킨 후, 상기 제1 스위치를 턴 온하고 상기 제1 인덕터 및 상기 패널 커패시터의 공진을 통하여 상기 제1 전극의 전압을 증가시키고, 상기 제3 스위치를 턴 온하여 상기 제1 전극에 상기 제2 전압을 인가한다.After the second electrode of the panel capacitor is substantially maintained at the fifth voltage, the fourth switch is turned on and the voltage of the first electrode is increased through resonance of the second inductor and the panel capacitor. Turn on the first switch, increase the voltage of the first electrode through resonance of the first inductor and the panel capacitor, and turn on the third switch to apply the second voltage to the first electrode; do.

또한, 상기 유지 기간에,In addition, in the holding period,

상기 제2 스위치를 턴 온하고 상기 제1 인덕터 및 상기 패널 커패시터의 공진을 통하여 상기 제1 전극의 전압을 낮춘 후, 상기 제5 스위치를 턴 온하고 상기 제2 인덕터 및 상기 패널 커패시터의 공진을 통하여 상기 제1 전극의 전압을 낮추고, 상기 제6 스위치를 턴 온하여 상기 제1 전극에 상기 제4 전압을 인가한다.After turning on the second switch and lowering the voltage of the first electrode through resonance of the first inductor and the panel capacitor, turning on the fifth switch and through resonance of the second inductor and the panel capacitor The voltage of the first electrode is lowered, and the sixth switch is turned on to apply the fourth voltage to the first electrode.

이때, 상기 제5 전압은 상기 제2 전압과 제4 전압의 평균값이며,In this case, the fifth voltage is an average value of the second voltage and the fourth voltage,

상기 제4 전압은 상기 제2 전압과 크기는 동일하고 부호는 반대이다.The fourth voltage has the same magnitude as that of the second voltage and has the opposite sign.

또한, 상기 제1 전압은 상기 제2 전압에 상기 제2 전압과 상기 제4 전압의 평균값을 더한 값의 절반에 해당하는 전압이고,In addition, the first voltage is a voltage corresponding to half of the second voltage plus an average value of the second voltage and the fourth voltage.

상기 제3 전압은 상기 제2 전압과 상기 제4 전압의 평균값에 상기 제4 전압을 더한 값의 절반에 해당하는 전압이다.The third voltage is a voltage corresponding to half of a value obtained by adding the fourth voltage to an average value of the second voltage and the fourth voltage.

또한, 리셋 기간 및 어드레스 기간에서 상기 패널 커패시터의 제2 전극이 실질적으로 상기 제5 전압으로 유지된다.Further, in the reset period and the address period, the second electrode of the panel capacitor is substantially maintained at the fifth voltage.

또한 상기 구동회로는,In addition, the driving circuit,

상기 제1 인덕터의 제2 단과 상기 제1 전원 사이에 연결되어 상기 패널 커패시터가 충전되도록 전류의 방향을 결정하는 제1 다이오드; 상기 제1 인덕터의 제2 단과 상기 제1 전원 사이에 연결되어 상기 패널 커패시터가 방전되도록 전류의 방 향을 결정하는 제2 다이오드; 상기 제2 인덕터의 제2 단과 상기 제3 전원 사이에 연결되어 상기 패널 커패시터가 충전되도록 전류의 방향을 결정하는 제3 다이오드; 및 상기 제2 인덕터의 제2 단과 상기 제3 전원 사이에 연결되어 상기 패널 커패시터가 방전되도록 전류의 방향을 결정하는 제4 다이오드를 더 포함할 수 있다.A first diode connected between a second end of the first inductor and the first power source to determine a direction of current so that the panel capacitor is charged; A second diode connected between the second end of the first inductor and the first power source to determine a direction of current so that the panel capacitor is discharged; A third diode connected between a second end of the second inductor and the third power source to determine a direction of current so that the panel capacitor is charged; And a fourth diode connected between the second end of the second inductor and the third power source to determine a direction of current so that the panel capacitor is discharged.

본 발명의 특징에 따른 플라즈마 표시 장치의 구동방법은 제1 및 제2 전원으로부터 각각 제1 및 제2 전압을 공급받아, 제1 전극 및 제2 전극 사이에 형성되는 패널 커패시터에 전압을 인가하는 플라즈마 표시 장치의 구동 방법으로서,In a method of driving a plasma display device according to an aspect of the present invention, a plasma is applied to a panel capacitor formed between a first electrode and a second electrode by receiving first and second voltages from first and second power sources, respectively. As a driving method of a display device,

유지 기간에,In the retention period,

상기 패널 커패시터의 제1 전극의 전압을 제1 전압으로 유지한 상태에서, In a state where the voltage of the first electrode of the panel capacitor is maintained at the first voltage,

상기 패널 커패시터와 제1 인덕터 사이에 공진을 발생시켜서 상기 패널 커패시터의 제2 전극의 전압을 높이는 단계; 상기 패널 커패시터와 상기 제2 인덕터 사이에 공진을 발생시켜서 상기 패널 커패시터의 제2 전극의 전압을 높이는 단계; 상기 패널 커패시터의 제2 전극에 제2 전압을 인가하는 단계; 상기 패널 커패시터와 제2 인덕터 사이에 공진을 발생시켜서 상기 패널 커패시터의 제2 전극의 전압을 낮추는 단계; 상기 패널 커패시터와 상기 제1 인덕터 사이에 공진을 발생시켜서 상기 패널 커패시터의 제2 전극의 전압을 낮추는 단계; 및 상기 패널 커패시터의 제2 전극에 제3 전압을 인가하는 단계를 포함한다.Generating a resonance between the panel capacitor and the first inductor to increase the voltage of the second electrode of the panel capacitor; Generating a resonance between the panel capacitor and the second inductor to increase the voltage of the second electrode of the panel capacitor; Applying a second voltage to a second electrode of the panel capacitor; Generating a resonance between the panel capacitor and the second inductor to lower the voltage of the second electrode of the panel capacitor; Generating a resonance between the panel capacitor and the first inductor to lower the voltage of the second electrode of the panel capacitor; And applying a third voltage to the second electrode of the panel capacitor.

이때, 상기 제1 전압은 상기 제2 전압과 제3 전압의 평균값이다.In this case, the first voltage is an average value of the second voltage and the third voltage.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상 세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention. Like parts are designated by like reference numerals throughout the specification.

이제 본 발명의 실시예에 따른 플라즈마 표시 장치와 구동 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.Now, a plasma display device and a driving method according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.

먼저, 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 구조에 대해서 도 3을 참조하여 자세하게 설명한다. First, a schematic structure of a plasma display device according to an exemplary embodiment of the present invention will be described in detail with reference to FIG. 3.

도 3은 본 발명의 실시예에 따른 플라즈마 표시 장치를 나타내는 도면이다. 도 3에 도시한 바와 같이, 본 발명의 실시예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 어드레스 구동부(200), Y 전극 구동부(320), X 전극 구동부(340) 및 제어부(400)를 포함한다. 3 is a diagram illustrating a plasma display device according to an exemplary embodiment of the present invention. As shown in FIG. 3, a plasma display device according to an exemplary embodiment of the present invention includes a plasma display panel 100, an address driver 200, a Y electrode driver 320, an X electrode driver 340, and a controller 400. It includes.

플라즈마 표시 패널(100)은 열 방향으로 배열되어 있는 다수의 어드레스 전극(A1~Am), 행 방향으로 교대로 배열되어 있는 주사전극(Y1~Yn, 이하 Y 전극이라고 함) 및 유지전극(X1~Xn, 이하 X 전극이라고 함)을 포함한다. The plasma display panel 100 includes a plurality of address electrodes A1 to Am arranged in the column direction, scan electrodes Y1 to Yn arranged hereinafter in the row direction, and sustain electrodes X1 to Xn, hereinafter referred to as X electrode).

어드레스 구동부(200)는 제어부(200)로부터 어드레스 구동 제어 신호(SA)를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극에 인가한다. The address driver 200 receives an address driving control signal SA from the controller 200 and applies a display data signal for selecting a discharge cell to be displayed to each address electrode.

Y 전극 구동부(320) 및 X 전극 구동부(340)는 제어부(200)로부터 각각 Y 전극 구동신호(SY)와 X 전극 구동신호(SX)를 수신하여 X 전극과 Y전극에 인가한다. The Y electrode driver 320 and the X electrode driver 340 receive the Y electrode driving signal SY and the X electrode driving signal SX from the controller 200 and apply them to the X electrode and the Y electrode, respectively.

제어부(400)는 외부로부터 영상신호를 수신하여, 어드레스 구동제어신호(SA), Y 전극 구동신호(SY) 및 X 전극 구동신호(SX)를 생성하여 각각 어드레스 구동부(200), Y 전극 구동부(320) 및 X 전극 구동부(340)에 전달한다. The control unit 400 receives an image signal from the outside, generates an address driving control signal SA, a Y electrode driving signal SY, and an X electrode driving signal SX, respectively, and generates an address driving unit 200 and a Y electrode driving unit ( 320 and the X electrode driver 340.

아래에서는 본 발명의 실시예에 따른 Y 전극 구동부(320)의 회로 구조 및 동작에 대해서 도면을 참조하여 자세하게 설명한다. Hereinafter, a circuit structure and an operation of the Y electrode driver 320 according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 발명의 실시예에 따른 Y 전극 구동부(320)의 회로도이다. 4 is a circuit diagram of the Y electrode driver 320 according to an embodiment of the present invention.

도 4에 도시한 바와 같이, 본 발명의 실시예에 따른 Y 전극 구동부(320)는 전압(Vs)과 전압(-Vs) 사이에 직렬 연결되는 스위치(Ys, Yg), 전압(Vs)과 전압(-Vs) 사이에 직렬 연결되는 다이오드(Ds1, Dg1), 전압(Vs)와 전압(-Vs) 사이에 직렬 연결되는 다이오드(Ds2, Dg2), 스위치(Yr1, Yf1)와 다이오드(Dr1, Df1), 스위치(Yr2, Yf2)와 다이오드(Dr2, Df2), 인덕터(L1, L2) 및 전력 회수용 커패시터(Cer1, Cer2)를 포함한다. As shown in FIG. 4, the Y electrode driver 320 according to an exemplary embodiment of the present invention includes a switch (Ys, Yg), a voltage (Vs), and a voltage connected in series between the voltage (Vs) and the voltage (-Vs). Diodes (Ds1, Dg1) connected in series between (-Vs), Diodes (Ds2, Dg2), switches (Yr1, Yf1) and diodes (Dr1, Df1) connected in series between voltage (Vs) and voltage (-Vs) ), Switches Yr2 and Yf2, diodes Dr2 and Df2, inductors L1 and L2, and power recovery capacitors Cer1 and Cer2.

다음, 본 발명의 실시예에 따른 Y 전극 구동부의 동작에 대하여 도 5 및 도 6을 참조하여 상세하게 설명한다. Next, the operation of the Y electrode driver according to the embodiment of the present invention will be described in detail with reference to FIGS. 5 and 6.

도 5는 본 발명의 실시예에 따른 Y 전극 구동부의 동작 타이밍도이며, 도 6a 내지 도 6c는 본 발명의 실시예에 따른 Y 전극 구동부의 각 모드에서의 전류 경로를 나타내는 도면이다. 5 is an operation timing diagram of a Y electrode driver according to an exemplary embodiment of the present invention, and FIGS. 6A to 6C are diagrams illustrating current paths in respective modes of the Y electrode driver according to an exemplary embodiment of the present invention.

본 발명의 실시예에서는 모드 1(M1)이 시작되기 전에 커패시터(Cer1, Cer2)에 각각 전압(Vs/2)이 충전되어 있다고 가정한다. 또한, 인덕터(L1, L2)는 L1=L2=L이라고 가정한다.In the embodiment of the present invention, it is assumed that the voltages Vs / 2 are charged to the capacitors Ce1 and Cer2 before the mode 1 M1 is started. In addition, it is assumed that the inductors L1 and L2 are L1 = L2 = L.

(1) 모드 1(M1)(1) Mode 1 (M1)

도 5의 M1을 보면, 모드 1 구간에서는 스위치(Yr2)가 턴 온 된다. 그러면, 도 6a에 도시한 바와 같이 커패시터(Cer2)-스위치(Yr2)-다이오드(Dr2)-인덕터(L2)-패널 커패시터(Cp)의 전류 경로 ①이 형성되어 인덕터(L2)와 패널 커패시터(Cp) 사이에서 공진이 발생한다. 이때 커패시터(Cer2)에는 -Vs/2 전압이 저장되어 있으므로 이 공진에 의해 패널 커패시터(Cp)의 Y 전극 전압(Vy)은 전압(-Vs)에서 0V로 상승한다.Referring to M1 of FIG. 5, the switch Yr2 is turned on in the mode 1 section. Then, as illustrated in FIG. 6A, a current path ① of the capacitor Ce2, the switch Yr2, the diode Dr2, the inductor L2, the panel capacitor Cp is formed, and thus the inductor L2 and the panel capacitor Cp are formed. Resonance occurs between At this time, since the voltage -Vs / 2 is stored in the capacitor Ce2, the resonance of the Y electrode voltage Vy of the panel capacitor Cp increases to 0V from the voltage -Vs.

그리고, 인덕터(L2)에 흐르는 전류(IL2)는 사인파 형태로 증가하다가 감소한다. The current I L2 flowing in the inductor L2 increases and decreases in the form of a sine wave.

(2) 모드 2(M2) (2) Mode 2 (M2)

도 5의 M2를 보면, 모드 2 구간에서는 스위치(Yr2)가 턴 오프 되고 스위치(Yr1)가 턴 온 된다. 그러면, 도 6a에 도시한 바와 같이 커패시터(Cer1)-스위치(Yr1)-다이오드(Dr1)-인덕터(L1)-패널 커패시터(Cp)로 전류 경로 ②가 형성되어 인덕터(L1)와 패널 커패시터(Cp) 사이에서 공진이 발생한다. 이때 커패시터(Cer1)에는 Vs/2 전압이 저장되어 있으므로 이 공진에 의해 패널 커패시터(Cp)의 Y 전극 전압(Vy)은 0V에서 Vs로 상승한다.Referring to M2 of FIG. 5, in the mode 2 section, the switch Yr2 is turned off and the switch Yr1 is turned on. Then, as shown in FIG. 6A, a current path ② is formed through the capacitor Ce1-the switch Yr1-the diode Dr1-the inductor L1-the panel capacitor Cp, thereby inducting the inductor L1 and the panel capacitor Cp. Resonance occurs between At this time, since the voltage Vs / 2 is stored in the capacitor Ce1, the Y electrode voltage Vy of the panel capacitor Cp increases from 0V to Vs due to this resonance.

그리고, 인덕터(L1)에 흐르는 전류(IL1)는 사인파 형태로 증가하다가 감소한다. The current I L1 flowing in the inductor L1 increases and decreases in the form of a sine wave.

(3) 모드 3(M3)(3) mode 3 (M3)

도 5의 M3을 보면, 모드 3 구간에서는 스위치(Yr2)가 턴 오프되고 스위치(Ys)가 턴 온 된다. 따라서, 도 6a의 전류 경로 ③을 통하여 패널 커패시터(Cp)의 Y 전극에 Vs 전압이 인가된다. Referring to M3 of FIG. 5, in the mode 3 section, the switch Yr2 is turned off and the switch Ys is turned on. Accordingly, the voltage Vs is applied to the Y electrode of the panel capacitor Cp through the current path ③ of FIG. 6A.

(4) 모드 4(M4) (4) Mode 4 (M4)

도 5의 M4를 보면, 모드 4 구간에서는 스위치(Ys)가 턴 오프 되고 스위치(Yf1)이 턴 온 된다. 그러면, 도 6b에 도시한 바와 같이 패널 커패시터(Cp)-다이오드(Df1)-인덕터(L1)-스위치(Yf1)-커패시터(Cer1)로 전류 경로 ④가 형성되어 인덕터(L1)와 패널 커패시터(Cp) 사이에서 공진이 발생한다. 이 공진에 의해 패널 커패시터(Cp)의 Y 전극 전압(Vy)은 Vs 전압에서 0V로 하강한다.Referring to M4 of FIG. 5, in the mode 4 section, the switch Ys is turned off and the switch Yf1 is turned on. Then, as shown in FIG. 6B, a current path ④ is formed through the panel capacitor Cp, the diode Df1, the inductor L1, the switch Yf1, and the capacitor Cer1, and thus the inductor L1 and the panel capacitor Cp are formed. Resonance occurs between By this resonance, the Y electrode voltage Vy of the panel capacitor Cp drops to 0V at the voltage Vs.

그리고, 인덕터(L1)에 흐르는 전류(IL1)는 사인파 형태로 증가하다가 감소한다. The current I L1 flowing in the inductor L1 increases and decreases in the form of a sine wave.

(5) 모드 5(M5) (5) Mode 5 (M5)

도 5의 M5를 보면, 모드 5 구간에서는 스위치(Yf1)가 턴 오프 되고 스위치(Yf2)이 턴 온 된다. 그러면, 도 6b에 도시한 바와 같이 패널 커패시터(Cp)-인덕터(L2)-다이오드(Df2)-스위치(Yf2)-커패시터(Cer2)로 전류 경로 ⑤가 형성되어 인덕터(L2)와 패널 커패시터(Cp) 사이에서 공진이 발생한다. 이 공진에 의해 패널 커패시터(Cp)의 Y 전극 전압(Vy)은 0V에서 -Vs까지 하강한다.Referring to M5 of FIG. 5, in the mode 5 section, the switch Yf1 is turned off and the switch Yf2 is turned on. Then, as illustrated in FIG. 6B, a current path ⑤ is formed through the panel capacitor Cp, the inductor L2, the diode Df2, the switch Yf2, the capacitor Cer2, and the inductor L2 and the panel capacitor Cp are formed. Resonance occurs between This resonance causes the Y electrode voltage Vy of the panel capacitor Cp to fall from 0V to -Vs.

그리고, 인덕터(L2)에 흐르는 전류(IL2)는 사인파 형태로 증가하다가 감소한다. The current I L2 flowing in the inductor L2 increases and decreases in the form of a sine wave.

(3) 모드 6(M6)(3) Mode 6 (M6)

도 5의 M6을 보면, 모드 6 구간에서는 스위치(Yf2)가 턴 오프되고 스위치(Yg)가 턴 온 된다. 따라서, 도 6b의 전류 경로 ⑥을 통하여 패널 커패시터(Cp)의 Y 전극에 -Vs 전압이 인가된다. Referring to M6 of FIG. 5, in the mode 6 section, the switch Yf2 is turned off and the switch Yg is turned on. Accordingly, the voltage -Vs is applied to the Y electrode of the panel capacitor Cp through the current path ⑥ in FIG. 6B.

이와 같이, 모드 1 내지 6(M1∼M6)의 과정을 통해 Y 전극의 전압(Vy)은 -Vs에서 0V를 거쳐 Vs로 스윙할 수 있다. 그리고 모드 6 이후에는 다시 모드 1의 동작을 반복한다.As described above, the voltage Vy of the Y electrode may swing from -Vs to 0V through Vs through the modes 1 to 6 (M1 to M6). After mode 6, the operation of mode 1 is repeated again.

또한, 본 발명의 실시예에 따르면 2단계로 전력회수를 하기 때문에 전력회수시 각각의 인덕터(L1, L2)에 흐르는 전류를 절반으로 줄일 수 있다. 뿐만 아니라 인덕터(L1, L2)에 흐르는 전류가 반감됨에 따라 모드 3에서 스위치(Ys)가 턴 온 될 때 다이오드(Ds1)-스위치(Ys)-인덕터(L1)로 이루어진 폐쇄회로 경로 및 모드 6에서 스위치(Yg)가 턴 온 될 때 다이오드(Ds2)-스위치(Yg)-인덕터(L2)로 이루어진 폐쇄회로 경로를 통하여 흐르는 프리휠링(freewheeling) 전류도 반감되어 프리휠링 전류에 의한 전류 손실도 반감된다. In addition, according to the embodiment of the present invention, since the power is recovered in two stages, the current flowing through each inductor L1 and L2 may be reduced by half. In addition, in the closed circuit path and mode 6 consisting of diode Ds1-switch Ys-inductor L1 when switch Ys is turned on in mode 3 as the current flowing through inductors L1 and L2 is halved. When the switch Yg is turned on, the freewheeling current flowing through the closed circuit path consisting of the diodes Ds2, Yg, and inductor L2 is also halved, so that the current loss caused by the freewheeling current is also halved. .

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명은 이에 한정되는 것은 아니며, 그 외의 다양한 변경이나 변형이 가능하다. Although the preferred embodiment of the present invention has been described in detail above, the present invention is not limited thereto, and various other changes and modifications are possible.

예컨대, 본 발명의 실시예에서는 X 전극의 전압이 0V로 고정된 상태에서 커패시터(Cer1, Cer2)에 충전된 전압 Vs/2를 이용하여 Y 전극의 전압을 Vs 전압까지 높이고 -Vs 전압까지 낮추는 경우에 대하여 설명하였으나, X 전극의 전압이 0V가 아닌 경우에도 본 발명을 적용할 수 있으며, 이 경우 커패시터(Cer1, Cer2)에는 각 각 X 전극의 전압과 유지방전을 위해 두 전원으로부터 공급되는 전압의 차의 1/2에 해당하는 전압이 충전된다. For example, in the exemplary embodiment of the present invention, when the voltage of the X electrode is fixed to 0V, the voltage of the Y electrode is increased to Vs voltage and lowered to -Vs voltage by using the voltage Vs / 2 charged in the capacitors Ce1 and Cer2. Although the present invention has been described, the present invention can be applied even when the voltage of the X electrode is not 0 V. In this case, the capacitors Cer1 and Cer2 have the voltages of the X electrodes and the voltages supplied from the two power supplies for the sustain discharge. The voltage equal to 1/2 of the difference is charged.

또한, 본 발명의 실시예에서는 유지기간에 X 전극을 접지전압으로 바이어스 시키고 Y 전극에 유지방전을 위한 전압펄스를 인가하는 경우를 예로 들어 설명하였으나, 반대로 유지기간에 Y 전극을 접지전압으로 바이어스 시키고 X 전극에 유지방전을 위한 전압펄스를 인가하는 경우 및 전 구간에 걸쳐 X 전극을 접지전압으로 바이어스 시키는 경우에도 본 발명을 적용할 수 있다. In addition, the embodiment of the present invention has been described taking the case of biasing the X electrode to the ground voltage in the sustain period and applying a voltage pulse for sustain discharge to the Y electrode as an example, on the contrary, biases the Y electrode to the ground voltage in the sustain period. The present invention can also be applied to the case where a voltage pulse for sustain discharge is applied to the X electrode and when the X electrode is biased to the ground voltage over the entire period.

이상에서와 설명한 바와 같이 본 발명에 따르면, 유지기간에 Y 전극 및 X 전극 중 어느 하나의 전극에만 유지방전을 위한 전압을 인가하는 경우에, 전력회수 경로를 2개로 분리하여 2단계로 전력회수를 수행하여 전력회수시 인덕터에 흐르는 전류를 반감시킴으로써 전력회수시의 전력손실을 효과적으로 저감할 수 있다. As described above, when the voltage for the sustain discharge is applied to only one of the Y electrode and the X electrode in the sustain period, the power recovery path is divided into two and the power recovery is performed in two stages. By halving the current flowing through the inductor during power recovery, power loss during power recovery can be effectively reduced.

Claims (10)

제1 전극 및 제2 전극과, 상기 제1 전극 및 제2 전극 사이에 형성되는 패널 커패시터에 전압을 인가하는 구동회로를 포함하는 플라즈마 표시 장치에 있어서,A plasma display device comprising: a driving circuit for applying a voltage to a first electrode and a second electrode and a panel capacitor formed between the first electrode and the second electrode; 상기 구동회로는,The drive circuit, 상기 패널 커패시터의 제1 전극에 제1 단이 각각 연결된 제1 및 제2 인덕터;First and second inductors having first ends connected to first electrodes of the panel capacitor, respectively; 상기 제1 인덕터의 제2 단과 제1 커패시터 사이에 연결되며, 상기 제1 인덕터를 통하여 전류를 상기 패널 커패시터에 충전하도록 동작하는 제1 스위치;A first switch coupled between the second end of the first inductor and a first capacitor, the first switch operative to charge current through the first inductor to the panel capacitor; 상기 제1 인덕터의 제2 단과 상기 제1 커패시터 사이에 연결되며, 상기 인덕터를 통하여 상기 패널 커패시터로부터 전류가 방전되도록 동작하는 제2 스위치;A second switch connected between the second end of the first inductor and the first capacitor, the second switch operative to discharge current from the panel capacitor through the inductor; 상기 제1 전극과 제1 전압을 공급하는 제1 전원 사이에 연결되며, 상기 제1 스위치를 통하여 상기 패널 커패시터가 충전된 후에 상기 제1 전압이 상기 제1 전극에 인가되도록 동작하는 제3 스위치; A third switch connected between the first electrode and a first power supply for supplying a first voltage, the third switch being operable to apply the first voltage to the first electrode after the panel capacitor is charged through the first switch; 상기 제2 인덕터의 제2 단과 제2 커패시터 사이에 연결되며, 상기 제2 인덕터를 통하여 전류를 상기 패널 커패시터에 충전하도록 동작하는 제4 스위치;A fourth switch connected between the second end of the second inductor and a second capacitor, the fourth switch operative to charge current through the second inductor to the panel capacitor; 상기 제2 인덕터의 제2 단과 상기 제2 커패시터 사이에 연결되며, 상기 인덕터를 통하여 상기 패널 커패시터로부터 전류가 방전되도록 동작하는 제5 스위치; 및A fifth switch connected between the second end of the second inductor and the second capacitor, the fifth switch operative to discharge current from the panel capacitor through the inductor; And 상기 제1 전극과 제2 전압을 공급하는 제2 전원 사이에 연결되며, 상기 제4 스위치를 통하여 상기 패널 커패시터가 충전된 후에 상기 제2 전압이 상기 제1 전극에 인가되도록 동작하는 제6 스위치A sixth switch connected between the first electrode and a second power supply for supplying a second voltage, the sixth switch being operable to apply the second voltage to the first electrode after the panel capacitor is charged through the fourth switch 를 포함하며,Including; 유지 기간에,In the retention period, 상기 제4 스위치를 턴 온하여 상기 제2 인덕터 및 상기 패널 커패시터의 공진을 통하여 상기 제1 전극의 전압을 증가시킨 후, 상기 제1 스위치를 턴 온하여 상기 제1 인덕터 및 상기 패널 커패시터의 공진을 통하여 상기 제1 전극의 전압을 추가로 증가시키고, 상기 제3 스위치를 턴 온하여 상기 제1 전극에 상기 제1 전압을 인가하는 플라즈마 표시 장치. After turning on the fourth switch to increase the voltage of the first electrode through resonance of the second inductor and the panel capacitor, turning on the first switch to cause resonance of the first inductor and the panel capacitor. And increasing the voltage of the first electrode and turning on the third switch to apply the first voltage to the first electrode. 제1항에 있어서,The method of claim 1, 상기 유지 기간에,In the above maintenance period, 상기 제2 스위치를 턴 온하여 상기 제1 인덕터 및 상기 패널 커패시터의 공진을 통하여 상기 제1 전극의 전압을 낮춘 후, 상기 제5 스위치를 턴 온하여 상기 제2 인덕터 및 상기 패널 커패시터의 공진을 통하여 상기 제1 전극의 전압을 추가로 낮추고, 상기 제6 스위치를 턴 온하여 상기 제1 전극에 상기 제2 전압을 인가하는 플라즈마 표시 장치.After turning on the second switch to lower the voltage of the first electrode through resonance of the first inductor and the panel capacitor, turning on the fifth switch to turn on the resonance of the second inductor and the panel capacitor. The voltage of the first electrode is further lowered, and the sixth switch is turned on to apply the second voltage to the first electrode. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 유지 기간 동안 상기 제2 전극에는 상기 제1 전압과 제2 전압의 평균값에 대응하는 제3 전압이 인가되는 플라즈마 표시 장치.And a third voltage corresponding to an average value of the first voltage and the second voltage to the second electrode during the sustain period. 제3항에 있어서,The method of claim 3, 상기 제2 전압은 상기 제1 전압과 크기는 동일하고 부호는 반대인 플라즈마 표시 장치.And the second voltage is equal in magnitude to the first voltage and opposite in sign. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 제1 커패시터는 상기 제1 전압과 제3 전압의 평균값에 대응하는 전압을 공급하고,The first capacitor supplies a voltage corresponding to the average value of the first voltage and the third voltage, 상기 제2 커패시터는 상기 제2 전압과 상기 제3 전압의 평균값에 대응하는 전압을 공급하고,The second capacitor supplies a voltage corresponding to the average value of the second voltage and the third voltage, 상기 제3 전압은 상기 제1 전압과 제2 전압의 평균값에 대응하는 전압인 플라즈마 표시 장치.And the third voltage is a voltage corresponding to an average value of the first voltage and the second voltage. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 리셋 기간 및 어드레스 기간 동안 상기 제2 전극에 상기 제1 전압과 상기 제2 전압의 평균값에 대응하는 제3 전압이 인가되는 플라즈마 표시 장치.And a third voltage corresponding to an average value of the first voltage and the second voltage to the second electrode during a reset period and an address period. 제1항에 있어서,The method of claim 1, 상기 구동회로는,The drive circuit, 상기 제1 인덕터의 제2 단과 상기 제1 커패시터 사이에 연결되어 상기 패널 커패시터가 충전되도록 전류의 방향을 결정하는 제1 다이오드; A first diode connected between the second end of the first inductor and the first capacitor to determine a direction of current so that the panel capacitor is charged; 상기 제1 인덕터의 제2 단과 상기 제1 커패시터 사이에 연결되어 상기 패널 커패시터가 방전되도록 전류의 방향을 결정하는 제2 다이오드; A second diode connected between the second end of the first inductor and the first capacitor to determine a direction of current so that the panel capacitor is discharged; 상기 제2 인덕터의 제2 단과 상기 제2 커패시터 사이에 연결되어 상기 패널 커패시터가 충전되도록 전류의 방향을 결정하는 제3 다이오드; 및A third diode connected between the second end of the second inductor and the second capacitor to determine a direction of current so that the panel capacitor is charged; And 상기 제2 인덕터의 제2 단과 상기 제2 커패시터 사이에 연결되어 상기 패널 커패시터가 방전되도록 전류의 방향을 결정하는 제4 다이오드; A fourth diode connected between the second end of the second inductor and the second capacitor to determine a direction of current so that the panel capacitor is discharged; 를 더 포함하는 플라즈마 표시 장치.Plasma display device further comprising. 제1 및 제2 전원으로부터 각각 제1 및 제2 전압을 공급받아, 제1 전극 및 제2 전극 사이에 형성되는 패널 커패시터에 전압을 인가하는 플라즈마 표시 장치의 구동 방법에 있어서,1. A method of driving a plasma display device, wherein a first and a second voltage are supplied from first and second power supplies, respectively, and a voltage is applied to a panel capacitor formed between a first electrode and a second electrode. 유지 기간에,In the retention period, 상기 패널 커패시터의 제1 전극의 전압을 제1 전압으로 유지한 상태에서, In a state where the voltage of the first electrode of the panel capacitor is maintained at the first voltage, 상기 패널 커패시터와 제1 인덕터 사이에 공진을 발생시켜서 상기 패널 커패시터의 제2 전극의 전압을 높이는 단계;Generating a resonance between the panel capacitor and the first inductor to increase the voltage of the second electrode of the panel capacitor; 상기 패널 커패시터와 상기 제2 인덕터 사이에 공진을 발생시켜서 상기 패널 커패시터의 제2 전극의 전압을 높이는 단계; Generating a resonance between the panel capacitor and the second inductor to increase the voltage of the second electrode of the panel capacitor; 상기 패널 커패시터의 제2 전극에 제2 전압을 인가하는 단계;Applying a second voltage to a second electrode of the panel capacitor; 상기 패널 커패시터와 제2 인덕터 사이에 공진을 발생시켜서 상기 패널 커패 시터의 제2 전극의 전압을 낮추는 단계;Generating a resonance between the panel capacitor and the second inductor to lower the voltage of the second electrode of the panel capacitor; 상기 패널 커패시터와 상기 제1 인덕터 사이에 공진을 발생시켜서 상기 패널 커패시터의 제2 전극의 전압을 낮추는 단계; 및Generating a resonance between the panel capacitor and the first inductor to lower the voltage of the second electrode of the panel capacitor; And 상기 패널 커패시터의 제2 전극에 제3 전압을 인가하는 단계Applying a third voltage to a second electrode of the panel capacitor 를 포함하는 플라즈마 표시 장치의 구동 방법. Method of driving a plasma display device comprising a. 제8항에 있어서,The method of claim 8, 상기 제1 전압은 상기 제2 전압과 제3 전압의 평균값인 플라즈마 표시 장치의 구동 방법.And the first voltage is an average value of the second voltage and the third voltage. 제8항에 있어서,The method of claim 8, 리셋 기간 및 어드레스 기간에서 상기 패널 커패시터의 제1 전극의 전압이 실질적으로 상기 제1 전압으로 유지되는 플라즈마 표시 장치의 구동 방법.And a voltage of the first electrode of the panel capacitor is substantially maintained at the first voltage in a reset period and an address period.
KR1020040050746A 2004-06-30 2004-06-30 Plasma display device and driving method thereof KR100561345B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040050746A KR100561345B1 (en) 2004-06-30 2004-06-30 Plasma display device and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040050746A KR100561345B1 (en) 2004-06-30 2004-06-30 Plasma display device and driving method thereof

Publications (2)

Publication Number Publication Date
KR20060001604A KR20060001604A (en) 2006-01-06
KR100561345B1 true KR100561345B1 (en) 2006-03-17

Family

ID=37104721

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040050746A KR100561345B1 (en) 2004-06-30 2004-06-30 Plasma display device and driving method thereof

Country Status (1)

Country Link
KR (1) KR100561345B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100839383B1 (en) * 2007-03-27 2008-06-20 삼성에스디아이 주식회사 Plasma display device and driving method thereof

Also Published As

Publication number Publication date
KR20060001604A (en) 2006-01-06

Similar Documents

Publication Publication Date Title
EP1291836B1 (en) Apparatus for and method of driving a plasma display panel
KR100467458B1 (en) Apparatus and method for driving plasm display panel
JP4267985B2 (en) Driving device and driving method for plasma display panel
US7227514B2 (en) Apparatus and method for driving plasma display panel
KR20040009333A (en) Apparatus and method for driving a plasma display panel
KR20050033166A (en) Driving apparatus and method of plasma display panel and plasma display device
KR100740089B1 (en) Plasma display device and driving method thereof
KR100561345B1 (en) Plasma display device and driving method thereof
KR100627388B1 (en) Plasma display device and driving method thereof
KR100670183B1 (en) Plasma display device and driving method thereof
KR100649193B1 (en) Plasma display device and driving method thereof
KR100658685B1 (en) Plasma display and driving method thereof
US20060044223A1 (en) Plasma display device and driving method thereof
KR100658636B1 (en) Plasma display, and driving device and method thereof
KR100561343B1 (en) Driving method of plasma display panel and plasma display device
KR100497233B1 (en) Driving apparatus and method of plasma display panel
KR100627422B1 (en) Plasma display and driving method thereof
KR100739641B1 (en) Plasma display and driving method thereof
KR100823488B1 (en) Plasma display and driving method thereof
KR100658634B1 (en) Plasma display, and driving device and method thereof
US20070008246A1 (en) Plasma display and a method of driving the plasma display
KR100684857B1 (en) Plasma display, and driving device and method thereof
KR100670153B1 (en) Plasma display, and driving device and method thereof
KR100542216B1 (en) Driving device of plasma display panel and plasma display device
KR100670154B1 (en) Plasma display, and driving device and method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090226

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee