KR100561301B1 - Method for producing semiconductor - Google Patents

Method for producing semiconductor Download PDF

Info

Publication number
KR100561301B1
KR100561301B1 KR1020040089203A KR20040089203A KR100561301B1 KR 100561301 B1 KR100561301 B1 KR 100561301B1 KR 1020040089203 A KR1020040089203 A KR 1020040089203A KR 20040089203 A KR20040089203 A KR 20040089203A KR 100561301 B1 KR100561301 B1 KR 100561301B1
Authority
KR
South Korea
Prior art keywords
chemical vapor
vapor deposition
deposition
thickness
sacvd
Prior art date
Application number
KR1020040089203A
Other languages
Korean (ko)
Inventor
김광수
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020040089203A priority Critical patent/KR100561301B1/en
Application granted granted Critical
Publication of KR100561301B1 publication Critical patent/KR100561301B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Abstract

부압 화학기상증착(SACVD)에 의한 인규산염글라스(PSG) 막의 증착 방식은 막 증착 초기 증착율이 일정하지 않으며, 오존(O3)이 존재하는 조건하에서 사용되는 트리에틸 포스페이트(TEPO) 또는 트리에틸 보레이트(TEB) 가스들은 초기 플로우(flow) 양이 불안정 하여 일정 시간이 경과한 후에야 안정된 플로우가 이루어짐으로써, 일정 두께(thickness)를 재 증착하고자 할 때 정확한 두께를 증착하기가 어려워지는 문제점을 해결하기 위하여, The deposition method of phosphate glass (PSG) film by negative pressure chemical vapor deposition (SACVD) is triethyl phosphate (TEPO) or triethyl borate used under the condition that the initial deposition rate of film deposition is not constant and ozone (O 3 ) is present. In order to solve the problem that it is difficult to deposit the correct thickness when re-depositing a certain thickness, the (TEB) gases have a stable flow only after a certain period of time because the initial flow amount is unstable. ,

플라즈마 강화화학기상증착(PECVD)에 의한 테트라 에틸 오르쏘 실리케이트(TEOS)를 형성함으로써 정확한 두께 조절을 통해 수율 향상에 도움을 주기 위한 반도체 제조방법에 관한 것으로서, The present invention relates to a semiconductor manufacturing method for helping to improve yield through precise thickness control by forming tetraethyl ortho silicate (TEOS) by plasma enhanced chemical vapor deposition (PECVD),

반도체 기판 상에 부압 화학기상증착(SACVD) 방식으로 절연막을 증착하는 단계; 절연막 형성 중 에러 발생 등으로 인하여 타겟 두께에 도달하기 전에 중간두께에서 증착이 중단되는 단계; 타겟 두께를 확인하는 단계; 플라즈마 강화화학기상증착(PECVD)에 의한 테트라 에틸 오르쏘 실리케이트(TEOS)를 이용하여 일정 공정 시간 동안 타겟 두께까지 재 증착하는 단계를 포함하여 이루어진다.Depositing an insulating film on a semiconductor substrate by negative pressure chemical vapor deposition (SACVD); Stopping deposition at an intermediate thickness before reaching the target thickness due to an error or the like during the formation of the insulating film; Checking the target thickness; And re-depositing to a target thickness for a period of time using tetraethyl ortho silicate (TEOS) by plasma enhanced chemical vapor deposition (PECVD).

부압 화학기상증착, 플라즈마 강화 화학기상증착, SACVD, PECVD, PSG Negative pressure chemical vapor deposition, plasma enhanced chemical vapor deposition, SACVD, PECVD, PSG

Description

반도체 제조 방법{METHOD FOR PRODUCING SEMICONDUCTOR}Semiconductor manufacturing method {METHOD FOR PRODUCING SEMICONDUCTOR}

도 1a 내지 도 1c는 종래의 반도체 제조 방법을 나타낸 공정 단면도이다.1A to 1C are cross-sectional views illustrating a conventional semiconductor manufacturing method.

도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체 제조 방법을 나타낸 공정 단면도이다.2A through 2C are cross-sectional views illustrating a method of manufacturing a semiconductor in accordance with an embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명>               <Explanation of symbols for the main parts of the drawings>

10 : 반도체 기판 13 : 피엠디 라이너10 semiconductor substrate 13 PDM liner

20 : 인규산염글라스 막(절연막) 20: Phosphate glass film (insulation film)

50: 플라즈마 강화 화학기상증착에 의한 테트라 에틸 오르쏘 실리케이트50: Tetraethyl ortho silicate by plasma enhanced chemical vapor deposition

M : 중간 두께 T : 타겟 두께M: Medium Thickness T: Target Thickness

본 발명은 반도체 제조 방법에 관한 것으로서, 보다 상세하게는 부압 화학기상증착(SACVD)에 의한 인규산염글래스(PSG) 공정 중 증착이 중단 되었을 때 플라즈마 강화화학기상증착(PECVD) 방식을 이용하여 테트라 에틸 올쏘 실리케이트(TEOS) 산화막을 형성함으로써 정확한 두께 조절을 할 수 있는 반도체 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor, and more particularly, to tetra ethyl using plasma enhanced chemical vapor deposition (PECVD) when deposition is stopped during phosphate glass (PSG) process by negative pressure chemical vapor deposition (SACVD). The present invention relates to a semiconductor manufacturing method capable of precise thickness control by forming an all-so-silicate (TEOS) oxide film.

반도체 소자의 제조에서 반도체 기판 위에 박막을 증착하는 공정에는 물리적인 힘에 의해 대상 물질을 기판에 증착하는 물리적기상증착(Physical Vapor Deposition;PVD)과 반응 기체의 화학적 반응에 의해 기판에 증착하는 화학 기상증착(Chemical Vapor Deposition;CVD) 등이 있다.In the manufacture of a semiconductor device, a process of depositing a thin film on a semiconductor substrate includes chemical vapor deposition (PVD), which deposits a target material on a substrate by physical force, and a chemical vapor deposition on a substrate, by chemical reaction of a reaction gas. Chemical vapor deposition (CVD);

상기한 화학기상증착(CVD)은 반응기에 주입된 기체들이 가열된 기판 위에서 화학 반응을 통해 박막을 형성하는 공정으로 절연막, 금속박막, 유기박막 등의 박막을 형성하는 대표적인 방법이다.Chemical Vapor Deposition (CVD) is a process of forming a thin film through a chemical reaction on a substrate in which gases injected into the reactor are heated.

한편, 반도체 제조공정 중 규산염 글래스(Silicate Glass)에 인(Phosphorous)을 첨가하여 나트륨 이온이나 칼륨 이온과 같은 알칼리 이온을 포획함으로써 알칼리 이온이 트랜지스터 형성 레이어로 침투하여 소자특성에 나쁜 영향을 끼치는 것을 배제하기 위하여 PMD(Pre Metal Dielectric) PSG(Phosphorus Silicate Glass)가 형성된다.Meanwhile, phosphorus is added to silicate glass in the semiconductor manufacturing process to trap alkali ions such as sodium or potassium ions, thereby preventing alkali ions from penetrating into the transistor forming layer and adversely affecting device characteristics. In order to form a PMD (Pre Metal Dielectric) Phosphorus Silicate Glass (PSG).

상기한 인규산염글래스(PSG)는 일반적으로 부압 화학기상증착(Sub-Atmosphere Chemical Vapor Deposition;SACVD) 방식으로 형성되는데, 이를 구체적으로 설명하면 다음과 같다.The phosphate glass (PSG) is generally formed by Sub-Atmosphere Chemical Vapor Deposition (SACVD), which will be described in detail as follows.

도 1a 내지 도 1c는 종래의 반도체 제조 방법을 나타낸 공정 단면도이다.1A to 1C are cross-sectional views illustrating a conventional semiconductor manufacturing method.

도 1a 내지 도 1c에 도시되어 있는 바와 같이, 종래의 반도체 제조 방법은, 기판(10)의 위에 부압 화학기상증착(SACVD) 방식으로 인규산염글라스(PSG) 막(20)을 증착하는 단계; 공정 진행 중 에러(Error) 발생 등으로 인하여 중간 두께(M)에서 증착이 중단되는 단계; 타겟 두께(T)를 확인하는 단계; 부압 화학기상증착 (SACVD) 방식으로 인규산염글래스(PSG) 막(20)을 타겟 두께(T)까지 재 증착을 하는 단계를 포함하여 이루어진다.As shown in FIGS. 1A-1C, a conventional semiconductor manufacturing method includes depositing a phosphate glass (PSG) film 20 on a substrate 10 by a negative pressure chemical vapor deposition (SACVD) method; Stopping deposition at an intermediate thickness M due to an error during the process; Checking the target thickness T; And redepositing the phosphate glass (PSG) film 20 to a target thickness T by negative pressure chemical vapor deposition (SACVD).

상기한 구성에 의한 종래의 반도체 제조 방법의 공정을 구체적으로 살펴보면 다음과 같다.Looking at the process of the conventional semiconductor manufacturing method by the above configuration in detail as follows.

우선 도 1a에 도시되어 있는 바와 같이 반도체 기판(10) 상에 피엠디 라이너(PMD Liner)(13)가 형성된 후에 그 위에 인규산염글래스(PSG) 막(20)을 부압 화학기상증착(SACVD) 방식으로 증착시킨다.First, as shown in FIG. 1A, a PMD liner 13 is formed on a semiconductor substrate 10, and then a phosphate glass (PSG) film 20 is placed on the negative pressure chemical vapor deposition (SACVD) method. To be deposited.

여기서 사용되는 부압 화학기상증착(SACVD) 방식은 오존(O3)을 사용하며, 일반적으로 섭씨 350도 ~ 섭씨 500도의 온도 범위와 약 200Torr~650Torr 정도의 압력에서 진행된다.The negative pressure chemical vapor deposition (SACVD) method used here uses ozone (O3), and generally proceeds at a temperature range of 350 degrees Celsius to 500 degrees Celsius and a pressure of about 200 Torr to 650 Torr.

이후에 도 1b에 도시되어 있는 바와 같이 인규산염글래스(PSG) 막(20)의 증착 진행 중, 에러 발생 등으로 인하여 타겟 두께에 도달하기 전에 중간 두께(M)에서 증착이 중단된다. Thereafter, as shown in FIG. 1B, the deposition is stopped at the intermediate thickness M before the target thickness is reached due to an error or the like during the deposition of the phosphate glass (PSG) film 20.

이와 같이 증착이 중단되고 나면, 도 1c에 도시되어 있는 바와 같이 타겟 두께(T)를 확인한 후 부압 화학기상증착(SACVD) 방식을 이용하여 인규산염글라스(PSG) 막(20)을 일정 공정 시간 동안 타겟 두께(T)까지 재 증착을 진행한다.After the deposition is stopped as described above, the target thickness T as shown in FIG. 1C is confirmed, and then the phosphate glass (PSG) film 20 is subjected to a predetermined process time using a negative pressure chemical vapor deposition (SACVD) method. Re-deposition is carried out to the target thickness T.

상기한 바와 같은 부압 화학기상증착(SACVD) 방식을 이용한 인규산염글라스(PSG) 막(20) 증착 방식은, 막 증착시 초기 증착율이 일정하지 않으며, 일정 시간동안 안정화가 이루어진 이후 증착율이 일정해진다.In the deposition method of the phosphate glass (PSG) film 20 using the negative pressure chemical vapor deposition (SACVD) as described above, the initial deposition rate is not constant during film deposition, and the deposition rate is constant after stabilization for a predetermined time.

그리고, 상기한 부압 화학기상증착(SACVD) 방식을 이용한 인규산염글라스 (PSG) 막(20)은 오존(O3)이 존재하는 조건하에서 사용되는 트리에틸 포스페이트(Triethyl Phosphate;TEPO) 또는 트리에틸 보레이트(Triethyl Borate;TEB) 등의 가스가 사용되는데, 해당 가스들은 초기 플로우 양이 불안정하여 일정 시간이 경과된 후에야 안정한 플로우가 이루어지게 되며, 이렇게 안정화되기까지 걸리게 되는 일정 시간을 안정화 시간이라고 한다.In addition, the above-described negative pressure chemical vapor deposition (SACVD) glass phosphate glass (PSG) membrane 20 is triethyl phosphate (TEPO) or triethyl borate which is used under conditions in which ozone (O3) is present. Gas such as Triethyl Borate (TEB) is used, and since the initial flow amount is unstable, a stable flow is achieved after a certain time has elapsed, and a certain time required for stabilization is called stabilization time.

그러나, 상기한 안정화 시간은 장비 챔버 별로 일정하지 않고 일반적으로 안정화 시간을 확인하지 않으므로 장비별 안정화 시간에 따라 증착 양이 변화하며, 이에 따라 일정 두께를 재 증착하고자 할 시 정확한 두께를 증착하기 어려움 문제점이 있다.However, since the stabilization time is not constant for each equipment chamber and generally does not check the stabilization time, the deposition amount changes according to the stabilization time for each equipment, and thus it is difficult to deposit the correct thickness when re-depositing a predetermined thickness. There is this.

즉, 종래의 부압 화학기상증착(SACVD) 방식을 이용한 인규산염글래스(PSG) 막(20)의 증착 방법은, 증착 진행 중 에러 발생 등으로 인하여 타겟 두께(T)에 도달하기 전에 증착이 중단되었을 경우에, 부압 화학기상증착(SACVD) 방식을 이용한 인규산염글래스(PSG) 막(20)의 얇은 두께에 대한 조절이 어려워 일정 두께를 재 증착하고자 할 시 정확한 두께 조절이 안되는 문제점이 있다.That is, in the conventional deposition method of phosphate glass (PSG) film 20 using the negative pressure chemical vapor deposition (SACVD) method, the deposition was stopped before reaching the target thickness (T) due to the occurrence of an error during the deposition process. In this case, it is difficult to control the thin thickness of the phosphate glass (PSG) film 20 using a negative pressure chemical vapor deposition (SACVD) method, there is a problem that the correct thickness control when trying to re-deposit a certain thickness.

본 발명의 목적은 이와 같은 종래의 문제점을 해결하기 위한 것으로, 부압 화학기상증착(SACVD) 방식을 이용한 인규산염글래스(PSG) 막의 증착 진행 중 에러 발생 등으로 인하여 타겟 두께에 도달하기 전에 증착이 중단되었을 경우에 얇은 두께도 조절이 용이한 플라즈마 강화 화학기상증착(Plasma Enchanced Chemical Vapor Deposition;PECVD)에 의한 테트라 에틸 오르쏘 실리케이트(Tetra Ethyl Ortho Silicate;TEOS) 산화막을 증착함으로써 정확한 두께 조절을 통해 수율을 향상시킬 수 있는 반도체 제조 방법을 제공하는데 있다.An object of the present invention is to solve such a conventional problem, the deposition is stopped before reaching the target thickness due to the occurrence of errors during the deposition process of phosphate glass (PSG) film using a negative pressure chemical vapor deposition (SACVD) method In the case of a thin film, Tetra Ethyl Ortho Silicate (TEOS) oxide film is deposited by plasma enhanced chemical vapor deposition (PECVD) for easy control of the thickness. It is to provide a semiconductor manufacturing method that can be improved.

이러한 목적을 달성하기 위한 본 발명의 구성은, 반도체 기판 상에 부압 화학기상증착(SACVD) 방식으로 절연막을 증착하는 단계; 절연막 형성 중 에러 발생 등으로 인하여 타겟 두께에 도달하기 전에 중간두께에서 증착이 중단되는 단계; 타겟 두께를 확인하는 단계; 플라즈마 강화화학기상증착(PECVD)에 의한 테트라 에틸 오르쏘 실리케이트(TEOS)를 이용하여 일정 공정 시간 동안 타겟 두께까지 재 증착하는 단계를 포함하여 이루어진다.The composition of the present invention for achieving this object comprises the steps of depositing an insulating film on a semiconductor substrate by a negative pressure chemical vapor deposition (SACVD) method; Stopping deposition at an intermediate thickness before reaching the target thickness due to an error or the like during the formation of the insulating film; Checking the target thickness; And re-depositing to a target thickness for a period of time using tetraethyl ortho silicate (TEOS) by plasma enhanced chemical vapor deposition (PECVD).

이하, 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 이 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 상세히 설명하기로 한다. 이 발명의 목적, 작용, 효과를 포함하여 기타 다른 목적들, 특징점들, 그리고 동작상의 이점들이 바람직한 실시예의 설명에 의해 보다 명확해질 것이다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail with reference to the accompanying drawings in order to describe in detail enough to enable those skilled in the art to easily carry out the present invention. . Other objects, features, and operational advantages, including the object, operation, and effect of the present invention will become more apparent from the description of the preferred embodiment.

참고로, 여기에서 개시되는 실시예는 여러가지 실시가능한 예중에서 당업자의 이해를 돕기 위하여 가장 바람직한 실시예를 선정하여 제시한 것일 뿐, 이 발명의 기술적 사상을 벗어나지 않는 범위내에서 다양한 변화와 부가 및 변경이 가능함은 물론, 균등한 타의 실시예가 가능함을 밝혀 둔다.For reference, the embodiments disclosed herein are only presented to select the most preferred embodiment in order to help those skilled in the art from the various possible examples, various changes and additions and changes within the scope without departing from the spirit of the invention It goes without saying that this is possible, of course, and other equivalent embodiments are possible.

도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체 제조 방법을 나타낸 공정 단면도이다.2A through 2C are cross-sectional views illustrating a method of manufacturing a semiconductor in accordance with an embodiment of the present invention.

도 2a 내지 도 2c에 도시된 바와 같이, 본 발명의 실시예에 따른 반도체 제조 방법의 구성은, 반도체 기판(10) 상에 부압 화학기상증착(SACVD) 방식으로 절연막(20)을 증착하는 단계; 절연막(20) 형성 중 에러 발생 등으로 인하여 타겟 두께에(T) 도달하기 전에 중간두께(M)에서 증착이 중단되는 단계; 타겟 두께(T)를 확인하는 단계; 플라즈마 강화화학기상증착(PECVD)에 의한 테트라 에틸 오르쏘 실리케이트(TEOS)(50)를 이용하여 일정 공정 시간 동안 타겟 두께(T)까지 재 증착하는 단계를 포함하여 이루어진다.As shown in Figures 2a to 2c, the configuration of a semiconductor manufacturing method according to an embodiment of the present invention, the step of depositing an insulating film 20 on the semiconductor substrate 10 by a negative pressure chemical vapor deposition (SACVD) method; Stopping deposition at an intermediate thickness M before reaching the target thickness T due to an error or the like during the formation of the insulating film 20; Checking the target thickness T; Re-depositing to a target thickness (T) for a period of time using tetraethyl ortho silicate (TEOS) 50 by plasma enhanced chemical vapor deposition (PECVD).

상기 절연막(20)은 인규산염글라스(PSG)로 이루어지는 것을 특징으로 한다.The insulating film 20 is made of phosphate glass (PSG).

상기 절연막(20)은 알칼리 이온을 포획하여 트랜지스터 형성 레이어(layer)로 침투하는 것을 막는 역할을 하는 것을 특징으로 한다.The insulating film 20 is characterized in that it traps alkali ions and prevents penetration into the transistor forming layer.

상기한 구성에 의한 본 발명의 실시예에 의한 반도체 제조 방법의 공정을 구체적으로 살펴보면 다음과 같다.Looking at the process of the semiconductor manufacturing method according to an embodiment of the present invention by the above configuration in detail.

우선 도 2a에 도시되어 있는 바와 같이 반도체 기판(10) 상에 피엠디 라이너(PMD Liner)(13)가 형성된 후에 그 위에 인규산염글래스(PSG) 막(20)을 부압 화학기상증착(SACVD) 방식으로 증착을 진행한다. First, as shown in FIG. 2A, a PMD liner 13 is formed on the semiconductor substrate 10, and then a phosphate glass (PSG) film 20 is formed on the negative pressure chemical vapor deposition (SACVD) method. Proceed with the deposition.

여기서 사용되는 부압 화학기상증착(SACVD) 방식은 오존(O3)을 사용하며, 일반적으로 섭씨 350도 ~ 섭씨 500도의 온도 범위와 약 200Torr~650Tor 정도의 압력에서 진행된다.The negative pressure chemical vapor deposition (SACVD) method used here uses ozone (O3), and generally proceeds at a temperature range of 350 degrees Celsius to 500 degrees Celsius and a pressure of about 200 Torr to 650 Tor.

이후에 도 2b에 도시되어 있는 바와 같이 인규산염글라스(PSG) 막(20)의 증착 진행 중 에러 발생 등으로 인하여 타겟 두께에 도달하기 전에 중간두께(M)에서 증착이 중단된다.Subsequently, as shown in FIG. 2B, the deposition is stopped at the intermediate thickness M before the target thickness is reached due to an error occurring during deposition of the phosphate glass (PSG) film 20.

그러면, 도 2c에 도시되어 있는 바와 같이 타겟 두께(T)를 확인 후, 테트라 에틸 오르쏘 실리케이트(TEOS)(50)를 이용하여 플라즈마강화 화학기상증착(PECVD)에 의해 일정 공정 시간동안 타겟 두께(T)까지 재 증착을 실시한다.Then, after confirming the target thickness (T) as shown in Figure 2c, using the tetraethyl ortho silicate (TEOS) 50 by plasma enhanced chemical vapor deposition (PECVD) for a certain process time ( Re-deposition is carried out until T).

여기서 플라즈마강화 화학기상증착(PECVD)은 부압 화학기상증착(SACVD)의 오존 대신 플라즈마를 사용하므로 테트라 에틸 오르쏘 실리케이트(TEOS) 가스 등은 충분한 안정화 시간 후에 플라즈마가 작용되며 그 즉시 증착이 이루어지므로 정확한 두께를 조절하는데 용이하다.Since plasma enhanced chemical vapor deposition (PECVD) uses plasma instead of negative pressure chemical vapor deposition (SACVD) ozone, tetraethyl ortho silicate (TEOS) gas, etc., is activated after a sufficient stabilization time and the deposition is performed immediately. Easy to adjust thickness

이러한 플라즈마 강화화학기상증착(PECVD) 층은 부압 화학기상증착(SACVD) 보다 훨씬 빨리 형성될 수 있어 요구되는 두께의 층을 증착하는데 요구되는 시간을 감소시킨다.These plasma enhanced chemical vapor deposition (PECVD) layers can be formed much faster than negative pressure chemical vapor deposition (SACVD), reducing the time required to deposit layers of the required thickness.

이러한 플라즈마 강화화학기상증착(PECVD)은 화학 기상을 진공상태의 챔버에 주입하고, 전장을 형성하여 플라즈마를 유도하는 장치로 구성되는데 전장에 의해 높은 에너지를 얻은 전자가 중성상태의 가스 분자와 충돌하여 가스 분자를 분해하고, 이 분해된 가스 원자가 기판에 부착되는 반응을 이용하여 박막을 증착하는 공정이다.Plasma enhanced chemical vapor deposition (PECVD) is composed of a device that injects a chemical vapor into a vacuum chamber, forms an electric field, and induces plasma. The electrons obtained by the electric field collide with neutral gas molecules. A process of decomposing gas molecules and depositing a thin film using a reaction in which the decomposed gas atoms are attached to a substrate.

따라서 기존의 화학기상증착(CVD)은 열에너지를 반응에 필요한 에너지원으로 이용하고 있는 반면에 플라즈마 강화화학기상증착(PECVD)는 플라즈마를 이용함으로서 그 만큼 열에너지를 줄일 수 있게 되어 저온에서 박막을 형성할 수 있다.Therefore, conventional chemical vapor deposition (CVD) uses thermal energy as an energy source for the reaction, whereas plasma enhanced chemical vapor deposition (PECVD) can reduce thermal energy by using plasma to form a thin film at low temperature. Can be.

이러한 장점 때문에 실리콘 옥사이드(SiO2), 실리콘 나이트라이드(Si3N4), 비결정질의 실리콘 등을 낮은 온도에서 증착할 수 있고 콤파운드(Compound) 반도체와 폴리머 기판에 대한 증착이 가능하다. Due to these advantages, silicon oxide (SiO 2 ), silicon nitride (Si 3 N 4 ), amorphous silicon, etc. can be deposited at low temperatures and can be deposited on compound semiconductors and polymer substrates.

이상에서 설명한 바와 같이, 본 발명의 실시예에 따른 반도체 제조 방법은 부압 화학기상증착(SACVD) 방식을 이용한 인규산염글라스(PSG) 막의 증착 진행 중 에러 발생 등으로 인하여 타겟 두께에 도달하기 전에 증착이 중단되었을 경우 얇은 두께에 대한 조절이 용이한 플라즈마 강화화학기상증착(PECVD)에 의한 테트라 에틸 오르쏘 실리케이트(TEOS) 산화막을 증착 함으로써 정확한 두께 조절을 통하여 수율 저하를 방지할 수 있다.As described above, in the semiconductor manufacturing method according to the embodiment of the present invention, the deposition is performed before the target thickness is reached due to an error occurring during the deposition process of the phosphate glass (PSG) film using the negative pressure chemical vapor deposition (SACVD) method. When stopped, the tetraethyl ortho silicate (TEOS) oxide film is deposited by plasma enhanced chemical vapor deposition (PECVD), which makes it easy to control the thin thickness.

Claims (3)

반도체 기판 상에 부압 화학기상증착(SACVD) 방식으로 절연막을 증착하는 단계; Depositing an insulating film on a semiconductor substrate by negative pressure chemical vapor deposition (SACVD); 절연막 형성 중 에러 발생 등으로 인하여 타겟 두께에 도달하기 전에 중간두께에서 증착이 중단되는 단계; Stopping deposition at an intermediate thickness before reaching the target thickness due to an error or the like during the formation of the insulating film; 타겟 두께를 확인하는 단계; Checking the target thickness; 플라즈마강화 화학기상증착(PECVD)에 의한 테트라 에틸 오르쏘 실리케이트(TEOS)를 이용하여 일정 공정 시간 동안 타겟 두께까지 재 증착하는 단계를 포함하는 것을 특징으로 하는 반도체 제조 방법.Re-depositing to a target thickness for a certain process time using tetraethyl ortho silicate (TEOS) by plasma enhanced chemical vapor deposition (PECVD). 제 1항에 있어서, 상기 절연막은 인규산염글라스(PSG)로 이루어지는 것을 특징으로 하는 반도체 제조 방법.The method of claim 1, wherein the insulating film is made of phosphate glass (PSG). 제 1항에 있어서, 상기 절연막은 알칼리 이온을 포획하여 트랜지스터 형성 레이어로 침투하는 것을 막는 역할을 하는 것을 특징으로 하는 반도체 제조 방법.The method of claim 1, wherein the insulating film serves to prevent alkali ions from trapping and penetrating into the transistor formation layer.
KR1020040089203A 2004-11-04 2004-11-04 Method for producing semiconductor KR100561301B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040089203A KR100561301B1 (en) 2004-11-04 2004-11-04 Method for producing semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040089203A KR100561301B1 (en) 2004-11-04 2004-11-04 Method for producing semiconductor

Publications (1)

Publication Number Publication Date
KR100561301B1 true KR100561301B1 (en) 2006-03-15

Family

ID=37179632

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040089203A KR100561301B1 (en) 2004-11-04 2004-11-04 Method for producing semiconductor

Country Status (1)

Country Link
KR (1) KR100561301B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129280A (en) * 1991-10-31 1993-05-25 Sony Corp Manufacture of semiconductor device
JPH0669192A (en) * 1991-06-20 1994-03-11 Handotai Process Kenkyusho:Kk Manufacture of semiconductor device
JPH08162426A (en) * 1994-12-02 1996-06-21 Toshiba Corp Semiconductor device and its manufacture
KR20050001082A (en) * 2003-06-27 2005-01-06 삼성전자주식회사 Method for forming contacts for use in semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669192A (en) * 1991-06-20 1994-03-11 Handotai Process Kenkyusho:Kk Manufacture of semiconductor device
JPH05129280A (en) * 1991-10-31 1993-05-25 Sony Corp Manufacture of semiconductor device
JPH08162426A (en) * 1994-12-02 1996-06-21 Toshiba Corp Semiconductor device and its manufacture
KR20050001082A (en) * 2003-06-27 2005-01-06 삼성전자주식회사 Method for forming contacts for use in semiconductor device

Similar Documents

Publication Publication Date Title
US20210035854A1 (en) Method of forming a structure using fluorine removal
US10381226B2 (en) Method of processing substrate
US6867152B1 (en) Properties of a silica thin film produced by a rapid vapor deposition (RVD) process
US7163899B1 (en) Localized energy pulse rapid thermal anneal dielectric film densification method
TW202118891A (en) Method of forming a structure including silicon oxide
US7288463B1 (en) Pulsed deposition layer gap fill with expansion material
KR100538137B1 (en) Lid assembly for high temperature processing chamber
US7790633B1 (en) Sequential deposition/anneal film densification method
KR100538136B1 (en) System and methods for high temperature processing of semiconductor wafers
TWI579916B (en) Novel gap fill integration with flowable oxide and cap oxide
KR20190010736A (en) Deposition of flowable silicon-containing films
WO2012126268A1 (en) Thin film filling method
US20130260564A1 (en) Insensitive dry removal process for semiconductor integration
KR20090119661A (en) Protective layer to enable damage free gap fill
US7129189B1 (en) Aluminum phosphate incorporation in silica thin films produced by rapid surface catalyzed vapor deposition (RVD)
US20220251707A1 (en) Methods of filling recesses on substrate surface, structures formed using the methods, and systems for forming same
CN106245002B (en) The system and method for eliminating the seam of silicon dioxide film in atomic layer deposition
CN113330141B (en) Method for depositing silicon nitride
KR100561301B1 (en) Method for producing semiconductor
KR20180111548A (en) Method of filling recess and processing apparatus
US11361991B2 (en) Method for Si gap fill by PECVD
KR20130050919A (en) Methods for forming low moisture dielectric films
KR101008490B1 (en) Method of depositing an oxide film using a low temperature CVD
KR100382543B1 (en) method for forming contact plug of semiconductor device
US6429149B1 (en) Low temperature LPCVD PSG/BPSG process

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090303

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee