KR100558883B1 - 반강자성으로 안정화된 메모리 응용을 위한 슈도 스핀 밸브 - Google Patents

반강자성으로 안정화된 메모리 응용을 위한 슈도 스핀 밸브 Download PDF

Info

Publication number
KR100558883B1
KR100558883B1 KR1020047011544A KR20047011544A KR100558883B1 KR 100558883 B1 KR100558883 B1 KR 100558883B1 KR 1020047011544 A KR1020047011544 A KR 1020047011544A KR 20047011544 A KR20047011544 A KR 20047011544A KR 100558883 B1 KR100558883 B1 KR 100558883B1
Authority
KR
South Korea
Prior art keywords
layer
soft
antiferromagnetic
hard
afm
Prior art date
Application number
KR1020047011544A
Other languages
English (en)
Other versions
KR20040077804A (ko
Inventor
롬니 알. 케티
조엘 에이. 드류즈
티모씨 제이. 보그트
Original Assignee
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크. filed Critical 마이크론 테크놀로지, 인크.
Publication of KR20040077804A publication Critical patent/KR20040077804A/ko
Application granted granted Critical
Publication of KR100558883B1 publication Critical patent/KR100558883B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3281—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn only by use of asymmetry of the magnetic film pair itself, i.e. so-called pseudospin valve [PSV] structure, e.g. NiFe/Cu/Co
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Electrically Driven Valve-Operating Means (AREA)
  • Valve-Gear Or Valve Arrangements (AREA)
  • Taps Or Cocks (AREA)
  • Sliding Valves (AREA)

Abstract

본 발명은 엠램에서 자기 메모리 셀의 스위칭 신뢰도를 개선하기 위한 것이다. 본 발명의 실시예는 자기 메모리 셀에 반강자성체를 추가하고 있다. 반강자성 층은 엠램에서 연질층에 인접하여, 엠램의 경질층에 대해 대향하고 있는 연질층측 상에 형성될 수 있다. 하나의 실시예는 반강자성 층과 연질층 사이에 비-반강자성 재료의 추가적인 층간층을 더 포함한다.
엠램, 슈도 스핀 밸드, 연질층, 경질층, 반강자성층, AFM 층간층

Description

반강자성으로 안정화된 메모리 응용을 위한 슈도 스핀 밸브{ANTIFERROMAGNETICALLY STABILIZED PSEUDO SPIN VALVE FOR MEMORY APPLICATIONS}
정부의 권리
본 발명은 DARPA에 의해 지급된 계약번호 MDA972-98-C0021 하의 정부지원에 의해 이루어졌다. 정부는 본 발명에 대해 일정한 권리를 갖는다.
발명의 배경
발명의 분야
본 발명은 메모리 기술에 관한 것으로서, 보다 상세하게는 비휘발성 자기 메모리에 관한 것이다.
관련 기술에 대한 설명
컴퓨터 및 다른 디지털 시스템은 프로그램과 데이터를 저장하기 위해 메모리를 이용한다. 메모리의 일반적인 형태는 램덤 액세스 메모리(RAM)이다. 동적 램(DRAM)소자 및 정적 램(SRAM)소자와 같은 다수의 메모리 장치는 휘발성 메모리이다. 휘발성 메모리는 전원이 제거되었을 때 데이터를 상실한다. 예를 들어, 통상의 개인용 컴퓨터의 전원이 오프되었을 때 휘발성 메모리는 부트업 과정을 통해 다시 로드된다. 또한, DRAM 소자와 같은 소정의 휘발성 메모리는 전원이 계속적으로 공 급되는 경우 조차 메모리의 데이터를 유지하기 위해서는 주기적인 리프레시(refresh) 사이클을 필요로 한다.
휘발성 메모리 장치에서 부딪히게 되는 데이터의 잠재적 손실과는 대조적으로, 비휘발성 메모리 장치는 전원이 제거되었을 때 장기간 데이터를 보유한다. 비휘발성 메모리 장치의 예로서는 읽기 전용 메모리(ROM), 프로그램가능 롬(피롬)(PROM), 소거 및 프로그램가능 롬(이피롬)(EPROM), 전기적 소거 및 프로그램가능 롬(이이피롬)(EEPROM), 플래시 메모리 등을 들 수 있다. 불리하게도, 종래의 비휘발성 메모리는 비교적 크고, 느리고, 비싸다. 또한, 종래의 비휘발성 메모리는 기록 사이클 능력면에서 상대적으로 제한이 있고, 일반적으로 특정 메모리 위치에서 단지 약 10,000번 정도 데이터를 저장하도록 프로그램될 수 있다. 이러한 사실은 플래시 메모리 장치와 같은 종래의 비휘발성 메모리가 범용의 메모리로서 사용되는데 장애가 된다.
대안으로서 제시되는 메모리 장치로서 자기저항 램(엠램)(MRAM)이 알려져 있다. MRAM 소자는 자화 방향을 이용하여 메모리 셀 내에 데이터를 보유한다. 유리하게, 엠램 소자는 비교적 빠르며, 비휘발성이고, 비교적 적은 전력을 소모하며, 기록 사이클 제한을 받지 않는다. 슈도 스핀 밸브(PSV) 엠램 소자는 메모리 셀로서 강자성 층들 및 금속층의 비대칭적인 샌드위치 구조를 이용하는데, 이 강자성 층들은 동시에 스위칭되지 않는다.
PSV 엠램의 비대칭적인 샌드위치 구조는 데이터를 저장하는 "경질층(hard layer)"과, 이 경질층에서 데이터가 저장되고 판독되도록 하기 위해 스위칭 또는 플립(flip)되는 "연질층(soft layer)"을 포함한다. 의도된 바대로 동작하는 경우, 연질층은 경질층 보다 앞서 스위칭된다. 연질층의 앞선 스위칭은 경질층의 스위칭을 억제하여 PSV 엠램의 경우 스핀 밸브 엠램의 경우 보다 높은 기록 임계값을 갖게 하는 유리한 면이 있다.
종래의 PSV 엠램에 있어서의 한가지 문제는 연질층의 자화가 잘 조절되지 않는다는 것이다. 비교적 낮은 인가 자장에서 스위칭하지 못하는 연질층은 PSV 엠램이 슈도 스핀 밸브라기 보다는 오히려 스핀 밸브 처럼 행동하게 하는 바람직하지 못한 결과를 낳을 수 있다. 이는 기록 임계값을 낮추게 되고, 판독 동작 동안에 저장된 데이터의 손상을 야기할 수도 있다. PSV 엠램 소자에서 데이터가 손상되는 것을 방지하기 위해 판독 동안에 생성되는 자기장은 비교적 낮은 수준으로 유지되게 되는데, 이는 결과적으로 메모리 셀로의 기록과 메모리 셀로부터의 판독에 대한 비교적 낮은 반복성 및 순환성으로 귀결된다.
발명의 요약
본 발명의 실시예들은 슈도 스핀 밸브(PSV)의 연질층을 안정화시킴으로써 상기 문제점과 다른 문제점을 해결한다. 본 발명의 실시예들은 상기 박막 층의 자화를 안정화시키는 반강자성 재료(AFM)층을 포함한다. 슈도 스핀 밸브의 연질층의 안정화는 PSV 엠램 소자에게 양호한 반복성 및 순환성을 제공한다.
본 발명의 실시예들은 자기 메모리 셀 내에서 반강자성체를 포함한다. 반강자성층은, 엠램의 경질층에 대해 대향하는 연질층측 상에 엠램 내의 연질 층에 인 접하여 형성된다. 이러한 배열은 반강자성 층과 연질층 사이에 비-반강자성 재료로 된 추가의 층간 층(interlayer)을 더 포함한다.
반강자성 재료(AFM)는 PSV의 연질층에 인접하여 또는 근처에 형성된다. AFM의 층은 PSV의 경질층에 대해 대향하고 있는 연질층측 상에 형성되어야 한다. 또한, 연질층과 AFM층 사이의 커플링의 양(정도)는, 연질층이 경질층 보다 낮은 자장에서 스위칭되는 것을 허용할 정도로 충분히 낮아야 하는데, 이렇게 함으로써 판독동작에서 사용된 자장의 세기와 기록 동작에서 사용된 자장의 세기 사이에서 비교적 광범위한 산포도를 유지하게 된다.
본 발명의 일실시예는 엠램에서 반강자성으로 안정화된 슈도 스핀 밸브(ASPSV)를 포함한다. ASPSV는 강자성재료의 경질층과, 강자성재료의 연질층과, 상기 경질층과 상기 연질층 사이에 위치하는 비-강자성재료의 스페이서층과, 상기 연질층에 인접하여 위치하는 반강자성층을 포함한다. 상기 반강자성층은 또한 상기 경질층에 대해 대향하고 있는 상기 연질층측 상에 위치하여야 한다. 상기 반강자성층은 철-망간(FeMn)과 같은 망간 합금으로 형성될 수 있다.
본 발명의 다른 실시예는 엠램에서 AFM 층간층(AFM interlayer)을 가진 반강자성으로 안정화된 슈도 스핀 밸브(ASPSV)를 포함한다. ASPSV는 자화방향으로 데이터를 저장하도록 되어 있는 강자성재료의 경질층과, 상기 경질층으로부터 데이터가 판독되는 것을 허용하기 위해 자화방향을 스위칭하도록 되어 있는 강자성재료의 연질층과, 상기 경질층과 상기 연질층 사이에 위치하는 비-강자성재료의 스페이서층과, 상기 경질층에 대해 대향하고 있는 연질층측 상에 위치하는 반강자성층과, AFM 층간층을 포함한다. 상기 AFM 층간층은 상기 연질층과 상기 반강자성층 사이에 위치한다. 상기 AFM 층간층은 다양한 재료로부터 형성될 수 있으나, 반강자성 재료로 형성되어서는 아니된다. AFM 층간층의 적합한 재료로는 이리듐(Ir), 구리(Cu), 루테늄(Ru), 크롬(Cr) 및 알루미늄(Al)을 들 수 있다. AFM 층간층은 두께에 있어서 대략 단층(單層)과 같이 비교적 얇을 수 있다.
본 발명의 다른 실시예는 슈도 스핀 밸브를 안정화시키는 방법을 포함한다. 이 방법은 연질층과 경질층을 포함하는 자기저항의 샌드위치구조를 제공하는 단계와, 상기 자기저항의 샌드위치구조 상에 반강자성층을 형성하되, 상기 연질층의 근처에서 그리고 상기 경질층에 대해 대향하고 있는 상기 연질층측 상에 반강자성층을 형성하는 단계를 포함한다. 상기 반강자성층은 상기 연질층에 인접하여 형성되거나, AFM 층간층은 상기 연질층과 상기 반강자성층 사이에 형성될 수 있다.
이하, 본 발명의 전술한 특징과 다른 특징들은 하기에 요약된 도면을 참조하여 설명된다. 본 도면 및 관련 설명들은 본 발명의 바람직한 실시예들을 설명하기 위해 제공된 것이며 본 발명의 범위를 한정하기 위한 것이 아니다.
도1은 스핀 밸브 모드에서의 거대자기저항(GMR)을 설명하는 사시도이다.
도2는 GMR 셀의 어레이를 설명하는 개략적인 평면도이다.
도3은 슈도 스핀 밸브 모드에서의 GMR 셀을 설명하는 도면이다.
도4는 본 발명의 일실시예에 따르는 반강자성으로 안정화된 슈도 스핀 밸브(ASPSV)를 나타내는 자기저항 스택의 단면도이다.
도5는 본 발명의 다른 실시예에 따르는 반강자성으로 안정화된 슈도 스핀 밸브(ASPSV)를 나타내는 자기저항 스택의 단면도이다.
도6은 ASPSV가 선택되지 않을 때 데이터를 기록하기 위한 임계값을 설명하는 ASPSV의 R-H 플롯이다.
도7은 ASPSV가 디지털 자장에 놓여진 경우 기록 동작을 위한 ASPSV의 R-H 플롯이다.
도8은 ASPSV가 선택될 때 데이터를 기록하기 위한 임계값을 설명하는 ASPSV의 R-H 플롯이다.
도9는 ASPSV가 선택되지 않을 때 데이터를 판독하기 위한 임계값을 설명하는 ASPSV의 R-H 플롯이다.
도10은 ASPSV가 선택될 때 데이터를 판독하기 위한 임계값을 설명하는 ASPSV의 R-H 플롯이다.
바람직한 실시예의 상세한 설명
본 발명은 일정한 바람직한 실시예들의 관점에서 설명되지만, 본 명세서에 서술된 모든 이점 및 특징을 제공하지 않는 실시예들을 포함하여 본 발명의 기술분야의 당업자에게 명백한 다른 실시예들도 본 발명의 범위에 포함된다.
자기저항 램(엠램)(MRAM)은 메모리 셀의 자화 상태로 데이터를 저장한다. 셀의 전기적 저항은 셀의 저장된 자화상태에 따라 가변된다. 셀의 저장된 상태는 저항차를 감지함으로써 검출된다.
도1은 스핀 밸브 모드에서 GMR 셀(100)을 나타내는 사시도이다. GMR 셀(100)은 워드라인(102) 및 비트라인(104)을 포함한다. GMR 셀에서, 비트라인(104)은 또한 감지라인(sense line)으로서 알려져 있다. 비트라인(104)은 자성층을 포함한다. 데이터는 워드라인(102) 및 비트라인(104)을 통해 동시에 전류를 인가함으로써 비트라인(104)의 셀 바디(cell body) 부분에 저장된다. 워드라인(102) 및 비트라인(104)의 전류(결과적인 자장의 인가)의 방향은 데이터의 논리상태를 저장하는 자화방향의 극성을 결정한다. 예를 들어, 비트라인 전류로부터의 인가된 자장성분은 제1전류방향에 대해 비트라인(104) 주위로 시계방향일 수 있고, 제2전류방향에 대해 비트라인(104) 주위로 반시계방향일 수 있으며, 이는 워드라인(102)에 대해서도 유사하게 적용된다. 2개(또는 그 이상)의 전도성 라인으로부터의 인가된 자장의 벡터 합은 셀의 자화 상태를 결정한다.
GMR 셀(100)로부터 데이터를 판독하기 위해, 전류는 이 GMR 셀(100)에 해당하는 워드라인(102) 및 비트라인(104)에 다시 인가된다. 비트라인(104)에 인가되는 전류에 대한 저항은 자성층에 저장된 논리상태에 따라 가변된다. 큰 저항을 갖는 셀은 작은 저항을 갖는 셀에 비해 전류통과시 보다 큰 전압강하를 나타낸다.
도2는 GMR 셀의 어레이(200)를 나타내는 개략적인 평면도이다. 복수의 셀은 메모리 장치 내에서 어레이(200)형태로 배열되어 있다. 셀들의 어레이(200)는 복수의 워드라인(202)과 복수의 비트라인(204)을 포함한다. 어레이(200)내의 개별적인 셀은 대응하는 워드라인 및 비트라인을 통한 전류의 인가에 의해 선택된다. 셀의 워드라인 또는 비트라인 중 어느 하나만을 통해 전류가 흐르는 경우에는 데이터는 저장되거나 판독되지 않는다.
도3은 슈도 스핀 밸브 모드에서의 GMR 셀(300)을 나타내고 있다. GMR 셀(300)은 워드라인(302) 및 비트라인(304)을 포함한다. 감지 라인으로도 알려져 있는 GMR 셀(300)의 비트라인(304)은 제1자성층(306), 전도층(308) 및 제2자성층(310)을 포함하는 GMR 스택을 추가로 포함한다. 제1자성층(306) 및 제2자성층(310)은 부정합되어 제1자성층(306)이 제2자성층(310) 보다 자기적으로 연질이다. 자기 특성에서의 부정합은 제1자성층(306)을 제2자성층(310)에 비해 상대적로 얇게 하거나; 제1자성층(306)의 경우 상대적으로 연질의 자성재료를, 제2자성층(310)의 경우 상대적으로 경질의 자성재료를 선택하거나; 또는 이들 방법 모두를 이용하여 얻을 수 있다. "경질층"을 기술하기 위한 다른 용어로는 "핀닝된 층(pinned layer)" 및 "고정된 층(fixed layer)"을 들 수 있다. 그러나, 본 발명이 속하는 기술분야의 당업자라면 경질층의 저장된 자화방향은 저장된 데이터의 논리상태에 따라 가변될 수 있음을 이해할 것이다. "연질층"을 기술하기 위한 다른 용어로는 "가변층(variable layer)" 및 "뒤집어지는 층(flipped layer)"을 들 수 있다. 본 발명이 속하는 기술분야의 당업자라면 GMR 스택은 강자성 재료 및 스페이서의 다중층을 추가로 포함할 수 있음을 이해할 것이다.
GMR 셀(300)은 제2자성층(310)에서의 자화방향으로서 데이터를 저장한다. 제2자성층(310)의 자화를 스위칭하기 위해서는 비교적 높은 자장이 필요하기 때문에 통상 동작시 자화는 고정된 상태로 유지된다. GMR 셀(300)의 자화상태는, 대응하는 워드라인(302) 및 비트라인(304)에 전류를 인가함으로써 생성된 비교적 낮은 자장 으로 스위칭될 수 있는 제1자성층(306)의 자화를 스위칭함으로써 스위칭된다. 그 결과로 얻어진 제1자성층(306)의 자화는 제2자성층(310)의 자화에 대해 평행하거나 역평행(antiparallel)이 된다. 제1자성층(306)의 자화가 제2자성층(310)의 자화와 평행한 경우, GMR 셀(300)의 전기적 저항은 자화가 역평행인 경우에 비해 낮게 된다. 워드라인(302) 및/또는 비트라인(304)에서의 전류가 양 방향으로 스위칭됨으로써, 이에 대응하여 제1자성층(306), 즉 연질자성층의 자화를 평행 상태 및 역평행 상태 사이에서 스위칭할 수 있다. 비트라인(304)의 전기적 저항의 차이가 감지되고, 이로써 GMR 셀(300)의 저장된 논리상태가 검색되는 것이 허용된다.
도4는 본 발명의 일실시예에 따르는 반강자성으로 안정화된 슈도 스핀 밸브 셀의 경우에서의 자기저항 스택의 단면도이다. 자기저항 스택(400)에 대한 시험 결과들은 도6 내지 도10과 관련하여 후술될 것이다. 자기저항 스택(400)이 장벽층 또는 캡층(cap layer)과 여분의 층간층을 갖는 것으로 도시되어 있지만, 본 발명이 속하는 당업자라면 이러한 층들이 없는 것도 본 발명의 실시예로서 포함되는 것을 이해할 것이다. 예를 들어, 장벽층은 사용된 조립공정과, 기판 어셈블리, 절연층, 전도체 및 자기저항 재료 자체에 좌우되어 선택될 수 있다.
예시적인 자기저항 스택(400)은 하부층(402), 경질층(404), 제1층간층(406), 스페이서층(408), 제2층간층(410), 연질층(412), 반강자성층(AFM 층)(414), 제1캡층(416) 및 제2캡층(418)을 포함한다. 하부층(402) 또는 시드 층(seeding layer)은 스택에 텍스쳐를 제공함으로써 기판에서 아래에 놓여 있는 층과 경질층(404) 사이를 부착한다. 또한, 하부층(402)은 경질층(404)으로부터 실리콘 기판과 같은 아래 에 놓여 있는 층으로의 원자의 바람직하지 않은 확산을 막을 수 있다. 다양한 재료가 하부층(402)에 사용될 수 있다. 하나의 실시예에서, 하부층(402)는 탄탈(Ta)로부터 형성될 수 있다. 하부층(402)으로서 사용될 수 있는 다른 재료로는 티타늄(Ti), 루테늄(Ru), 니켈-철-크롬(NiFeCr) 및 질화탄탈(TaN)을 들 수 있다. 하부층(402)은 광범위한 범위의 두께로 형성될 수 있다. 하나의 실시예에서, 하부층(402)은 그 두께가 약 10Å 내지 약 100Å이다. 물리적 증착(PVD), 화학적 증착(CVD)등과 같은 다양한 공정기술이 본 명세서에서 설명되는 다양한 층을 형성하기 위해 사용될 수 있다.
경질층(두꺼운 층)(404)은 반강자성으로 안정화된 PSV 셀을 위한 데이터를 저장한다. 비교적 큰 자장을 생성하는 비교적 큰 워드 전류는 경질층(404)내에 저장된 자기 모멘트의 방향을 스위칭하여 데이터를 저장한다. 경질층(404)은 퍼멀로이(Ni80Fe20), 코발트-철(Co90Fe10) 등과 같은 다양한 강자성 재료로부터 만들어진다. 하나의 실시예에서, 경질층(404)은 그 두께가 약 20Å 내지 약 100Å이다.
제1층간층(406)은 선택사항이다. 제1층간층(406)은 자기저항 스택(400)으로부터의 신호, 즉 저항의 변화를 강화시키기 위해 자기저항 스택(400)에 포함될 수 있다. 일실시예에서, 경질층(404)이 퍼멀로이로 형성되는 경우 제1층간층(406)은 코발트, 또는 Co90Fe10, Co80Fe20 등과 같은 코발트를 포함하는 합금으로 형성된다. 하나의 예에서, 제1층간층(406)의 두께는 약 2Å 내지 약 15Å이다.
스페이서층(408)은 자성층을 분리하는 비자성층이다. 스페이서(408)는 광범 위하고 다양한 비-강자성 재료로 형성될 수 있다. 이러한 광범위하고 다양한 재료가 스페이서층(408)을 형성하기 위해 사용될 수 있다. 하나의 실시예에서, 스페이서층(408)은 구리이다. 구리-은(CuAg), 구리-금-은(CuAuAg) 등과 같은 구리합금 역시 적합한 재료이다. 하나의 예에서, 스페이서층(408)의 두께는 약 18Å 내지 약 45Å이다.
제2층간층(410)은 선택사항이다. 제2층간층(410)은 자기저항 스택(400)으로부터의 신호를 강화시키기 위해 포함될 수 있다. 일실시예에서, 연질층(412)이 퍼멀로이로 형성되는 경우 제2층간층(410)은 코발트, 또는 Co90Fe10, Co80Fe 20 등과 같은 코발트를 포함하는 합금으로 형성된다. 제2층간층(410)의 두께는 약 2Å 내지 약 15Å의 범위에 해당될 수 있다.
연질층(412)(또는 얇은 층)의 자기 모멘트는 비교적 낮은 워드 전류 및 비교적 낮은 자장에 의해 스위칭 또는 플립될 수 있다. 연질층(412)의 자기모멘트 및 경질층(404)의 자기모멘트가 평행일 때, PSV 셀의 저항은 비교적 낮다. 연질층(412)의 자기모멘트 및 경질층(404)의 자기모멘트가 역평행일 때, PSV 셀의 저항은 비교적 높다. 연질층(412)은 퍼멀로이(Ni80Fe20), 코발트-철(Co90Fe10 ) 등과 같은 다양한 재료로 만들어질 수 있다. 하나의 실시예에서, 연질층(412)의 두께는 경질층(404)의 두께의 약 20% 내지 약 80% 정도로 얇다.
AFM 층(414)은 반강자성 재료의 층이다. 반강자성 재료는 인가된 자장에 응답하여 전자스핀들이 역평행으로 정렬되게 하며 순 자기모멘트를 갖지 않는다. AFM 층(414)은 연질층(412)의 자화를 제어하는 것을 도와주어, 연질층(412)이 비교적 낮은 인가 자장에서 자기 모멘트를 보다 안정되게 스위칭하도록 하게 함으로써, 반강자성으로 안정화된 PSV 엠램으로 하여금 비교적 안전하고 확고한 높은 기록 임계값을 유지하게, 다시 말하면 얇은 층의 스위칭 신뢰도를 향상시키도록 한다. 전기적으로 AFM 층(414)은 연질층(412)과 병렬이다. 이는 연질층(412)으로부터의 가변저항의 검출을 방해할 수 있는데, 이 가변저항은 경질층(404)에 저장된 메모리 상태를 검출하는데 사용된다. 메모리 상태의 검출방해를 줄이기 위해서 AFM 층(414)을 비교적 높은 저항률을 갖는 재료로 형성하는 것 및/또는 비교적 얇게 형성하는 것이 고려된다.
바람직하게는, AFM 층(414)은 망간 합금, 예를 들어 Fe50Mn50 등의 반강자성의 철-망간 합금으로 형성된다. 다른 적합한 망간합금으로는 이리듐-망간(Ir20Mn80), 백금-망간(PtMn) 및 니켈-망간(Ni45Mn55)을 들 수 있다. AFM 층(414)은 또한 산화니켈(NiO), 산화 니켈-코발트(NiCoO) 등의 강자성 재료의 산화물로 형성될 수 있으나, 이러한 산화물은 온도변화에 대해 비교적 불안정할 수 있다. AFM 층(414)은 경질층(404)과 대향하고 있는 연질층(412)측 상에 위치되어야 한다. 또한, AFM 층(414)은, 슈도 스핀 밸브 특성이 스핀 밸브 특성으로 바뀌는 치명적인 결과를 야기하는 연질층의 핀닝(pinning)이 일어날 정도로 너무 두꺼워서는 아니된다. 하나의 실시예에서 AFM 층(414)의 두께는 약 10Å 내지 약 70Å이다. AFM 층(414)의 두께는 경질층(404)과 연질층(412)의 두께 및 스위칭 자장에 따라 가변될 수 있다.
제1캡층(416)(또는 보호캡층)은 AFM 층(414)에 대한 부착을 가능하게 하고, AFM 층(414)으로부터 기판 어셈블리의 다른 층으로의 바람직하지 않은 원자의 확산을 막는 장벽을 제공한다. 하나의 실시예에서, 제1캡층(416)은 탄탈(Ta)로 형성된다. 제1캡층(416)으로 사용될 수 있는 다른 재료로는 구리, 질화티타늄(TiN) 등이 있다. 제1캡층(416)의 두께는 광범위한 범위에서 가변될 수 있다. 하나의 실시예에서, 제1캡층(416)의 두께는 약 50Å 내지 약 500Å이다.
제2캡층(418)(또는 확산 장벽용 캡층)은 선택사항의 층이다. 몇몇 에칭 공정의 경우, 제2캡층(418)을 추가함으로써 비교적 양호한 저지층이 제공된다. 하나의 실시예에서, 제2캡층(418)은 크롬 실리콘(CrSi)의 층이다. 제2캡층(418)으로 사용될 수 있는 다른 재료로는 구리, 탄탈, 질화티타늄(TiN) 등을 들 수 있다. 하나의 실시예에서 제2캡층(418)의 두께는 약 100Å 내지 약 200Å이나, 본 발명이 속하는 기술분야의 당업자라면 이 두께는 광범위한 범위 내에서 가변가능함을 이해할 것이다.
도5는 본 발명의 다른 실시예에 따르는 반강자성으로 안정화된 슈도 스핀 밸브의 경우에 있어서 자기저항 스택(500)의 단면도를 나타낸다. 자기저항 스택(500)은 도4와 관련하여 앞서 설명된 바와 같이 하부층(402), 경질층(404), 제1층간층(406), 스페이서층(408), 제2층간층(410), 연질층(412), 제1캡층(416) 및 제2캡층(418)을 포함한다. 또한, 자기저항 스택(500)은 연질층(412)과 제1캡층(416)사이에 위치하는, AFM 층간층(502) 및 AFM 층(504)을 포함한다. AFM 층(504)과는 달리, AFM 층간층(502)은 반강자성 재료로 형성되지 않는다. 하나의 실시예에서, AFM 층 간층(502)은 비교적 얇은 층의 이리듐(Ir)으로 형성된다. AFM 층간층(502)으로 적합한 다른 재료로는 구리, 루테늄(Ru), 크롬, 알루미늄 등을 들수 있다.
AFM 층(504)은 철-망간(FeMn)과 같은 반강자성 재료로 형성될 수 있다. AFM 층(504)으로 적합한 다른 재료로는 도4와 관련하여 앞서 설명한 다양한 산화물 뿐만아니라 다양한 다른 망간 합금을 들 수 있다. AFM 층(504)은 경질층(404)에 대해 대향하고 있는 연질층(412)측 상에 위치하여야 한다. 하나의 실시예에서, AFM 층(504)의 두께는 약 70Å 내지 약 200Å이다. AFM 층(504)의 두께 증가(AFM 층(414)에 대해)는 교환 커플링을 증가시켜 AFM 층간층(502)의 다른 쪽 강자성 막이 영향을 받도록 하게 한다.
AFM 층간층(502)은 AFM 층(504)과 연질층(412) 사이에 위치한다. 한 예에서, AFM 층간층(502)은 약 1Å 내지 약 5Å범위의 두께를 가진다. 바람직하게는, AFM 층간층(502)은 두께에 있어서 대략 단층(monolayer), 즉 대략 하나의 원자 층 두께이다. 하나의 실시예에서, AFM 층간층(502)은 두께에 있어서 단층(單層) 보다 얇다. AFM 층간층(502)은 AFM 층(504)과 연질층(412)사이에서 스페이서 층의 역할을 한다.
유리하게는, AFM 층간층(502)은, AFM 층(504)과 경질층(404) 및/또는 연질층(412)사이의 커플링 세기를 감소시킴으로써 AFM 층(504)과 연질층(412)사이의 커플링 정도를 조정하거나 선택하기 위해 사용될 수 있다. 그러나, AFM 층간층(502)은 AFM 층(504)과 연질층(412)사이의 커플링이 상실될 정도로 너무 두꺼워서는 아니된다. 보다 유리하게는, AFM 층간층(502)은 AFM 층(504)과 연질층(412)사이의 커플링 의 균일성(uniformity)을 강화할 수도 있다.
도6-도10은 도4와 관련하여 앞서 설명된 바와 같은 반강자성으로 안정화된 슈도 스핀 밸브(ASPSV)의 예에 대해 이루어진 R-H 테스트 플롯이다. 본 발명이 속하는 기술분야의 당업자라면 테스트 결과는 재료, 층 두께 및 셀의 구조학에 따라 실질적으로 변할 수 있는 것임을 이해할 것이다. 도6 내지 도10에서는 수직축, 즉 y축은 저항에 해당하고, 도6 내지 도10의 맨 오른쪽에 나타낸 바와 같이 옴(ohms) 단위를 갖는다. 도6 내지 도10의 맨 왼쪽에는 또한 각 도면에 도시된 최소저항에 대한 퍼센트 변화로서 저항이 나타내어져 있다. 수평축, 즉 x축은 자장의 세기를 나타내고 있고, 에르스텟(Oe)의 단위를 갖는다.
도6은 도4와 관련하여 앞서 설명된 바와 같은 자기저항 스택(400)의 예로부터 취해진 R-H 플롯이다. 도6의 R-H 플롯은 자기저항 스택(400)의 저항 대 자기저항 스택(400)의 한 축을 따라 지나가는 제1자장("H-자장")을 나타내고 있다. 인가된 제1의 H-자장은 도6의 수평축 또는 x축을 따라 표시되어 있다. 다른 H-자장은 자기저항 스택(400)에 인가되지 아니함으로써, 도6의 데이터는 자기저항 스택(400)이 대응하는 ASPSV 셀이 선택되지 않을 때, 동작시 만나게 되는 조건들을 나타내게 된다. 굵은 데이터 선은 어느 한 방향(정방향으로 칭함)으로 지나가는 제1의 H-자장에 의해 얻어진 데이터에 해당하고, 가는 데이터 선은 반대 방향(역방향으로 칭함)으로 지나가는 제1의 H-자장에 의해 얻어진 데이터에 해당한다.
도6에 나타낸 바와 같이, 유리하게 자기저항 스택(400)은 제1의 H-자장의 크기가 비교적 높은 값인 약 75-80 Oe에 도달할 때까지 스위칭하지 않는다. 이는 선 택되지 않은 ASPSV 셀이 비교적 높은 H-자장을 데이터 손실없이 잘 견디어 낼 수 있음을 나타낸다.
도7은 도4 및 도6과 관련하여 앞서 설명된 바와 같은 자기저항 스택(400)의 일례의 R-H 플롯이다. 도7의 R-H 플롯은 다시 자기저항 스택(400)의 저항 대 제1의 H-자장을 나타낸다. 그러나, 도7에 도시된 데이터의 경우, 제1의 H-자장에 대해 대략 직교하는 제2의 H-자장이 또한 자기저항 스택(400)에 인가된다. 제2의 H-자장은 전도체를 통해 흐르는 전류에 의해 생성되는 H-자장에 근접한 것으로서, 이 전류는 엠램 내의 ASPSV 어레이로부터 자기저항 스택(400)을 가진 ASPSV 셀을 선택하기 위해 사용되는 것이다. 이 제2의 H-자장은 때때로 본 발명의 기술분야에서 "디지털" 자장으로 지칭된다.
수평축 또는 x축은 자기저항 스택(400)의 한 축을 따라 지나가는 제1의 H-자장을 나타낸다. 자기저항 스택(400)이 제2의 H-자장에 놓이게 되면 자기저항 스택(400)은 제1의 H-자장의 크기가 약 53 Oe일 때 기록을 위한 스위칭을 수행한다. 이는 도6과 관련하여 기술된 대략 75-80 Oe 보다 낮은 값이고, 선택된 ASPSV 셀에 대한 기록은 선택되지 않은 ASPSV의 콘텐츠를 덮어쓰는 바람직하지 않은 동작없이 수행될 수 있음을 나타낸다.
도8은 도4, 도6 및 도7과 관련하여 앞서 설명된 바와 같은 자기저항 스택(400)의 일례의 R-H 플롯이다. 도8의 R-H 플롯은 자기저항 스택(400)의 저항 대 제1의 H-자장을 나타낸다. 그러나, 자기저항 스택(400)은 또한 제3의 H-자장으로 일컬어지는 다른 H-자장에 노출된다. 제3의 H-자장은 워드라인 또는 비트라인과 같은 선택라인을 통해 흐르는 전류를 통과시킴으로써 생성되는데, 이 전류는 자기저항 스택(400)에 대응하는 ASPSV 셀을 선택하기 위해 사용된다. 이는 개별적인 ASPSV 셀이 엠램 내의 ASPSV 셀의 어레이로부터 선택되도록 하게 한다. 선택라인을 통해 흐르는 전류에 의해, 자기저항 스택(400)은 제1의 H-자장의 크기가 약 50 Oe일 때 기록을 위한 스위칭을 수행한다. 따라서, 도6 및 도8으로부터, 자기저항 스택(400)은 선택되었을 때 단지 약 50 Oe의 제1의 H-자장 세기로 데이터를 저장할 수 있고, 선택되지 않을 때 제1의 H-자장 세기가 약 75-80 Oe에 도달할 때까지 데이터를 보유할 수 있으며, 이로써 데이터의 안전한 기록을 위한 여유를 제공함을 알 수 있다.
도9는 도4, 도6, 도7 및 도8과 관련하여 앞서 설명된 바와 같은 자기저항 스택(400)의 일례의 R-H 플롯이다. 도9의 R-H 플롯은 자기저항 스택(400)의 저항 대 자기저항 스택(400)의 한 축을 따라 지나가는 H-자장을 나타낸다. 도9에서 다른 H-자장은 자기저항 스택(400)에 인가되지 않기 때문에, 도9에 플롯팅된 데이터는 자기저항 스택(400)이 선택되지 않을 때, 즉 전류를 통과시키는 비트라인 또는 워드라인과 같은 활성화된 선택라인의 H-자장에 놓여지지 않는 경우, 자기저항 스택(400)으로부터 판독을 허용하는 H-자장의 크기를 나타낸다. 도9에 도시된 일예에서, 자기저항 스택(400)은 안정화가 깨지고 저항을 변화시키기 전까지 약 70 Oe 크기의 비교적 높은 H-자장을 견디어 낸다. 비교적 낮은 H-자장 세기에서의 저항의 변화는 바람직하지 않은데, 이는 선택되지 않은 ASPSV 셀이 저항을 변화시키지 않아야 하기 때문이다. 의도하지 않은 저항에서의 변화는 의도된 또는 선택된 ASPSV 셀의 저항의 판독을 훼방하는 불리한 점이 있다.
도10은 도4, 도6, 도7, 도8 및 도9와 관련하여 앞서 설명된 바와 같은 자기저항 스택(400)의 일례의 R-H 플롯이다. 도10의 R-H 플롯은 자기저항 스택(400)의 저항 대 자기저항 스택(400)의 한 축을 따라 지나가는 H-자장을 나타낸다. 워드라인 또는 감지라인 각각에서의 워드 전류 또는 비트 전류와 같은 전류를 통과시키는 선택라인으로부터 생성된 또 다른 H-자장이 자기저항 스택(400)에 인가된다. 도10의 R-H 플롯의 x축 스케일은 도6, 도7, 도8 및 도9와 관련하여 설명된 R-H 플롯과는 차이가 있다.
자기저항 스택(400)의 연질층(412)의 자화방향은 양 방향으로 스위칭 또는 플립되고, 저항에서의 차이는 자기저항 스택(400)에 저장된 데이터 값을 판독하기 위해 질의된다. 도10의 R-H 플롯은, 자기저항 스택(400)의 연질층(412)이 약 35 Oe의 유리하게 낮은 H-자장 세기에서 판독을 위해 스위칭되거나 플립될 수 있다는 것을 설명한다. 선택되었을 때의 자기저항 스택(400)과 선택되지 않았을 때의 자기저항 스택(400)간의 H-자장 판독 격차는 약 35 Oe이다. 이는 대응하는 엠램이 비교적 넓은 범위의 H-자장 세기를 이용하여 판독동안에 데이터의 손상의 위험없이 개별 셀로부터의 판독을 가능하게 하는 유리한 점이 있다.
본 발명의 다양한 실시예가 위에서 기술되었다. 본 발명은 특정 실시예들을 참조하여 설명되었으나, 이러한 상세한 설명은 본 발명의 설명을 위한 것이며 본 발명을 제한하기 위한 것이 아니다. 본 발명이 속하는 기술분야의 당업자라면 첨부된 청구범위에서 규정된 바와 같은 본 발명의 진정한 정신 및 범위로부터 벗어나지 않으면서 다양한 변형과 응용들이 가능하다.

Claims (17)

  1. 강자성 재료의 경질층과,
    강자성 재료의 연질층과,
    상기 경질층과 상기 연질층 사이에 위치하는 비-강자성 재료의 스페이서 층과,
    상기 연질층에 인접하여 위치하되, 상기 경질층에 대해 대향하고 있는 상기 연질층측 상에 위치하는 반강자성 층을 포함하는, 엠램에서 반강자성으로 안정화된 슈도 스핀 밸브.
  2. 제 1 항에 있어서,
    상기 반강자성 층은 적어도 하나의 망간 합금을 포함하는 슈도 스핀 밸브.
  3. 제 1 항에 있어서,
    상기 반강자성 층은 철-망간(FeMn)을 포함하는 슈도 스핀 밸브.
  4. 제 1 항에 있어서,
    상기 반강자성 층의 두께는 약 10Å 내지 70Å인 슈도 스핀 밸브.
  5. 제 1 항에 있어서,
    상기 경질층 및 상기 연질층에서 사용된 강자성 재료는 동일하고, 상기 연질층의 두께는 상기 경질층 두께의 약 20% 내지 80%인 슈도 스핀 밸브.
  6. 자화방향으로 데이터를 저장하도록 되어 있는 강자성 재료의 경질층과,
    상기 경질층으로부터 데이터가 판독되는 것을 허용하기 위해 자화방향을 스위칭하도록 되어 있는 강자성 재료의 연질층과,
    상기 경질층과 상기 연질층 사이에 위치하는 비-강자성 재료의 스페이서층과,
    상기 경질층에 대해 대향하고 있는 상기 연질층측 상에 위치하는 반강자성층과,
    상기 연질층과 상기 반강자성층 사이에 위치하고 반강자성 재료로 형성되지 않는 AFM 층간층을 포함하는, 엠램에서 반강자성으로 안정화된 슈도 스핀 밸브.
  7. 제 6 항에 있어서,
    상기 AFM 층간층의 두께는 약 1Å 내지 5Å인 슈도 스핀 밸브.
  8. 제 6 항에 있어서,
    상기 AFM 층간층은 두께에 있어서 대략 단층(單層)인 슈도 스핀 밸브.
  9. 제 6 항에 있어서,
    상기 AFM 층간층은 두께에 있어서 단층(單層) 보다 얇은 슈도 스핀 밸브.
  10. 제 6 항에 있어서,
    상기 반강자성 층은 망간 합금을 포함하는 슈도 스핀 밸브.
  11. 제 6 항에 있어서,
    상기 반강자성 층은 산화 니켈(NiO) 및 산화 니켈 코발트(NiCoO) 중 적어도 하나를 포함하는 슈도 스핀 밸브.
  12. 제 6 항에 있어서,
    상기 AFM 층간층은 이리듐(Ir)을 포함하는 슈도 스핀 밸브.
  13. 제 6 항에 있어서,
    상기 AFM 층간층은 구리(Cu), 루테늄(Ru), 크롬(Cr) 및 알루미늄(Al) 중 적어도 하나를 포함하는 슈도 스핀 밸브.
  14. 연질층과 경질층을 포함하는 자기저항의 샌드위치구조를 제공하는 단계와,
    상기 자기저항의 샌드위치구조 상에 반강자성층을 형성하되, 상기 연질층의 근처에서 그리고 상기 경질층에 대해 대향하고 있는 상기 연질층측 상에 반강자성층을 형성하는 단계를 포함하는 슈도 스핀 밸브를 안정화시키는 방법.
  15. 제 14 항에 있어서,
    상기 연질층에 인접하여 상기 반강자성층을 형성하는 단계를 더 포함하는 슈도 스핀 밸브를 안정화시키는 방법.
  16. 제 14 항에 있어서,
    상기 반강자성층과 상기 연질층 사이에 AFM 층간층을 형성하는 단계를 더 포함하는 슈도 스핀 밸브를 안정화시키는 방법.
  17. 제 16 항에 있어서,
    상기 반강자성 층은 망간 합금을 포함하고, 상기 AFM 층간층은 이리듐을 포함하는 것을 특징으로 하는 슈도 스핀 밸브를 안정화시키는 방법.
KR1020047011544A 2002-02-06 2003-02-04 반강자성으로 안정화된 메모리 응용을 위한 슈도 스핀 밸브 KR100558883B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US35462302P 2002-02-06 2002-02-06
US60/354,623 2002-02-06
US10/193,458 2002-07-10
US10/193,458 US6707084B2 (en) 2002-02-06 2002-07-10 Antiferromagnetically stabilized pseudo spin valve for memory applications
PCT/US2003/003298 WO2003067600A2 (en) 2002-02-06 2003-02-04 Antiferromagnetically stabilized pseudo spin valve for memory applications

Publications (2)

Publication Number Publication Date
KR20040077804A KR20040077804A (ko) 2004-09-06
KR100558883B1 true KR100558883B1 (ko) 2006-03-10

Family

ID=27668267

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047011544A KR100558883B1 (ko) 2002-02-06 2003-02-04 반강자성으로 안정화된 메모리 응용을 위한 슈도 스핀 밸브

Country Status (9)

Country Link
US (4) US6707084B2 (ko)
EP (1) EP1474806B1 (ko)
JP (1) JP2005517294A (ko)
KR (1) KR100558883B1 (ko)
AT (1) ATE315825T1 (ko)
AU (1) AU2003212917A1 (ko)
DE (1) DE60303194T2 (ko)
TW (1) TW578311B (ko)
WO (1) WO2003067600A2 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6707084B2 (en) * 2002-02-06 2004-03-16 Micron Technology, Inc. Antiferromagnetically stabilized pseudo spin valve for memory applications
US6724652B2 (en) * 2002-05-02 2004-04-20 Micron Technology, Inc. Low remanence flux concentrator for MRAM devices
US6806523B2 (en) * 2002-07-15 2004-10-19 Micron Technology, Inc. Magnetoresistive memory devices
US20040012802A1 (en) * 2002-07-17 2004-01-22 Allen Kram H. System and method for printing a data file
JP2004071881A (ja) * 2002-08-07 2004-03-04 Toshiba Corp 半導体集積回路装置及びその製造方法
US6881993B2 (en) * 2002-08-28 2005-04-19 Micron Technology, Inc. Device having reduced diffusion through ferromagnetic materials
JP4146202B2 (ja) * 2002-09-24 2008-09-10 株式会社東芝 スピントンネルトランジスタ、磁気再生ヘッド、磁気情報再生システム、及び磁気記憶装置
US7183120B2 (en) 2002-10-31 2007-02-27 Honeywell International Inc. Etch-stop material for improved manufacture of magnetic devices
US7002228B2 (en) 2003-02-18 2006-02-21 Micron Technology, Inc. Diffusion barrier for improving the thermal stability of MRAM devices
JP2005079487A (ja) * 2003-09-03 2005-03-24 Fujitsu Ltd 磁気抵抗効果膜並びにこれを用いた磁気抵抗効果ヘッドおよび固体メモリ
US6984529B2 (en) * 2003-09-10 2006-01-10 Infineon Technologies Ag Fabrication process for a magnetic tunnel junction device
US7083988B2 (en) * 2004-01-26 2006-08-01 Micron Technology, Inc. Magnetic annealing sequences for patterned MRAM synthetic antiferromagnetic pinned layers
US7149105B2 (en) * 2004-02-24 2006-12-12 Infineon Technologies Ag Magnetic tunnel junctions for MRAM devices
US7102920B2 (en) * 2004-03-23 2006-09-05 Hewlett-Packard Development Company, L.P. Soft-reference three conductor magnetic memory storage device
US7045368B2 (en) * 2004-05-19 2006-05-16 Headway Technologies, Inc. MRAM cell structure and method of fabrication
US20070279971A1 (en) * 2004-06-04 2007-12-06 Micron Technology, Inc. Modified pseudo-spin valve (psv) for memory applications
US7251110B2 (en) * 2005-01-18 2007-07-31 Hitachi Global Storage Technologies Netherlands B.V. GMR sensor having layers treated with nitrogen for increased magnetoresistance
US7777215B2 (en) * 2007-07-20 2010-08-17 Macronix International Co., Ltd. Resistive memory structure with buffer layer
FR2930385B1 (fr) * 2008-04-16 2011-10-14 Commissariat Energie Atomique Disositif magnetique pour la realisation d'une "fonction logique".
US8743511B2 (en) 2011-08-31 2014-06-03 HGST Netherlands B.V. CPP-GMR sensor with corrosion resistent spacer layer and higher signal/noise ratio

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5477482A (en) * 1993-10-01 1995-12-19 The United States Of America As Represented By The Secretary Of The Navy Ultra high density, non-volatile ferromagnetic random access memory
DE69511145T2 (de) * 1994-03-09 2000-02-03 Eastman Kodak Co Magnetoresistiver Wiedergabekopf mit doppeltem Spin-Ventilelement
US5541868A (en) 1995-02-21 1996-07-30 The United States Of America As Represented By The Secretary Of The Navy Annular GMR-based memory element
US6590750B2 (en) * 1996-03-18 2003-07-08 International Business Machines Corporation Limiting magnetoresistive electrical interaction to a preferred portion of a magnetic region in magnetic devices
US6215695B1 (en) 1998-12-08 2001-04-10 Canon Kabushiki Kaisha Magnetoresistance element and magnetic memory device employing the same
US6134138A (en) * 1999-07-30 2000-10-17 Honeywell Inc. Method and apparatus for reading a magnetoresistive memory
US6326637B1 (en) * 1999-10-18 2001-12-04 International Business Machines Corporation Antiferromagnetically exchange-coupled structure for magnetic tunnel junction device
US20010030839A1 (en) * 2000-01-13 2001-10-18 Lieping Zhong Dual spin-valve magnetoresistive sensor
US6731473B2 (en) * 2000-04-12 2004-05-04 Seagate Technology Llc Dual pseudo spin valve heads
US6744086B2 (en) * 2001-05-15 2004-06-01 Nve Corporation Current switched magnetoresistive memory cell
US6650562B2 (en) * 2002-01-23 2003-11-18 Hewlett-Packard Development Company, L.P. System and method for determining the logic state of a memory cell in a magnetic tunnel junction memory device
US6707084B2 (en) * 2002-02-06 2004-03-16 Micron Technology, Inc. Antiferromagnetically stabilized pseudo spin valve for memory applications

Also Published As

Publication number Publication date
AU2003212917A8 (en) 2003-09-02
KR20040077804A (ko) 2004-09-06
ATE315825T1 (de) 2006-02-15
EP1474806A2 (en) 2004-11-10
EP1474806B1 (en) 2006-01-11
US6707084B2 (en) 2004-03-16
US20050237790A1 (en) 2005-10-27
US20060018150A1 (en) 2006-01-26
DE60303194T2 (de) 2006-08-31
AU2003212917A1 (en) 2003-09-02
US6903399B2 (en) 2005-06-07
WO2003067600A3 (en) 2003-11-13
US20040183099A1 (en) 2004-09-23
TW578311B (en) 2004-03-01
DE60303194D1 (de) 2006-04-06
US7170123B2 (en) 2007-01-30
WO2003067600A2 (en) 2003-08-14
US7161201B2 (en) 2007-01-09
TW200303095A (en) 2003-08-16
JP2005517294A (ja) 2005-06-09
US20030146459A1 (en) 2003-08-07

Similar Documents

Publication Publication Date Title
US7170123B2 (en) Antiferromagnetically stabilized pseudo spin valve for memory applications
CN113167842B (zh) 压控层间交换耦合磁阻存储器设备及其操作方法
US6958927B1 (en) Magnetic element utilizing spin-transfer and half-metals and an MRAM device using the magnetic element
US7372116B2 (en) Heat assisted switching in an MRAM cell utilizing the antiferromagnetic to ferromagnetic transition in FeRh
US5966323A (en) Low switching field magnetoresistive tunneling junction for high density arrays
US8686524B2 (en) Magnetic stack with oxide to reduce switching current
US8988934B2 (en) Multibit cell of magnetic random access memory with perpendicular magnetization
US6765819B1 (en) Magnetic memory device having improved switching characteristics
JP2005510048A (ja) 縮小可能性が改良された磁気抵抗ランダムアクセスメモリ
EP1580758A2 (en) Soft-reference three conductor magnetic memory storage device
US20100091564A1 (en) Magnetic stack having reduced switching current
US5828598A (en) MRAM with high GMR ratio
EP1531481B1 (en) Magnetic tunneling junction cell having free magnetic layer with low magnetic moment and magnetic random access memory having the same
WO2013182701A1 (en) Mram element having improved data retention and low writing temperature
EP2051259A1 (en) MRAM with resistive property adjustment
US20070279971A1 (en) Modified pseudo-spin valve (psv) for memory applications
US6657890B1 (en) Magnetic memory device
US7457153B1 (en) Integrated circuit memory devices having magnetic memory cells therein that utilize dual-ferromagnetic data layers
JP2006147947A (ja) 磁気抵抗効果素子およびその製造方法
CN114730829A (zh) 压控层间交换耦合磁阻存储器设备及其操作方法
JPWO2006062150A1 (ja) 磁気ランダムアクセスメモリ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160127

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170202

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190222

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20200225

Year of fee payment: 15