KR100557926B1 - pumping capacitor and method for fabricating the same - Google Patents

pumping capacitor and method for fabricating the same Download PDF

Info

Publication number
KR100557926B1
KR100557926B1 KR1019990025268A KR19990025268A KR100557926B1 KR 100557926 B1 KR100557926 B1 KR 100557926B1 KR 1019990025268 A KR1019990025268 A KR 1019990025268A KR 19990025268 A KR19990025268 A KR 19990025268A KR 100557926 B1 KR100557926 B1 KR 100557926B1
Authority
KR
South Korea
Prior art keywords
conductive layer
pumping
interlayer insulating
film
pumping capacitor
Prior art date
Application number
KR1019990025268A
Other languages
Korean (ko)
Other versions
KR20010004576A (en
Inventor
정인철
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990025268A priority Critical patent/KR100557926B1/en
Publication of KR20010004576A publication Critical patent/KR20010004576A/en
Application granted granted Critical
Publication of KR100557926B1 publication Critical patent/KR100557926B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Abstract

본 발명은 반도체 메모리장치에 있어서, 차아지 펌핑회로에 이용되는 고효율의 펌핑 캐패시터 및 그의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high efficiency pumping capacitor used in a charge pumping circuit and a method of manufacturing the same in a semiconductor memory device.

본 발명의 펌핑 캐패시터는 펌핑하는 노드로 작용하는 제1전극과; 상기 제1전극의 전면을 완전히 둘러싸도록 형성되는, 펌핑되는 노드로 작용하는 제2전극과; 상기 제1전극을 둘러싸는 제2전극에 의해 형성된 공간에 채워진 유전체막으로 이루어진다.The pumping capacitor of the present invention comprises: a first electrode acting as a pumping node; A second electrode serving as a pumped node, the second electrode being formed to completely surround the front surface of the first electrode; And a dielectric film filled in the space formed by the second electrode surrounding the first electrode.

Description

펌핑 캐패시터 및 그의 제조방법{pumping capacitor and method for fabricating the same}Pumping capacitor and method for fabricating the same

도 1은 종래의 펌핑캐패시터의 단면 구조도,1 is a cross-sectional structural view of a conventional pumping capacitor,

도 2는 종래의 또 다른 펌핑 캐패시터의 구조도,2 is a structural diagram of another conventional pumping capacitor,

도 3은 본 발명의 실시예에 따른 펌핑 캐패시터의 구조도,3 is a structural diagram of a pumping capacitor according to an embodiment of the present invention,

도 4a 내지 도 4d는 본 발명의 실시예에 따른 펌핑 캐패시터의 제조공정을 설명하기 위한 평면도,4A to 4D are plan views illustrating a manufacturing process of a pumping capacitor according to an embodiment of the present invention;

도 5a 내지 도 5d는 본 발명의 실시예에 따른 펌핑 캐패시터의 제조공정을 설명하기 위한 단면도,5A to 5D are cross-sectional views illustrating a manufacturing process of a pumping capacitor according to an embodiment of the present invention;

도 6a 내지 도 6f는 본 발명의 다른 실시예에 따른 펌핑 캐패시터의 제조공정을 설명하기 위한 단면도,6A to 6F are cross-sectional views illustrating a manufacturing process of a pumping capacitor according to another embodiment of the present invention;

(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)

30 : P웰 31 : 펌핑되는 노드(불순물 영역) 30: P well 31: the pumped node (impurity region)

32 : 펌핑하는 노드 33, 34 : 펌핑되는 노드32: pumping node 33, 34: pumped node

35 : 공간 36 : 필드 산화막35: space 36: field oxide film

37 : 절연막 38 : 층간 절연막37 insulating film 38 interlayer insulating film

39 : 콘택홀 40 : 소오스/드레인 영역39: contact hole 40: source / drain area

본 발명은 반도체 메모리장치에 관한 것으로서, 보다 구체적으로는 차아지 펌핑회로에 이용되는 고효율의 펌핑 캐패시터 및 그의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor memory device, and more particularly to a high efficiency pumping capacitor used in a charge pumping circuit and a manufacturing method thereof.

일반적으로, 펌핑회로는 외부에서 입력되지 않은 새로운 전원, 예를 들면 벌크 바이어스(VBB) 및 승압전압(VPP)과 같은 전원을 반도체 메모리회로내에서 만들기 위한 회로로서, 다양한 전원회로에 사용되고 있다.In general, a pumping circuit is a circuit for making a new power source, such as a bulk bias (VBB) and a boosted voltage (VPP), in a semiconductor memory circuit, which is not externally input, and is used in various power supply circuits.

펌핑캐패시터는 이러한 펌핑회로에 사용되고 있는데, 도 1은 종래의 대표적인 펌핑캐패시터의 단면구조를 도시한 것이다. 도 1을 참조하면, 종래의 펌핑 캐패시터는 NMOS 트랜지스터를 이용한 것으로서, P웰(PW)에 소오스(S)와 드레인(D)이 형성되고, 소오스와 드레인사이의 채널영역(C)상에 게이트(G)가 형성된 구조를 갖는다.The pumping capacitor is used in such a pumping circuit, Figure 1 shows a cross-sectional structure of a typical representative pumping capacitor. Referring to FIG. 1, a conventional pumping capacitor uses an NMOS transistor, and a source S and a drain D are formed in a P well PW, and a gate (C) is formed on the channel region C between the source and the drain. G) is formed.

상기한 바와같은 구조를 갖는 펌핑 캐패시터는 소오스(S)와 드레인(D)이 하나의 노드(N11)에 연결되어 펌핑하는 노드로 작용하고, 게이트(G)에 연결되는 노드(N12)는 펌핑되는 노드로 작용하여 게이트에 차아지 펌핑을 통해 만들고자 하는 전원이 연결되게 된다. 도면에서, 참조번호 N13는 주위의 노드를 나타낸다.The pumping capacitor having the structure as described above is a node in which the source S and the drain D are connected to one node N11 to serve as a pump, and the node N12 connected to the gate G is pumped. Acting as a node, the power to be made through charge pumping is connected to the gate. In the figure, reference numeral N13 denotes a surrounding node.

도 2는 종래의 또 다른 펌핑캐패시터의 구조를 도시한 것으로서, 평판 캐패시터를 도시한 것이다. 도 2를 참조하면, 종래의 펌핑 캐패시터는 전도성 물질로 된 두 개의 판(P21, P22)사이에 비전도성 유전물질이 채워진 구조를 갖는다. 이때, 상판(P21)은 펌핑되는 노드(N22)에 연결되고, 하판(P22)은 펌핑하는 노드(N21)로 작용한다. 도면에서, 참조번호 N23 과 N24 는 주위 노드를 의미한다.Figure 2 shows the structure of another conventional pumping capacitor, showing a flat plate capacitor. Referring to FIG. 2, a conventional pumping capacitor has a structure in which a nonconductive dielectric material is filled between two plates P21 and P22 made of a conductive material. At this time, the upper plate (P21) is connected to the pumped node (N22), the lower plate (P22) acts as a pumping node (N21). In the drawings, reference numerals N23 and N24 denote peripheral nodes.

상기한 바와같은 구조를 갖는 도 1 및 도 2의 펌핑 캐패시터는 펌핑하는 노드(N11, N21)가 펌핑되는 노드(N12, N22)간의 캐패시턴스를 이용하여 펌핑되는 노드(N12, N22)의 차지를 펌핑하였다.The pumping capacitor of FIGS. 1 and 2 having the structure as described above pumps the charge of the nodes N12 and N22 to be pumped using the capacitance between the nodes N12 and N22 to which the nodes N11 and N21 are pumped. It was.

그러나, 종래의 펌핑 캐패시터는 주위의 노드(N13, N23, N24)와 펌핑하는 노드(N11), (N21)간에 기생 캐패시터(C11, C12, C13) 및 (C21, C22)가 존재하기 때문에, 이러한 기생 캐패시터를 통하여 다른 노드에도 원하지 않는 차지를 펌핑하는 문제점이 있었다.However, in the conventional pumping capacitor, since the parasitic capacitors C11, C12, C13 and C21, C22 exist between the surrounding nodes N13, N23, N24 and the pumping nodes N11, N21, There is a problem of pumping unwanted charges to other nodes through parasitic capacitors.

소자의 정상적인 동작과 고집적화를 위해서는 주변에 다른 노드를 배치할 수 밖에 없기 때문에 상기한 바와같은 기생 캐패시터의 발생은 점점 더 증가하게 되었다. The parasitic capacitors as described above have been increasingly generated because other nodes must be arranged around for normal operation and high integration of the device.

종래의 펌핑 캐패시터에 존재하는 기생 캐패시턴스의 구체적인 예를 들면, CMOS 트랜지스터를 이용한 펌핑 캐패시터의 경우에는 드레인과 벌크 사이의 기생접합 캐패시턴스, 소오스와 벌크사이의 기생접합 캐패시턴스등이 있으며, 소오스 및 드레인과 벌크가 동일한 노드에 연결되는 경우에는 벌크와 벌크를 둘러싼 웰과의 접합면에 존재하는 기생 캐패시턴스등이 있다.Specific examples of the parasitic capacitance present in the conventional pumping capacitor include a parasitic capacitance between the drain and the bulk and a parasitic capacitance between the source and the bulk in the case of a pumping capacitor using a CMOS transistor. Is connected to the same node, there are parasitic capacitances present at the junction between the bulk and the well surrounding the bulk.

또한, CMOS 트랜지스터를 이용한 펌핑 캐패시터나 평판 캐패시터 모두의 경우 펌핑노드의 반대쪽에 위치하는 주위의 다른 노드들, 전도성 도체 또는 여러물질 들과의 사이에 기생캐패시턴스가 형성되게 된다.In addition, in the case of a pumping capacitor or a flat plate capacitor using a CMOS transistor, parasitic capacitance is formed between other nodes, conductive conductors, or various materials located opposite to the pumping node.

따라서, 이와같이 펌핑캐패시터에 기생캐패시터가 발생되면 펌핑하는 노드의 전위변동에 의한 에너지가 펌핑되는 노드에는 일부만 전달되고 나머지는 기생 캐패시터를 통해 다른 노드로 전달되는 문제점이 발생된다. 즉, 펌핑하는 노드는 원래 원하는 펌핑되는 노드 뿐만 아니라 기생 캐패시터에 연결된 다른 노드들까지 동시에 펌핑하게 되는 것이다.Therefore, when the parasitic capacitor is generated in the pumping capacitor as described above, only a part of energy is transmitted to the pumped node due to the potential change of the pumping node, and the rest is transmitted to the other node through the parasitic capacitor. That is, the pumping node is to pump not only the originally pumped node but also other nodes connected to the parasitic capacitor at the same time.

본 발명은 상기한 바와같은 종래 기술의 문제점을 해결하기 위한 것으로서, 펀핑하는 노드의 전면을 펌핑하는 노드로 둘러싸도록 형성하여 기생 캐패시터의 발생을 방지할 수 있는 펌핑 캐패시터 및 그의 제조방법을 제공하는 데 그 목적이 있다.The present invention is to solve the problems of the prior art as described above, to provide a pumping capacitor and a method of manufacturing the same to form the front of the node to be pumped to surround the pumping node to prevent the occurrence of parasitic capacitors The purpose is.

상기한 본 발명의 목적을 달성하기 위하여, 본 발명은 펌핑하는 노드로 작용하는 제1전극과; 상기 제1전극의 전면을 완전히 둘러싸도록 형성되는, 펌핑되는 노드로 작용하는 제2전극과; 상기 제1전극을 둘러싸는 제2전극에 의해 형성된 공간에 채워진 유전체막으로 이루어지는 펌핑 캐패시터를 제공하는 것을 특징으로 한다.In order to achieve the above object of the present invention, the present invention comprises: a first electrode acting as a pumping node; A second electrode serving as a pumped node, the second electrode being formed to completely surround the front surface of the first electrode; A pumping capacitor comprising a dielectric film filled in a space formed by a second electrode surrounding the first electrode is provided.

상기 펌핑되는 노드는 상기 펌핑하는 노드의 하부에 형성된 하판부분과; 상기 펌핑하는 노드의 상부에 형성된 상판부분과; 상기 상판부분과 하판부분을 연결하기 위한 측벽으로 이루어지고, 상기 펌핑하는 노드 및 펌핑되는 노드의 하판부분, 상판부분 및 측벽은 금속막 또는 폴리실리콘막으로 이루어진다.The pumped node includes a lower plate portion formed under the pumping node; An upper plate portion formed on an upper portion of the pumping node; It consists of sidewalls for connecting the upper plate portion and the lower plate portion, and the lower plate portion, the upper plate portion and sidewalls of the pumping node and the pumped node is made of a metal film or polysilicon film.

또한, 본 발명은 모스 트랜지스터를 이용한 펌핑 캐패시터에 있어서, 필드 산화막에 의해 액티브 영역이 한정된 반도체 기판과; 반도체 기판상에 형성된 절연 막과; 상기 절연막상에 형성된 제1도전층과; 상기 제1도전층 양측의 액티브 영역에 형성된 불순물 영역과; 상기 불순물 영역을 노출시키는 콘택홀을 구비한 층간 절연막과; 상기 콘택홀에 채워진 제2도전층과; 상기 제2도전층을 통해 상기 소오스/드레인 영역과 콘택되는 제3도전층을 구비하는 펌핑 캐패시터를 제공하는 것을 특징으로 한다.In addition, the present invention provides a pumping capacitor using a MOS transistor, comprising: a semiconductor substrate in which an active region is defined by a field oxide film; An insulating film formed on the semiconductor substrate; A first conductive layer formed on the insulating film; An impurity region formed in active regions on both sides of the first conductive layer; An interlayer insulating film having a contact hole exposing the impurity region; A second conductive layer filled in the contact hole; A pumping capacitor having a third conductive layer in contact with the source / drain region through the second conductive layer is provided.

상기 절연막은 모스 트랜지스터의 게이트 절연막이고, 상기 불순물 영역은 모스 트랜지스터의 소오스/드레인 영역이고, 상기 제1도전층은 모스 트랜지스터의 게이트이다.The insulating film is a gate insulating film of a MOS transistor, the impurity region is a source / drain region of a MOS transistor, and the first conductive layer is a gate of a MOS transistor.

상기 제1도전층은 펌핑 캐패시터의 펌핑하는 노드로 작용하고, 상기 액티브 영역, 제2도전층 및 제3도전층은 펌핑 캐패시터의 펌핑되는 노드로 작용하며, 상기 펌핑 캐패시터의 펌핑하는 노드인 제1도전층을 감싸도록 형성된다.The first conductive layer serves as a pumping node of the pumping capacitor, and the active region, the second conductive layer and the third conductive layer serve as a pumping node of the pumping capacitor, and a first pumping node of the pumping capacitor. It is formed to surround the conductive layer.

상기 제1도전층과 상기 제1도전층을 둘러싸는 제2도전층 및 제2도전층사이의 공간에 형성된 절연막과 층간 절연막은 펌핑 캐패시터의 유전체막으로 작용한다. 상기 제2도전층 및 제3도전층은 금속막 또는 폴리실리콘막으로 이루어진다.An insulating film and an interlayer insulating film formed in a space between the first conductive layer and the second conductive layer surrounding the first conductive layer and the second conductive layer serve as a dielectric film of the pumping capacitor. The second conductive layer and the third conductive layer are made of a metal film or a polysilicon film.

또한, 본 발명은 반도체 기판상에 형성된 제1도전층과; 제1도전층을 포함한 기판상에 형성된 제1층간 절연막과; 상기 제1층간 절연막상에 형성된 제2도전층과; 상기 제2도전층을 포함한 제1층간 절연막상에 형성된 제2층간 절연막과; 상기 제1도전층이 노출되도록 상기 제1 및 제2층간 절연막상에 형성된 콘택홀과; 상기 콘택홀내에 채워진 제3도전층과; 상기 제3도전층을 통해 상기 제1도전층과 콘택되도록 상기 제2층간 절연막상에 형성된 제4도전층을 포함하는 펌핑 캐패시터를 제공하는 것을 특징으로 한다.In addition, the present invention includes a first conductive layer formed on a semiconductor substrate; A first interlayer insulating film formed on the substrate including the first conductive layer; A second conductive layer formed on the first interlayer insulating film; A second interlayer insulating film formed on the first interlayer insulating film including the second conductive layer; A contact hole formed on the first and second interlayer insulating films to expose the first conductive layer; A third conductive layer filled in the contact hole; And a pumping capacitor including a fourth conductive layer formed on the second interlayer insulating layer to contact the first conductive layer through the third conductive layer.

상기 제1도전층 및 제3도전층과 제4도전층은 펌핑 캐패시터의 펌핑되는 노드로 작용하고, 상기 제2도전층은 펌핑 캐패시터의 펌핑노드로 작용하며, 상기 제1도전층, 제3도전층 및 제4도전층에 의해 둘러싸도록 형성된다. 상기 제1도전층, 제2도전층 및 제3도전층은 금속막 또는 폴리실리콘막으로 이루어진다.The first conductive layer, the third conductive layer, and the fourth conductive layer act as pumped nodes of a pumping capacitor, and the second conductive layer acts as a pumping node of a pumping capacitor, and the first conductive layer and the third conductive layer It is formed so as to be surrounded by the layer and the fourth conductive layer. The first conductive layer, the second conductive layer, and the third conductive layer are made of a metal film or a polysilicon film.

상기 제2도전층과 상기 제2도전층을 둘러싸는 제1도전층, 제3도전층 및 제4도전층사이의 공간에 형성된 제1 및 제2층간 절연막은 펌핑 캐패시터의 유전체막으로 작용한다.The first and second interlayer insulating layers formed in the space between the first conductive layer, the third conductive layer, and the fourth conductive layer surrounding the second conductive layer and the second conductive layer serve as dielectric layers of the pumping capacitor.

본 발명은 모스 트랜지스터를 이용한 펌핑 캐패시터를 제조하는 방법에 있어서, 반도체 기판에 필드 산화막을 형성하여 액티브 영역을 한정하는 단계와; 상기 반도체 기판상에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막상에 게이트를 형성하는 단계와; 게이트 양측의 약티브 영역에 소오스/드레인 영역을 형성하는 단계와; 기판전면에 층간 절연막을 형성하는 단계와; 상기 층간 절연막을 식각하여 상기 소오스/드레인 영역이 노출되도록 콘택홀을 식각하는 단계와; 상기 콘택홀을 통해 상기 소오스/드레인 영역과 콘택되는 도전층을 형성하는 단계를 구비하는 펌핑 캐패시터의 제조방법을 제공하는 것을 특징으로 한다.A method of manufacturing a pumping capacitor using a MOS transistor, the method comprising: forming a field oxide film on a semiconductor substrate to define an active region; Forming a gate insulating film on the semiconductor substrate; Forming a gate on the gate insulating film; Forming a source / drain region in the active region on both sides of the gate; Forming an interlayer insulating film on the entire surface of the substrate; Etching the contact insulating layer so as to expose the source / drain regions by etching the interlayer insulating layer; It provides a method of manufacturing a pumping capacitor comprising the step of forming a conductive layer in contact with the source / drain region through the contact hole.

또한, 본 발명은 반도체 기판상에 제1도전층을 형성하는 단계와; 상기 제1도전층을 포함한 기판상에 제1층간 절연막을 형성하는 단계와; 상기 제1층간 절연막상에 제2도전층을 형성하는 단계와; 상기 제2도전층을 포함한 제1층간 절연막상에 제2층간 절연막을 형성하는 단계와; 상기 제1 및 제2층간 절연막을 식각하여 상기 제1도전층이 노출되도록 콘택홀을 형성하는 단계와; 상기 콘택홀을 통해 상기 제1도전층과 콘택되는 제3도전층을 형성하는 단계를 구비하는 펌핑 캐패시터의 제조방법을 제공하는 것을 특징으로 한다.In addition, the present invention comprises the steps of forming a first conductive layer on a semiconductor substrate; Forming a first interlayer insulating film on the substrate including the first conductive layer; Forming a second conductive layer on the first interlayer insulating film; Forming a second interlayer insulating film on the first interlayer insulating film including the second conductive layer; Etching the first and second interlayer insulating films to form contact holes to expose the first conductive layer; It provides a method of manufacturing a pumping capacitor comprising the step of forming a third conductive layer in contact with the first conductive layer through the contact hole.

이하 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 실시예에 따른 펌핑캐패시터의 구조를 도시한 것으로서, 본 발명의 실시예에 따른 펌핑 캐패시터는 모스 트랜지스터를 이용한 펌핑 캐패시터이다.3 illustrates the structure of a pumping capacitor according to an embodiment of the present invention, wherein the pumping capacitor according to the embodiment of the present invention is a pumping capacitor using a MOS transistor.

도 3을 참조하면, 본 발명의 실시예에 따른 펌핑 캐패시터는 펌핑하는 노드(32)가 전도성 물질로 된 펌핑되는 노드(31, 33, 34)에 의해 전면, 즉 전후좌우상하의 6면이 모두 둘러싸여 펌핑하는 노드(32)가 펌핑되는 노드(31, 33, 34)밖에는 볼 수 없는 구조를 갖는다.Referring to FIG. 3, the pumping capacitor according to the embodiment of the present invention is surrounded by all six surfaces of the front, that is, the front, back, left, and right sides of the pumping node 32 by the pumping nodes 31, 33, and 34 made of a conductive material. The pumping node 32 has a structure that can only be seen by the nodes 31, 33, 34 being pumped.

펌핑하는 노드(32)가 펑핑되는 노드(31, 33, 34)에 의해 전면이 둘러싸이고, 펌핑되는 노드(31, 33, 34)에 의해 둘러싸인 공간(CAVITY) (35)은 유전물질로 채워져 있으므로, 전도성 물질로 된 펌핑되는 노드(31, 33, 34)에 의해 펌핑하는 노드(32)는 차단되어 외부의 노드와 완전히 전기적인 차폐(shielding)가 되도록 함으로써, 기생 캐패시터가 형성되는 것이 방지된다.Since the front side is surrounded by the nodes 31, 33, and 34 where the pumping node 32 is popped, and the space 35 surrounded by the pumped nodes 31, 33, and 34 is filled with dielectric material, By the pumping nodes 31, 33, 34 of conductive material, the pumping node 32 is blocked so that it is completely electrically shielded from external nodes, thereby preventing the formation of parasitic capacitors.

본 발명은 펌핑 캐패시터에 있어서, 펌핑하는 노드(32)는 전기적 도체로서 펌핑하는 회로에서 진동하는 전위가 입력되는 노드이며, 입력되는 전위의 변동을 이용하는 펌핑되는 노드에 에너지를 전달함으로써 펌핑되는 노드가 새로운 전위를 갖도록 하는 드라이브 노드(drive node)이다. 이러한 노드의 형태는 어떠한 모양이어도 상관없다.According to the present invention, in the pumping capacitor, the pumping node 32 is a node into which a vibrating potential is input in a pumping circuit as an electrical conductor, and the node to be pumped by transferring energy to the pumped node using a change in the input potential is It is a drive node that has a new potential. The shape of these nodes may be any shape.

펌핑되는 노드(31, 33, 34)는 전기적 도체로서 펌핑하는 노드(32)를 둘러싸도록 형성되어 이들사이에 유전물질이 채워져, 펌핑하는 노드(32)가 주위의 다른 노드와 완전히 차단되도록 한다.The pumped nodes 31, 33, 34 are formed as electrical conductors to surround the pumping node 32 so that dielectric material is filled therebetween, so that the pumping node 32 is completely isolated from other nodes around it.

도 4a 내지 도 4d는 본 발명의 펌핑 캐패시터를 제조하는 방법을 설명하기 위한 평면도를 도시한 것이고, 도 5a 내지 도 5d 는 본 발명의 MOS 트랜지스터, 예를 들면 NMOS 트랜지스터를 이용한 펌핑 캐패시터의 제조방법을 설명하기 위한 단면도를 도시한 것이다. 도 5a 내지 도 5d는 도 3의 3A-3A' 선에 따른 단면공정도를 도시한 것이다. 4A to 4D show a plan view for explaining a method of manufacturing the pumping capacitor of the present invention, and FIGS. 5A to 5D show a method of manufacturing a pumping capacitor using the MOS transistor of the present invention, for example, an NMOS transistor. The cross section for illustration is shown. 5A to 5D illustrate cross-sectional process views taken along line 3A-3A 'of FIG. 3.

도 5a를 참조하면, 반도체 기판의 P웰(30)상에 통상의 필드산화공정을 수행하여 필드 산화막(36)을 형성하여, 펌핑 캐패시터의 액티브 영역(31)을 한정한다. 도 5b를 참조하면, 반도체 기판상에 게이트 산화막으로서 절연막(37)을 형성한 다음 폴리실리콘막 또는 금속막을 증착한 다음 패터닝하여 펌핑하는 노드(32)가 되는 게이트를 형성한다. 이어서, 기판의 P웰(30)로 고농도의 n+ 불순물을 이온주입하여 소오스/드레인 영역(40)을 형성한다. 이로써, 소오스/드레인 영역(40)과 소오스/드레인 영역(40)사이의 펌핑하는 노드(32) 하부의 채널영역은 펌핑되는 노드 중 하판으로 작용한다.Referring to FIG. 5A, a field oxide layer 36 is formed on a P well 30 of a semiconductor substrate to form a field oxide layer 36 to define an active region 31 of a pumping capacitor. Referring to FIG. 5B, an insulating film 37 is formed as a gate oxide film on a semiconductor substrate, and then a gate, which is a node 32 for pumping, is formed by depositing a polysilicon film or a metal film and then patterning the same. Subsequently, a high concentration of n + impurities are ion implanted into the P well 30 of the substrate to form a source / drain region 40. As a result, the channel region under the pumping node 32 between the source / drain region 40 and the source / drain region 40 serves as a lower plate of the pumped nodes.

도 5c를 참조하면, 펌핑하는 노드(32)를 포함하는 기판상에 층간 절연막(38)을 증착한 다음 상기 소오스/드레인 영역(40)이 노출되도록 상기 층간 절연막(38)을 식각하여 콘택홀(39)을 형성한다. 콘택홀(39)을 포함한 층간 절연막(38) 상에 금속막 또는 폴리실리콘막을 증착한 다음에 상기 콘택홀(39)에만 남도록 식각하여 콘택홀(39)에만 도전층(33)이 채워지도록 한다. 그 다음, 5d와 같이 액티브 영역(31)에 대응하는 층간 절연막(38)상에 금속막 또는 폴리실리콘막으로된 전도성 물질을 증착한 다음 패터닝하여 도전층(34)을 형성한다.Referring to FIG. 5C, an interlayer insulating layer 38 is deposited on a substrate including a pumping node 32, and then the interlayer insulating layer 38 is etched to expose the source / drain regions 40. 39). A metal film or a polysilicon film is deposited on the interlayer insulating film 38 including the contact hole 39 and then etched to remain only in the contact hole 39 so that the conductive layer 33 is filled only in the contact hole 39. Next, as shown in FIG. 5D, a conductive material made of a metal film or a polysilicon film is deposited on the interlayer insulating film 38 corresponding to the active region 31, and then patterned to form the conductive layer 34.

상기에서, 콘택홀(39)내에 채워진 도전층(33)과 층간 절연막(38)상에 형성된 도전층(34)은 펌핑되는 노드중 측벽과 상판으로서 작용한다. 그리고 펌핑되는 노드(31, 33, 34)와 펌핑하는 노드(32)사이의 공간(35)에 채워진 게이트 산화막(37)과 층간 절연막(38)은 펌핑 캐패시터의 유전체막으로서 작용한다.In the above, the conductive layer 33 filled in the contact hole 39 and the conductive layer 34 formed on the interlayer insulating film 38 serve as sidewalls and top plates of the pumped nodes. The gate oxide film 37 and the interlayer insulating film 38 filled in the space 35 between the pumping nodes 31, 33, 34 and the pumping node 32 serve as a dielectric film of the pumping capacitor.

상기의 공정에서, 도전층(33)과 도전층(34)은 동시에 형성할 수도 있다. 즉, 금속막이나 폴리실리콘막을 상기 콘택홀(39)에 채워지도록 상기 층간 절연막(38)상에 형성한 다음 패터닝하여 도전층(33)과 도전층(34)을 동시에 형성할 수도 있다.In the above process, the conductive layer 33 and the conductive layer 34 may be formed simultaneously. That is, a metal layer or a polysilicon layer may be formed on the interlayer insulating layer 38 so as to fill the contact hole 39 and then patterned to simultaneously form the conductive layer 33 and the conductive layer 34.

상기한 바와같이 본 발명의 일실시예에 따른 펌핑 캐패시터는 소오소/드레인 영역(40)과 P웰(30)사이에 기생접합 캐패시터가 형성되지만, 소오스/드레인 영역(40)이 종래와는 달리 펌핑하는 노드가 아니라 펌핑되는 노드로서 작용하므로, 펌핑 캐패시터가 전압을 펌핑하는 데 그다지 큰 영향을 미치지 않는다.As described above, in the pumping capacitor according to the exemplary embodiment of the present invention, a parasitic junction capacitor is formed between the source / drain region 40 and the P well 30, but the source / drain region 40 is different from the conventional method. Because it acts as a pumped node rather than a pumping node, the pumping capacitor does not have a significant effect on pumping voltage.

도 6a 내지 도 6f는 본 발명의다른 실시예에 따른 펌핑 캐패시터의 제조공정도를 도시한 것으로서, 구조 및 평면도는 도 3과 도 4와 동일하다. 도 6은 도 3의 3A-3A' 선에 따른 단면 공정도이다.6a to 6f show a manufacturing process of the pumping capacitor according to another embodiment of the present invention, the structure and plan view are the same as FIG. 6 is a cross-sectional view taken along line 3A-3A 'of FIG. 3.

도 6a와 같이, 반도체 기판(51)상에 금속 또는 폴리실리콘막으로 된 전도성 물질을 증착하여 도 4a와 같은 펌핑되는 노드의 하판(31)을 형성한다.As shown in FIG. 6A, a conductive material formed of a metal or polysilicon film is deposited on the semiconductor substrate 51 to form the lower plate 31 of the pumped node as shown in FIG. 4A.

도 6b와 같이 하판(31)을 형성한 다음 기판상에 층간 절연막(52)을 형성하고, 도 6c와 같이 층간 절연막(52)상에 금속 또는 폴리실리콘막으로된 전도성 물질을 증착한 다음 패터닝하여 도전층(32)을 형성한다. 이 도전층(32)은 펌핑 캐패시터의 펌핑하는 노드로 작용한다.As shown in FIG. 6B, the lower plate 31 is formed, and then an interlayer insulating film 52 is formed on the substrate. A conductive material made of a metal or polysilicon film is deposited on the interlayer insulating film 52, and then patterned. The conductive layer 32 is formed. This conductive layer 32 acts as a pumping node for the pumping capacitor.

도 6d와 같이, 도전층(32)을 형성한 다음 상기 층간 절연막(52)상에 층간 절연막(53)을 다시 증착한 다음, 상기 층간 절연막(53, 52)을 상기 도전층(31)이 노출되도록 식각하여 콘택홀(54)을 형성한다.As shown in FIG. 6D, after the conductive layer 32 is formed, the interlayer insulating layer 53 is again deposited on the interlayer insulating layer 52, and the interlayer insulating layers 53 and 52 are exposed by the conductive layer 31. Etch to form a contact hole 54.

도 6e와 같이, 층간 절연막(53) 상에 금속막 또는 폴리실리콘막을 콘택홀(54)을 채우도록 증착한 후 콘택홀(54) 내에만 남도록 식각하여 콘택홀(54)을 채우는 도전층(33)을 형성한다. 이 도전층(33)은 펌핑되는 노드의 측벽으로 작용한다.As shown in FIG. 6E, a metal layer or a polysilicon layer is deposited on the interlayer insulating layer 53 to fill the contact hole 54, and then etched so as to remain only in the contact hole 54 to fill the contact hole 54. ). This conductive layer 33 acts as a sidewall of the pumped node.

도 6f와 같이, 상기 층간 절연막(53)상에 금속 또는 폴리실리콘으로된 전도성 물질을 증착한 다음 도전층(33)과 접촉되게 패터닝하여 펌핑되는 노드의 상판으로 작용하는 도전층(34)을 층간 절연막(52)상에 형성한다. 이때, 상기 도전층(33)과 (34)는 일실시예에서 설명한 바와같이 동시에 형성될 수도 있다.As shown in FIG. 6F, a conductive material made of metal or polysilicon is deposited on the interlayer insulating layer 53, and then patterned to be in contact with the conductive layer 33 to form a conductive layer 34 serving as a top plate of a pumped node. It is formed on the insulating film 52. In this case, the conductive layers 33 and 34 may be formed at the same time as described in the embodiment.

상기한 바와같은 본 발명의 실시예에 따른 펌핑 캐패시터의 효율에 관하여 설명하면 다음과 같다.Referring to the efficiency of the pumping capacitor according to the embodiment of the present invention as described above are as follows.

본 발명의 펌핑 캐패시터에서는 종래의 펌핑 캐패시터에서 드라이브하는 노 드, 즉 펌핑하는 노드에서 발생되는 기생 캐패시터가 발생되지 않는다. 이때, 종래의 기생 캐패시터에 충전하기 위하여 필요한 전류는 하기의 식으로 표현된다.In the pumping capacitor of the present invention, a parasitic capacitor generated in a node driven from a conventional pumping capacitor, that is, a pumping node, is not generated. At this time, the current required to charge the conventional parasitic capacitor is represented by the following equation.

Figure 111999007004955-pat00001
Figure 111999007004955-pat00001

여기서, ΔV 는 펌핑하는 노드의 전위 변동량이며, t는 전위변동에 걸린 시간이고, CPC 는 기생 캐패시턴스를 의미한다.Here, ΔV is the potential variation of the pumping node, t is the time taken for the potential variation, and C PC is the parasitic capacitance.

따라서, 본 발명의 펌핑 캐패시터는 펌핑을 위해 필요한 소모전류를 종래의 펌핑 캐패시터에 비하여 상기의 식에 주어진 양만큼 감소하게 된다. 그러므로, 종래의 펌핑 캐패시터보다 큰 개패시턴스를 갖는 펌핑 캐패시터를 형성할 수 있으며, 면적면에서도 높은 효율을 갖게 된다. Therefore, the pumping capacitor of the present invention reduces the current consumption required for pumping by the amount given in the above formula compared with the conventional pumping capacitor. Therefore, a pumping capacitor having a larger capacitance than a conventional pumping capacitor can be formed, and has a high efficiency in terms of area.

이상에서 자세히 설명된 바와 같이, 본 발명에 따르면, 펌핑되는 노드가 펌핑하는 노드를 둘러싸도록 형성하고, 그사이의 공간에 유전체막을 채워줌으로써, 펌핑하는 노드가 펌핑되는 노드에 의해 전기적으로 차폐되므로, 펌핑하는 노드와 주위 노드간의 기생 캐패시터의 형성을 방지할 수 있다.As described in detail above, according to the present invention, the pumped node is formed to surround the pumping node, and by filling the dielectric film in the space therebetween, the pumping node is electrically shielded by the pumped node, so that the pumping It is possible to prevent the formation of parasitic capacitors between nodes and surrounding nodes.

이에 따라 펌핑하는 노드의 에너지 일부가 기생 캐패시터로 전달되는 것이 방지되어 원하는 펌핑효과를 얻을 수 있으므로, 고효율의 펌핑 캐패시터를 제공하는 것이 가능하다. 게다가, 펌핑캐패시터의 효율이 증대되므로, 종래의 회로보다 작은 면적에서 동일한 효율을 얻는 것이 가능하므로, 칩사이즈를 감소시킬 수 있다. Accordingly, since a part of the energy of the pumping node is prevented from being transferred to the parasitic capacitor to obtain a desired pumping effect, it is possible to provide a highly efficient pumping capacitor. In addition, since the efficiency of the pumping capacitor is increased, it is possible to obtain the same efficiency in an area smaller than that of the conventional circuit, so that the chip size can be reduced.                     

기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다. In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.

Claims (30)

펌핑하는 노드로 작용하는 제1전극과;A first electrode acting as a pumping node; 상기 제1전극을 완전히 둘러싸도록 형성되어 펌핑되는 노드로 작용하는 제2전극과;A second electrode formed to completely surround the first electrode and serving as a pumped node; 상기 제1전극을 둘러싸는 제2전극에 의해 형성된 공간을 채워도록 형성된 유전체막으로 이루어지는 것을 특징으로 하는 펌핑 캐패시터.And a dielectric film formed to fill the space formed by the second electrode surrounding the first electrode. 제1항에 있어서, 상기 제1전극은 금속막 또는 폴리실리콘막으로 이루어지는 것을 특징으로 하는 펌핑 캐패시터.The pumping capacitor of claim 1, wherein the first electrode is formed of a metal film or a polysilicon film. 제1항에 있어서, 상기 제2전극은 The method of claim 1, wherein the second electrode 상기 제1전극의 하부에 형성된 하판부분과;A lower plate portion formed under the first electrode; 상기 제1전극의 상부에 형성된 상판부분과;An upper plate portion formed on the first electrode; 상기 상판부분과 하판부분을 전기적으로 연결하기 위한 측벽으로 이루어지는 것을 특징으로 하는 펌핑 캐패시터.Pumping capacitor, characterized in that consisting of a side wall for electrically connecting the upper plate portion and the lower plate portion. 제3항에 있어서, 상기 제2전극의 하판부분, 상판부분 및 측벽은 금속막 또는 폴리실리콘막으로 이루어지는 것을 특징으로 하는 펌핑 캐패시터.The pumping capacitor of claim 3, wherein the lower plate portion, the upper plate portion, and the sidewall of the second electrode are formed of a metal film or a polysilicon film. 모스 트랜지스터를 이용한 펌핑 캐패시터에 있어서,In a pumping capacitor using a MOS transistor, 필드 산화막에 의해 액티브 영역이 한정된 반도체 기판과;A semiconductor substrate whose active region is defined by a field oxide film; 반도체 기판상에 형성된 절연막과;An insulating film formed on the semiconductor substrate; 상기 절연막상에 형성된 제1도전층과;A first conductive layer formed on the insulating film; 상기 액티브 영역의 상기 제1도전층 양측에 형성된 불순물 영역과;An impurity region formed on both sides of the first conductive layer of the active region; 상기 불순물 영역을 노출시키는 콘택홀을 구비한 층간 절연막과;An interlayer insulating film having a contact hole exposing the impurity region; 상기 콘택홀 내에 형성된 제2도전층과;A second conductive layer formed in the contact hole; 상기 층간 절연막 상에 상기 제2도전층과 접촉되게 형성되어 상기 소오스/드레인 영역과 전기적으로 연결되는 제3도전층을 구비하는 것을 특징으로 하는 펌핑 캐패시터.And a third conductive layer formed on the interlayer insulating layer to be in contact with the second conductive layer and electrically connected to the source / drain regions. 제5항에 있어서, 상기 절연막은 모스 트랜지스터의 게이트 절연막이고, 상기 불순물 영역은 모스 트랜지스터의 소오스/드레인 영역이고, 상기 제1도전층은 모스 트랜지스터의 게이트인 것을 특징으로 하는 펌핑 캐패시터.The pumping capacitor of claim 5, wherein the insulating layer is a gate insulating layer of a MOS transistor, the impurity region is a source / drain region of a MOS transistor, and the first conductive layer is a gate of a MOS transistor. 제6항에 있어서, 상기 제1도전층은 펌핑 캐패시터의 펌핑하는 노드로 작용하는 것을 특징으로 하는 펌핑 캐패시터.7. The pumping capacitor of claim 6, wherein the first conductive layer acts as a pumping node of the pumping capacitor. 제7항에 있어서, 상기 제1도전층은 금속막 또는 폴리실리콘막으로 이루어지는 것을 특징으로 하는 펌핑 캐패시터.8. The pumping capacitor of claim 7, wherein the first conductive layer is made of a metal film or a polysilicon film. 제7항에 있어서, 상기 액티브 영역, 제2도전층 및 제3도전층은 제1도전층을 감싸도록 형성되어 펌핑되는 노드로 작용하는 것을 특징으로 하는 펌핑 캐패시터.The pumping capacitor of claim 7, wherein the active region, the second conductive layer, and the third conductive layer are formed to surround the first conductive layer and serve as a pumped node. 제9항에 있어서, 상기 제2도전층 및 제3도전층은 금속막 또는 폴리실리콘막으로 이루어지는 것을 특징으로 하는 펌핑 캐패시터.The pumping capacitor of claim 9, wherein the second conductive layer and the third conductive layer are made of a metal film or a polysilicon film. 제9항에 있어서, 상기 제1도전층을 감싸는 상기 제2 및 제3도전층 사이의 절연막과 층간 절연막이 유전체막으로 작용하는 것을 특징으로 하는 펌핑 캐패시터.The pumping capacitor of claim 9, wherein an insulating film and an interlayer insulating film between the second and third conductive layers surrounding the first conductive layer serve as a dielectric film. 반도체 기판상에 형성된 제1도전층과;A first conductive layer formed on the semiconductor substrate; 상기 제1도전층 상에 형성된 제1층간 절연막과;A first interlayer insulating film formed on the first conductive layer; 상기 제1층간 절연막 상에 패터닝되어 형성된 제2도전층과;A second conductive layer patterned on the first interlayer insulating film; 상기 제2도전층을 포함한 제1층간 절연막 상에 형성된 제2층간 절연막과;A second interlayer insulating film formed on the first interlayer insulating film including the second conductive layer; 상기 제1 및 제2층간 절연막에 상기 제1도전층이 노출되도록 형성된 콘택홀과;A contact hole formed to expose the first conductive layer on the first and second interlayer insulating films; 상기 콘택홀 내에 채워져 상기 제1도전층과 접촉되게 형성된 제3도전층과;A third conductive layer filled in the contact hole and formed to be in contact with the first conductive layer; 상기 층간 절연막 상에 상기 제3도전층과 접촉되게 형성되어 상기 제1도전층과 전기적으로 연결되는 제4도전층을 구비하는 것을 특징으로 하는 펌핑 캐패시터.And a fourth conductive layer on the interlayer insulating layer, the fourth conductive layer being in contact with the third conductive layer and electrically connected to the first conductive layer. 제12항에 있어서, 상기 제1도전층 및 제3도전층과 제4도전층은 펌핑되는 노드로 작용하는 것을 특징으로 하는 펌핑 캐패시터.The pumping capacitor of claim 12, wherein the first conductive layer, the third conductive layer, and the fourth conductive layer serve as a pumped node. 제13항에 있어서, 상기 제1도전층은 금속막 또는 폴리실리콘막으로 이루어지는 것을 특징으로 하는 펌핑 캐패시터.The pumping capacitor of claim 13, wherein the first conductive layer is formed of a metal film or a polysilicon film. 제12항에 있어서, 상기 제2도전층은 상기 제1도전층, 제3도전층 및 제4도전층에 의해 둘러싸도록 형성되어 펌핑하는 노드로 작용하는 것을 특징으로 하는 펌핑 캐패시터.The pumping capacitor of claim 12, wherein the second conductive layer is formed to be surrounded by the first conductive layer, the third conductive layer, and the fourth conductive layer to act as a pumping node. 제15항에 있어서, 상기 제2도전층 및 제3도전층은 금속막 또는 폴리실리콘막으로 이루어지는 것을 특징으로 하는 펌핑 캐패시터.The pumping capacitor of claim 15, wherein the second conductive layer and the third conductive layer are made of a metal film or a polysilicon film. 제15항에 있어서, 상기 제2도전층을 감싸는 상기 제1, 제3 및 제4도전층 사이의 공간에 형성된 제1 및 제2층간 절연막이 유전체막으로 작용하는 것을 특징으로 하는 펌핑 캐패시터.The pumping capacitor of claim 15, wherein the first and second interlayer insulating films formed in the space between the first, third and fourth conductive layers surrounding the second conductive layer serve as a dielectric film. 모스 트랜지스터를 이용한 펌핑 캐패시터를 제조하는 방법에 있어서, In the method of manufacturing a pumping capacitor using a MOS transistor, 반도체 기판에 필드 산화막을 형성하여 액티브 영역을 한정하는 단계와;Forming a field oxide film on the semiconductor substrate to define an active region; 상기 반도체 기판상에 게이트 절연막을 형성하는 단계와;Forming a gate insulating film on the semiconductor substrate; 상기 게이트 절연막상에 게이트를 형성하는 단계와;Forming a gate on the gate insulating film; 상기 액티브 영역의 상기 게이트 양측에 소오스/드레인 영역을 형성하는 단계와;Forming a source / drain region on both sides of the gate of the active region; 상기 반도체 기판 상에 층간 절연막을 상기 게이트를 덮도록 형성하는 단계와;Forming an interlayer insulating film on the semiconductor substrate to cover the gate; 상기 층간 절연막을 상기 소오스/드레인 영역이 노출되도록 식각하여 콘택홀을 형성하는 단계와;Forming a contact hole by etching the interlayer insulating layer to expose the source / drain regions; 상기 콘택홀을 통해 상기 소오스/드레인 영역과 콘택되는 도전층을 형성하는 단계를 구비하는 것을 특징으로 하는 펌핑 캐패시터의 제조방법.And forming a conductive layer in contact with the source / drain region through the contact hole. 제18항에 있어서, 상기 게이트는 펌핑하는 노드로 작용하는 것을 특징으로 하는 펌핑 캐패시터의 제조방법.19. The method of claim 18, wherein the gate acts as a pumping node. 제19항에 있어서, 상기 액티브 영역과 도전층을 펌핑하는 노드인 상기 게이트를 감싸도록 형성하는 것을 특징으로 하는 펌핑 캐패시터의 제조방법.20. The method of claim 19, wherein the gate capacitor is formed to surround the gate which is a node for pumping the active region and the conductive layer. 제20항에 있어서, 상기 도전층을 금속막 또는 폴리실리콘막으로 형성하는 것을 특징으로 하는 펌핑 캐패시터의 제조방법.The method of manufacturing a pumping capacitor according to claim 20, wherein the conductive layer is formed of a metal film or a polysilicon film. 제21항에 있어서, 상기 도전층을 상기 콘택홀을 채우는 제1도전층과 상기 층간 절연막 상에 상기 제1도전층을 통해 상기 소오스/드레인 영역과 콘택되는 제2도전층으로 형성하는 것을 특징으로 하는 펌핑 캐패시터의 제조방법.22. The method of claim 21, wherein the conductive layer is formed on the first conductive layer filling the contact hole and the second conductive layer in contact with the source / drain region through the first conductive layer on the interlayer insulating film. The manufacturing method of the pumping capacitor. 제22항에 있어서, 상기 게이트를 감싸는 상기 제1 및 제2도전층 사이의 공간에 형성된 제1 및 제2층간 절연막이 유전체막으로 작용하는 것을 특징으로 하는 펌핑 캐패시터의 제조방법.23. The method of claim 22, wherein the first and second interlayer insulating films formed in the space between the first and second conductive layers surrounding the gate serve as a dielectric film. 반도체 기판상에 제1도전층을 형성하는 단계와;Forming a first conductive layer on the semiconductor substrate; 상기 제1도전층 상에 제1층간 절연막을 형성하는 단계와;Forming a first interlayer insulating film on the first conductive layer; 상기 제1층간 절연막상에 패터닝된 제2도전층을 형성하는 단계와;Forming a patterned second conductive layer on the first interlayer insulating film; 상기 제2도전층을 포함한 제1층간 절연막 상에 제2층간 절연막을 형성하는 단계와;Forming a second interlayer insulating film on the first interlayer insulating film including the second conductive layer; 상기 제2도전층를 에워싸도록 상기 제1 및 제2층간 절연막을 상기 제1도전층이 노출되도록 식각하여 콘택홀을 형성하는 단계와;Forming a contact hole by etching the first and second interlayer insulating layers to expose the first conductive layer so as to surround the second conductive layer; 상기 콘택홀을 통해 상기 제1도전층과 콘택되는 제3도전층을 형성하는 단계를 구비하는 것을 특징으로 하는 펌핑 캐패시터의 제조방법.And forming a third conductive layer contacting with the first conductive layer through the contact hole. 제24항에 있어서, 상기 제1도전층은 펌핑하는 노드로 작용하는 것을 특징으로 하는 펌핑 캐패시터의 제조방법.25. The method of claim 24, wherein the first conductive layer acts as a pumping node. 제25항에 있어서, 상기 제1도전층을 금속막 또는 폴리실리콘막으로 형성하는 것을 특징으로 하는 펌핑 캐패시터의 제조방법.27. The method of claim 25, wherein the first conductive layer is formed of a metal film or a polysilicon film. 제25항에 있어서, 상기 제1도전층 및 제3도전층은 펌핑하는 노드인 상기 제1도전층을 감싸도록 형성되어 펌핑되는 노드로 작용하는 것을 특징으로 하는 펌핑 캐패시터의 제조방법.26. The method of claim 25, wherein the first conductive layer and the third conductive layer are formed to surround the first conductive layer, which is a pumping node, and act as a pumped node. 제27항에 있어서, 상기 제1도전층 및 제3도전층을 금속막 또는 폴리실리콘막으로 형성하는 것을 특징으로 하는 펌핑 캐패시터의 제조방법.28. The method of claim 27, wherein the first conductive layer and the third conductive layer are formed of a metal film or a polysilicon film. 제28항에 있어서, 상기 제3도전층을 상기 콘택홀을 채우는 제1부분과 상기 층간 절연막 상에 상기 제1부분을 통해 상기 제1도전층과 콘택되는 제2도전층으로 형성하는 것을 특징으로 하는 펌핑 캐패시터의 제조방법.29. The method of claim 28, wherein the third conductive layer is formed of a first portion filling the contact hole and a second conductive layer contacting the first conductive layer through the first portion on the interlayer insulating film. The manufacturing method of the pumping capacitor. 제28항에 있어서, 상기 제2도전층을 감싸는 상기 제1 및 제3도전층 사이의 공간에 형성된 제1 및 제2층간 절연막이 유전체막으로 작용하는 것을 특징으로 하는 펌핑 캐패시터의 제조방법.29. The method of claim 28, wherein the first and second interlayer insulating films formed in the space between the first and third conductive layers surrounding the second conductive layer serve as a dielectric film.
KR1019990025268A 1999-06-29 1999-06-29 pumping capacitor and method for fabricating the same KR100557926B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990025268A KR100557926B1 (en) 1999-06-29 1999-06-29 pumping capacitor and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990025268A KR100557926B1 (en) 1999-06-29 1999-06-29 pumping capacitor and method for fabricating the same

Publications (2)

Publication Number Publication Date
KR20010004576A KR20010004576A (en) 2001-01-15
KR100557926B1 true KR100557926B1 (en) 2006-03-10

Family

ID=19596890

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990025268A KR100557926B1 (en) 1999-06-29 1999-06-29 pumping capacitor and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR100557926B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101010945B1 (en) 2008-06-30 2011-01-25 주식회사 하이닉스반도체 Pumping mos capacitor
WO2014194455A1 (en) 2013-06-03 2014-12-11 Empire Technology Development Llc Reduction of electromagnetic (em) radiation from a client device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5059815A (en) * 1990-04-05 1991-10-22 Advanced Micro Devices, Inc. High voltage charge pumps with series capacitors
US5386151A (en) * 1993-08-11 1995-01-31 Advanced Micro Devices, Inc. Low voltage charge pumps using p-well driven MOS capacitors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5059815A (en) * 1990-04-05 1991-10-22 Advanced Micro Devices, Inc. High voltage charge pumps with series capacitors
US5386151A (en) * 1993-08-11 1995-01-31 Advanced Micro Devices, Inc. Low voltage charge pumps using p-well driven MOS capacitors

Also Published As

Publication number Publication date
KR20010004576A (en) 2001-01-15

Similar Documents

Publication Publication Date Title
KR100840282B1 (en) Semiconductor integrated circuit device and method of manufacturing the same
US6936881B2 (en) Capacitor that includes high permittivity capacitor dielectric
US7883970B2 (en) Semiconductor device having decoupling capacitor and method of fabricating the same
US7485913B2 (en) Semiconductor memory device and method for fabricating the same
US5573969A (en) Method for fabrication of CMOS devices having minimized drain contact area
KR0183739B1 (en) Apparatus and method of manufacturing semiconductor device including decoupling capacitor
JP2007157892A (en) Semiconductor integrated circuit and manufacturing method thereof
EP0028654A1 (en) Semiconductive memory device and fabricating method therefor
KR100557926B1 (en) pumping capacitor and method for fabricating the same
KR100353470B1 (en) Manufacturing method of semiconductor device
JP3216976B2 (en) Semiconductor chip having capacitor and integrated circuit
JP2759631B2 (en) Semiconductor memory cell and method of manufacturing the same
US6638814B1 (en) Method for producing an insulation
KR100337929B1 (en) A method for fabricating semiconductor device
US5805410A (en) MOS capacitor for improving electrostatic durability by using of a transistor
JPH056967A (en) Gate array
US6177326B1 (en) Method to form bottom electrode of capacitor
US20050286292A1 (en) Semiconductor device and method for fabricating the same
US7306987B2 (en) Capacitor and method for fabricating the same
JP4565825B2 (en) Manufacturing method of semiconductor integrated circuit device
KR100508860B1 (en) Thin film capacitor and fabrication method thereof
JPH06291276A (en) Semiconductor memory and its manufacture
CN115528085A (en) Semiconductor structure and forming method thereof
JPS6159866A (en) Mos type dynamic memory and manufacture thereof
JP2002009258A (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee