KR100555896B1 - Method of fabricating metal bus electrode of plasma display panel - Google Patents

Method of fabricating metal bus electrode of plasma display panel Download PDF

Info

Publication number
KR100555896B1
KR100555896B1 KR1020030064538A KR20030064538A KR100555896B1 KR 100555896 B1 KR100555896 B1 KR 100555896B1 KR 1020030064538 A KR1020030064538 A KR 1020030064538A KR 20030064538 A KR20030064538 A KR 20030064538A KR 100555896 B1 KR100555896 B1 KR 100555896B1
Authority
KR
South Korea
Prior art keywords
metal
seed layer
metal seed
bus electrode
mol
Prior art date
Application number
KR1020030064538A
Other languages
Korean (ko)
Other versions
KR20050028377A (en
Inventor
오영주
정원용
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR1020030064538A priority Critical patent/KR100555896B1/en
Publication of KR20050028377A publication Critical patent/KR20050028377A/en
Application granted granted Critical
Publication of KR100555896B1 publication Critical patent/KR100555896B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/24—Sustain electrodes or scan electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Gas-Filled Discharge Tubes (AREA)
  • Chemically Coating (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 전기 도금법에 의한 플라즈마 디스플레이 패널의 금속 버스 전극의 제조 방법에 관한 것으로, 특히 무전해 도금법으로 금속 시드층을 형성함으로써 제조비용을 절감할 수 있는 방법에 관한 것이다. 본 발명에 따른 금속 버스 전극의 제조 방법은, 유리/ITO 전극 기판 위에 금속 시드층을 형성하는 단계와; 상기 금속 시드층 위에 감광성 수지층을 도포하는 단계와; 상기 감광성 수지층을 노광 및 현상하여 패턴화하는 단계와; 상기 패턴화된 감광성 수지층 사이로 노출된 금속 시드층 위에 금속전극을 전기 도금하는 단계와; 상기 감광성 수지층을 제거하는 단계와; 상기 금속 시드층을 식각하는 단계를 포함하며, 상기 금속 시드층은 무전해 도금법에 의해 형성되는 것을 특징으로 한다.The present invention relates to a method for manufacturing a metal bus electrode of a plasma display panel by an electroplating method, and more particularly, to a method capable of reducing manufacturing costs by forming a metal seed layer by an electroless plating method. A method of manufacturing a metal bus electrode according to the present invention comprises the steps of forming a metal seed layer on a glass / ITO electrode substrate; Applying a photosensitive resin layer on the metal seed layer; Exposing and developing the photosensitive resin layer to pattern it; Electroplating a metal electrode on the metal seed layer exposed between the patterned photosensitive resin layer; Removing the photosensitive resin layer; Etching the metal seed layer, wherein the metal seed layer is formed by an electroless plating method.

플라즈마 디스플레이 패널, 전기 도금법, 무전해 전기 도금법, 금속 버스 전극Plasma Display Panels, Electroplating, Electroless Plating, Metal Bus Electrodes

Description

플라즈마 디스플레이 패널의 금속 버스 전극 제조방법{METHOD OF FABRICATING METAL BUS ELECTRODE OF PLASMA DISPLAY PANEL}Metal bus electrode manufacturing method of plasma display panel {METHOD OF FABRICATING METAL BUS ELECTRODE OF PLASMA DISPLAY PANEL}

도 1은, 종래의 증착법에 의한 버스 전극의 제조 방법의 공정 개략도.BRIEF DESCRIPTION OF THE DRAWINGS The process schematic of the manufacturing method of the bus electrode by the conventional vapor deposition method.

도 2는, 종래의 스크린 인쇄법에 의한 버스 전극의 제조 방법의 공정 개략도.2 is a process schematic diagram of a method for producing a bus electrode by a conventional screen printing method.

도 3은, 종래의 전기 도금법에 의한 버스 전극의 제조 방법의 공정 개략도.3 is a process schematic diagram of a method for manufacturing a bus electrode by a conventional electroplating method.

도 4는, 본 발명에 따른 전기 도금법에 의한 버스 전극의 제조 방법의 공정 개략도.4 is a process schematic diagram of a method for producing a bus electrode by the electroplating method according to the present invention.

도 5는, ITO/유리에 직접 전기 도금한 시편(첫 번째 시편), 본 실시예에 따라 무전해 도금으로 얻은 흑색의 금속 시드층을 형성한 시편(두 번째 시편), 상기 흑색의 금속 시드층을 얻은 후 그 위에 전기 도금한 시편(세 번째 시편) 각각에 대한 사진.5 shows a specimen (first specimen) electroplated directly onto ITO / glass, a specimen (second specimen) having a black metal seed layer obtained by electroless plating according to this embodiment, and the black metal seed layer. Photographs of each of the specimens (third specimen) electroplated thereon after obtaining.

본 발명은 전기 도금법에 의한 플라즈마 디스플레이 패널의 금속 버스 전극의 제조 방법에 관한 것으로, 특히 무전해 도금법으로 금속 시드층을 형성함으로써 제조비용을 절감할 수 있는 방법에 관한 것이다.The present invention relates to a method for manufacturing a metal bus electrode of a plasma display panel by an electroplating method, and more particularly, to a method capable of reducing manufacturing costs by forming a metal seed layer by an electroless plating method.

플라즈마 디스플레이 패널은 복수개의 전극을 2개의 기판에 각각 코팅하고 양 기판의 사이에 가스를 채워 밀봉한 후에 방전 전압을 가함으로써 소정의 패턴에 형성된 형광체를 여기시킴으로써 원하는 숫자, 문자 혹은 그림을 얻는 장치를 말한다. 이러한 플라즈마 디스플레이 패널에 있어서, 투명 ITO 전극의 라인 저항을 줄이기 위하여 버스 전극을 ITO 전극보다 좁은 폭으로 형성시킨다. Plasma display panel is a device that obtains the desired number, letter or picture by coating a plurality of electrodes on each of two substrates, filling the gas between both substrates, sealing them, and then applying a discharge voltage to excite the phosphor formed in a predetermined pattern. Say. In such a plasma display panel, a bus electrode is formed to have a narrower width than that of the ITO electrode in order to reduce the line resistance of the transparent ITO electrode.

종래의 버스 전극 제조방법으로는 증착법, 스크린 인쇄법 및 전기 도금법이 알려져 있다.As a conventional bus electrode manufacturing method, a vapor deposition method, a screen printing method and an electroplating method are known.

도 1은 종래의 증착법에 의한 버스 전극의 제조 방법의 공정 개략도를 나타낸다. 도 1의 (a)에 도시된 바와 같이, 유리/ITO 전극표면(11) 위에 진공 증착법을 이용하여 금속 시드층(12)을 증착하여 ITO 표면과 금속 전극의 접착성을 향상시킨다. 이때 금속 시드층(12)이 흑색이 아닐 경우에는 빛을 반사하여 화상의 콘트라스트가 저하되므로 금속 시드층(12)의 색을 검게 하여 화상의 콘트라스트를 증진시킨다. 그 다음 도 1(b)에서 보이는 바와 같이 증착법으로 금속 전극층(13)을 증착한 후, 도 1(c)에서 보이는 바와 같이 금속 전극층(13) 위에 감광성 수지층(14)을 도포하고 노광 및 현상하여 패턴을 형성한다. 그 다음에 도 1(d)에서 보이는 바와 같이 식각 공정을 통하여 불필요한 금속 전극층 및 금속 시드층을 제거하고 감광성 수지를 제거함으로써 금속 버스 전극을 형성하게 된다. 이 방법은 매우 작은 폭을 가지는 전극을 제조할 수 있는 장점이 있는 반면에, 금속 전극의 증착 속도가 매우 느리고 형성된 전극에 잔류 응력이 많아 에지 컬(edge curl)이 발생하기 쉬우며 공 정 비용이 비싼 단점이 있다. 또한 수 ㎛에 달하는 금속전극 층을 식각하여야 하기 때문에 손실이 많을 뿐더러 불량률이 높은 문제가 있다.1 shows a process schematic diagram of a method for manufacturing a bus electrode by a conventional vapor deposition method. As shown in FIG. 1A, the metal seed layer 12 is deposited on the glass / ITO electrode surface 11 by vacuum deposition to improve adhesion between the ITO surface and the metal electrode. In this case, when the metal seed layer 12 is not black, the contrast of the image is reduced by reflecting light, so that the color of the metal seed layer 12 is blacked to enhance the contrast of the image. Then, the metal electrode layer 13 is deposited by evaporation as shown in FIG. 1 (b), and then the photosensitive resin layer 14 is coated on the metal electrode layer 13 as shown in FIG. To form a pattern. Next, as shown in FIG. 1 (d), the metal bus electrode is formed by removing the unnecessary metal electrode layer and the metal seed layer through the etching process and removing the photosensitive resin. This method has the advantage of producing an electrode having a very small width, while the deposition rate of the metal electrode is very slow, the residual stress is high in the formed electrode, and the edge curl easily occurs, and the process cost is high. There is an expensive disadvantage. In addition, since the metal electrode layer of several micrometers must be etched, there is a problem that the loss is high and the defect rate is high.

도 2는 종래의 스크린 인쇄법에 의한 버스 전극의 제조 방법의 공정 개략도를 나타낸다. 도 2의 (a)에서 보이는 바와 같이 유리/ITO 전극 표면(21)에 인쇄 마스크를 실장(22)하고, 도 2의 (b)에 보이는 바와 같이 그 상부에 금속 페이스트(23)를 도포한 후 인쇄 마스크를 제거한다. 그 다음에 특정 온도에서 금속 페이스트를 500~600℃에서 소성하여 금속 버스 전극(24)을 형성하게 된다(도 2의 (c)). 현재 국내외에서 버스 전극 형성시 주로 사용하고 있는 스크린 인쇄법은 Photo Process법으로서, 감광성 소재가 포함되어 있는 은 페이스트를 유리/ITO 전극 위에 인쇄하고 건조시킨 후, Photo 공정을 이용하여 노광시킨 다음 Na2Co3 수용액으로 현상을 하고 소성과정을 거쳐 후막을 형성하게 된다. 또한 은 페이스트를 인쇄하기 전에 역시 감광성 소재가 포함되어 있는 루테늄 산화물이 주원료인 흑색 안료를 은 페이스트와 유리/ITO 전극 사이에 얇게 인쇄하여 Panel 제조 후 외부로부터의 빛을 흡수하도록 하여 색상의 콘트라스트를 향상시킨다. 이 방법은 증착법에 비하여 상대적으로 생산 공정이 단순한 반면에 높은 온도의 소결 공정시 페이스트 패턴이 수축하여 인쇄 마스크 패턴과 금속 버스 전극의 크기가 다르고 페이스트 형성 및 유리/ITO 전극과의 접착성을 향상시키기 위해 첨가된 첨가제에 의해 그 비저항이 높아지는 문제점이 있으며, 형성할 수 있는 버스 전극의 최소 크기는 약 80㎛로 제한되고 특히 상품화되어 판매되고 있는 은 페이스트가 고가인 문제가 있다.2 shows a process schematic diagram of a method for producing a bus electrode by a conventional screen printing method. After the printing mask 22 is mounted on the glass / ITO electrode surface 21 as shown in FIG. 2 (a), and the metal paste 23 is applied on the top thereof as shown in FIG. 2 (b). Remove the print mask. Thereafter, the metal paste is baked at a specific temperature at 500 to 600 ° C. to form the metal bus electrode 24 (FIG. 2C). The screen printing method currently used in forming bus electrodes at home and abroad is a photo process method. The silver paste containing photosensitive material is printed on a glass / ITO electrode, dried, and exposed using a photo process, followed by exposure to Na 2. Development is performed with an aqueous Co 3 solution, followed by firing to form a thick film. In addition, before printing silver paste, black pigment whose main ingredient is ruthenium oxide, which also contains photosensitive material, is printed thinly between silver paste and glass / ITO electrode to absorb light from the outside after panel manufacturing to improve color contrast. Let's do it. This method is relatively simpler than the deposition method, while the paste pattern shrinks during the high temperature sintering process, resulting in different print mask pattern and metal bus electrode size, and improved paste formation and adhesion to glass / ITO electrode. There is a problem that the specific resistance is increased by the additives added for the purpose, and the minimum size of the bus electrode that can be formed is limited to about 80 μm, and there is a problem that silver paste sold in commercialization is expensive.

도 3은 종래의 전기 도금법에 의한 버스 전극의 제조 방법의 공정 개략도를 나타낸다. 도 3의 (a)에서 보이는 바와 같이 유리/ITO 전극 (310) 위에 스퍼터링법을 사용하여 제1 금속 시드층(32) 및 제2 금속 시드층(33)을 증착한다. 이때 제1 금속 시드층(32)은 유리/ITO 전극(31)과의 접착력을 향상시키기 위하여 Cr이나 Ti 혹은 그들의 합금 및 산화물로 형성되며, 제2 금속 시드층(33)은 제1 금속 시드층(32)의 높은 저항값을 낮추기 위하여 Cu 등으로 형성된다. 그 후 도 3의 (b)에 보이는 바와 같이 금속 시드층의 상부에 감광성 수지(34)를 도포하고 노광 및 현상을 하여 금속 전극이 형성되도록 패턴화 한다. 그 후 전기 도금에 의해 금속 버스 전극(35)을 형성한 후(도 3의 (c)), 도 3의 (d)에서와 같이 패턴화된 감광성 수지(34)를 제거하고 식각 공정을 통하여 금속 시드층(32 및 33)을 제거하여 순수한 금속 버스 전극(34)만을 남긴다. 스퍼터링법에 비하여 형성된 전극의 잔류 응력이 비교적 작으므로 에지 컬의 발생을 감소시킬 수 있으며, 스크린 인쇄법과 달리 선폭의 크기에 있어 거의 제한이 없는 감광성 수지 패턴 내부에 버스 전극을 생성 및 성장시키기 때문에 언더컷(under cut)이 발생하지 않을 뿐더러 스크린 인쇄법에서처럼 페이스트를 사용하지 않으므로 500~600℃에서의 소성과정이 불필요하다. 그러나 금속 시드층(32 및 33)의 제조시 스퍼터링법이나 이온 플레이팅 또는 전자빔 증착법을 사용함으로써 증착 장치 비용이 증가한다.3 shows a process schematic diagram of a method for producing a bus electrode by a conventional electroplating method. As shown in FIG. 3A, a first metal seed layer 32 and a second metal seed layer 33 are deposited on the glass / ITO electrode 310 by sputtering. At this time, the first metal seed layer 32 is formed of Cr or Ti or their alloys and oxides to improve adhesion to the glass / ITO electrode 31, and the second metal seed layer 33 is formed of the first metal seed layer. It is formed of Cu or the like to lower the high resistance value of (32). Thereafter, as shown in FIG. 3B, the photosensitive resin 34 is applied to the upper portion of the metal seed layer, and exposed and developed to pattern the metal electrode. Thereafter, after forming the metal bus electrode 35 by electroplating (FIG. 3C), the patterned photosensitive resin 34 is removed as shown in FIG. 3D, and the metal is etched through the etching process. The seed layers 32 and 33 are removed leaving only pure metal bus electrodes 34. Compared with the sputtering method, the residual stress of the formed electrode is relatively small, which can reduce the occurrence of edge curl, and unlike the screen printing method, since the bus electrode is generated and grown inside the photosensitive resin pattern, which is almost unlimited in the size of the line width, the undercut Since no under cut occurs and no paste is used as in the screen printing method, the firing process at 500 to 600 ° C. is unnecessary. However, the deposition apparatus cost increases by using sputtering, ion plating or electron beam deposition in the manufacture of the metal seed layers 32 and 33.

본 발명이 이루고자 하는 기술적 과제는, 패턴화된 감광성 수지 사이로 노출된 ITO 전극 표면 위에 흑색의 금속을 직접 무전해 도금하여 두께 1㎛ 이하의 단일 금속 시드층으로 제조함으로써 식각공정을 매우 간단히 하고, 공정 비용과 공정 시간을 단축할 수 있는 플라즈마 디스플레이 패널의 버스 전극 제조 방법을 제공하는 것이다.The technical problem to be achieved by the present invention is to simplify the etching process by directly electroless plating a black metal on the surface of the ITO electrode exposed between the patterned photosensitive resin to produce a single metal seed layer having a thickness of 1 μm or less. The present invention provides a bus electrode manufacturing method of a plasma display panel which can reduce cost and processing time.

상기 목적을 달성하기 위해 본 발명은, 유리/ITO 전극 기판 위에 흑색의 금속 시드층을 형성하는 단계와; 상기 금속 시드층 위에 감광성 수지층을 도포하는 단계와; 상기 감광성 수지층을 노광 및 현상하여 패턴화하는 단계와; 상기 패턴화된 감광성 수지층 사이로 노출된 금속 시드층 위에 금속 전극을 전기 도금하는 단계와; 상기 감광성 수지층을 제거하는 단계와; 상기 금속 시드층을 식각하는 단계를 포함하며, 상기 금속 시드층은 무전해 도금법으로 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 버스 전극의 제조 방법을 제공한다. 이러한 본 발명에 따른 제조 방법의 공정 개략도를 도 4에 도시하였다.In order to achieve the above object, the present invention comprises the steps of forming a black metal seed layer on the glass / ITO electrode substrate; Applying a photosensitive resin layer on the metal seed layer; Exposing and developing the photosensitive resin layer to pattern it; Electroplating a metal electrode over the metal seed layer exposed between the patterned photosensitive resin layer; Removing the photosensitive resin layer; And etching the metal seed layer, wherein the metal seed layer is formed by an electroless plating method. The process schematic of this manufacturing method according to the present invention is shown in FIG. 4.

본 발명의 특징에 따르면, 도 4의 (a)에 도시된 바와 같이, 유리/ITO 전극 기판(41)의 전면에 무전해 도금과정을 통해 흑색의 금속 시드층(42)을 형성한다. 금속 시드층을 형성하는 이유는, ITO 전극(투명 전극)은 플라즈마 디스플레이 패널용으로 사용될 때 일반적으로 두께가 800~1000Å으로 전기 전도도가 순수한 금속에 미치지 못하고 20~30Ω/m2의 큰 면전기저항으로 인해 전기 도금이 용이하지 않기 때문이다. According to a feature of the present invention, as shown in FIG. 4A, a black metal seed layer 42 is formed on the entire surface of the glass / ITO electrode substrate 41 through an electroless plating process. The reason for forming the metal seed layer is that the ITO electrode (transparent electrode) is generally 800-1000 mW when used for a plasma display panel, the electrical conductivity of which is less than that of pure metal, and a large surface resistance of 20-30 Ω / m 2 . This is because electroplating is not easy.

이 경우, 도 3에 도시된 종래 전기 도금법에 의한 버스 전극의 제조 방법에 서와는 달리 금속 시드층을 형성하기 위하여 고가의 증착 장치를 필요로 하지 않기 때문에 비용면에서 유리하다. 또한, 무전해 도금법에 의해 금속 시드층을 형성하는 경우에, 유리/ITO 전극 표면 위에 직접 두께 1㎛ 이하의 금속 시드층을 정밀하게 형성할 수 있어 공정의 최종 단계에서 금속 시드층의 제거가 용이하게 수행될 수 있다.In this case, unlike the conventional method of manufacturing the bus electrode by the electroplating method shown in Fig. 3, it is advantageous in terms of cost because no expensive deposition apparatus is required to form the metal seed layer. In addition, in the case of forming the metal seed layer by the electroless plating method, the metal seed layer having a thickness of 1 μm or less can be precisely formed directly on the glass / ITO electrode surface, so that the metal seed layer is easily removed at the final stage of the process. Can be performed.

상기 금속 시드층(42)은 플라즈마 디스플레이의 콘트라스트를 향상시키기 위해 흑색을 보유하는 것이 유리하며, 후속의 공정 단계에서 그 위에 버스 전극이 전기 도금될 수 있도록 유리/ITO 보다 면전기저항이 충분히 작을 것이 요구된다. 이를 달성하기 위한 본 발명의 특징에 따르면, 상기 금속 시드층의 무전해 도금시에 사용되는 도금액은, 환원제로서 0.05~0.5 mol/l의 차아인산염나트륨(soldium hypophosphite)과, 흑색 무전해 금속재료로서 0.05~0.5 mol/l의 황화니켈(nickel sulfate)과, 착화제로서 0.01~0.5 mol/l의 사과산(malic acid) 및 구연산(citric acid) 중 1종 이상과, 안정제로서 0.00005~0.0005 mol/l의 납초산염(lead acetate)과, 아연의 공급원으로서 0.05~0.5 mol/l의 황산아연(zinc sulfate)과, 황의 공급원으로 0.0001~0.0005 mol/l의 황산암모늄(ammonium sulfate)으로 이루어지는 것이 바람직하다. 또한, 본 발명의 또 다른 특징에 따르면, 상기 도금액은 pH 6~12, 온도 70~90℃인 것이 바람직하다.The metal seed layer 42 advantageously has a black color to enhance the contrast of the plasma display, and the sheet resistance will be sufficiently smaller than glass / ITO so that the bus electrode can be electroplated thereon in a subsequent process step. Required. According to a feature of the present invention for achieving this, the plating liquid used in the electroless plating of the metal seed layer is 0.05 ~ 0.5 mol / l sodium hypophosphite as a reducing agent and as a black electroless metal material 0.05 to 0.5 mol / l nickel sulfate, at least one of 0.01 to 0.5 mol / l malic acid and citric acid as a complexing agent, and 0.00005 to 0.0005 mol / l as a stabilizer It is preferred to consist of lead acetate, zinc sulfate of 0.05 to 0.5 mol / l as a source of zinc, and ammonium sulfate of 0.0001 to 0.0005 mol / l as a source of sulfur. In addition, according to another feature of the invention, the plating solution is preferably pH 6-12, temperature 70 ~ 90 ℃.

상기 도금액의 각 성분의 조성, pH 및 온도가 상기한 범위를 벗어나는 경우에는, 도금액이 불안정하거나 무전해 도금 자체가 제대로 수행되지 않으며, 도금층이 형성되더라도 화상 콘트라스트에 필요한 흑색을 띠지 않는다.When the composition, pH and temperature of each component of the plating liquid are outside the above ranges, the plating liquid is unstable or electroless plating itself is not performed properly, and even if the plating layer is formed, it does not have a black color necessary for image contrast.

상기 조성을 갖는 도금액으로부터 무전해 도금법에 의해 형성되는 도금층은 수%의 아연이 포함된 흑색의 니켈 도금층이다. 이러한 아연을 포함하는 니켈 합금의 도금층은 면저항이 수십 Ω/m2인 유리/ITO 전극에 비해 수 Ω/m2에 불과하여 제2 금속 시드층의 존재 없이 단층의 금속 시드층 위에 직접 전기도금을 실시하여 버스 전극을 형성하는 것이 가능하다.The plating layer formed by the electroless plating method from the plating liquid having the above composition is a black nickel plating layer containing several percent zinc. Plated layer of a nickel alloy containing such zinc is direct electroplating over the metal seed layer of the single layer, without the presence of a second metal oxide layer to a sheet resistance of only several tens of Ω / m 2 of glass / ITO electrode can Ω / m 2 compared to It is possible to form a bus electrode by carrying out.

본 발명의 또 다른 특징에 따르면, 상기 무전해 도금법은 4~8분 동안 수행되는 것이 바람직하다. 일반적으로 금속 시드층은 전기도금을 하기 위한 시드층으로서 1㎛ 정도의 두께가 적당하다. 도금 시간을 4분으로 한정한 이유는, 이러한 요구되는 시드층의 두께를 확보하기 위함이다. 한편, 도금 시간의 상한을 8분으로 한정한 이유는, 시드층의 두께가 과도하게 두껍게 되지 않도록 하기 위함이다.According to another feature of the invention, the electroless plating method is preferably performed for 4 to 8 minutes. In general, the metal seed layer has a thickness of about 1 μm as a seed layer for electroplating. The reason for limiting the plating time to 4 minutes is to ensure the thickness of the required seed layer. On the other hand, the reason why the upper limit of the plating time is limited to 8 minutes is to prevent the thickness of the seed layer from becoming excessively thick.

다음 단계에서는 도 4의 (b)에 도시된 바와 같이, 금속 시드층(42) 위에 감광성 수지층(43)을 도포하고 노광 및 현상을 통해 ITO 전극 상에서 금속 버스 전극이 형성될 위치에 대해서만 감광성 수지를 제거하여 패턴화 한다.In the next step, as shown in FIG. 4B, the photosensitive resin layer 43 is applied on the metal seed layer 42 and only the position where the metal bus electrode is to be formed on the ITO electrode through exposure and development. Pattern to remove.

계속하여, 도 4의 (c)에 도시된 바와 같이, 전기 도금법을 이용하여 상기 감광성 수지가 제거된 부분 안으로 소정 두께의 금속 버스 전극(43)을 형성한다. 다음으로 패턴화된 감광성 수지를 제거하고, 금속 버스 전극(43)이 형성되지 않은 부분에서의 금속 시드층(42)을 제거함으로써 최종의 금속 버스 전극(43)만을 남긴다(도 4의 (d)).Subsequently, as shown in FIG. 4C, a metal bus electrode 43 having a predetermined thickness is formed into the portion from which the photosensitive resin is removed by electroplating. Next, the patterned photosensitive resin is removed, and only the final metal bus electrode 43 is left by removing the metal seed layer 42 at the portion where the metal bus electrode 43 is not formed (FIG. 4D). ).

본 발명의 또 다른 특징에 따르면, 상기 금속 시드층을 식각하는 단계는, 5~10%의 황산과 3~5%의 과산화수소수와 0.4%의 황산제일철 및 0.2%의 황산제이철로 이루어진 식각 용액을 사용하여 수행되는 것이 바람직하다. 시약의 성분이 위의 조성보다 작은 경우에는 식각속도가 너무 늦고 반대로 큰 경우는 금속버스전극이 금속 시드층과 함께 식각되는 현상이 발생되기 때문이다.According to another feature of the invention, the step of etching the metal seed layer, an etching solution consisting of 5 to 10% sulfuric acid, 3 to 5% hydrogen peroxide, 0.4% ferrous sulfate and 0.2% ferric sulfate It is preferably carried out using. If the component of the reagent is smaller than the above composition, the etching rate is too slow and, conversely, if the component is large, the metal bus electrode is etched together with the metal seed layer.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 설명한다.Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention.

(실시예 1)(Example 1)

상용의 플라즈마 디스플레이용 ITO 코팅 유리를 탈지(수산화나트륨 0.5 mol/l, 70℃, 10분)-> 수세 -> 에칭(질산 200ml/l, 불산 100ml/l, 상온, 20초) -> 수세 -> 중화(수산하나트륨, 50℃, 30초) -> 촉매화(염화팔라듐 0.002 mol/l, 염화주석 0.111 mol/l, 염산 200ml/l, 상온, 3분) -> 수세한 후 건조의 전처리를 행하였다. Degreasing ITO-coated glass for commercial plasma displays (sodium hydroxide 0.5 mol / l, 70 ° C, 10 minutes)-> washing with water-> etching (200 ml / l nitric acid, 100 ml / l hydrofluoric acid, room temperature, 20 seconds)-> washing water- > Neutralization (sodium hydroxide, 50 ° C, 30 seconds)-> Catalysis (Palladium chloride 0.002 mol / l, Tin chloride 0.111 mol / l, Hydrochloric acid 200ml / l, Room temperature, 3 minutes)-> Wash and pre-dry Was performed.

그 후 황산니켈 0.1 mo./l, 차아인산염나트륨 0.2 mol/l, 사과산 0.5 mol/l, 구연산 0.05 mol/l, 황산아연 0.05 mol/l, 황산암모늄 0.0005 mol/l 및 납초산염 0.0005 mol/l로 이루어진 무전해 도금액을 이용하여 금속 시드층을 형성하였다. 이때 도금액의 pH는 10, 온도는 80℃를 유지하였고, 도금 시간은 4분과 8분으로 하였다.Nickel sulfate 0.1 mo./l, sodium hypophosphite 0.2 mol / l, malic acid 0.5 mol / l, citric acid 0.05 mol / l, zinc sulfate 0.05 mol / l, ammonium sulfate 0.0005 mol / l and lead acetate 0.0005 mol / l A metal seed layer was formed using an electroless plating solution consisting of At this time, the pH of the plating liquid was maintained at 10, the temperature was 80 ℃, the plating time was 4 minutes and 8 minutes.

이렇게 하여 흑색의 금속 시드층을 얻을 수 있었고, SEM으로 단면을 확인한 결과 두께는 각각 0.7㎛ 및 1㎛이었고 ITO 전극 면과의 밀착성도 양호하였다. 또한, 5~10%의 황산과 3~5%의 과산화수소수와 0.4%의 황산제일철 및 0.2%의 황산제이 철로 이루어진 식각수용액을 사용하여 20초 이내에서 식각하여 금속 시드층을 제거하였다.In this way, a black metal seed layer was obtained. The cross section was confirmed by SEM, and the thickness was 0.7 µm and 1 µm, respectively, and the adhesion to the surface of the ITO electrode was good. The metal seed layer was removed by etching within 20 seconds using an etching solution consisting of 5-10% sulfuric acid, 3-5% hydrogen peroxide, 0.4% ferrous sulfate and 0.2% ferrous sulfate.

도 5의 두 번째 시편은 본 실시예에 따라 무전해 도금으로 얻은 금속 시드층에 대한 사진으로서 이 금속 시드층은 흑색을 띠고 있음을 확인하였다. 도 5의 위로부터 세 번째 시편은 흑색의 금속 시드층을 얻은 후 그 위에 전기 도금한 것으로 균일한 도금층을 얻어짐을 확인하였다. 이에 대해, 도 5의 첫 번째 시편은 ITO/유리에 직접 전기 도금한 것으로 균일하게 도금이 되지 않았다.The second specimen of Figure 5 is a photograph of the metal seed layer obtained by electroless plating according to the present embodiment, it was confirmed that the metal seed layer is black. The third specimen from the top of Figure 5 was obtained by obtaining a black metal seed layer and then electroplated on it to confirm that a uniform plating layer was obtained. In contrast, the first specimen of FIG. 5 was electroplated directly onto ITO / glass and was not uniformly plated.

(실시예 2)(Example 2)

실시예 1과 동일한 조건에서 도금 시간만을 2분으로 변경하여 금속 시드층을 형성하였다. 흑색의 금속 시드층을 얻을 수 있었으나, SEM으로 단면을 확인한 결과 두께는 0~0.6㎛로 균일하지 않았다.Under the same conditions as in Example 1, only the plating time was changed to 2 minutes to form a metal seed layer. A black metal seed layer was obtained, but the cross section was confirmed by SEM, and the thickness was not uniform with 0 to 0.6 mu m.

(실시예 3)(Example 3)

실시예 1과 동일한 조건에서 도금 시간만을 12분으로 변경하여 금속 시드층을 형성하였다. 1.3㎛ 두께의 흑색 금속 시드층을 얻을 수 있었으나, 두께 증가에 의한 잔류응력의 동반 증가로 인하여 ITO 전극과의 밀착성이 불량하였다. Under the same conditions as in Example 1, only the plating time was changed to 12 minutes to form a metal seed layer. The black metal seed layer having a thickness of 1.3 μm was obtained, but adhesion with the ITO electrode was poor due to the increase in residual stress caused by the increase in thickness.

(실시예 4)(Example 4)

실시예 1과 동일한 조건에서 도금액의 성분 중 황산아연과 황산암모늄이 존재하지 않는 경우, 즉 황산니켈 0.1 mo./l, 차아인산염나트륨 0.2 mol/l, 사과산 0.5 mol/l, 구연산 0.05 mol/l 및 납초산염 0.0005 mol/l으로 이루어진 도금액의 경우에는 흑색의 금속 시드층을 얻을 수 없었다.Under the same conditions as in Example 1, when zinc sulfate and ammonium sulfate were not present in the components of the plating solution, that is, nickel sulfate 0.1 mo./l, sodium hypophosphite 0.2 mol / l, malic acid 0.5 mol / l, citric acid 0.05 mol / l And in the case of a plating solution composed of lead acetate 0.0005 mol / l, a black metal seed layer could not be obtained.

본 발명에 따른 플라즈마 디스플레이 패널의 버스 전극 제조 방법에 의하면, 종래의 전기 도금법에서 금속 시드층의 형성시 사용하는 증착법을 이용하지 않고, 패턴화된 감광성 수지 사이에 노출된 ITO 전극 표면 위에 흑색의 금속을 직접 무전해 도금하여 두께 1㎛ 이하의 단일 금속 시드층으로 제조함으로써 증착장치를 사용하지 않아도 되며 식각공정도 매우 간단하여 비용면에서 유리할 뿐만 아니라 공정시간도 단축할 수 있다.According to the method of manufacturing a bus electrode of a plasma display panel according to the present invention, a black metal is formed on an ITO electrode surface exposed between patterned photosensitive resins without using a deposition method used for forming a metal seed layer in a conventional electroplating method. By directly electroless plating to produce a single metal seed layer having a thickness of 1㎛ or less, there is no need to use a deposition apparatus, and the etching process is very simple, which is advantageous in terms of cost and shortens the processing time.

Claims (5)

유리/ITO 전극 기판 위에 금속 시드층을 형성하는 단계와; 상기 금속 시드층 위에 감광성 수지층을 도포하는 단계와; 상기 감광성 수지층을 노광 및 현상하여 패턴화하는 단계와; 상기 패턴화된 감광성 수지층 사이로 노출된 금속 시드층 위에 금속전극을 전기 도금하는 단계와; 상기 감광성 수지층을 제거하는 단계와; 상기 금속 시드층을 식각하는 단계를 포함하는 전기 도금법에 의한 플라즈마 디스플레이 패널의 버스 전극의 제조 방법에 있어서,Forming a metal seed layer over the glass / ITO electrode substrate; Applying a photosensitive resin layer on the metal seed layer; Exposing and developing the photosensitive resin layer to pattern it; Electroplating a metal electrode on the metal seed layer exposed between the patterned photosensitive resin layer; Removing the photosensitive resin layer; In the manufacturing method of the bus electrode of the plasma display panel by the electroplating method comprising etching the metal seed layer, 상기 금속 시드층은 무전해 도금법에 의해 형성되며, 금속 시드층 형성 시 환원제로서 0.05~0.5 mol/l의 차아인산염나트륨(soldium hypophosphite)과, 흑색 무전해 금속재료로서 0.05~0.5 mol/l의 황화니켈(nickel sulfate)과, 착화제로서 0.01~0.5 mol/l의 사과산(malic acid) 및 구연산(citric acid) 중 1종 이상과, 안정제로서 0.00005~0.0005 mol/l의 납초산염(lead acetate)과, 아연의 공급원으로서 0.05~0.5 mol/l의 황산아연(zinc sulfate)과, 황의 공급원으로 0.0001~0.0005 mol/l의 황산암모늄(ammonium sulfate)으로 이루어진 도금액을 사용하여 수행되는 것을 특징으로 하는 The metal seed layer is formed by electroless plating, and when forming a metal seed layer, 0.05 to 0.5 mol / l sodium hypophosphite as a reducing agent, and 0.05 to 0.5 mol / l sulfide as a black electroless metal material. Nickel sulfate, at least one of 0.01 to 0.5 mol / l malic acid and citric acid as a complexing agent, and 0.00005 to 0.0005 mol / l lead acetate as a stabilizer; Characterized in that it is carried out using a plating solution consisting of 0.05 to 0.5 mol / l zinc sulfate as a source of zinc and 0.0001 to 0.0005 mol / l ammonium sulfate as a source of sulfur. 플라즈마 디스플레이 패널의 금속 버스 전극의 제조 방법.Method of manufacturing a metal bus electrode of a plasma display panel. 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 도금액은 pH 6~12, 온도 70~90℃인 것을 특징으로 하는 플라즈마 디스플레이 패널의 금속 버스 전극의 제조 방법.The plating solution is a pH 6 ~ 12, the temperature 70 ~ 90 ℃ the manufacturing method of the metal bus electrode of the plasma display panel. 제 1 항에 있어서,The method of claim 1, 상기 무전해 도금법은 4분~8분 동안 수행되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 금속 버스 전극의 제조 방법.The electroless plating method is a method for manufacturing a metal bus electrode of the plasma display panel, characterized in that performed for 4 to 8 minutes. 제 1 항에 있어서,The method of claim 1, 상기 금속 시드층을 식각하는 단계는,5~10%의 황산과 3~5%의 과산화수소수와 0.4%의 황산제일철 및 0.2%의 황산제이철로 이루어진 식각용액을 사용하여 수행되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 금속 버스 전극의 제조 방법.The etching of the metal seed layer may be performed using an etching solution including 5 to 10% sulfuric acid, 3 to 5% hydrogen peroxide, 0.4% ferrous sulfate, and 0.2% ferric sulfate. Method for manufacturing a metal bus electrode of a display panel.
KR1020030064538A 2003-09-17 2003-09-17 Method of fabricating metal bus electrode of plasma display panel KR100555896B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030064538A KR100555896B1 (en) 2003-09-17 2003-09-17 Method of fabricating metal bus electrode of plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030064538A KR100555896B1 (en) 2003-09-17 2003-09-17 Method of fabricating metal bus electrode of plasma display panel

Publications (2)

Publication Number Publication Date
KR20050028377A KR20050028377A (en) 2005-03-23
KR100555896B1 true KR100555896B1 (en) 2006-03-03

Family

ID=37385329

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030064538A KR100555896B1 (en) 2003-09-17 2003-09-17 Method of fabricating metal bus electrode of plasma display panel

Country Status (1)

Country Link
KR (1) KR100555896B1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100759448B1 (en) * 2005-11-24 2007-09-20 삼성에스디아이 주식회사 Plasma display device and manufacturing method thereof
KR100987785B1 (en) * 2006-04-13 2010-10-18 코오롱인더스트리 주식회사 Method of manufacturing metal electrode
KR100780960B1 (en) 2006-09-22 2007-12-03 삼성전자주식회사 Method of forming metal lines and bumps for semiconductor devices
KR101172112B1 (en) 2008-11-14 2012-08-10 엘지이노텍 주식회사 Touch screen and method of manufactureing the same
KR101172113B1 (en) 2008-11-14 2012-08-10 엘지이노텍 주식회사 Touch screen and method of manufactureing the same

Also Published As

Publication number Publication date
KR20050028377A (en) 2005-03-23

Similar Documents

Publication Publication Date Title
US7993509B2 (en) Manufacturing method of double-sided wiring glass substrate
US6127052A (en) Substrate and method for producing it
US6334802B1 (en) Electrode for a display device and method for manufacturing the same
KR20120085042A (en) Method for manufacturing shadow mask for forming a thin layer
KR100555896B1 (en) Method of fabricating metal bus electrode of plasma display panel
US3753816A (en) Method of repairing or depositing a pattern of metal plated areas on an insulating substrate
JPH08227656A (en) Formation of conductive pattern for plasma display
JPH09152507A (en) Production of multicolor liquid crystal display device
JPH11298185A (en) Transparent electromagnetic wave shielding material and its manufacture
US3681110A (en) Method of producing a luminescent-screen structure including light-emitting and light-absorbing areas
JPH09245652A (en) Electrode of plasma display panel and its manufacture
JP4479296B2 (en) Manufacturing method of metal etching products
KR100513494B1 (en) Method for forming electrode in plasma display panel
KR100747049B1 (en) Filter for electromagnetic wave shielding and fabrication method for the same
KR100456140B1 (en) Method of fabricating electrode in plasma display panel
CN118099803A (en) External connection terminal
JP3062637B2 (en) Method of manufacturing fluorescent display tube
JPS58120780A (en) Etching method for transparent conductive film
JPH0143933B2 (en)
JP2003242885A (en) Manufacturing method of substrate for field emission type display
JPS6240309B2 (en)
JPH0612987A (en) Gas discharge type display panel and forming method therreof
JPH0230385B2 (en) MUDENKAIMETSUKIHO
JP2003268587A (en) Thick metallic film pattern and method for manufacturing the same
JPH11339648A (en) Manufacture of glass substrate for flat-panel display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120131

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130205

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee