KR100555700B1 - Booting control device to be included a DSP using an USB cable and controlling method therefore - Google Patents

Booting control device to be included a DSP using an USB cable and controlling method therefore Download PDF

Info

Publication number
KR100555700B1
KR100555700B1 KR1020030099216A KR20030099216A KR100555700B1 KR 100555700 B1 KR100555700 B1 KR 100555700B1 KR 1020030099216 A KR1020030099216 A KR 1020030099216A KR 20030099216 A KR20030099216 A KR 20030099216A KR 100555700 B1 KR100555700 B1 KR 100555700B1
Authority
KR
South Korea
Prior art keywords
dsp
boot
usb cable
fpga
downloading
Prior art date
Application number
KR1020030099216A
Other languages
Korean (ko)
Other versions
KR20050070180A (en
Inventor
이진산
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020030099216A priority Critical patent/KR100555700B1/en
Publication of KR20050070180A publication Critical patent/KR20050070180A/en
Application granted granted Critical
Publication of KR100555700B1 publication Critical patent/KR100555700B1/en

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00Arrangements for software engineering
    • G06F8/60Software deployment
    • G06F8/65Updates
    • G06F8/654Updates using techniques specially adapted for alterable solid state memories, e.g. for EEPROM or flash memories
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/4401Bootstrapping

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)

Abstract

본 발명은 다운로딩장비의 USB포트에 연결되어 다운로딩 프로그램을 전송하는 USB 케이블과, 상기 USB 케이블을 통해 입력되는 다운로딩 프로그램데이터를 인터페이스시키는 인터페이스부와, 상기 인터페이스부에 의해 인터페이스된 다운로딩 프로그램데이터를 디지털신호 처리하여 플래쉬 메모리에 저장하고 해당 다운로딩작업이 종료된 후에 부팅제어정보를 출력하는 DSP와, 상기 DSP의 부팅제어정보에 따라 DSP를 리세트시켜 부팅시키는 FPGA(flexable programmable gate array)로 이루어진 USB 케이블을 이용한 DSP가 구비된 장비의 부팅제어장치 및 그 제어방법을 제공한다.The present invention is connected to a USB port of the downloading device is connected to a USB cable for transmitting a download program, an interface unit for interfacing the download program data input via the USB cable, and a download program interfaced by the interface unit DSP which processes data into digital memory and stores it in flash memory and outputs boot control information after the corresponding download operation is finished, and FPGA (flexible programmable gate array) which resets and boots DSP according to the boot control information of the DSP. Provides a boot control device and a control method of a device equipped with a DSP using a USB cable.

상기와 같은 본 발명은 DSP가 구비된 부팅인터페이스장비내에 FPGA를 구비하고 이 FPGA내에 USB케이블을 통해 전송받은 부팅정보를 저장한 후 업그레이드 프로그램을 모두 다운받은 다음 이 FPGA가 부팅정보를 이용하여 DSP를 리셋시키므로써, DSP 의 부팅을 위해 고가의 JTAG 장비를 사용할 필요가 없이 누구가 용이하게 DSP를 리셋시킬 수 있을 뿐만아니라 부팅정보가 저장된 FPGA를 사용하게 되어 업그레이드용 프로그램을 다운로드할 때 마다 JTAG 장비를 매번 사용할 필요가 없다.As described above, the present invention includes an FPGA in a boot interface device equipped with a DSP, stores boot information transmitted through a USB cable in the FPGA, downloads all upgrade programs, and then the FPGA uses the boot information to install the DSP. By resetting, not only does an expensive JTAG device need to be used to boot the DSP, but anyone can easily reset the DSP and use the FPGA with the boot information. There is no need to use it every time.

USB 케이블, DSP, FPGA, 부팅제어정보, 리세트, 레지스터, 리세트블록USB cable, DSP, FPGA, boot control information, reset, register, reset block

Description

유에스비케이블을 이용한 디에스피가 구비된 장비의 부팅제어장치 및 그 제어방법{Booting control device to be included a DSP using an USB cable and controlling method therefore}Booting control device to be included a DSP using an USB cable and controlling method therefore}

도 1은 종래 JTAG방식을 사용하는 DSP가 구비된 장치를 설명하는 설명도.BRIEF DESCRIPTION OF THE DRAWINGS Explanatory drawing explaining the apparatus with DSP which uses the conventional JTAG method.

도 2는 본 발명의 USB 케이블을 이용하는 DSP가 구비된 장치를 설명하는 설명도.2 is an explanatory diagram illustrating a device equipped with a DSP using a USB cable of the present invention.

도 3은 본 발명의 플로우차트.3 is a flowchart of the present invention.

<부호의 상세한 설명><Detailed Description of Codes>

1 : PC 2 : USB 케이블1: PC 2: USB Cable

3 : 인터페이스부 4 : 플래쉬 메모리3: interface unit 4: flash memory

5 : DSP 6 : FPGA5: DSP 6: FPGA

7 : 레지스터 8 : 리세트블록7: Register 8: Reset Block

9 : 부팅인터페이스장비9: boot interface device

본 발명은 USB 케이블을 이용한 DSP가 구비된 장비의 부팅제어장치 및 그 제 어방법에 관한 것으로, 특히 DSP가 구비된 부팅인터페이스장비내에 FPGA를 구비하고 이 FPGA내에 USB케이블을 통해 전송받은 부팅정보를 저장한 후 업그레이드 프로그램을 모두 다운받은 다음 이 FPGA가 부팅정보를 이용하여 DSP를 리셋시키는 USB 케이블을 이용한 DSP가 구비된 장비의 부팅제어장치 및 그 제어방법에 관한것이다.The present invention relates to a boot control device for a device equipped with a DSP using a USB cable and a control method thereof. In particular, the present invention provides an FPGA in a boot interface device equipped with a DSP and provides boot information transmitted through a USB cable in the FPGA. It is about boot control device and control method of DSP equipped equipment using USB cable that this FPGA resets DSP by using boot information after downloading all upgrade programs.

일반적으로 MTS(Universal mobile telecommunication system)망은 이동전화나 컴퓨터 사용자들이 전세계 어디에 있든지 간에 "제3 세대", 광대역 패킷 기반의 텍스트, 디지털화된 음성이나 비디오 그리고 멀티미디어 데이터를 2 Mbps 이상의 고속으로 전송할 수 있는 일관된 서비스를 제공한다. 이러한 UMTS망은 컴퓨터와 전화 사용자들이 여행중에도 지속적으로 인터넷에 접속할 수 있게하며, 자신이 어느 곳을 여행중이든지 상관없이 동일한 성능을 가질수 있게한다. 사용자들은 육상 무선과 인공위성 전송기술의 조합을 통해 이 UMTS 서비스를 이용하게 된다. 그리고, 이러한 UMTS망에는 이동중인 단말기로부터 송수신되는 무선신호를 처리하게 위해 통상 네트워크형태로 구성되는 기지국(Node-B)과 기지국제어기(RNC:Radio network controller) 및 코어 네트워크(Core network) 등을 구비하고 있다. 그런데, 상기와 같은 node-B나 RNC 등에는 내장된 프로그램을 필요에 따라 업그레이드를 할 필요가 있는데, 이때 보통 이들 장치들과 사용자 다운로딩장비 예컨대, PC와 같은 장비사이에 구비되어 다운로딩신호를 처리해주는 다수의 DSP(Digital signal processor)가 구비된 부팅인터페이스장치가 사용되고 있다.In general, MTS (Universal Mobile Telecommunication System) networks can transmit "third generation", broadband packet-based text, digitized voice or video and multimedia data at high speeds of 2 Mbps or higher, regardless of where mobile or computer users are in the world. Provide consistent service. This UMTS network allows computer and telephone users to continue to access the Internet while traveling and have the same performance no matter where they are traveling. Users will use this UMTS service through a combination of terrestrial radio and satellite transmission technology. In addition, the UMTS network includes a base station (Node-B), a base station controller (RNC), a core network (Core network), and the like, which are generally configured in a network form to process radio signals transmitted and received from mobile terminals. Doing. By the way, it is necessary to upgrade the built-in program in the node-B or RNC as necessary, such as, usually between these devices and the user download equipment, such as a PC to download the download signal A boot interface device having a plurality of digital signal processors (DSPs) for processing is used.

그러면, 상기와 같은 종래 통신시스템의 DSP가 구비된 부팅인터페이스장치를 도 1을 참고로 살펴보면, JTAG(Joint Test Action Group) 케이블(70)을 통해 다운 로딩 프로그램을 JTAG방식으로 변환전송하는 PC(72)의 JTAG PCI 카드(71)와, 상기 JTAG PCI 카드(71)로부터 JTAG 케이블(70)을 통해 입력되는 JTAG 방식의 다운로딩신호를 인터페이스시키는 JTAG 인터페이스부(73)와, 상기 JTAG 인터페이스부(73)에 의해 출력된 다운로딩신호를 디지털신호 처리하여 플래쉬 메모리(74)에 저장하고 그 저장된 다운로딩데이터에 의해 프로그램을 재실행하는 DSP(75)와, 상기 DSP(75)의 리셋동작을 푸쉬버튼(76)의 스위칭신호에 의해 처리하는 리셋관리회로부(77)를 포함한다.Then, referring to FIG. 1, a boot interface device equipped with a DSP of a conventional communication system as described above, a PC 72 converting and transferring a downloading program to a JTAG method through a Joint Test Action Group (JTAG) cable 70. JTAG interface card 73 for interfacing a JTAG PCI card 71, a JTAG-type downloading signal input from the JTAG PCI card 71 via a JTAG cable 70, and the JTAG interface part 73 Digital processing of the downloading signal outputted by the digital signal, stored in the flash memory 74 and re-executing the program by the stored downloading data and the reset operation of the DSP (75) push button ( And a reset management circuit portion 77 for processing by the switching signal of 76.

여기서, 상기 JTAG는 하드웨어 테스트나 연결 상태 등을 체크할 수 있는 것으로, JTAG는 표준 1149.1-1990, IEEE(Institute of Electrical and Electronics Engineers) 표준 시험 액세스 포트와 경계-검사 구조(Standard Test Access Port and Boundary-Scan Architecture)와 그의 보완판으로서 발표된 시험능력 표준을 개발한 IEEE 기술 분과위원회를 말한다. 70년대 중반에는 "bed-of-nails"라는 테크닉을 사용하여 직접 PCBs(print circuit boards)에 접촉하는 방식으로 보드를 테스트 하였다(현재에도 지그라는 테스트 장비를 사용함). 그런데, 보드의 단자 사이의 거리가 좁아짐에 따라 테스트가 매우 어렵게 되었고, 결정적으로 멀티 레이어 보드(multi layer board)가 나타남에 따라 위의 방법은 불가능하게 되었으며, 테스트하다가 하드웨어에 손상을 가져다 줄 수 있고, 고가의 비용 등 여러 가지 문제점들이 발생하게 되었다. 이를 해결하기 위해 80년대 중반에 Joint European Test Access Group 이란 단체가 결성되었으며, 그들은 "a serial shift register around the boundary of the device"라는 개념을 발전 시켰다. JTAG란 용어 대신에 바운더 리 스캔(Boundary-Scan)이란 용어도 사용하는데, JTAG는 칩 내부에 바운더리 셀(Boundary Cell)을 구비하여 외부의 핀과 일대 일로 연결시켜 프로세서가 할 수 있는 동작을 중간에 셀(Cell)을 통해 모든 동작을 인위적으로 수행할 수 있어 여러 가지 하드웨어 테스트나 연결 상태 등을 체크할 수 있다.Here, the JTAG may check hardware test or connection status, and the JTAG is a standard 1149.1-1990, Institute of Electrical and Electronics Engineers (IEEE) standard test access port and boundary-test structure. IEEE Technical Subcommittee that developed the Test Capability Standards as a complement to Scan Architecture. In the mid-70s, we used a technique called "bed-of-nails" to test the boards by directly touching the printed circuit boards (although we still use the same test equipment). However, as the distance between the terminals of the board became narrower, the test became very difficult, and as the multi-layer board appeared crucially, the above method was impossible, and the test could cause damage to the hardware. Many problems have arisen, including high costs and high costs. To address this, an organization called the Joint European Test Access Group was formed in the mid-80s, and they developed the concept of a serial shift register around the boundary of the device. Instead of using the term JTAG, the term boundary-scan is also used. JTAG has a boundary cell inside the chip that connects one-to-one with an external pin to intermediate the processor's actions. All operations can be performed artificially through the cell, allowing you to check various hardware tests or connection statuses.

한편, 상기와 같은 종래 통신시스템의 DSP가 구비된 부팅인터페이스장치의 동작을 살펴보면, 먼저, 관리자가 임의의 시스템 예컨대, node-B나 RNC와 연결된 DSP의 내장 프로그램을 업그레이드를 할 필요가 있을 경우 다운로딩 프로그램이 내장된 PC(72)의 JTAG PCI 카드(71)를 JTAG 케이블(70)을 통해 상대편 시스템내에 구비된 부팅인터페이스장비(78)의 JTAG 인터페이스부(73)에 연결시킨다. 그리고, 상기 PC(72)는 다운로딩데이터를 JTAG PCI 카드(71)로 로드시키면, 상기 JTAG PCI 카드(71)가 이 다운로딩 프로그램을 JTAG방식으로 변환한 다음 JTAG 케이블(70)을 통해 JTAG 인터페이스부(73)로 전송한다. 그러면, 상기 JTAG 인터페이스부(73)는 상기 JTAG PCI 카드(71)로부터 JTAG 케이블(70)을 통해 입력되는 JTAG 방식의 다운로딩신호를 인터페이스시켜 DSP(75)로 입력시킨다. 그리고, 상기 DSP(75)는 상기 JTAG 인터페이스부(73)에 의해 출력된 다운로딩신호를 디지털신호 처리하여 플래쉬 메모리(74)에 저장시킨다. On the other hand, referring to the operation of the boot interface device equipped with the DSP of the conventional communication system as described above, first, if the administrator needs to upgrade the embedded program of the DSP connected to any system, for example, node-B or RNC The JTAG PCI card 71 of the PC 72 having the loading program is connected to the JTAG interface 73 of the boot interface device 78 provided in the opposite system via the JTAG cable 70. When the PC 72 loads the downloading data into the JTAG PCI card 71, the JTAG PCI card 71 converts the downloading program into the JTAG method, and then JTAG interface through the JTAG cable 70. Transfer to section 73. Then, the JTAG interface unit 73 interfaces the JTAG type downloading signal inputted from the JTAG PCI card 71 through the JTAG cable 70 and inputs it to the DSP 75. The DSP 75 digitally processes the downloading signal output by the JTAG interface unit 73 and stores the digital signal in the flash memory 74.

이때, 상기 과정후에 DSP(75)를 리셋시켜주어야 하는데, 여기서 이러한 리셋방법에는 외부에서 사용자가 푸쉬버튼(76)을 눌러주거나 혹은 전원을 온/오프시켜 리셋관리회로부(77)로 하여금 DSP(75)를 리셋시키는 방법이 있다. 그러면, 상기 DSP(75)의 리셋과정후에 DSP(75)는 플래쉬 메모리(74)로부터 새로 업그레이된 부팅 정보를 이용하여 부팅한 다음 새로운 프로그램을 실행한다.At this time, after the above process, the DSP 75 should be reset. In this reset method, the user pushes the push button 76 or turns on / off the power to cause the reset management circuitry 77 to reset the DSP 75. ) Is a way to reset. Then, after the DSP 75 reset process, the DSP 75 boots using the newly upgraded boot information from the flash memory 74 and then executes a new program.

그러나, 상기와 같은 종래 통신시스템의 DSP가 구비된 부팅인터페이스장치는 However, the boot interface device provided with the DSP of the conventional communication system as described above

프로그램을 다운로딩하고 DSP를 부팅시키기 위해 고가의 JTAG 장비를 다량으로 보유해야 하므로 그에 따라 장비의 다운로딩비용이 상당히 증가하였으며, 또한, 업그레이드용 프로그램을 다운로드할 때 마다 JTAG 장비를 매번 사용해야 하므로 그에 따라 장비의 다운로딩 편의성도 상당히 저하된다는 문제점이 있었다.In order to download the program and to have a large amount of expensive JTAG equipment to boot the DSP, the download cost of the equipment has increased considerably. Also, each time you download the upgrade program, you must use the JTAG equipment every time. There was also a problem that the download convenience of the equipment is also significantly reduced.

이에 본 발명은 상기와 같은 종래 제반 문제점을 해결하기 위해 발명된 것으로, DSP 의 부팅을 위해 고가의 JTAG 장비를 사용할 필요가 없이 누구가 용이하게 DSP를 리셋시킬 수 있으므로 그에 따라 장비의 다운로딩비용을 상당히 저감시킬 수 있는 USB 케이블을 이용한 DSP가 구비된 장비의 부팅제어장치 및 그 제어방법을 제공함에 그 목적이 있다.Accordingly, the present invention has been invented to solve the above-mentioned conventional problems, and anyone can easily reset the DSP without having to use expensive JTAG equipment for booting the DSP, thereby reducing the download cost of the equipment. It is an object of the present invention to provide a boot control device and a control method for a device equipped with a DSP using a USB cable that can be significantly reduced.

본 발명의 다른 목적은 부팅정보가 저장된 FPGA를 사용하게 되어 업그레이드용 프로그램을 다운로드할 때 마다 JTAG 장비를 매번 사용할 필요가 없으므로 그에 따라 장비의 다운로딩 편의성도 상당히 향상되는 USB 케이블을 이용한 DSP가 구비된 장비의 부팅제어장치 및 그 제어방법을 제공하는데 있다.Another object of the present invention is to use the FPGA with the boot information is stored so that you do not have to use the JTAG device every time you download the upgrade program, according to the DSP is equipped with a USB cable that significantly improves the download convenience of the device accordingly The present invention provides a boot control device and a control method thereof.

상기와 같은 목적을 달성하기 위한 본 발명은 다운로딩장비의 USB포트에 연결되어 다운로딩 프로그램을 전송하는 USB 케이블과, 상기 USB 케이블을 통해 입력되는 다운로딩 프로그램데이터를 인터페이스시키는 인터페이스부와, 상기 인터페이 스부에 의해 인터페이스된 다운로딩 프로그램데이터를 디지털신호 처리하여 플래쉬 메모리에 저장하고 해당 다운로딩작업이 종료된 후에 부팅제어정보를 출력하는 DSP와, 상기 DSP의 부팅제어정보에 따라 DSP를 리세트시켜 부팅시키는 FPGA로 이루어진 USB 케이블을 이용한 DSP가 구비된 장비의 부팅제어장치를 제공한다.The present invention for achieving the above object is a USB cable connected to the USB port of the download device for transmitting a download program, an interface unit for interfacing the download program data input via the USB cable, and the interface Digital processing of downloading program data interfaced by the bus, storing it in flash memory, and outputting boot control information after the corresponding download operation is finished, and resetting and booting the DSP according to the boot control information of the DSP. Provides a boot control device for a device equipped with a DSP using a USB cable consisting of an FPGA.

본 발명의 다른 특징은 DSP가 구비된 장치에서 다운로딩장비로부터 부팅명령신호가 입력되었을 경우 DSP가 PC로부터 USB케이블을 통해 새로운 프로그램을 다운로드받아 플래쉬 메모리에 저장시키는 다운로딩 실행단계와, 상기 다운로딩 실행단계후에 현재 진행중인 다운로딩작업이 완료되었는 지를 확인하는 다운로딩완료 확인단계와, 상기 다운로딩완료 확인단계에 의해 현재 진행중인 다운로딩작업이 완료되었음이 확인될 경우 DSP가 FPGA의 레지스터내에 부팅제어정보를 입력시키는 부팅제어정보 입력단계와, 상기 부팅제어정보 입력단계후에 FPGA의 리세트블록이 DSP를 리세트시켜 재부팅시키는 DSP부팅단계와, 상기 DSP부팅단계후에 DSP가 플래쉬 메모리로부터 새로 다운로딩받은 프로그램을 읽어들여 실행하는 DSP구동단계로 이루어진 USB 케이블을 이용한 DSP가 구비된 장비의 부팅제어장치의 제어방법을 제공한다.In another aspect of the present invention, when the boot command signal is input from the downloading device in a device equipped with a DSP, a downloading execution step of downloading a new program from a PC through a USB cable and storing it in a flash memory; After the execution step, if the download completion check step confirms whether the download operation in progress is completed, and the download completion check operation is confirmed by the downloading completion check step, the DSP controls boot control information in the register of the FPGA. A boot control information input step of inputting a signal, a DSP booting step of resetting and rebooting the DSP by the reset block of the FPGA after the boot control information input step, and a program newly downloaded from the flash memory by the DSP after the DSP booting step. USB cable consisting of DSP drive steps to read and execute It provides a control method of the boot control unit of the equipment provided with the DSP.

이하, 본 발명을 첨부된 예시도면에 의거 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

본 발명 장치는 도 2에 도시된 바와같이 PC(1)의 USB포트에 연결되어 다운로딩 프로그램을 전송하는 USB 케이블(2)과, 상기 USB 케이블(2)을 통해 입력되는 다운로딩 프로그램데이터를 인터페이스시키는 인터페이스부(3)와, 상기 인터페이스부(3)에 의해 인터페이스된 다운로딩 프로그램데이터를 디지털신호 처리 하여 플래쉬 메모리(4)에 저장하고 해당 다운로딩작업이 종료된 후에 부팅제어정보를 출력하는 DSP(5)와, 상기 DSP(5)의 부팅제어정보에 따라 DSP(5)를 리세트시켜 부팅시키는 FPGA(6)로 이루어진다.As shown in FIG. 2, the apparatus of the present invention interfaces a USB cable 2 connected to a USB port of a PC 1 to transmit a download program, and a download program data input through the USB cable 2. A DSP for digitally processing the program data interfaced by the interface unit 3 and the download program data interfaced by the interface unit 3 and storing the data in the flash memory 4 and outputting boot control information after the corresponding downloading operation is completed. (5) and the FPGA 6 for resetting and booting the DSP 5 in accordance with the boot control information of the DSP 5 above.

여기서, 상기 FPGA(6)는 DSP(5)가 다운로딩작업이 종료된 후에 출력한 부팅제어정보를 저장하는 레지스터(7)와, 상기 레지스터(7)에 부팅제어정보가 저장될 경우 DSP(5)를 리세트시켜 부팅시키는 리세트블록(8)으로 이루어진다.Here, the FPGA 6 stores a register 7 for storing boot control information output after the downloading operation is completed by the DSP 5 and, if the boot control information is stored in the register 7, DSP 5. It is composed of a reset block (8) for resetting and booting.

다음에는 상기와 같은 본 발명장치의 제어방법을 설명한다.Next, the control method of the present invention as described above will be described.

본 발명의 방법은 도 3에 도시된 바와같이 초기화단계(S1)로 진행하여 초기 프로그램이 저장된 플래쉬 메모리를 갖는 DSP를 리세트시켜 초기화시킨다. 그리고, 상기 초기화단계(S2)후에 부팅명령 입력판단단계(S2)로 진행하여 PC로부터 부팅명령신호가 입력되었는 지를 판단한다. 이때, 상기 부팅명령 입력판단단계(S2)중에 판단한 결과 PC로부터 부팅명령신호가 입력되지 않았을 경우 현단계를 종료하고 대기상태로 진행한다. 그러나, 상기 부팅명령 입력판단단계(S2)중에 판단한 결과 PC로부터 부팅명령신호가 입력되었을 경우 다운로딩 실행단계(S3)로 진행하여 DSP가 PC로부터 USB케이블을 통해 새로운 프로그램을 다운로드받아 플래쉬 메모리에 저장시킨다. 그리고, 상기 다운로딩 실행단계(S3)후에 다운로딩완료 판단단계(S4)로 진행하여 현재 진행중인 다운로딩작업이 완료되었는 지를 판단한다. 이때, 상기 다운로딩완료 판단단계(S4)로 진행하여 현재 진행중인 다운로딩작업이 완료되지 않았을 경우 전단계(S3)로 복귀하여 루프를 반복수행한다. 그러나, 상기 다운로딩완료 판단단계(S4)로 진행하여 현재 진행중인 다운로딩작업이 완료되었을 경우 부팅제어정 보 입력단계(S5)로 진행하여 DSP가 FPGA의 레지스터내에 부팅제어정보를 입력시킨다. 또한, 상기 부팅제어정보 입력단계(S5)후에 DSP부팅단계(S6)로 진행하여 FPGA의 리세트블록이 DSP를 리세트시켜 재부팅시킨다. 그리고, 상기 DSP부팅단계(S6)후에 DSP구동단계(S7)로 진행하여 DSP가 플래쉬 메모리로부터 새로 다운로딩받은 프로그램을 읽어들여 실행한다. The method of the present invention proceeds to the initialization step S1 as shown in FIG. 3 to reset and initialize the DSP having the flash memory in which the initial program is stored. Then, after the initialization step (S2) proceeds to the boot command input determination step (S2) to determine whether the boot command signal is input from the PC. At this time, if the boot command signal is not input from the PC as a result of the determination during the boot command input determination step (S2), the current step ends and proceeds to the standby state. However, if the boot command signal is input from the PC as a result of the determination during the boot command input determination step (S2), the process proceeds to the downloading execution step (S3) and the DSP downloads a new program from the PC through the USB cable and stores it in the flash memory. Let's do it. Then, after the downloading execution step (S3) proceeds to the download completion determination step (S4) to determine whether the download operation in progress is completed. At this time, if the downloading complete operation is not completed in step S4, the process returns to the previous step S3 and repeats the loop. However, when the downloading completion operation is completed by the downloading completion determination step (S4), the process proceeds to the boot control information input step (S5) and the DSP inputs the boot control information into the register of the FPGA. In addition, after the boot control information input step S5, the process proceeds to the DSP booting step S6, and the reset block of the FPGA resets and reboots the DSP. After the DSP booting step S6, the process proceeds to the DSP driving step S7, where the DSP reads and executes the newly downloaded program from the flash memory.

다시말해서, 관리자가 임의의 시스템 예컨대, node-B나 RNC에 연결된 DSP(5)의 내장 프로그램을 업그레이드를 할 필요가 있을 경우 다운로딩 프로그램이 내장된 PC(1)에서 USB 케이블(2)을 통해 상대편 시스템내에 구비된 부팅인터페이스장비(9)의 인터페이스부(3)에 연결시킨다. 그리고, 상기 PC(1)는 다운로딩데이터를 부팅명령을 전송한 다음 USB 케이블(2)을 통해 인터페이스부(3)로 전송한다. 그러면, 상기 인터페이스부(3)는 상기 USB 케이블(2)을 통해 입력되는 다운로딩 프로그램데이터를 인터페이스시켜 DSP(5)로 입력시킨다. 그리고, 상기 DSP(5)는 상기 인터페이스부(3)에 의해 출력된 다운로딩신호를 디지털신호 처리하여 플래쉬 메모리(4)에 저장시킨다. 이때, 상기 DSP(5)는 현재 진행중인 다운로딩작업이 완료되었을 경우 FPGA(6)의 레지스터(7)내에 부팅제어정보를 입력시킨다. 그러면, 상기 FPGA(6)의 리세트블록(8)은 상기 부팅제어정보에 따라 DSP(5)를 리세트시켜 재부팅시킨다. 따라서, 상기 DSP(5)는 플래쉬 메모리(4)로부터 새로 다운로딩받은 프로그램을 읽어들여 실행한다. In other words, if the administrator needs to upgrade the built-in program of the DSP (5) connected to any system, such as node-B or RNC, via the USB cable (2) in the PC (1) with the download program embedded It is connected to the interface unit 3 of the boot interface device 9 provided in the opposing system. Then, the PC 1 transmits the download data to the interface unit 3 via the USB cable 2 after transmitting the boot command. Then, the interface unit 3 interfaces the downloading program data input through the USB cable 2 and inputs it to the DSP 5. The DSP 5 digitally processes the downloading signal output by the interface unit 3 and stores the digital signal in the flash memory 4. At this time, the DSP 5 inputs the boot control information into the register 7 of the FPGA 6 when the ongoing downloading operation is completed. Then, the reset block 8 of the FPGA 6 resets and reboots the DSP 5 according to the boot control information. Therefore, the DSP 5 reads the newly downloaded program from the flash memory 4 and executes it.

이상 설명에서와 같이 본 발명은 DSP가 구비된 부팅인터페이스장비내에 FPGA 를 구비하고 이 FPGA내에 USB케이블을 통해 전송받은 부팅정보를 저장한 후 업그레이드 프로그램을 모두 다운받은 다음 이 FPGA가 부팅정보를 이용하여 DSP를 리셋시키므로써, DSP 의 부팅을 위해 고가의 JTAG 장비를 사용할 필요가 없이 누구가 용이하게 DSP를 리셋시킬 수 있으므로 그에 따라 장비의 다운로딩비용을 상당히 저감시킬 수 있는 장점을 가지고 있다.As described above, the present invention includes an FPGA in a boot interface device equipped with a DSP, stores boot information transmitted through a USB cable in the FPGA, downloads all upgrade programs, and then uses the FPGA boot information. By resetting the DSP, anyone can easily reset the DSP without having to use expensive JTAG equipment to boot the DSP, which has the advantage of significantly reducing the downloading cost of the equipment.

또한, 본 발명에 의하면, 부팅정보가 저장된 FPGA를 사용하게 되어 업그레이드용 프로그램을 다운로드할 때 마다 JTAG 장비를 매번 사용할 필요가 없으므로 그에 따라 장비의 다운로딩 편의성도 상당히 향상되는 효과도 있다.
In addition, according to the present invention, since the FPGA stores the boot information, the JTAG device does not need to be used every time the upgrade program is downloaded, and thus the convenience of downloading the device is also significantly improved.

Claims (3)

다운로딩장비의 USB포트에 연결되어 다운로딩 프로그램을 전송하는 USB 케이블과, 상기 USB 케이블을 통해 입력되는 다운로딩 프로그램데이터를 인터페이스시키는 인터페이스부와, 상기 인터페이스부에 의해 인터페이스된 다운로딩 프로그램데이터를 디지털신호 처리하여 플래쉬 메모리에 저장하고 해당 다운로딩작업이 종료된 후에 부팅제어정보를 출력하는 DSP와, 상기 DSP의 부팅제어정보에 따라 DSP를 리세트시켜 부팅시키는 FPGA로 이루어진 것을 특징으로 하는 USB 케이블을 이용한 DSP가 구비된 장비의 부팅제어장치.A USB cable connected to the USB port of the downloading device to transfer the downloading program, an interface unit for interfacing the download program data input through the USB cable, and a download program data interfaced by the interface unit. A USB cable comprising a DSP which processes a signal, stores it in a flash memory and outputs boot control information after the corresponding download operation is finished, and an FPGA which resets and boots the DSP according to the boot control information of the DSP. Boot control device for equipment equipped with DSP. 제1항에 있어서, 상기 FPGA는 DSP가 다운로딩작업이 종료된 후에 출력한 부팅제어정보를 저장하는 레지스터와, 상기 레지스터에 부팅제어정보가 저장될 경우 DSP를 리세트시켜 부팅시키는 리세트블록을 포함하는 것을 특징으로 하는 USB 케이블을 이용한 DSP가 구비된 장비의 부팅제어장치.The method of claim 1, wherein the FPGA has a register for storing the boot control information output after the DSP has finished the download operation, and a reset block for resetting and booting the DSP when the boot control information is stored in the register; Boot control device equipped with a DSP using a USB cable, characterized in that it comprises a. DSP가 구비된 장치에서 다운로딩장비로부터 부팅명령신호가 입력되었을 경우 DSP가 PC로부터 USB케이블을 통해 새로운 프로그램을 다운로드받아 플래쉬 메모리에 저장시키는 다운로딩 실행단계와, 상기 다운로딩 실행단계후에 현재 진행중인 다운로딩작업이 완료되었는 지를 확인하는 다운로딩완료 확인단계와, 상기 다운로딩완료 확인단계에 의해 현재 진행중인 다운로딩작업이 완료되었음이 확인될 경우 DSP가 FPGA의 레지스터내에 부팅제어정보를 입력시키는 부팅제어정보 입력단계와, 상기 부팅제어정보 입력단계후에 FPGA의 리세트블록이 DSP를 리세트시켜 재부팅시키는 DSP부팅단계와, 상기 DSP부팅단계후에 DSP가 플래쉬 메모리로부터 새로 다운로딩받은 프로그램을 읽어들여 실행하는 DSP구동단계로 이루어진 것을 특징으로 하는 USB 케이블을 이용한 DSP가 구비된 장비의 부팅제어장치의 제어방법.When the boot command signal is input from the downloading device in a device equipped with a DSP, a download execution step in which the DSP downloads a new program from a PC through a USB cable and stores it in a flash memory; and the download currently in progress after the downloading execution step. The booting completion information for checking the completion of the loading operation, and if the downloading is completed by the downloading completion confirmation step, the DSP inputs boot control information into the register of the FPGA. A DSP booting step in which a reset block of the FPGA resets and reboots the DSP after the inputting step and the booting control information inputting step; and a DSP that reads and executes a newly downloaded program from the flash memory after the DSP booting step. Using a USB cable, characterized in that the drive step Control method of boot control device of equipment equipped with DSP.
KR1020030099216A 2003-12-29 2003-12-29 Booting control device to be included a DSP using an USB cable and controlling method therefore KR100555700B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030099216A KR100555700B1 (en) 2003-12-29 2003-12-29 Booting control device to be included a DSP using an USB cable and controlling method therefore

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030099216A KR100555700B1 (en) 2003-12-29 2003-12-29 Booting control device to be included a DSP using an USB cable and controlling method therefore

Publications (2)

Publication Number Publication Date
KR20050070180A KR20050070180A (en) 2005-07-07
KR100555700B1 true KR100555700B1 (en) 2006-03-03

Family

ID=37260292

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030099216A KR100555700B1 (en) 2003-12-29 2003-12-29 Booting control device to be included a DSP using an USB cable and controlling method therefore

Country Status (1)

Country Link
KR (1) KR100555700B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101053823B1 (en) * 2011-03-31 2011-08-03 삼성탈레스 주식회사 Method of duplicating central station and apparatus thereof in satellite communication systems
CN106547574A (en) * 2016-12-08 2017-03-29 航天恒星科技有限公司 The outside download system and method for a kind of DSP programs and FPGA programs

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020071560A (en) * 2001-03-07 2002-09-13 엘지전자주식회사 Method for updating software of personal communication system
KR100388351B1 (en) 2003-01-29 2003-06-25 Telechips Inc Method for executing system upgrade in device for supporting standard file copy function
KR20050018394A (en) * 2003-08-12 2005-02-23 삼성전자주식회사 Retargetable emulation apparatus providing for target system verifying using micro-control unit, micro-computer development system having it, and method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020071560A (en) * 2001-03-07 2002-09-13 엘지전자주식회사 Method for updating software of personal communication system
KR100388351B1 (en) 2003-01-29 2003-06-25 Telechips Inc Method for executing system upgrade in device for supporting standard file copy function
KR20050018394A (en) * 2003-08-12 2005-02-23 삼성전자주식회사 Retargetable emulation apparatus providing for target system verifying using micro-control unit, micro-computer development system having it, and method thereof

Also Published As

Publication number Publication date
KR20050070180A (en) 2005-07-07

Similar Documents

Publication Publication Date Title
US8386764B2 (en) BIOS architecture
EP2158495B1 (en) Integrated circuit with self-test feature for validating functionality of external interfaces
CN108475227B (en) Test functional assembly and data debugging method
US20080120058A1 (en) Multi-cpu mobile terminal and multi-cpu test system and method
US6584590B1 (en) JTAG port-sharing device
JP4601957B2 (en) On-the-fly configuration of electronic devices with attachable submodules
CN102479132A (en) Test system and test method for multiple chips
US7783799B1 (en) Remotely controllable switch and testing methods using same
CN103154921A (en) Usb to i2c and spi bridge
CN110837485B (en) Interface configuration method and device, electronic device and electronic equipment
KR100555700B1 (en) Booting control device to be included a DSP using an USB cable and controlling method therefore
US7587294B2 (en) SATA device having self-test function for OOB-signaling
EP0462328A1 (en) Test device for an electronic chip
KR100606837B1 (en) JTAG Interface Device of mboile phone using receptacle
CN114090090A (en) Terminal firmware starting method and device, electronic equipment and storage medium
KR100606750B1 (en) apparatus for downloading program, which is used for handy set
US7761679B2 (en) Method for recovering from download failure of program and portable terminal employing the method
KR101284616B1 (en) An universal serial bus device and Method for improving data transfer rate in thereof and mobile terminal installed thereof
KR100623359B1 (en) A portable apparatus downloading booting program without other equipment and its method
CN110850779A (en) Circuit of CAN bus interface expansion interface
CN220691390U (en) Debugging device and development system
US6963829B1 (en) Method and apparatus for interfacing a spectrum digital incorporated TMS470 evaluation board with a spectrum digital incorporated TMS320LC54X evaluation board
WO2007108596A1 (en) Apparatus and method for transmitting data
KR940000453B1 (en) Low-hevel processor loading method in electronic exchange
KR100629464B1 (en) Parallel download method for increasing download speed of firmware for use in multi - microprocessor mobile communication terminal

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee