KR100555465B1 - Method for overlaing two layers of a semiconductor device - Google Patents

Method for overlaing two layers of a semiconductor device Download PDF

Info

Publication number
KR100555465B1
KR100555465B1 KR1019990007728A KR19990007728A KR100555465B1 KR 100555465 B1 KR100555465 B1 KR 100555465B1 KR 1019990007728 A KR1019990007728 A KR 1019990007728A KR 19990007728 A KR19990007728 A KR 19990007728A KR 100555465 B1 KR100555465 B1 KR 100555465B1
Authority
KR
South Korea
Prior art keywords
overlay key
pattern
material layer
forming
alignment
Prior art date
Application number
KR1019990007728A
Other languages
Korean (ko)
Other versions
KR20000059846A (en
Inventor
성낙근
김호철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019990007728A priority Critical patent/KR100555465B1/en
Publication of KR20000059846A publication Critical patent/KR20000059846A/en
Application granted granted Critical
Publication of KR100555465B1 publication Critical patent/KR100555465B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Abstract

반도체 장치의 층간 정렬방법에 관해 개시되어 있다. 본 발명은 적층되는 두 물질층간의 정렬을 위해 하부 물질층에 디바이스 패턴과 동일한 피치를 갖는 제1 오버레이 키를 제1 디바이스 패턴과 동시에 형성한 다음, 상기 제1 물질층 상에 제2 물질층을 형성하고, 상기 제2 물질층 상에 상기 제2 물질층에 형성될 디바이스 패턴과 동일한 피치를 가지며 상기 제1 오버레이 키와 어떤 정해진 형태로 겹치는 제2 오버레이 키 형성용 감광막 패턴을 제2 디바이스 패턴 형성용 감광막 패턴과 동시에 형성한다. 이때, 상기 제1 오버레이 키와 상기 제2 오버레이 키 형성용 감광막 패턴의 겹침으로부터 나타나는 회절무늬를 관측함으로써 상기 두 물질층 간의 정렬정도를 측정할 수 있다. 이와 같이, 본 발명은 두 물질층간의 정렬 측정을 위한 별도의 공정이 필요하지 않으므로, 공정의 추가에 따른 비용을 줄일 수 있고, 또한 두 물질층의 정렬에 소요되는 시간을 감소시킬 수 있으므로 생산성을 높일 수 있다.An interlayer alignment method of a semiconductor device is disclosed. The present invention forms a first overlay key having the same pitch as the device pattern on the lower material layer at the same time as the first device pattern for alignment between the two material layers to be laminated, and then forming a second material layer on the first material layer. And forming a second overlay key forming photoresist pattern having the same pitch as the device pattern to be formed on the second material layer and overlapping the first overlay key in a predetermined shape on the second material layer. It is formed at the same time as the photoresist film pattern. In this case, the degree of alignment between the two material layers may be measured by observing a diffraction pattern resulting from the overlap between the first overlay key and the photosensitive film pattern for forming the second overlay key. As such, the present invention does not require a separate process for measuring the alignment between the two material layers, thereby reducing the cost of adding the process and also reducing the time required for the alignment of the two material layers. It can increase.

Description

반도체 장치의 층간 정렬 방법{Method for overlaing two layers of a semiconductor device}Method for overlaing two layers of a semiconductor device

도 1은 본 발명의 실시예에 의한 반도체 장치의 정렬방법을 단계별로 나타낸 순서도이다.1 is a flowchart illustrating a method of aligning a semiconductor device in accordance with an embodiment of the present invention.

도 2는 본 발명의 실시예에 의한 반도체 장치의 정렬방법에서 제1 층 상에 형성되는 제1 오버레이 키의 평면도이다.2 is a plan view of a first overlay key formed on a first layer in a method of aligning a semiconductor device according to an embodiment of the present disclosure.

도 3은 본 발명의 실시예에 의한 반도체 장치의 정렬방법에서 제1 층 상에 형성되는 제2 오버레이 키의 평면도이다.3 is a plan view of a second overlay key formed on a first layer in a method of aligning a semiconductor device according to an embodiment of the present disclosure.

도 4는 본 발명의 실시예에 의한 반도체 장치의 정렬방법에서 제1 및 제2 오버레이 키가 겹친 상태의 평면도이다.4 is a plan view of the first and second overlay keys overlapped in the semiconductor device alignment method according to the embodiment of the present invention.

도 5는 본 발명의 제2 실시예에 의한 반도체 장치의 정렬방법에서 형성하는 오버레이 키의 평면도이다.5 is a plan view of an overlay key formed in a method of aligning a semiconductor device according to a second embodiment of the present invention.

도 6은 본 발명의 제3 실시예에 의한 반도체 장치의 정렬방법을 단계별로 나타낸 순서도이다.6 is a flowchart illustrating a method of aligning a semiconductor device according to a third exemplary embodiment of the present invention step by step.

*도면의 주요 부분에 대한 부호설명** Description of Signs of Major Parts of Drawings *

44, 46, 48, 50:제1 내지 제4 세트.44, 46, 48, 50: first to fourth sets.

45:제1 오버레이 키. 47:제2 오버레이 키 형성용 감광막 패턴.45: First overlay key. 47: Photosensitive film pattern for forming a second overlay key.

52:제3 오버레이 키 형성용 감광막 패턴.52: Photosensitive film pattern for forming a third overlay key.

44a, 44b, 46a, 46b, 48a, 48b, 50a, 50b:제1 내지 제8 군.44a, 44b, 46a, 46b, 48a, 48b, 50a, 50b: first to eighth groups.

L, L1:라인. S, S1:스페이스.L, L1: line. S, S1: space.

본 발명은 반도체 장치의 제조방법에 관한 것으로서, 자세하게는 반도체 장치의 층간 정렬 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to an interlayer alignment method of a semiconductor device.

기존의 오버레이 측정용 패턴들은 실제 측정하고자하는 패턴들의 형태와는 무관하게 수㎛크기의 박스형태로 형성되어 왔다. 그런데, 반도체 장치의 고집적화에 의해 디자인 룰(design rule)이 작아짐에 따라, 노광장치의 해상도(resolution)를 향상시키기 위한 여러 가지 응용기술들이 개발되었는데, 이와 같은 응용기술들을 적용함으로 해서 패턴의 정보가 전달되는 광 경로가 극단적으로 다르게 되어 노광장치의 제작오차로부터 발생되는 수차의 영향이 크게 나타나게 되었다. 이에 따라, 지금까지 사용해 왔던 박스형태의 일관적인 오버레이 측정용 패턴으로는 실제 디바이스를 구성하는 패턴들의 오버레이를 정확하게 나타내기 어렵게 되었다. 이를 극복하기 위해, 다음과 같은 오버레이 측정방법이 제안되었다.Conventional overlay measurement patterns have been formed in the shape of a box having a size of several μm, regardless of the shape of the patterns to be measured. However, as the design rule becomes smaller due to the higher integration of semiconductor devices, various application techniques have been developed to improve the resolution of the exposure apparatus. The optical path transmitted is extremely different, and the influence of aberration generated from the manufacturing error of the exposure apparatus is large. As a result, the box-like consistent overlay measurement pattern that has been used until now has become difficult to accurately represent the overlay of the patterns constituting the actual device. To overcome this, the following overlay measurement method has been proposed.

즉, 반도체 장치의 제조과정에서 활성영역에 형성되는 실제 패턴들의 피치(pitch)와 동일한 테스트 패턴들을 디자인 하여 실험하는 방법이 제안되었다. 이 방법에 의하면, 각 투영렌즈(projection lens)들의 실 패턴에서의 오버레이 분 포는 피치별로 구해진다.That is, a method of designing and testing test patterns that are identical to the pitch of actual patterns formed in the active region during the fabrication of a semiconductor device has been proposed. According to this method, the overlay distribution in the actual pattern of each projection lens is obtained for each pitch.

두 패턴간의 오버레이를 정확히 측정하기 위해서는 측정용 패턴과 측정대상 패턴의 렌즈에서의 광 경로를 최대한 동일하게 만들어 줄 필요가 있다. 이를 위해 기존의 방법으로 별도의 마스크 세트(mask set)에 측정대상 선행 및 정렬 패턴들과 동일한 피치를 렌즈 영역에 어레이로 배치시킨 후, 선행 패턴들을 기존의 디바이스용 노광조건과 동일하게 노광하고, 식각진행 후 정렬하는 패턴들을 이미 형성한 선행 패턴위에 노광, 식각진행하여 이를 주사전자현미경(SEM)이나 전기 저항을 측정하는 방법이 있다.In order to accurately measure the overlay between the two patterns, it is necessary to make the optical paths of the lens of the measurement pattern and the measurement target pattern the same as possible. To this end, the same pitches as the preceding and alignment patterns to be measured are arranged in an array in the lens area in a separate mask set, and the preceding patterns are exposed in the same manner as the exposure conditions for the existing devices. After the etching process, there is a method of exposing and etching a previously formed pattern that is already aligned to measure the scanning electron microscope (SEM) or electric resistance.

이러한 방법에서, 선행 및 정렬 테스트 패턴들은 디바이스 패턴들과 피치만 동일하게 일치시키고, 그외 SEM 및 전기저항으로 두 층간의 오버레이를 측정할 수 있는 형태를 이루게 한다.In this method, the preceding and alignment test patterns match only the device patterns and the pitch equally, and other forms a form in which the overlay between the two layers can be measured by SEM and electrical resistance.

그러나, 전술한 방법은 별도의 테스트용 마스크 제작 및 사진식각공정이 필요하고, SEM촬영이 필요하는 등 공정의 시간이 길어지고 이에 따른 생산비용이 추가되는 문제가 있다. However, the above-described method requires a separate test mask fabrication and photolithography process, and requires a long time (SEM) photographing process, resulting in a long process time and an additional production cost.

따라서, 본 발명이 이루고자 하는 기술적 과제는 상술한 종래 기술이 갖는 문제점을 해소하기 위한 것으로써, 별도의 공정이 추가됨이 없이 광학적 관측만으로 두 층간의 정렬이 가능한 반도체 장치의 층간 정렬 방법을 제공함에 있다.Accordingly, an object of the present invention is to solve the problems of the prior art described above, and to provide an interlayer alignment method of a semiconductor device capable of aligning two layers only by optical observation without additional process. .

상기 기술적 과제를 달성하기 위하여, 본 발명은 다음과 같은 층간 정렬 방 법을 제공한다.In order to achieve the above technical problem, the present invention provides the following interlayer alignment method.

즉, (a) 기판 상에 제1 물질층을 형성한다. (b) 상기 제1 물질층에 제1 디바이스 패턴 및 제1 오버레이 키를 동시에 형성한다. (c) 상기 제2 물질층 상에 감광막을 도포한다. (d) 상기 감광막을 패터닝하여 상기 제1 오버레이 키와 겹치는 제2 오버레이 키 형성용 감광막 패턴과 제2 디바이스 패턴 형성용 감광막 패턴을 동시에 형성한다. (d) 상기 제1 오버레이 키와 상기 제2 오버레이 키 형성용 감광막 패턴의 겹침으로부터 나타나는 회절무늬를 관측하여 상기 두 물질층의 정렬 정도를 측정한다. 그리고 (e) 상기 두 물질층 간의 정렬을 보정한다.That is, (a) a first material layer is formed on the substrate. (b) simultaneously forming a first device pattern and a first overlay key on the first material layer; (c) Applying a photosensitive film on the second material layer. (d) The photosensitive film is patterned to simultaneously form a second overlay key forming photoresist pattern and a second device pattern forming photoresist pattern that overlap the first overlay key. (d) The degree of alignment of the two material layers is measured by observing a diffraction pattern resulting from the overlap between the first overlay key and the photosensitive film pattern for forming the second overlay key. And (e) correct alignment between the two material layers.

이 과정에서, 상기 제1 오버레이 키는 상기 라인 및 스페이스로 이루어지는 제1 및 제2 세트로 형성하되, 상기 제1 및 제2 세트는 서로 수직하고 독립적으로 형성한다. In this process, the first overlay key is formed of first and second sets of lines and spaces, wherein the first and second sets are formed vertically and independently of each other.

또한, 상기 제2 오버레이 키 형성용 감광막 패턴은 복수개의 라인 및 스페이스로 이루어진 제3 및 제4 세트로 형성하되, 상기 제3 및 제4 세트는 각각 복수개의 라인 및 스페이스로 이루어진 두 개의 군으로 형성하며, 상기 각 세트를 이루는 상기 두 개의 군은 서로 반대방향으로 회전된 상태로 형성한다.The second overlay key forming photoresist pattern may be formed of a third and a fourth set of a plurality of lines and spaces, and the third and fourth sets may be formed of two groups of a plurality of lines and spaces, respectively. The two groups constituting the set are formed to rotate in opposite directions.

본 발명의 다른 실시예에 의하면, 디바이스 패턴을 형성하고자하는 물질층 상에 정렬용 오버레이 키를 형성하기 위해 감광막 패턴을 형성하고 이를 이용하여 상기 물질층을 정렬하는 반도체 장치의 정렬 방법에 있어서, 상기 오버레이 키 형성용 감광막 패턴은 상기 디바이스 패턴의 피치와 동일한 피치를 갖는 복수개의 라인 및 스페이스로 이루어지는 복수개의 라인 및 스페이스 군으로 형성하되, 평행하 고 나란히 배열하며 상기 복수개의 군이 순차적으로 한쪽 방향으로 평행하게 이동되도록 형성하여 상기 각 군을 이루는 라인 및 스페이스가 계단식으로 배열되게 하는 것을 특징으로 하는 반도체 장치의 정렬방법을 제공한다.According to another embodiment of the present invention, in the alignment method of a semiconductor device for forming a photoresist pattern to form an overlay key for alignment on the material layer to form a device pattern and using the same to align the material layer, The photosensitive film pattern for forming an overlay key is formed of a plurality of line and space groups including a plurality of lines and spaces having the same pitch as the device pattern, and are arranged in parallel and side by side, and the plurality of groups are sequentially arranged in one direction. It provides a method of aligning a semiconductor device characterized in that it is formed to be moved in parallel so that the lines and spaces forming each group are arranged in a stepwise manner.

한편, 본 발명의 또 다른 실시예에 의하면,On the other hand, according to another embodiment of the present invention,

(a) 기판 상에 제3 물질층을 형성한다. (b) 상기 제3 물질층에 복수개의 라인 및 스페이스로 이루어진 두 개의 군으로 각각 구성되는 두 개의 세트를 갖는 제4 오버레이 키를 형성하되, 상기 각 세트를 구성하는 두 군을 서로 반대방향으로 일정한 각 만큼 회전된 상태로 형성한다. (c) 상기 제3 물질층 상에 제4 물질층을 형성한다. (d) 상기 제4 물질층 상에 감광막을 도포한다. (e) 상기 감광막을 패터닝하여 상기 제4 물질층 상에 구성된 상기 제4 오버레이 키와 겹치며 서로 수직한 두 세트로 이루어지는 제5 오버레이 키 형성용 감광막 패턴을 형성하되, 상기 두 세트는 평행한 복수개의 라인 및 스페이스로 형성한다. (f) 상기 제4 오버레이 키와 상기 제5 오버레이 키 형성용 감광막 패턴의 겹침으로부터 나타나는 회절무늬를 관측하여 상기 두 물질층의 정렬 정도를 측정한다. 그리고 (g) 상기 두 물질층 간의 정렬을 보정하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 정렬 방법을 제공한다.(a) A third material layer is formed on the substrate. (b) forming a fourth overlay key having two sets of two groups each consisting of two groups of a plurality of lines and spaces in the third material layer, wherein the two groups constituting each set are uniformly opposite to each other; It is formed to rotate by each. (c) forming a fourth material layer on the third material layer. (d) Applying a photosensitive film on the fourth material layer. (e) patterning the photoresist to form a photolithography pattern for forming a fifth overlay key, wherein the photoresist pattern is formed of two sets overlapping with the fourth overlay keys formed on the fourth material layer and perpendicular to each other, the two sets being parallel It is formed by lines and spaces. (f) The alignment degree of the two material layers is measured by observing a diffraction pattern resulting from the overlap between the fourth overlay key and the photosensitive film pattern for forming the fifth overlay key. And (g) correcting the alignment between the two material layers.

이때, 상기 제4 오버레이 키는 복수개의 라인 및 스페이스로 이루어지는 두 세트로 형성하되, 각 세트는 서로 반대방향으로 회전된 두 개의 라인 및 스페이스 군으로 형성한다.In this case, the fourth overlay key is formed of two sets consisting of a plurality of lines and spaces, and each set is formed of two line and space groups rotated in opposite directions.

본 발명은 적층되는 두 물질층간의 정렬을 위해 하부 물질층에 디바이스 패 턴과 동일한 피치를 갖는 제1 오버레이 키를 형성한 다음, 상기 제1 물질층 상에 제2 물질층을 형성하고, 상기 제2 물질층 상에 상기 제2 물질층에 형성될 디바이스 패턴과 동일한 피치를 가지며 상기 제1 오버레이 키와 어떤 정해진 형태로 겹치는 제2 오버레이 키 형성용 감광막 패턴을 형성한다. 이때, 상기 제1 오버레이 키와 상기 제2 오버레이 키 형성용 감광막 패턴의 겹침으로부터 나타나는 회절무늬를 관측함으로써 상기 두 물질층 간의 정렬정도를 측정할 수 있다. 이와 같이, 본 발명은 두 물질층간의 정렬 측정을 위한 별도의 공정이 필요하지 않으므로, 공정의 추가에 따른 비용을 줄일 수 있고, 또한 두 물질층의 정렬에 소요되는 시간을 감소시킬 수 있으므로 생산성을 높일 수 있다.The present invention forms a first overlay key having the same pitch as the device pattern in the lower material layer for alignment between the two material layers to be laminated, and then forming a second material layer on the first material layer, A photosensitive film pattern for forming a second overlay key is formed on the second material layer, the second overlay key forming photoresist pattern having the same pitch as the device pattern to be formed in the second material layer and overlapping the first overlay key in a predetermined shape. In this case, the degree of alignment between the two material layers may be measured by observing a diffraction pattern resulting from the overlap between the first overlay key and the photosensitive film pattern for forming the second overlay key. As such, the present invention does not require a separate process for measuring the alignment between the two material layers, thereby reducing the cost of adding the process and also reducing the time required for the alignment of the two material layers. It can increase.

이하, 본 발명의 실시예에 의한 본 발명의 실시예에 의한 반도체 장치의 정렬방법을 첨부된 도면들을 참조하여 상세하게 설명한다.Hereinafter, a method of aligning a semiconductor device according to an embodiment of the present disclosure will be described in detail with reference to the accompanying drawings.

그러나 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들에 한정되는 것으로 해석되어져서는 안된다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 도면에서 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되어진 것이다. 도면상에서 동일한 부호는 동일한 요소를 지칭한다. 또한, 어떤 층이 다른 층 또는 기판의 "상부"에 있다라고 기재된 경우, 상기 어떤 층이 상기 다른 층 또는 기판의 상부에 직접 존재할 수도 있고 그 사이에 제 3의 층이 개재되어 질 수도 있다.However, embodiments of the present invention can be modified in many different forms, the scope of the invention should not be construed as limited to the embodiments described below. The embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. In the drawings, the thicknesses of layers or regions are exaggerated for clarity. In the drawings like reference numerals refer to like elements. In addition, where a layer is described as being "top" of another layer or substrate, the layer may be directly on top of the other layer or substrate, with a third layer intervening therebetween.

첨부된 도면들 중, 도 1은 본 발명의 제1 실시예에 의한 반도체 장치의 정렬 방법을 단계별로 나타낸 순서도이고, 도 2는 본 발명의 제1 실시예에 의한 반도체 장치의 정렬방법에서 제1 층 상에 형성되는 제1 오버레이 키의 평면도이며, 도 3은 본 발명의 제1 실시예에 의한 반도체 장치의 정렬방법에서 제1 층 상에 형성되는 제2 오버레이 키의 평면도이다.1 is a flowchart illustrating a method of aligning a semiconductor device in accordance with a first embodiment of the present invention in a step-by-step manner, and FIG. 2 is a first diagram illustrating an arrangement method of a semiconductor device in accordance with a first embodiment of the present invention. 3 is a plan view of a first overlay key formed on a layer, and FIG. 3 is a plan view of a second overlay key formed on a first layer in a method of aligning a semiconductor device according to a first embodiment of the present invention.

또한, 도 4는 본 발명의 제1 실시예에 의한 반도체 장치의 정렬방법에서 제1 및 제2 오버레이 키가 겹친 상태의 평면도이고,4 is a plan view of the first and second overlay keys overlapping each other in the semiconductor device according to the first embodiment of the present invention.

도 5는 본 발명의 제2 실시예에 의한 반도체 장치의 정렬방법에서 형성하는 오버레이 키의 평면도이며,5 is a plan view of an overlay key formed in the semiconductor device alignment method according to the second embodiment of the present invention;

도 6은 본 발명의 제3 실시예에 의한 반도체 장치의 정렬방법을 단계별로 나타낸 순서도이다.6 is a flowchart illustrating a method of aligning a semiconductor device according to a third exemplary embodiment of the present invention step by step.

도 1을 참조하면, 본 발명의 제1 실시예에 의한 반도체 장치의 정렬방법의 제1 단계(40)는 디바이스 패턴을 포함하는 제1 물질층을 형성하는 단계이다.Referring to FIG. 1, a first step 40 of a method of aligning a semiconductor device in accordance with a first embodiment of the present invention is to form a first material layer including a device pattern.

구체적으로, 기판, 예컨대 반도체 기판 상에 제1 물질층을 형성한다. 상기 제1 물질층은 어떤 특별한 층으로 한정되지 않는다. 따라서, 상기 제1 물질층은 반도체 장치의 제조공정에 관여하는 어떠한 물질층일 수도 있다. 상기 기판 상에 제1 물질층을 형성하는 과정에서, 상기 제1 물질층에 후속 물질층의 정렬을 위해 제1 오버레이 키를 형성한다. 동시에, 제1 디바이스 패턴도 형성한다. 상기 제1 오버레이 키는 상기 기판에서 스크라이브 라인으로 구분된 영역 상에 형성하는 것이 바람직하다.Specifically, a first material layer is formed on a substrate, such as a semiconductor substrate. The first material layer is not limited to any particular layer. Thus, the first material layer may be any material layer involved in the manufacturing process of the semiconductor device. In forming a first material layer on the substrate, a first overlay key is formed on the first material layer for alignment of subsequent material layers. At the same time, the first device pattern is also formed. Preferably, the first overlay key is formed on an area separated by a scribe line on the substrate.

도 2를 참조하면, 상기 제1 오버레이 키(45)는 제1 세트(44)와 제2 세트(46) 로 구성되어 있다. 상기 제1 및 제2 세트(44, 46)는 서로 수직하게 형성되어 있으며, 서로 독립적으로 형성되어 있다. 즉, 상기 제1 세트(44)는 수직방향으로 형성되어 있으며, 상기 제2 세트(46)는 상기 제1 세트(44)에 수직한 수평방향으로 형성되어 있다.Referring to FIG. 2, the first overlay key 45 is composed of a first set 44 and a second set 46. The first and second sets 44, 46 are formed perpendicular to one another and are formed independently of one another. That is, the first set 44 is formed in the vertical direction, and the second set 46 is formed in the horizontal direction perpendicular to the first set 44.

상기 제1 및 제2 세트(44, 46)는 각각 두 개의 군으로 형성되어 있다. 즉, 상기 제1 세트(44)는 제1 및 제2 군(44a, 44b)으로 구성되어 있고, 상기 제2 세트(46)는 제3 및 제4 군(46a, 46b)으로 구성되어 있다. 상기 제1 및 제2 군(44a, 44b)은 수직으로 나란히 형성된 복수개의 라인 및 스페이스로 이루어져 있다. 상기 제3 및 제4 군(46a, 46b)은 수평으로 나란히 형성된 복수개의 라인(L) 및 스페이스(S)로 이루어져 있다. 따라서, 상기 제1 및 제2 군(44a, 44b)과 상기 제3 및 제4 군(46a, 46b)은 서로 수직하게 구성된다. 이때, 상기 제1 오버레이 키(45)를 구성하는 복수개의 라인(L) 및 스페이스(S)에서 라인(L) 또는 스페이스(S) 간의 피치(pitch)는 상기 제1 물질층으로 형성되는 디바이스 패턴의 피치와 동일하게 가져가는 것이 바람직하다.The first and second sets 44 and 46 are each formed in two groups. That is, the first set 44 is composed of first and second groups 44a, 44b, and the second set 46 is composed of third and fourth groups 46a, 46b. The first and second groups 44a and 44b include a plurality of lines and spaces formed vertically side by side. The third and fourth groups 46a and 46b include a plurality of lines L and spaces S formed horizontally in parallel. Thus, the first and second groups 44a and 44b and the third and fourth groups 46a and 46b are configured to be perpendicular to each other. In this case, the pitch between the lines L or the space S in the lines L and the space S constituting the first overlay key 45 is formed of the first material layer. It is desirable to take the same pitch as.

제2 단계(41)는 상기 제1 오버레이 키(45)를 포함하는 상기 제1 물질층 상에 제2 물질층을 형성하는 단계이다.The second step 41 is to form a second material layer on the first material layer including the first overlay key 45.

제3 단계(42)는 상기 제2 물질층 상에 제2 오버레이 키 형성용 감광막 패턴을 형성하는 단계이다. The third step 42 is a step of forming a photoresist pattern for forming a second overlay key on the second material layer.

구체적으로, 도 3을 참조하면, 상기 제1 물질층 상에 제2 물질층을 형성한다. 상기 제2 물질층 상에 감광막, 예컨대 포토레지스트막을 도포한다. 상기 감광 막을 패터닝하여 상기 제2 물질층 상에 상기 제1 오버레이 키(45)와 겹치는 제2 오버레이 키 형성용 감광막 패턴(47, 이하, '제2 오버레이 키 패턴'이라 함)을 형성한다. 동시에, 제2 디바이스 패턴을 형성하기 위한 감광막 패턴도 함께 형성한다. 상기 제2 오버레이 키 패턴(47)은 상기 제1 오버레이 키(45)와 정확히 겹쳐지게 형성하는 것보다는 상기 제1 오버레이 키(45)를 기준으로 시계방향 또는 시계 반대방향으로 정해진 각 만큼 회전된 상태로 형성하는 것이 바람직하다.Specifically, referring to FIG. 3, a second material layer is formed on the first material layer. A photoresist film, such as a photoresist film, is coated on the second material layer. The photosensitive film is patterned to form a second overlay key forming photoresist pattern 47 (hereinafter, referred to as a “second overlay key pattern”) overlapping the first overlay key 45 on the second material layer. At the same time, the photosensitive film pattern for forming the second device pattern is also formed. The second overlay key pattern 47 is rotated by a predetermined angle in a clockwise or counterclockwise direction with respect to the first overlay key 45, rather than forming an overlap with the first overlay key 45. It is preferable to form.

구체적으로, 상기 제2 오버레이 키 패턴(47)은 제3 및 제4 세트(48, 50)로 형성한다. 상기 제3 및 제4 세트(48, 50)는 각각 상기 제1 오버레이 키(45)의 제1 및 제2 세트(44, 46) 처럼 복수개의 평행한 라인(L) 및 스페이스(S)로 이루어진 제5 및 제6 군(48a, 48b)과 제7 및 제8 군(50a, 50b)으로 구성되어 있다. 상기 제5 군(48a)과 상기 제6 군(48b)은 서로 반대 방향으로 정해진 각 만큼 회전된 상태로 형성하는 것이 바람직하다. 예를 들어, 도 4를 참조하면, 상기 제 5군(48a)은 상기 제1 오버레이 키(45)의 제1 군(44a)을 기준으로 했을 때, 시계 반대 방향으로 정해진 각 만큼 회전된 상태로 형성한다. 그리고 상기 제6 군(48b)은 상기 제2 군(44b)을 기준으로 시계 방향으로 정해진 각 만큼 회전된 상태로 형성한다. 상기 제5 및 제6 군(48a, 48b)은 서로 반대 방향으로 동일한 각 만큼 회전되도록 형성하는 것이 바람직하다. 이때, 회전의 중심은 아래쪽이 된다. 따라서, 상기 제5 및 제6 군(48a, 48b)의 아래쪽 간격은 위쪽보다 좁게 된다. Specifically, the second overlay key pattern 47 is formed of the third and fourth sets 48 and 50. The third and fourth sets 48 and 50 are composed of a plurality of parallel lines L and spaces S, like the first and second sets 44 and 46 of the first overlay key 45 respectively. It consists of the 5th and 6th group 48a, 48b and the 7th and 8th group 50a, 50b. Preferably, the fifth group 48a and the sixth group 48b are rotated by an angle determined in opposite directions. For example, referring to FIG. 4, when the fifth group 48a is based on the first group 44a of the first overlay key 45, the fifth group 48a is rotated by a predetermined angle counterclockwise. Form. The sixth group 48b is formed to be rotated by a predetermined angle in a clockwise direction with respect to the second group 44b. The fifth and sixth groups 48a and 48b may be formed to rotate by the same angle in opposite directions. At this time, the center of rotation is downward. Thus, the lower intervals of the fifth and sixth groups 48a and 48b are narrower than the upper ones.

상기 제5 및 제6 군(48a, 48b)에 대한 설명은 도면 상으로 상기 제7 및 제8 군(50a, 50b)이 상기 제5 및 제6 군(48a, 48b)에 수직하게 형성된다는 것을 제외하 고는 상기 제7군 및 제8군(50a, 50b)에도 그대로 적용된다.The description of the fifth and sixth groups 48a and 48b shows that the seventh and eighth groups 50a and 50b are formed perpendicular to the fifth and sixth groups 48a and 48b. Except that, the same applies to the seventh and eighth groups 50a and 50b.

상기 제2 오버레이 키 패턴(47)을 이루는 상기 라인(L) 및 스페이스(S)간의 피치는 상기 제1 오버레이 키(45) 처럼 상기 제2 물질층에 형성될 디바이스 패턴들, 예컨대 게이트 라인 또는 비트라인 간의 피치와 동일하게 하는 것이 바람직하다.The pitch between the line L and the space S forming the second overlay key pattern 47 is a device pattern to be formed in the second material layer, such as a gate line or a bit, like the first overlay key 45. It is preferable to make it equal to the pitch between lines.

제 4 단계(43)는 회절무늬를 관측하여 상기 제1 및 제2 물질층간의 정렬정도를 측정하는 단계이다.The fourth step 43 is to measure the degree of alignment between the first and the second material layer by observing the diffraction pattern.

구체적으로, 도 4에 도시한 상기 제1 오버레이 키(45)와 상기 제2 오버레이 키 패턴(47)의 겹쳐진 형태로부터 나타나는 회절무늬를 광학적 수단, 예컨대 므와르 간섭계(Moire Interferometer)를 사용하여 관측함으로써 상기 두 물질층 간의 정렬 정도를 측정할 수 있다. 상기 회절 무늬를 관측함으로써, 상기 제1 및 제2 물질층의 정렬이 정확하게 이루어졌는지 아닌지를 알 수 있다. 즉, 회절무늬가 대칭적으로 발생되는 경우, 정렬은 정확히 이루어진 것으로 간주할 수 있으나, 비대칭적으로 발생되는 경우, 상기 제1 및 제2 물질층이 정확히 정렬되지 않은 것으로 간주할 수 있다. 이때는 먼저 회절무늬가 대칭적으로 발생되는 기준점을 찾은 후, 상기 제1 오버레이 키(45)와 상기 제2 오버레이 키 패턴(47)으로부터 발생되는 회절무늬가 움직인 거리를 측정하여 틀어진 정렬을 보정할 수 있다.Specifically, the diffraction pattern resulting from the overlapping form of the first overlay key 45 and the second overlay key pattern 47 shown in FIG. 4 is observed using optical means such as a Moire Interferometer. The degree of alignment between the two material layers can be measured. By observing the diffraction pattern, it is possible to know whether the alignment of the first and second material layers is correct. That is, when the diffraction pattern is generated symmetrically, the alignment may be regarded as being accurate, but when it is generated asymmetrically, the first and second material layers may be regarded as not correctly aligned. In this case, first find a reference point that the diffraction pattern is symmetrically generated, and then correct the misalignment by measuring the distance traveled by the diffraction pattern generated from the first overlay key 45 and the second overlay key pattern 47. Can be.

상기 제2 오버레이 키 패턴(47)을 이루는 상기 제5 및 제6 군(48a, 48b)과 상기 제7 및 제8 군(50a, 50b)은 서로 반대 방향으로 동일한 각 만큼 회전되어 있으므로, 상기 제1 군(44a)과 상기 제5 군(48a)이 겹쳐진 형태에서 나타나는 회절 무늬의 움직이는 방향과 상기 제2 군(44b)과 상기 제6 군(48b)의 겹쳐진 형태에서 나타나는 회절 무늬의 움직이는 방향은 반대가 된다. 따라서, 상기 제1 및 제2 물질층의 정렬의 정밀도를 2배정도 높일 수 있고, 동시에 두 회절무늬가 대칭되는 점을 기준점으로 삼을 수 있다.The fifth and sixth groups 48a and 48b and the seventh and eighth groups 50a and 50b constituting the second overlay key pattern 47 are rotated by the same angle in opposite directions to each other. The moving direction of the diffraction pattern in the overlapping form of the first group 44a and the fifth group 48a and the moving direction of the diffraction pattern in the overlapping form of the second group 44b and the sixth group 48b The opposite is true. Therefore, the accuracy of alignment of the first and second material layers can be increased by about two times, and at the same time, the point where the two diffraction patterns are symmetric can be used as a reference point.

본 발명의 제2 실시예에 의한 반도체 장치의 정렬 방법을 설명한다.The alignment method of the semiconductor device according to the second embodiment of the present invention will be described.

본 발명의 제2 실시예에 의한 반도체 장치의 정렬방법은 도 5에 도시한 바와 같은 제3 오버레이 키 형성용 감광막 패턴(52, 이하 '제3 오버레이 키 패턴'이라 함)를 제공한다. 상기 제3 오버레이 키 패턴(52)은 디바이스 패턴을 형성하고자 하는 정렬용 물질층 상에 형성한다. 이때, 상기 제3 오버레이 키 패턴(52)은 상기 물질층에 형성될 디바이스 패턴의 피치와 동일한 피치를 갖는 라인 및 스페이스 군으로 형성한다. 상기 제3 오버레이 키 패턴(52)은 상기 제1 실시예에서 상세하게 설명한 회전된 상태로 형성되는 상기 제2 오버레이 키 패턴(47) 및 하기 제4 오버레이 키에 대응하는 것이나, 이들 처럼 회전된 상태로 형성되지 않는다.The alignment method of the semiconductor device according to the second exemplary embodiment of the present invention provides a third overlay key forming photoresist pattern 52 (hereinafter referred to as a third overlay key pattern) as shown in FIG. 5. The third overlay key pattern 52 is formed on the alignment material layer to form a device pattern. In this case, the third overlay key pattern 52 is formed of a line and space group having the same pitch as the pitch of the device pattern to be formed in the material layer. The third overlay key pattern 52 corresponds to the second overlay key pattern 47 and the fourth overlay key formed in the rotated state described in detail in the first embodiment, but is rotated as such. Is not formed.

구체적으로 설명하면, 상기 제3 오버레이 키 패턴(52)은 회전된 상태로 형성되는 상기 제2 오버레이 키 패턴(47) 이나 하기 제4 오버레이 키에 대한 대안으로써 복수개의 라인(L1) 및 스페이스(S1)로 이루어진 복수개의 라인 및 스페이스 군을 일렬로 아래에서 위로 평행하고 나란히 배열하되, 각 라인 및 스페이스 군을 어느 한쪽, 예컨대 도면상으로 볼 때, 좌측으로 약간씩 평행하게 이동시켜 배열한다. 이렇게 배열함으로써, 제3 오버레이 키 패턴(52)을 이루는 라인(L1) 및 스페이스(S1)는 아래에서 위로 갈수록 좌측으로 조금씩 이동된다. 따라서, 상기 각 라인 및 스페이스 군을 이루는 라인 및 스페이스(L1, S1)는 아래에서 위로 계단식으로 형성된다.Specifically, the third overlay key pattern 52 is a plurality of lines L1 and spaces S1 as an alternative to the second overlay key pattern 47 or the fourth overlay key, which are formed in a rotated state. A plurality of line and space groups consisting of) are arranged in parallel and side by side in a row, but each line and space group is arranged by moving slightly parallel to the left in either side, for example, in the drawings. By arranging in this way, the line L1 and the space S1 constituting the third overlay key pattern 52 are gradually moved to the left side from the bottom to the top. Therefore, the lines and spaces L1 and S1 constituting the respective line and space groups are cascaded from the bottom up.

상기 제3 오버레이 키 패턴(52)을 구성하는 각 라인 및 스페이스 군의 라인(L1) 및 스페이스(S1)는 각각 상기 제1 오버레이 키(45) 및 상기 제2 오버레이 키 패턴(47)을 구성하는 라인(L) 및 스페이스(S)에 비해 그 길이를 짧게 형성한다.Lines L1 and spaces S1 of each line and space group constituting the third overlay key pattern 52 constitute the first overlay key 45 and the second overlay key pattern 47, respectively. The length thereof is shorter than that of the line L and the space S. FIG.

계속해서, 본 발명의 제3 실시예에 의한 반도체 장치의 정렬방법을 설명한다.Subsequently, an alignment method of the semiconductor device according to the third embodiment of the present invention will be described.

도 6을 참조하면, 제3 실시예에 의한 정렬방법의 제1 단계(54)는 기판 상에 제3 물질층을 형성하는 단계로써 기판 상에 상기 제3 물질층을 형성한다. 이어서, 상기 제3 물질층을 패터닝하여 원하는 형태의 디바이스 패턴을 형성한다. 이때, 후속 물질층 적층공정의 정렬을 위해, 상기 제3 물질층에 상기 디바이스 패턴의 피치와 동일한 피치를 갖는 라인 및 스페이스로 이루어지는 제4 오버레이 키를 동시에 형성한다. 이때, 상기 제3 물질층은 도전층 또는 절연층이다. 상기 제4 오버레이 키는 복수개의 라인 및 스페이스로 이루어지는 두 세트로 형성하되, 각 세트는 서로 반대방향으로 회전된 두 개의 라인 및 스페이스 군으로 형성한다. Referring to FIG. 6, the first step 54 of the alignment method according to the third embodiment forms a third material layer on the substrate to form the third material layer on the substrate. Subsequently, the third material layer is patterned to form a device pattern having a desired shape. At this time, in order to align the subsequent material layer stacking process, a fourth overlay key including a line and a space having the same pitch as the pitch of the device pattern is simultaneously formed in the third material layer. In this case, the third material layer is a conductive layer or an insulating layer. The fourth overlay key is formed of two sets of a plurality of lines and spaces, each set of two line and space groups rotated in opposite directions.

여기서, 본 발명의 제3 실시예가 상기 제1 실시예와 다른 것은 상기 제4 오버레이 키가 상기 제1 실시예에 개시한 제2 오버레이 키 패턴(47)에 해당한다는 것이다. 즉, 상기 제4 오버레이 키를 구성하는 각 세트의 라인 및 스페이스 군은 상기 제2 오버레이 키 패턴(47) 처럼 시계방향 또는 시계방대 방향으로 정해진 각 만큼 회전된 상태로 형성된다.Here, the third embodiment of the present invention differs from the first embodiment in that the fourth overlay key corresponds to the second overlay key pattern 47 disclosed in the first embodiment. That is, each set of line and space groups constituting the fourth overlay key is formed to be rotated by a predetermined angle clockwise or clockwise like the second overlay key pattern 47.

제2 단계(56)는 상기 제3 물질층 상에 제4 물질층을 형성하는 단계이다.The second step 56 is to form a fourth material layer on the third material layer.

제3 단계(58)는 상기 제4 물질층 상에 제5 오버레이 키 패턴 형성용 감광막 패턴을 형성하는 단계이다.The third step 58 is to form a photoresist pattern for forming a fifth overlay key pattern on the fourth material layer.

구체적으로, 상기 제3 물질층 상에 상기 제4 물질층을 형성한다. 상기 제4 물질층 상에 감광막을 도포한 다음 패터닝하여 상기 제4 물질층 상에 상기 제4 오버레이 키와 겹치는 라인 및 스페이스로 이루어지는 제5 오버레이 키 형성용 감광막 패턴(이하, '제5 오버레이 키 패턴'이라 함)을 형성한다. 동시에, 상기 제4 물질층에 형성할 패턴을 한정하는 감광막 패턴을 함께 형성한다. 상기 제4 물질층은 도전층 또는 절연층으로 형성한다. 상기 제5 오버레이 키 패턴은 제1 실시예에서 설명한 상기 제1 오버레이 키(45)와 동일한 모양을 갖는다. 즉, 상기 제5 오버레이 키 패턴은 서로 수식하고 독립적인 형태로 형성된다. 상기 제4 오버레이 키와 상기 제5 오버레이 키 패턴이 겹쳐진 형태는 상기 제1 실시예의 제1 오버레이 키와 제2 오버레이 키 패턴이 겹쳐진 형태와 동일한 형태가 된다.Specifically, the fourth material layer is formed on the third material layer. A photosensitive film pattern for forming a fifth overlay key (hereinafter, referred to as a fifth overlay key pattern) including a photoresist film coated on the fourth material layer and then patterned to form a line and a space overlapping the fourth overlay key on the fourth material layer '). At the same time, a photosensitive film pattern defining a pattern to be formed on the fourth material layer is formed together. The fourth material layer is formed of a conductive layer or an insulating layer. The fifth overlay key pattern has the same shape as the first overlay key 45 described in the first embodiment. That is, the fifth overlay key pattern is formed to be mutually modified and independent. The overlapping form of the fourth overlay key and the fifth overlay key pattern is the same as the overlapping form of the first overlay key and the second overlay key pattern of the first embodiment.

결과적으로, 본 발명의 제3 실시예는 상기 제1 실시예에서 제1 오버레이 키와 상기 제2 오버레이 키 패턴의 형성순서를 반대로 한 것이다. 따라서, 본 발명의 제3 실시예에 의한 정렬방법은 상기 제1 실시예에 의한 정렬방법과 동일한 효과를 나타낸다.As a result, the third embodiment of the present invention reverses the forming order of the first overlay key and the second overlay key pattern in the first embodiment. Therefore, the alignment method according to the third embodiment of the present invention has the same effect as the alignment method according to the first embodiment.

제4 단계(60)는 정렬보정 단계이다. The fourth step 60 is an alignment correction step.

구체적으로, 상기 제4 오버레이 키와 상기 제5 오버레이 키 패턴이 겹쳐진 상태로부터 회절무늬를 관측하여 상기 제3 및 제4 물질층의 정렬정도를 측정하는 단계로써, 상기 제1 실시예의 제4 단계(43)와 동일한 과정이므로 설명을 생략한다. Specifically, by measuring a diffraction pattern from the state in which the fourth overlay key and the fifth overlay key pattern overlap, measuring the degree of alignment of the third and fourth material layers, the fourth step of the first embodiment ( The same process as in 43) is omitted.

상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기 보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예들 들어 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 상기한 제2 오버레이 키 또는 상기 제4 오버레이 키의 회전 각의 조절이나, 서로 다른 층에 형성되는 오버레이 키를 모두 정해진 각 만큼 회전시키거나 오버레이 키를 구성하는 라인 및 스페이스의 형태를 변형하거나 상기 각 오버레이 키를 구성하는 라인 및 스페이스의 세트를 변형하여 본 발명을 실시할 수 있음이 명백하다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.While many details are set forth in the foregoing description, they should be construed as illustrative of preferred embodiments, rather than to limit the scope of the invention. For example, one of ordinary skill in the art may adjust the rotation angle of the second overlay key or the fourth overlay key or rotate all overlay keys formed on different layers by a predetermined angle. Or by modifying the shape of the lines and spaces constituting the overlay key or the set of lines and spaces constituting each overlay key. Therefore, the scope of the present invention should not be defined by the described embodiments, but should be determined by the technical spirit described in the claims.

상술한 바와 같이, 본 발명은 적층되는 두 물질층간의 정렬을 위해 하부 물질층에 디바이스 패턴과 동일한 피치를 갖는 제1 오버레이 키를 상기 하부 물질층에 형성되는 제1 디바이스 패턴과 동시에 형성한 다음, 상기 제1 물질층 상에 제2 물질층을 형성하고, 상기 제2 물질층 상에 상기 제2 물질층에 형성될 디바이스 패턴과 동일한 피치를 가지며 상기 제1 오버레이 키와 어떤 정해진 형태로 겹치는 제2 오버레이 키 형성용 감광막 패턴을 상기 제2 물질층에 형성될 제2 디바이스 패턴을 한정하는 감광막 패턴과 함께 형성한다. 이때, 상기 제1 오버레이 키와 상기 제2 오버레이 키 형성용 감광막 패턴의 겹침으로부터 나타나는 회절무늬를 관측함으로써 상기 두 물질층 간의 정렬정도를 측정할 수 있다. 이와 같이, 본 발명은 두 물질층간의 정렬 측정을 위한 별도의 공정이 필요하지 않으므로, 공정의 추가에 따른 비용을 줄일 수 있고, 또한 두 물질층의 정렬에 소요되는 시간을 감소시킬 수 있으므로 생산성을 높일 수 있다.As described above, the present invention simultaneously forms a first overlay key having the same pitch as the device pattern in the lower material layer with the first device pattern formed in the lower material layer for alignment between the two material layers to be laminated, A second material layer formed on the first material layer, the second material layer having the same pitch as the device pattern to be formed on the second material layer on the second material layer and overlapping the first overlay key in some predetermined form; An overlay key forming photoresist pattern is formed together with the photoresist pattern defining a second device pattern to be formed in the second material layer. In this case, the degree of alignment between the two material layers may be measured by observing a diffraction pattern resulting from the overlap between the first overlay key and the photosensitive film pattern for forming the second overlay key. As such, the present invention does not require a separate process for measuring the alignment between the two material layers, thereby reducing the cost of adding the process and also reducing the time required for the alignment of the two material layers. It can increase.

Claims (5)

기판 상에 제1 물질층을 형성하는 단계;Forming a first layer of material on the substrate; 상기 제1 물질층에 제1 오버레이 키를 형성하는 단계;Forming a first overlay key on the first material layer; 상기 제1 물질층 상에 제2 물질층을 형성하는 단계;Forming a second material layer on the first material layer; 상기 제2 물질층 상에 감광막을 도포하는 단계;Applying a photoresist film on the second material layer; 상기 감광막을 패터닝하여 상기 제1 오버레이 키와 겹치는 제2 오버레이 키 형성용 감광막 패턴을 형성하는 단계; Patterning the photoresist to form a photoresist pattern for forming a second overlay key overlapping the first overlay key; 상기 제1 오버레이 키와 상기 제2 오버레이 키 형성용 감광막 패턴의 겹침으로부터 나타나는 회절무늬를 관측하여 상기 두 물질층의 정렬 정도를 측정하는 단계; 및 Measuring the degree of alignment of the two material layers by observing a diffraction pattern resulting from the overlap between the first overlay key and the photosensitive film pattern for forming the second overlay key; And 상기 두 물질층 간의 정렬을 보정하는 단계를 포함하고,Correcting the alignment between the two material layers, 상기 제1 오버레이 키는 상기 라인 및 스페이스로 이루어지는 제1 및 제2 세트로 형성하되, 상기 제1 및 제2 세트는 서로 수직하고 독립적으로 형성하고,The first overlay key is formed of a first and a second set of lines and spaces, the first and second sets being perpendicular and independent of each other, 상기 제2 오버레이 키 형성용 감광막 패턴은 복수개의 라인 및 스페이스로 이루어진 제3 및 제4 세트로 형성하되, 상기 제3 및 제4 세트는 각각 복수개의 라인 및 스페이스로 이루어진 두 개의 군으로 형성하고 상기 각 세트를 이루는 상기 두 개의 군은 서로 반대방향으로 회전된 상태로 형성하는 것을 특징으로 하는 반도체 장치의 정렬 방법.The second overlay key forming photoresist pattern is formed of a third and a fourth set of a plurality of lines and spaces, wherein the third and fourth sets are formed of two groups of a plurality of lines and spaces, respectively. And the two groups constituting each set are formed to rotate in opposite directions to each other. 삭제delete 삭제delete 삭제delete 삭제delete
KR1019990007728A 1999-03-09 1999-03-09 Method for overlaing two layers of a semiconductor device KR100555465B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990007728A KR100555465B1 (en) 1999-03-09 1999-03-09 Method for overlaing two layers of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990007728A KR100555465B1 (en) 1999-03-09 1999-03-09 Method for overlaing two layers of a semiconductor device

Publications (2)

Publication Number Publication Date
KR20000059846A KR20000059846A (en) 2000-10-05
KR100555465B1 true KR100555465B1 (en) 2006-03-03

Family

ID=19575963

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990007728A KR100555465B1 (en) 1999-03-09 1999-03-09 Method for overlaing two layers of a semiconductor device

Country Status (1)

Country Link
KR (1) KR100555465B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56137629A (en) * 1980-03-28 1981-10-27 Nec Corp Pattern forming
KR960026106A (en) * 1994-12-31 1996-07-22 문정환 Arrangement inspection device of semiconductor exposure equipment
KR19980042190A (en) * 1996-11-07 1998-08-17 요시다쇼이치로 Mark for position detection, mark detection method and apparatus therefor, and exposure apparatus
KR19990004911A (en) * 1997-06-30 1999-01-25 김영환 Pattern overlay between layers using alignment marks of semiconductor devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56137629A (en) * 1980-03-28 1981-10-27 Nec Corp Pattern forming
KR960026106A (en) * 1994-12-31 1996-07-22 문정환 Arrangement inspection device of semiconductor exposure equipment
KR19980042190A (en) * 1996-11-07 1998-08-17 요시다쇼이치로 Mark for position detection, mark detection method and apparatus therefor, and exposure apparatus
KR19990004911A (en) * 1997-06-30 1999-01-25 김영환 Pattern overlay between layers using alignment marks of semiconductor devices

Also Published As

Publication number Publication date
KR20000059846A (en) 2000-10-05

Similar Documents

Publication Publication Date Title
US6610448B2 (en) Alignment method, overlay deviation inspection method and photomask
KR102640173B1 (en) Diffraction based overlay mark and metrology method
KR100787941B1 (en) Photomask with overlay mark and methods of fabricating semiconductor device
JP2009231766A (en) Mark forming method
CN112631069A (en) Mask plate and method for correcting alignment precision
JPH09166866A (en) Mark for aligning photomask and semiconductor device
KR100746619B1 (en) Overlay vernier key and the method for fabricating overlay vernier key
CN112034677B (en) Overlay mark, overlay mark method and overlay measurement method
JP2009270988A (en) Calculating method for overlap misalignment and manufacturing method for semiconductor device
US20070292776A1 (en) Overlay vernier key and method for forming contact holes of semiconductor device using the same
KR100555465B1 (en) Method for overlaing two layers of a semiconductor device
KR20080005717A (en) Alignment key of semiconductor memory device
CN109388030B (en) Test key layout structure and method for measuring alignment misalignment of layout patterns of test key layout structure
US9857678B1 (en) Methods of controlling distortion of exposure processes
US7136520B2 (en) Method of checking alignment accuracy of patterns on stacked semiconductor layers
US9535319B2 (en) Reticle, system comprising a plurality of reticles and method for the formation thereof
JP4541847B2 (en) Alignment accuracy detection method
JP2001093818A (en) Exposure method and reticle
TW201926089A (en) Overlay error calibration method
JP2010114130A (en) Semiconductor device and method of manufacturing the same
KR100283483B1 (en) Method for manufacturing target for measuring overlapping
KR100608385B1 (en) Overlay measurement pattern for semiconductor device manufacture
KR20010059317A (en) Mask capable of correcting alignment error of exposing system and semiconductor fabrication method using the same
KR100685597B1 (en) Measurement marks of semiconductor devices and method for forming the same
CN116348818A (en) Method for manufacturing electronic component assembly on front surface of semiconductor wafer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100216

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee