KR100554916B1 - Micro pattern configuring method in designing mask - Google Patents

Micro pattern configuring method in designing mask Download PDF

Info

Publication number
KR100554916B1
KR100554916B1 KR1020030101660A KR20030101660A KR100554916B1 KR 100554916 B1 KR100554916 B1 KR 100554916B1 KR 1020030101660 A KR1020030101660 A KR 1020030101660A KR 20030101660 A KR20030101660 A KR 20030101660A KR 100554916 B1 KR100554916 B1 KR 100554916B1
Authority
KR
South Korea
Prior art keywords
pattern
fine
mask
design
forming
Prior art date
Application number
KR1020030101660A
Other languages
Korean (ko)
Other versions
KR20050069518A (en
Inventor
이준석
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020030101660A priority Critical patent/KR100554916B1/en
Publication of KR20050069518A publication Critical patent/KR20050069518A/en
Application granted granted Critical
Publication of KR100554916B1 publication Critical patent/KR100554916B1/en

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 마스크 설계시 미세 패턴 형성 방법에 관한 것이다. The present invention relates to a method for forming a fine pattern in mask design.

본 발명은 주 패턴의 일부를 패턴의 길이 방향과 수직으로 미세 천이하는 단계와; 설계 배율 및 설계 단위를 변경하여 마스크를 형성한 후, 상기 미세 천이된 주 패턴에 의해 미세 보조 패턴을 형성하는 단계를 포함하는 방법을 구비하여 구성된다. The present invention comprises the steps of fine transitioning a portion of the main pattern perpendicular to the longitudinal direction of the pattern; And changing the design magnification and the design unit to form a mask, and then forming a fine auxiliary pattern by the fine transitioned main pattern.

따라서, 본 발명은 반복적인 셀을 갖는 반도체 마스크 패턴을 형성할 시 주 패턴의 일부를 패턴의 길이 방향과 수직으로 미세 천이한 다음, 설계 배율 및 설계 단위를 변경하여 마스크를 형성한 후 상기 미세 천이된 주 패턴에 의해 미세 보조 패턴을 형성함으로써, 패턴의 선폭을 균일하게 유지하고 미세 보조 패턴과 주 패턴을 동일한 레이어로 OPC 처리할 수 있어, 마스크 제조가 정확하고 용이한 효과가 있다.Therefore, when the semiconductor mask pattern having a repetitive cell is formed, the present invention finely transitions a part of the main pattern perpendicularly to the longitudinal direction of the pattern, and then changes the design magnification and design unit to form a mask, and then fine transitions. By forming the fine auxiliary pattern by the formed main pattern, the line width of the pattern can be maintained uniformly, and the fine auxiliary pattern and the main pattern can be OPC processed in the same layer, so that mask manufacturing is accurate and easy.

Description

마스크 설계시 미세 패턴 형성 방법{MICRO PATTERN CONFIGURING METHOD IN DESIGNING MASK} MICRO PATTERN CONFIGURING METHOD IN DESIGNING MASK}             

도1은 종래 반복적인 셀을 갖는 반도체 마스크 패턴을 보인 공정 단면도.1 is a process cross-sectional view showing a semiconductor mask pattern having a conventional repetitive cell.

도2는 본 발명 마스크 설계시 미세 패턴 형성 방법에서, 반복되는 셀을 갖는 반도체 마스크 패턴을 형성하는 경우 주 패턴에 미세 패턴을 형성하는 예를 보인 공정 단면도.2 is a cross-sectional view illustrating an example of forming a fine pattern on a main pattern when forming a semiconductor mask pattern having a repeated cell in the method of forming a fine pattern in designing a mask of the present invention;

도3은 본 발명 마스크 설계시 미세 패턴 형성 방법에서, 상기 도2의 설계도를 72% 축소시킨 예를 보인 공정 단면도.3 is a cross-sectional view illustrating an example in which the design of FIG. 2 is reduced by 72% in the method of forming a fine pattern when designing a mask of the present invention;

도4는 본 발명 마스크 설계시 미세 패턴 형성 방법에서, 최소눈금의 단위를 5nm로 변경한 경우의 예를 보인 공정 단면도.Figure 4 is a process cross-sectional view showing an example in the case of changing the unit of the minimum division to 5nm in the method of forming a fine pattern when designing the mask of the present invention.

도5는 본 발명 마스크 설계시 미세 패턴 형성 방법을 실제 주 데이터베이스에 적용하여 변환한 예를 보인 공정 단면도.Figure 5 is a process cross-sectional view showing an example of converting a fine pattern formation method applied to the actual main database in the mask design of the present invention.

도6은 본 발명 마스크 설계시 미세 패턴 형성 방법에서, 미세 보조 패턴을 반복 셀로 나타내낸 예를 보인 공정 단면도.Figure 6 is a process cross-sectional view showing an example in which a fine auxiliary pattern is represented by a repeating cell in the method of forming a fine pattern in the mask design of the present invention.

도7은 본 발명 마스크 설계시 미세 패턴 형성 방법에서, 상기 도6의 반복 셀에 대해 광학 근접 보상 기술(OPC)을 적용한 예를 보인 공정 단면도.FIG. 7 is a cross-sectional view illustrating an example of applying an optical proximity compensation technique (OPC) to the repeating cell of FIG. 6 in the method of forming a fine pattern when designing a mask of the present invention. FIG.

***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***

10,11,20,21 : 셀 인스턴스 10A,11A,20A,21A : 주 패턴10,11,20,21: Cell instances 10A, 11A, 20A, 21A: Main pattern

30 : 잔류 패턴30: residual pattern

본 발명은 마스크 제조 방법에 관한 것으로, 특히 반복적인 셀을 갖는 반도체 마스크 패턴을 형성할 시 주 패턴의 일부를 패턴의 길이 방향과 수직으로 미세 천이한 다음, 설계 배율 및 설계 단위를 변경하여 반복적인 셀 주변에 미세 보조 패턴을 형성하는 마스크 설계시 미세 패턴 형성 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a mask, and in particular, when forming a semiconductor mask pattern having repetitive cells, a small portion of the main pattern is vertically shifted perpendicularly to the longitudinal direction of the pattern, and then the design magnification and design unit are changed to repeat the process. The present invention relates to a method of forming a fine pattern in a mask design for forming a fine auxiliary pattern around a cell.

마스크 패턴 형성 기술은 반도체 기판에 형성되는 패턴의 정확도에 밀접한 영향을 준다. 특히, 마스크 패턴의 광 근접효과를 제대로 고려하지 못하면 리소그라피(Lithography) 본래 노광 의도와는 달리 패턴 선폭 왜곡이 발생하여 선폭 선형성(Linearity)이 짧아지는 현상이 나타나게 되어 반도체 소자특성에 나쁜 영향을 주게 된다. The mask pattern forming technique has a close influence on the accuracy of the pattern formed on the semiconductor substrate. In particular, if the optical proximity effect of the mask pattern is not properly considered, pattern linewidth distortion occurs, unlike the original lithography intention of exposure, resulting in a shortening of line width linearity, which adversely affects semiconductor device characteristics. .

그리고, 반도체 포토 리소그라피 기술은 마스크 설계를 정교하게 해줌으로써, 마스크로 투광되어 나오는 빛의 양을 적절히 조절할 수 있게 하며, 이를 위해 광학 근접 보상 기술(Optical Proximity Correction), 위상반전 마스크 기술(Phase Shifting Mask) 등 마스크에 그려진 패턴 형상에 의한 빛의 왜곡 현상을 최소화시킬 수 있는 여러 방법들이 사용되고 있다. In addition, the semiconductor photolithography technology allows precise control of the mask design, so that the amount of light emitted by the mask can be properly adjusted, and for this, an optical proximity compensation technology and a phase shifting mask technology are used. Various methods are used to minimize the distortion of light due to the pattern shape drawn on the mask.

특히, 최근 원자외선 파장(248nm 혹은 194nm의 파장)의 빛에 감광력이 뛰어난 화학증폭형 레지스트의 개발로 더욱 해상도를 증가시킬 수 있는 실질적인 기술 들이 등장하고 있으며, 패턴과 분리된 형태로 광근접 효과를 제어하는 보조패턴, 즉 일종의 더미 패턴(dummy pattern) 형성 기술도 해상도 개선에 많은 기여를 하고 있다. In particular, recent developments of chemically amplified resists with excellent photosensitivity to light at far ultraviolet wavelengths (248 nm or 194 nm) have resulted in practical technologies that can further increase the resolution. Auxiliary pattern for controlling the shape, that is, a kind of dummy pattern (dummy pattern) forming technology also contributes to the improvement of the resolution.

한편, 도1은 종래 반복적인 셀을 갖는 반도체 마스크 패턴을 보인 공정 단면도로서, 통상적으로 패턴(1)의 선폭은 주변 패턴(1)의 이격거리에 따라 고립 패턴과 밀집 패턴간에 선폭 바이어스가 존재하므로, 고립 패턴의 경우 밀집 패턴처럼 미세 보조 패턴(3)을 삽입하는 제조 기술이 사용된다. 1 is a cross-sectional view illustrating a semiconductor mask pattern having a conventional repetitive cell. In general, the line width of the pattern 1 has a line width bias between the isolation pattern and the dense pattern according to the separation distance of the peripheral pattern 1. In the case of the isolated pattern, a manufacturing technique of inserting the fine auxiliary pattern 3 as a dense pattern is used.

상기 미세 보조 패턴(3)의 삽입은 인접 패턴(1)간의 거리 측정에 의해 주로 고립된 주 패턴 근처에 보상하게 되며, 이렇게 거리측정을 해서 보상하는 방법을 디알씨(DRC, Design Rule Check)이라고 한다. Insertion of the fine auxiliary pattern 3 is compensated near the main pattern, which is mainly isolated by measuring the distance between adjacent patterns 1, and the method of compensating by measuring the distance is called DRC (Design Rule Check). do.

그리고, 상기 미세 보조 패턴(3)은 마스크에는 존재하지만, 실제로 노광 후 반도체 기판 상에는 만들어지지 않도록 한계 해상력 이하의 선폭을 갖는 미세 패턴이다. The fine auxiliary pattern 3 is a fine pattern having a line width of less than or equal to the limit resolution so that the fine auxiliary pattern 3 is present in the mask but is not actually formed on the semiconductor substrate after exposure.

여기서, 패턴 해상력의 정의는 Rayleigh 방정식,Here, the definition of pattern resolution is based on the Rayleigh equation,

R(Resolution)=k*λ/N.A.R (Resolution) = k * λ / N.A.

에 의해 결정되며, 이때 k는 상수, λ는 조명계 파장, N.A.는 조명계 렌즈 구경이다. Where k is a constant, λ is the illumination wavelength, and N.A. is the illumination lens aperture.

예를 들어, k를 0.5, λ는 0.248, N.A.는 0.65를 적용하면, 해상도 R=0.19um를 얻으므로, 이 값보다 작은 선폭을 갖는 미세 패턴을 마스크에 독립적으로 적용 할 경우 물리적으로 마스크만을 투광하고 레지스트에는 이미지가 나타나지 않는 패턴을 정의할 수 있다. For example, if k is 0.5, λ is 0.248, and NA is 0.65, the resolution R = 0.19um is obtained. Therefore, when a micro pattern having a line width smaller than this value is independently applied to the mask, only the mask is physically light-transmitted. The resist can then define a pattern that does not appear in the image.

또한, 주 패턴(1)간 간격이 가까운 경우(2)에는 미세 보조 패턴(3)이 패턴간 브릿지를 유발시키므로 이를 삽입하여서는 안되나, 주 패턴(1)간 간격이 떨어져 있는 경우(4)에는 삽입이 가능하다. In addition, when the spacing between the main patterns (1) is close (2), the fine auxiliary pattern (3) causes the bridge between the patterns and should not be inserted, but when the spacing between the main patterns (1) is apart (4) This is possible.

특히, 후자의 경우 셀 패턴(1)이 벤트(Bent) 구조로 배치되어 있어, 셀 패턴이 게이트인 경우 선폭 균일도가 매우 중요해진다. In particular, in the latter case, the cell pattern 1 is arranged in a bent structure, and line width uniformity becomes very important when the cell pattern is a gate.

따라서, 적재적소에 미세 보조 패턴(3)을 배치하는 것이 쉽지 않고 수작업으로 미세 보조 패턴(3)을 수정하여 배치하여야 하므로, 시간 및 비용이 증가하게 되는 문제점이 있었다. Therefore, it is not easy to arrange the fine auxiliary pattern 3 in the loading place, and the fine auxiliary pattern 3 needs to be modified and arranged by hand, thereby increasing the time and cost.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 제안한 것으로, 반복적인 셀을 갖는 반도체 마스크 패턴을 형성할 시 주 패턴의 일부를 패턴의 길이 방향과 수직으로 미세 천이한 다음, 설계 배율 및 설계 단위를 변경하여 반복적인 셀 주변에 미세 보조 패턴을 형성하도록 하는 방법을 제공함에 그 목적이 있다.
Accordingly, the present invention has been proposed to solve the above-mentioned conventional problems. When forming a semiconductor mask pattern having a repetitive cell, a part of the main pattern is finely shifted perpendicularly to the longitudinal direction of the pattern, and then the design magnification and It is an object of the present invention to provide a method of changing a design unit to form a fine auxiliary pattern around a repetitive cell.

이와 같은 목적을 달성하기 위한 본 발명은, 주 패턴의 일부를 패턴의 길이 방향과 수직으로 미세 천이하는 단계와; 설계 배율 및 설계 단위를 변경하여 마스크를 형성한 후, 상기 미세 천이된 주 패턴에 의해 미세 보조 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다. The present invention for achieving the above object comprises the steps of finely transitioning a part of the main pattern perpendicular to the longitudinal direction of the pattern; And forming a mask by changing a design magnification and a design unit, and then forming a fine auxiliary pattern by the fine transitioned main pattern.

이하, 본 발명에 따른 일실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다. Hereinafter, an embodiment according to the present invention will be described in detail with reference to the accompanying drawings.

도2는 반복되는 셀을 갖는 반도체 마스크 패턴을 형성하는 경우 주 패턴에 미세 패턴을 형성하는 예를 보인 공정 단면도로서, 주 패턴(10A,11A,20A,21A)들은 각기 개별 단위의 셀 인스턴스(Instance)(10,11,20,21) 구조 내에 포함되어 있어, 동일한 개별 셀들을 반복 복사해서 큰 용량으로 구성 가능한 구조로 되어 있다. FIG. 2 is a cross-sectional view illustrating an example of forming a fine pattern on a main pattern when forming a semiconductor mask pattern having repeating cells. The main patterns 10A, 11A, 20A, and 21A are cell instances of individual units. (10, 11, 20, 21) is included in the structure, it is possible to construct a large capacity by repeatedly copying the same individual cells.

이때, 상기 셀 인스턴스(10,11,20,21) 중에서 선택적으로 상기 셀 인스턴스(20,21)를 같은 크기만큼 반복 패턴의 길이 방향과 수직방향으로 대략 1nm(0.001um) 정도로 미세 천이(5)시킨다.At this time, the fine transition (5) of the cell instances (10, 11, 20, 21) selectively about 1 nm (0.001um) in the longitudinal direction and the vertical direction of the repeating pattern by the same size selectively Let's do it.

그러면, 상기 천이된 셀 인스턴스(20,21) 내부의 주 패턴(20A,21A)들도 천이되지 않은 주 패턴(10A,11A)에 대해 1nm씩 수직방향으로 미세 천이(5)가 일어나게 된다. Then, fine transitions 5 occur in the vertical direction by 1 nm with respect to the main patterns 20A and 21A in the transitioned cell instances 20 and 21.

여기서, 점선(100)은 상기 셀 인스턴스(20,21)들의 미세 천이(5) 전의 위치를 나타낸다. Here, the dotted line 100 represents the position before the fine transition 5 of the cell instances 20 and 21.

그 다음, 도2와 같이 미세 천이(5)한 주 패턴(10A,11A,20A,21A)을 설계 배율 및 설계 눈금을 변경하는데, 도3은 상기 도2의 설계도를 72% 축소시킨 공정 단면도로서, 상기 도2에서 개별 주 패턴(10A,11A,20A,21A)의 선폭이 0.25um 이라면, 이를 72% 축소시킬 경우 0.18nm가 된다. Next, the design magnification and design scale of the main patterns 10A, 11A, 20A, and 21A, which are finely transitioned 5, are changed as shown in FIG. 2, and FIG. 3 is a process cross-sectional view of 72% of the design of FIG. In FIG. 2, if the line widths of the individual main patterns 10A, 11A, 20A, and 21A are 0.25 um, when the line width is reduced by 72%, the line width is 0.18 nm.

이때, 셀 인스턴스(20,21)가 1nm씩 천이(5')되어 0.249um가 0.179nm로 바뀌게 된다.At this time, the cell instances 20 and 21 are transitioned 5 'by 1 nm, so that 0.249 um is changed to 0.179 nm.

그리고, 도4는 상용 설계 툴(Tool)에서 72%만틈 축소 변환하는 과정에서 최소눈금의 단위(Grid)를 5nm로 변경한 경우로서, 도3에서 천이(5')되었던 단위 셀 인스턴스(20,21)가 천이되지 않은 셀 인스턴스(10,11)의 기준선(100')에 맞춰서 재배치 된다. 4 illustrates a case in which the grid of the minimum division is changed to 5 nm in the process of shrinking and converting only 72% from a commercial design tool, and the unit cell instance 20, which has been transitioned 5 'in FIG. 21 is rearranged to match the baseline 100 'of the untransitioned cell instances 10 and 11.

이때, 기준선(100')에 맞춰서 재배치되는 과정에서 천이(5')되었던 부분만큼 패턴으로 0.001nm가 잔류한다.At this time, 0.001 nm remains in a pattern as much as the portion which has been transitioned 5 'in the process of rearrangement in accordance with the reference line 100'.

여기서, 5nm의 단위로 설계 눈금을 변환하는 이유는 데이터량을 최적화해서 마스크의 비용을 절감하기 위함이며, 5nm의 단위를 기준으로 보면 1nm의 단위는 오프(Off) 단위이므로, 단위 변환 과정에서 5nm의 단위의 한쪽 빗변에 모두 정렬하게 된다. Here, the reason for converting the design scale in units of 5 nm is to reduce the cost of the mask by optimizing the amount of data, and based on the unit of 5 nm, the unit of 1 nm is an off unit, so 5 nm is used during the unit conversion process. It is aligned with one hypotenuse of the unit of.

그리고, 잔류 패턴(30)에 의해 선폭의 한쪽 빗변이 줄어든 패턴(11A',20A')이 발생하게 된다. Then, the patterns 11A 'and 20A' in which one hypotenuse of the line width is reduced by the residual pattern 30 are generated.

한편, 도5는 본 발명에 의한 방법을 실제 주 데이터베이스에 적용하여 변환 한 공정 단면도로서, 개별 셀을 그릴 때 셀 변환 과정에서 서로 동일 선폭으로 연결되는 단위 셀(40A,40B)을 중첩(40AB)해서 그린다. FIG. 5 is a cross-sectional view of a process obtained by applying the method according to the present invention to an actual main database, and when unit cells are drawn, overlapping unit cells 40A and 40B connected to each other with the same line width during the cell conversion process (40AB) I draw it.

이때, 상기 단위 셀(40B)이 수직방향으로 1nm 차이(50)가 발생하는데, 잔류 패턴(60)이 남는 바로 위의 주 패턴(70)폭이 1nm 줄어든다. At this time, the unit cell 40B has a 1 nm difference 50 in the vertical direction, and the width of the main pattern 70 immediately above the remaining pattern 60 is reduced by 1 nm.

결국, 상기 단위 셀(40A)의 구부러진 부분을 정확히 보상하기 위해서 패턴 중첩부(40AB) 전까지 잔류 패턴(60)이 남게 되어 미세 보조 패턴을 형성하며, 상기 미세 보조 패턴은 단위 주 패턴의 일측에 미세 보조 패턴이 평행하게 배치되면 타측에는 배치되지 않는 구조를 갖는다. As a result, in order to accurately compensate for the bent portion of the unit cell 40A, the residual pattern 60 remains before the pattern overlapping portion 40AB to form a fine auxiliary pattern, and the fine auxiliary pattern is fine on one side of the unit main pattern. If the auxiliary pattern is arranged in parallel has a structure that is not arranged on the other side.

그리고, 상기 형성된 미세 보조 패턴을 반복 셀로 나타내면 도6과 같이 되며, 도7은 상기 도6의 반복 셀에 대해 광학 근접 보상 기술(Optical Proximity Correction)을 적용한 예이다. In addition, the formed fine auxiliary pattern is represented by a repeating cell as shown in FIG. 6, and FIG. 7 illustrates an example of applying optical proximity compensation technology to the repeating cell of FIG. 6.

여기서, 상기 광학 근접 보상 기술은 미세 보조 패턴에도 적용되어, 잔류 패턴(60), 즉 미세 보조 패턴의 선폭을 원하는 선폭으로 조절할 수 있도록 한다. Here, the optical proximity compensation technique is also applied to the fine auxiliary pattern, so that the line width of the residual pattern 60, that is, the fine auxiliary pattern can be adjusted to a desired line width.

따라서, 본 발명에 의해 별도의 미세 보조 패턴 생성 프로그램 없이 미세 보도 패턴의 적용이 가능하고, 대칭적인 패턴에 용이하게 적용할 수 있으며, 패턴의 선폭을 균일하게 유지할 수 있어 NMOS 및 PMOS 소자 특성을 균일하게 확보할 수 있다. Therefore, according to the present invention, it is possible to apply a fine press pattern without a separate fine auxiliary pattern generation program, to be easily applied to a symmetrical pattern, and to keep the line width of the pattern uniform, thereby uniformizing NMOS and PMOS device characteristics. Can be secured.

이상에서 설명한 바와 같이, 본 발명은 반복적인 셀을 갖는 반도체 마스크 패턴을 형성할 시 주 패턴의 일부를 패턴의 길이 방향과 수직으로 미세 천이한 다음, 설계 배율 및 설계 단위를 변경하여 마스크를 형성한 후 상기 미세 천이된 주 패턴에 의해 미세 보조 패턴을 형성함으로써, 패턴의 선폭을 균일하게 유지하고 미세 보조 패턴과 주 패턴을 동일한 레이어로 OPC 처리할 수 있어, 마스크 제조가 정확하고 용이한 효과가 있다. As described above, when forming a semiconductor mask pattern having a repetitive cell, the present invention finely transitions a part of the main pattern perpendicularly to the longitudinal direction of the pattern, and then changes the design magnification and design unit to form a mask. After the fine auxiliary pattern is formed by the fine transitioned main pattern, the line width of the pattern can be maintained uniformly, and the micro auxiliary pattern and the main pattern can be OPC-treated in the same layer, so that mask manufacturing is accurate and easy. .

Claims (3)

주 패턴의 일부를 패턴의 길이 방향과 수직으로 미세 천이하는 단계와; 설계 배율 및 설계 단위를 변경하여 마스크를 형성한 후, 상기 미세 천이된 주 패턴에 의해 미세 보조 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 마스크 설계시 미세 패턴 형성 방법.Finely shifting a portion of the main pattern perpendicularly to the longitudinal direction of the pattern; And forming a mask by changing a design magnification and a design unit, and then forming a fine auxiliary pattern by the fine transitioned main pattern. 제1항에 있어서, 상기 미세 보조 패턴은, 주 패턴과 평행하도록 단위 주 패턴의 길이와 동일하게 형성되는 것을 특징으로 하는 마스크 설계시 미세 패턴 형성 방법.The method of claim 1, wherein the fine auxiliary pattern is formed to be the same as the length of the unit main pattern so as to be parallel to the main pattern. 제1항에 있어서, 상기 미세 보조 패턴은, 단위 주 패턴의 일측에 미세 보조 패턴이 평행하게 배치되면 타측에는 배치되지 않는 것을 특징으로 하는 마스크 설계시 미세 패턴 형성 방법.The method of claim 1, wherein the fine auxiliary pattern is not disposed on the other side when the fine auxiliary pattern is arranged parallel to one side of the unit main pattern.
KR1020030101660A 2003-12-31 2003-12-31 Micro pattern configuring method in designing mask KR100554916B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030101660A KR100554916B1 (en) 2003-12-31 2003-12-31 Micro pattern configuring method in designing mask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030101660A KR100554916B1 (en) 2003-12-31 2003-12-31 Micro pattern configuring method in designing mask

Publications (2)

Publication Number Publication Date
KR20050069518A KR20050069518A (en) 2005-07-05
KR100554916B1 true KR100554916B1 (en) 2006-02-24

Family

ID=37259921

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030101660A KR100554916B1 (en) 2003-12-31 2003-12-31 Micro pattern configuring method in designing mask

Country Status (1)

Country Link
KR (1) KR100554916B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8341561B2 (en) 2006-12-12 2012-12-25 Samsung Electronics Co., Ltd. Methods of arranging mask patterns and associated apparatus
KR100881184B1 (en) 2006-12-12 2009-02-05 삼성전자주식회사 Method of arraying mask patterns and apparatus using the same
KR100874913B1 (en) 2006-12-12 2008-12-19 삼성전자주식회사 Method of arranging mask pattern and apparatus using same

Also Published As

Publication number Publication date
KR20050069518A (en) 2005-07-05

Similar Documents

Publication Publication Date Title
CN1325993C (en) Mask correcting method
Ackmann et al. Phase shifting and optical proximity corrections to improve CD control on logic devices in manufacturing for sub-0.35-um i-line
JP2006085174A (en) Lithographic apparatus and device-manufacturing method
KR100857728B1 (en) Photomask fabrication method, photomask, and exposure method thereof
CN102193305B (en) Method for increasing OPC precision of high MEEF pattern
KR100554916B1 (en) Micro pattern configuring method in designing mask
KR101599097B1 (en) Optical lithography apparatus
KR100688893B1 (en) A method for forming a mask pattern of a semiconductor device
JP4050283B2 (en) Pattern formation method
Menon et al. Zone-plate-array lithography (ZPAL): optical maskless lithography for cost-effective patterning
KR100871799B1 (en) A mask of a semiconductor device
KR20050066847A (en) A mask of a semiconductor device, and a pattern forming method thereof
JP4691840B2 (en) Mask pattern generation method and photomask
CN112445081A (en) Method and system for reducing layout distortion caused by exposure non-uniformity
KR100598503B1 (en) Mask Pattern Structure Of Semiconductor Device
KR100529620B1 (en) A mask of a semiconductor device, and a pattern forming method thereof
KR100641987B1 (en) A mask of a semiconductor device, and a pattern forming method thereof
KR100585569B1 (en) Photo mask for manufacturing semiconductor
KR100971326B1 (en) Method for forming an auxiliary pattern in a mask for a semiconductor device and a mask for a semiconductor device manufactured by using the method
KR100815959B1 (en) Optical Proximity Correction Method
KR100816244B1 (en) Mask for semiconductor device and method of forming pattern using the same
KR100567761B1 (en) Method of Controlling Linearity of a Line Width of a Semiconductor
KR20080000975A (en) Method for manufacturing photo-mask
KR20100038629A (en) Method for manufacturing a photomask in using laser 2nd process
KR100567383B1 (en) Optical Proximity Correction controlling the line width of Gate Cell

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100121

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee