KR100551882B1 - 액정 디스플레이 드라이버용 오버 드라이빙 제어 회로 - Google Patents

액정 디스플레이 드라이버용 오버 드라이빙 제어 회로 Download PDF

Info

Publication number
KR100551882B1
KR100551882B1 KR1020040069714A KR20040069714A KR100551882B1 KR 100551882 B1 KR100551882 B1 KR 100551882B1 KR 1020040069714 A KR1020040069714 A KR 1020040069714A KR 20040069714 A KR20040069714 A KR 20040069714A KR 100551882 B1 KR100551882 B1 KR 100551882B1
Authority
KR
South Korea
Prior art keywords
weight
pixel data
address
current frame
weights
Prior art date
Application number
KR1020040069714A
Other languages
English (en)
Inventor
나명수
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040069714A priority Critical patent/KR100551882B1/ko
Application granted granted Critical
Publication of KR100551882B1 publication Critical patent/KR100551882B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 가중치 저장부를 매트릭스 방식으로 분할하여 저장함으로써 가중치 저장부의 크기를 줄일 수 있는 오버 드라이빙 제어 회로를 제공함에 목적이 있다.
상기 목적을 달성하기 위한 본원의 제1 발명에 따른 오버 드라이빙 제어 회로는, 전 프레임의 픽셀 데이터를 저장하기 위한 프레임 메모리; 상기 전 프레임의 픽셀 데이터와 현 프레임의 픽셀 데이터를 이용하여 하기 가중치 저장부 내 소정의 어드레스를 지정하기 위한 어드레스 지정부; 오버 드라이빙 제어에 사용되는 가중치 세트를 매트릭스 방식으로 복수의 저장 영역에 저장하기 위한 가중치 저장부; 상기 어드레스에 저장된 복수의 가중치 중 일부를 상기 전 프레임의 픽셀 데이터와 현 프레임의 픽셀 데이터를 이용하여 선택적으로 출력하기 위한 가중치 선택부; 및 상기 현 프레임의 픽셀 데이터와 상기 가중치 선택부로부터 출력되는 가중치를 가산하기 위한 곱셈부를 포함한다.
가중치, 프레임, 픽셀, 룩업테이블, 오버 드라이빙 제어

Description

액정 디스플레이 드라이버용 오버 드라이빙 제어 회로{OVER DRIVING CONTROL CIRCUIT FOR LIQUID CRYSTAL DISPLAY DRIVER}
도 1은 종래 기술에 따른 오버 드라이빙 제어를 위한 전체 블럭도,
도 2는 본 발명에 따른 오버 드라이빙 제어를 위한 전체 블럭도.
* 도면의 주요 부분에 대한 설명 *
210: 프레임 메모리 220: 어드레스 지정부
230: 룩업테이블 240: 곱셈부
250: 계수 선택부
본 발명은 액정 디스플레이(LCD) 드라이버용 타이밍 콘트롤러의 오버 드라이빙 제어 회로에 관한 것이다.
타이밍 콘트롤러는 LCD 패널(Panel)의 응답속도를 개선하기 위해 오버 드라 이빙(Over-Driving) 제어 방식을 채택한다. 오버 드라이빙 제어(ODC: Over Driving Control)방식이라 함은 LCD 패널의 픽셀이 인가되는 전압에 시간적으로 신속하게 변화하지 못하기 때문에 전 픽셀값과 현 픽셀값의 차보다 더 큰 전압을 인가함으로써 픽셀에서 표출되는 밝기가 신속하게 변화할 수 있도록 하는 방식을 말한다. 예를 들어, 특정 픽셀의 이전 밝기 값이 10이고, 현재 표출되어야 할 밝기 값이 20이라고 하면, 밝기 20에 해당하는 전압보다 더 높은 전압을 픽셀에 인가한다. 그런데 LCD 패널의 특성상 전 픽셀값과 현 픽셀값의 차이의 크기에 따라 가중치가 다르게 인가하여야 하기 때문에 룩업 테이블을 이용하는 것이 일반적이다.
도 1은 종래 기술에 따른 오버 드라이빙 제어를 위한 블럭도이다.
종래 기술에 따른 ODC는 직전 프레임의 픽셀 데이터를 프레임 메모리(110)에 저장하고 현재 프레임의 픽셀 데이터를 읽고, 어드레스 지정부(120)는 입력되는 직전 프레임의 픽셀 데이터와 현 프레임의 픽셀 데이터에 따라 ODC LUT(130) 내에서 해당 가중치를 읽기 위하여 메모리의 어드레스를 지정한다. ODC LUT(130)에는 직전 프레임의 픽셀 데이터와 현 프레임의 픽셀 데이터에 따른 가중치(Over-Driving 가중치)가 저장되어 있다.
이 가중치는 일종의 곱셈 가중치로서, 곱셈기(140)는 인가되는 현 프레임의 픽셀 데이터에 ODC LUT로부터 출력되는 가중치를 곱하여 ODC가 적용된 데이터를 출력한다. 즉, ODC LUT로부터 읽어내는 것을 함수 f(P, C)라 하면(여기서, P는 전 프레임 의 픽셀 데이터, C는 현 프레임의 픽셀 데이터), 곱셈기(140)로부터 출력되는 ODC 결과 값은 "C* f(P, C)"로 간단히 나타낼 수 있다.
한편, 화소 데이터를 처리하는데 있어, 각 화소는 매 클럭 당 하나씩 처리하는 것이 일반적이며, 하나의 화소는 R, G, B의 세 가지 서브픽셀(sub-pixel)을 가지고 있으므로, 한 화소에 대해 ODC 처리를 하기 위해서는 각 서브픽셀을 위한 LUT 읽기 동작이 동시에 발생해야 한다. 따라서 ODC를 위한 LUT는 R, G, B 각각의 서브픽셀을 위해 각각 필요하므로, 종래 기술에 따르면 동일한 내용을 갖는 LUT가 3개 필요하게 된다. 이는 동일한 내용을 가지는 SRAM을 중복 사용함으로써 칩의 크기가 커지는 문제점이 있다.
즉, 종래 기술에 따르면 ODC LUT를 구현하기 위하여 가중치들을 1차원 배열로 늘어놓은 후, 하나의 SRAM에 연속적으로 저장한다. 그리고, 어드레스 지정부(120)는 입력되는 전 프레임의 픽셀 데이터와 현 프레임의 픽셀 데이터를 이용하여 읽어야 할 어드레스를 지정하게 되고, 지정된 어드레스 내 저장된 가중치를 읽게 된다. 이러한 이유로 기존의 방식에서는 한 화소를 처리하기 위해 -R/G/B를 처리해야 하므로- 동일한 내용을 가진 SRAM이 3개 필요하게 된다.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 가중치 저장부를 매트릭스 방식으로 분할하여 저장함으로써 가중치 저장부의 크기를 줄일 수 있는 오버 드라이빙 제어 회로를 제공함에 목적이 있다.
상기 목적을 달성하기 위한 본원의 제1 발명에 따른 오버 드라이빙 제어 회로는, 전 프레임의 픽셀 데이터를 저장하기 위한 프레임 메모리; 상기 전 프레임의 픽셀 데이터와 현 프레임의 픽셀 데이터를 이용하여 하기 가중치 저장부 내 소정의 어드레스를 지정하기 위한 어드레스 지정부; 오버 드라이빙 제어에 사용되는 가중치 세트를 매트릭스 방식으로 복수의 저장 영역에 저장하기 위한 가중치 저장부; 상기 어드레스에 저장된 복수의 가중치 중 일부를 상기 전 프레임의 픽셀 데이터와 현 프레임의 픽셀 데이터를 이용하여 선택적으로 출력하기 위한 가중치 선택부; 및 상기 현 프레임의 픽셀 데이터와 상기 가중치 선택부로부터 출력되는 가중치를 가산하기 위한 곱셈부를 포함한다.
바람직하게는, 상기 가중치 저장부는, 하나의 가중치 세트를 행 단위로 구분하여 복수의 저장영역에 저장하기 위한 제1 저장소자군; 및 상기 하나의 가중치 세트를 열 단위로 구분하여 복수의 저장영역에 저장하기 위한 제2 저장소자군을 포함한다.
바람직하게는, 상기 제1 및 제2 저장소자군은 에스램으로 구성한다.
바람직하게는, 상기 가중치 선택부는, 하나의 픽셀을 위한 적/녹/청 가중치의 어드레스가 행과 열에서 전혀 겹치지 않으면 현 프레임의 픽셀 데이터에 대응하는 정보와 관련된 가중치를 출력한다.
바람직하게는, 상기 가중치 선택부는, 하나의 픽셀을 위한 적/녹/청 가중치의 어드레스가 2색 이상에서 전 프레임의 픽셀 데이터 혹은 현 프레임의 픽셀 데이터로 인해 행이나 열에서 겹치는 경우에는 우선 순위를 두어 어느 하나는 상기 제1 저장소자군으로부터, 다른 하나는 상기 제2 저장소자군으로부터 가중치를 출력한다.
또한, 본원의 제2 발명에 따른 오버 드라이빙 제어 회로는, 전 프레임의 픽셀 데이터를 저장하기 위한 프레임 메모리; 오버 드라이빙 제어에 사용되는 가중치 세트를 매트릭스 방식으로 복수의 저장 영역에 저장하기 위한 가중치 저장부; 상기 전 프레임의 픽셀 데이터와 현 프레임의 픽셀 데이터를 이용하여 상기 가중치 저장부 내 소정의 어드레스를 선택적으로 지정하기 위한 어드레스 지정부; 및 상기 현 프레임의 픽셀 데이터와 상기 선택적으로 지정된 어드레스에 저장된 가중치를 가산하기 위한 곱셈부를 포함한다.
바람직하게는, 상기 가중치 저장부는, 하나의 가중치 세트를 행 단위로 구분하여 복수의 저장영역에 저장하기 위한 제1 저장소자군; 및 상기 하나의 가중치 세트를 열 단위로 구분하여 복수의 저장영역에 저장하기 위한 제2 저장소자군을 포함한다.
바람직하게는, 상기 제1 및 제2 저장소자군은 에스램으로 구성한다.
바람직하게는, 상기 어드레스 지정부는, 하나의 픽셀을 위한 적/녹/청 가중치의 어드레스가 행과 열에서 전혀 겹치지 않으면 현 프레임의 픽셀 데이터에 대응하는 정보와 관련된 어드레스를 지정한다.
바람직하게는, 상기 어드레스 지정부는, 하나의 픽셀을 위한 적/녹/청 가중치의 어드레스가 2색 이상에서 전 프레임의 픽셀 데이터 혹은 현 프레임의 픽셀 데이터로 인해 행이나 열에서 겹치는 경우에는 우선 순위를 두어 어느 하나는 상기 제1 저장소자군의 어드레스를, 다른 하나는 상기 제2 저장소자군의 어드레스를 지정한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기 로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 2는 본 발명에 따른 오버 드라이빙 제어를 위한 전체 블럭도이다.
본 발명에 따른 오버 드라이빙 제어 회로는 소정 개수로 분할된 LUT(230)와 전 프레임의 픽셀 데이터 정보와 현 프레임의 픽셀 데이터 정보를 이용하여 LUT로부터 출력되는 다수의 가중치 중 일부를 선택하기 위한 가중치 선택부(250)를 포함한다.
본 발명에 따른 LUT(230)는 개념적으로 다음과 같이 구성될 수 있다. 전 프레임의 픽셀 데이터에 대응하는 정보를 x축에, 현 프레임의 픽셀 데이터에 대응하 는 정보를 y축에 각각 인가한다. 예를 들어, 픽셀 데이터의 대응 정보가 0~3단계로 변화한다고 하면, 종래 기술에서는 전 프레임의 픽셀 데이터 대응 정보(x축)와 현 프레임의 픽셀 데이터 대응 정보(y축)를 입력받아 4×4의 2차원 배열로 LUT를 하나의 SRAM에 저장한다.
그런데, 본 발명에 따르면, 4×4의 2차원 배열로 된 LUT를 4개의 SRAM으로 된 제1 SRAM군(230_r)에 구분하여 저장할 수 있다. 제1 SRAM군 내 4개의 SRAM 각각에는 1×4의 제1행 내지 제4행 부분 LUT를 저장한다.
그리고, 4×4의 2차원 배열로 된 LUT를 다른 4개의 SRAM으로 된 제2 SRAM군(230_c)에 구분하여 저장할 수 있다. 제2 SRAM군 내 4개의 SRAM 각각에는 4×1의 제1열 내지 제4열 부분 LUT를 저장한다.
즉, 제1행 내지 제4행 LUT를 저장하는 제1 SRAM군(230_r)과 제1열 내지 제4열 부분 LUT를 저장하는 제2 SRAM군(230_c)에 저장된 내용은 동일하다. 이렇게 다수의 SRAM에 LUT를 분산하여 배치하면, 각 SRAM을 동시에 읽을 수 있으므로 최대 x + y 개의 가중치를 읽을 수 있게 된다. 또한, 임의의 경우에 대해서도 3개 이상의 가중치를 읽을 수 있게 된다.
가중치 선택부(250)는 전 프레임의 픽셀 데이터와 현 프레임의 픽셀 데이터를 이용하여 LUT로부터 하나의 픽셀에서 요구되는 RGB 3색용 가중치를 각각 선택할 수 있는 바, 다음과 같은 방식으로 가중치를 선택할 수 있다.
우선, RGB 3색용 가중치를 저장하는 어드레스가 행과 열에서 전혀 겹치지 않으면 현 프레임의 픽셀 데이터에 대응하는 정보와 관련된 출력단을 활성화시킴으로 써 가중치를 출력할 수 있다. 그러나, 만일 RGB 3색 중 2색 이상에서 전 프레임의 픽셀 데이터 혹은 현 프레임의 픽셀 데이터로 인해 행이나 열에서 겹치는 경우에는 우선 순위를 두어 하나는 제1 SRAM군(230_r)으로부터, 다른 하나는 제2 SRAM군(230_c)으로부터 각각 가중치를 출력하도록 논리회로를 구성함으로써 가능하다. 예를 들어, R과 G의 전 프레임의 픽셀 데이터가 동일하다면 현 프레임의 픽셀 데이터를 이용하여 어느 하나는 제1 SRAM군(230_r)으로부터, 다른 하나는 제2 SRAM군(230_c)으로부터 가중치를 출력할 수 있도록 한다. 혹은 R과 G의 현 프레임의 픽셀 데이터가 동일하다면 전 프레임의 픽셀 데이터를 이용하여 어느 하나는 제1 SRAM군(230_r)으로부터, 다른 하나는 제2 SRAM군(230_c)으로부터 가중치를 출력할 수 있도록 한다.
한편, 전체 전력 소모도 줄이기 위하여 본 발명에 따른 어드레스 지정부(220)를 전 프레임의 픽셀 데이터와 현 프레임의 픽셀 데이터를 이용하여 적절히 설계함으로써 각 SRAM에서 선택적으로 읽을 수 있도록 할 수도 있다. 이는 당업자에게 자명한 사항에 불과하므로 더 이상의 언급은 피하기로 한다.
이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
본 발명은 가중치 저장부, 예를 들어, 룩업테이블을 분할하여 저장함으로써 오버 드라이빙 제어 회로에서 가장 큰 면적을 차지하는 하는 저장 영역, 예를 들어, SRAM의 크기를 2/3로 줄일 수 있다. 또한, 어드레스 지정부를 적절히 설계함으로써 전력 소모도 줄일 수 있다.

Claims (10)

  1. 전 프레임의 픽셀 데이터를 저장하기 위한 프레임 메모리;
    상기 전 프레임의 픽셀 데이터와 현 프레임의 픽셀 데이터를 이용하여 하기 가중치 저장부 내 소정의 어드레스를 지정하기 위한 어드레스 지정부;
    오버 드라이빙 제어에 사용되는 가중치 세트를 매트릭스 방식으로 복수의 저장 영역에 저장하기 위한 가중치 저장부;
    상기 어드레스에 저장된 복수의 가중치 중 일부를 상기 전 프레임의 픽셀 데이터와 현 프레임의 픽셀 데이터를 이용하여 선택적으로 출력하기 위한 가중치 선택부; 및
    상기 현 프레임의 픽셀 데이터와 상기 가중치 선택부로부터 출력되는 가중치를 가산하기 위한 곱셈부
    를 포함하는 오버 드라이빙 제어 회로.
  2. 제1항에 있어서, 상기 가중치 저장부는,
    하나의 가중치 세트를 행 단위로 구분하여 복수의 저장영역에 저장하기 위한 제1 저장소자군; 및
    상기 하나의 가중치 세트를 열 단위로 구분하여 복수의 저장영역에 저장하기 위한 제2 저장소자군
    을 포함하는 오버 드라이빙 제어 회로.
  3. 제2항에 있어서,
    상기 제1 및 제2 저장소자군은 에스램인 오버 드라이빙 제어 회로.
  4. 제2항에 있어서, 상기 가중치 선택부는,
    하나의 픽셀을 위한 적/녹/청 가중치의 어드레스가 행과 열에서 전혀 겹치지 않으면 현 프레임의 픽셀 데이터에 대응하는 정보와 관련된 가중치를 출력하는 오버 드라이빙 제어 회로.
  5. 제2항에 있어서, 상기 가중치 선택부는,
    하나의 픽셀을 위한 적/녹/청 가중치의 어드레스가 2색 이상에서 전 프레임의 픽셀 데이터 혹은 현 프레임의 픽셀 데이터로 인해 행이나 열에서 겹치는 경우에는 우선 순위를 두어 어느 하나는 상기 제1 저장소자군으로부터, 다른 하나는 상기 제2 저장소자군으로부터 가중치를 출력하는 오버 드라이빙 제어 회로.
  6. 전 프레임의 픽셀 데이터를 저장하기 위한 프레임 메모리;
    오버 드라이빙 제어에 사용되는 가중치 세트를 매트릭스 방식으로 복수의 저장 영역에 저장하기 위한 가중치 저장부;
    상기 전 프레임의 픽셀 데이터와 현 프레임의 픽셀 데이터를 이용하여 상기 가중치 저장부 내 소정의 어드레스를 선택적으로 지정하기 위한 어드레스 지정부; 및
    상기 현 프레임의 픽셀 데이터와 상기 선택적으로 지정된 어드레스에 저장된 가중치를 가산하기 위한 곱셈부
    를 포함하는 오버 드라이빙 제어 회로.
  7. 제6항에 있어서, 상기 가중치 저장부는,
    하나의 가중치 세트를 행 단위로 구분하여 복수의 저장영역에 저장하기 위한 제1 저장소자군; 및
    상기 하나의 가중치 세트를 열 단위로 구분하여 복수의 저장영역에 저장하기 위한 제2 저장소자군
    을 포함하는 오버 드라이빙 제어 회로.
  8. 제7항에 있어서,
    상기 제1 및 제2 저장소자군은 에스램인 오버 드라이빙 제어 회로.
  9. 제7항에 있어서, 상기 어드레스 지정부는,
    하나의 픽셀을 위한 적/녹/청 가중치의 어드레스가 행과 열에서 전혀 겹치지 않으면 현 프레임의 픽셀 데이터에 대응하는 정보와 관련된 어드레스를 지정하는 오버 드라이빙 제어 회로.
  10. 제7항에 있어서, 상기 어드레스 지정부는,
    하나의 픽셀을 위한 적/녹/청 가중치의 어드레스가 2색 이상에서 전 프레임의 픽셀 데이터 혹은 현 프레임의 픽셀 데이터로 인해 행이나 열에서 겹치는 경우에는 우선 순위를 두어 어느 하나는 상기 제1 저장소자군의 어드레스를, 다른 하나는 상기 제2 저장소자군의 어드레스를 지정하는 오버 드라이빙 제어 회로.
KR1020040069714A 2004-09-01 2004-09-01 액정 디스플레이 드라이버용 오버 드라이빙 제어 회로 KR100551882B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040069714A KR100551882B1 (ko) 2004-09-01 2004-09-01 액정 디스플레이 드라이버용 오버 드라이빙 제어 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040069714A KR100551882B1 (ko) 2004-09-01 2004-09-01 액정 디스플레이 드라이버용 오버 드라이빙 제어 회로

Publications (1)

Publication Number Publication Date
KR100551882B1 true KR100551882B1 (ko) 2006-02-13

Family

ID=37178828

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040069714A KR100551882B1 (ko) 2004-09-01 2004-09-01 액정 디스플레이 드라이버용 오버 드라이빙 제어 회로

Country Status (1)

Country Link
KR (1) KR100551882B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0756532A (ja) * 1993-08-10 1995-03-03 Casio Comput Co Ltd 液晶パネル駆動装置
KR100362475B1 (ko) 2000-12-06 2002-11-23 삼성전자 주식회사 액정 표시 장치와 이의 구동 장치 및 방법
KR20030042976A (ko) * 2001-11-26 2003-06-02 삼성전자주식회사 액정 표시 장치 및 그의 구동 방법
KR20030087275A (ko) * 2002-05-08 2003-11-14 삼성전자주식회사 액정 표시 장치 및 계조 신호 보정 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0756532A (ja) * 1993-08-10 1995-03-03 Casio Comput Co Ltd 液晶パネル駆動装置
KR100362475B1 (ko) 2000-12-06 2002-11-23 삼성전자 주식회사 액정 표시 장치와 이의 구동 장치 및 방법
KR20030042976A (ko) * 2001-11-26 2003-06-02 삼성전자주식회사 액정 표시 장치 및 그의 구동 방법
KR20030087275A (ko) * 2002-05-08 2003-11-14 삼성전자주식회사 액정 표시 장치 및 계조 신호 보정 방법

Similar Documents

Publication Publication Date Title
CN100483488C (zh) 显示装置
CN110945582B (zh) 子像素渲染方法、驱动芯片和显示装置
CN100394464C (zh) 图像显示方法及图像显示装置
US9269329B2 (en) Display device, data processor and method thereof
JP2016035578A (ja) 表示装置
JP2000081863A (ja) 切り替え可能ディスプレイデバイス
KR102164701B1 (ko) 표시 장치 및 이의 구동 방법
JPH0690613B2 (ja) 表示制御装置
US10762827B2 (en) Signal supply circuit and display device
JP2004295086A (ja) 表示装置の駆動装置及びその駆動方法
CN101171622A (zh) 具有新颖的子像素结构的显示系统的有效存储器结构
KR20130100679A (ko) 표시 장치, 표시 장치의 구동 방법, 및 전자 기기
CN109308868B (zh) 一种显示面板的驱动方法、系统及显示装置
KR102342685B1 (ko) 표시 패널 및 이를 포함하는 표시 장치
US9812054B2 (en) Display driver and display apparatus using sub-pixel rendering method
KR102159749B1 (ko) 표시장치
US8736528B2 (en) Liquid crystal display and method of driving the same including providing different dithering patterns to adjacent display regions
KR100551882B1 (ko) 액정 디스플레이 드라이버용 오버 드라이빙 제어 회로
US10872552B2 (en) Device and method for subpixel rendering
US8416165B2 (en) Display device capable of receiving and manipulating image signals having different bit sizes
KR102244243B1 (ko) 표시장치 및 표시패널
US9916810B2 (en) Method of driving a display apparatus
USRE42286E1 (en) Image data processing system
KR100520918B1 (ko) 발광 다이오드 표시 패널의 휘도를 조절하는 구동제어 장치
JP2000112426A (ja) 表示装置の動作方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130122

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140116

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170117

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180116

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190117

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 15