KR100549270B1 - 반도체 공정의 수율 개선 방법 - Google Patents

반도체 공정의 수율 개선 방법 Download PDF

Info

Publication number
KR100549270B1
KR100549270B1 KR1020030102117A KR20030102117A KR100549270B1 KR 100549270 B1 KR100549270 B1 KR 100549270B1 KR 1020030102117 A KR1020030102117 A KR 1020030102117A KR 20030102117 A KR20030102117 A KR 20030102117A KR 100549270 B1 KR100549270 B1 KR 100549270B1
Authority
KR
South Korea
Prior art keywords
wafer
yield
improving
semiconductor process
stage
Prior art date
Application number
KR1020030102117A
Other languages
English (en)
Other versions
KR20050069737A (ko
Inventor
신충식
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020030102117A priority Critical patent/KR100549270B1/ko
Publication of KR20050069737A publication Critical patent/KR20050069737A/ko
Application granted granted Critical
Publication of KR100549270B1 publication Critical patent/KR100549270B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 공정의 수율 개선 방법에 관한 것으로, 보다 자세하게는 반도체 공정중 웨이퍼의 로딩 및 언로딩시 웨이퍼 상에 떨어지는 파티클에 의한 수율의 감소를 근본적으로 개선하기 위한 반도체 공정의 수율 개선 방법에 관한 것이다.
본 발명의 반도체 공정의 수율 개선 방법은 웨이퍼를 챔버 내 스테이지에 올려 놓고 척으로 고정하는 단계; 상기 고정된 스테이지를 공정 장비에 대하여 회전하는 단계; 상기 웨이퍼가 회전된 상태에서 공정이 진행되는 단계 및 상기 공정 진행이 완료되면 웨이퍼가 원상태로 되돌아오는 단계로 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 반도체 공정의 수율 개선 방법은 웨이퍼가 공정 장비에 들어가서 스테이지에 올려진 후 스테이지를 회전하여 챔버로부터 떨어지는 파티클이 웨이퍼의 뒷면에 떨어지므로 수율에 영향을 주지 않아 수율이 개선되는 효과가 있다.
수율, 공정, 파티클

Description

반도체 공정의 수율 개선 방법{Method of improving yield in semiconductor process}
도 1은 종래의 웨이퍼 스테이지를 나타내는 개략도이다.
도 2는 본 발명에 따른 장비 내의 웨이퍼 스테이지를 나타내는 개략도이다.
본 발명은 반도체 공정의 수율 개선 방법에 관한 것으로, 보다 자세하게는 반도체 공정중 웨이퍼의 로딩 및 언로딩시 웨이퍼 상에 떨어지는 파티클에 의한 수율의 감소를 근본적으로 개선하기 위한 반도체 공정의 수율 개선 방법에 관한 것이다.
도 1은 종래의 웨이퍼 스테이지를 나타내는 개략도이다. 도 1에서와 같이, 일반적으로 반도체 소자를 제조하기 위한 대부분의 공정 장비는 웨이퍼 스테이지(40)로의 로딩, 정렬, 챔버(10) 내의 공정 및 웨이퍼 언로딩의 순으로 공정이 진행된다. 상기 공정을 위해 웨이퍼(30)가 장비 내로 로딩 및 언로딩시, 또한 웨이퍼 공정 중에 챔버(10) 내에서 많은 파티클(20)이 떨어지며, 상기 발생한 파티클(20) 등은 챔버(10) 내의 증착 및 패턴, 식각, 확산 과정을 통해 제거되지 않고, 웨이퍼(30) 내에 그대로 존재하며, 상기 웨이퍼(30) 상의 파티클에 의해 웨이퍼의 수율에는 치명적인 영향을 주게 된다.
상기 공정과정 중에서 발생하는 파티클(20)의 억제를 위해 종래에는 장비의 세정공정을 통하여 해결하였지만, 장비의 세정시 소요되는 시간에 의해, 실제 장비가 공정에 기여하는 시간은 줄어들게 되는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, 웨이퍼로 떨어지는 파티클을 막기 위해 스테이지를 회전하여 챔버로부터 떨어지는 파티클을 방지하기 위한 반도체 공정의 수율 개선 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 웨이퍼를 챔버 내 스테이지에 올려 놓고 척으로 고정하는 단계; 상기 고정된 스테이지를 공정 장비에 대하여 회전하는 단계; 상기 웨이퍼가 회전된 상태에서 공정이 진행되는 단계 및 상기 공정 진행이 완료되면 웨이퍼가 원상태로 되돌아오는 단계를 포함하여 이루어진 반도체 공정의 수율 개선 방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 2는 본 발명에 따른 장비 내의 웨이퍼 스테이지를 나타내는 개략도이다. 도 2에 도시된 바와 같이, 공정 중에 웨이퍼 위로 떨어지는 파티클(110)을 막기 위해 먼저 웨이퍼가(120) 공정 장비에 들어가서 스테이지(130)에 올려지면 그 후에 상기 스테이지(130)를 180도 회전하는 것이다. 플라즈마 공정, 스퍼터링(Sputtering) 공정시에 웨이퍼(120)가 위를 바라보는 것이 아니라 아래를 바라보도록 하여 상기 웨이퍼(120)의 로딩시나 언로딩시의 공정 진행 중에 챔버(100) 위로부터 떨어지는 파티클(110)이 웨이퍼(120) 뒷면에 발생하게 하여 실제 수율에는 영향을 주지 않게 한다.
본 발명에 따른 웨이퍼 수율 향상 방법은 다음과 같다. 먼저, 웨이퍼 카세트에서 웨이퍼를 꺼낸 후 상기 웨이퍼를 챔버(100) 내 스테이지(130)에 올려 놓고 척으로 고정한다. 상기 고정된 스테이지(130) 상의 웨이퍼(120)를 180도로 회전하고, 상기 스테이지(130)가 플라즈마를 이용한 확산공정, 식각공정, 증착공정과 스퍼터링을 하는 메탈 증착공정 장비에 대하여 180도 회전하는 기능을 추가한다. 상기 공정이 완료되면 스테이지를 다시 180도로 회전하여 원상 복귀시킨다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양 한 변경과 수정이 가능할 것이다.
따라서, 본 발명의 반도체 공정의 수율 개선 방법은 웨이퍼가 공정 장비에 들어가서 스테이지에 올려진 후 스테이지를 회전하여 챔버로부터 떨어지는 파티클이 웨이퍼의 뒷면에 떨어지므로 수율에 영향을 주지 않아 수율이 개선되는 효과가 있다.

Claims (5)

  1. 반도체 공정의 수율 개선 방법에 있어서,
    웨이퍼를 챔버 내 스테이지에 올려 놓고 척으로 고정하는 단계;
    상기 고정된 스테이지를 공정 장비에 대하여 회전하는 단계;
    상기 웨이퍼가 회전된 상태에서 공정이 진행되는 단계; 및
    상기 공정 진행이 완료되면 웨이퍼가 원상태로 되돌아오는 단계
    를 포함하여 이루어짐을 특징으로 하는 반도체 공정의 수율 개선 방법.
  2. 제 1항에 있어서,
    상기 웨이퍼의 회전 각도는 180도임을 특징으로 하는 반도체 공정의 수율 개선 방법.
  3. 제 1항에 있어서,
    상기 공정은 플라즈마를 이용한 확산, 식각, 증착공정을 수행하는 메탈 장비에서 수행됨을 특징으로 하는 반도체 공정의 수율 개선 방법.
  4. 제 1항에 있어서,
    상기 공정은 스퍼터링 방법을 이용한 메탈 증착장비에서 수행됨을 특징으로 하는 반도체 공정의 수율 개선 방법.
  5. 제 1항에 있어서,
    상기 장비 내에서 형성된 파티클은 회전된 상태의 웨이퍼 후면에 형성됨을 특징으로 하는 반도체 공정의 수율 개선 방법.
KR1020030102117A 2003-12-31 2003-12-31 반도체 공정의 수율 개선 방법 KR100549270B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030102117A KR100549270B1 (ko) 2003-12-31 2003-12-31 반도체 공정의 수율 개선 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030102117A KR100549270B1 (ko) 2003-12-31 2003-12-31 반도체 공정의 수율 개선 방법

Publications (2)

Publication Number Publication Date
KR20050069737A KR20050069737A (ko) 2005-07-05
KR100549270B1 true KR100549270B1 (ko) 2006-02-03

Family

ID=37260099

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030102117A KR100549270B1 (ko) 2003-12-31 2003-12-31 반도체 공정의 수율 개선 방법

Country Status (1)

Country Link
KR (1) KR100549270B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112038246B (zh) * 2019-06-03 2024-06-21 北京北方华创微电子装备有限公司 用于炉管设备的工艺方法及设备

Also Published As

Publication number Publication date
KR20050069737A (ko) 2005-07-05

Similar Documents

Publication Publication Date Title
US6245677B1 (en) Backside chemical etching and polishing
KR102493554B1 (ko) 기판 처리 방법, 기판 처리 장치 및 기억 매체
JP2005327807A (ja) 枚葉式洗浄装置及びその洗浄方法
JP2003297812A (ja) 半導体製造装置及び半導体素子製造方法
KR100549270B1 (ko) 반도체 공정의 수율 개선 방법
KR101060744B1 (ko) 웨이퍼 처리 방법 및 웨이퍼 처리 장치
TWI521577B (zh) Substrate handling method
JP2002134575A (ja) 基板周縁検査方法、電子基板の製造方法および基板周縁検査装置
JP3413726B2 (ja) ウエハ洗浄方法
TW201937598A (zh) 基板處理裝置、基板處理方法及記憶媒體
US7067015B2 (en) Modified clean chemistry and megasonic nozzle for removing backside CMP slurries
JP2002025952A (ja) 半導体ウエーハの処理方法
JPH07115081A (ja) 処理装置
JP2003203900A (ja) ウェハ処理装置およびウェハ処理方法
KR20230007205A (ko) 웨이퍼 공정의 수율 개선 방법
JP2731752B2 (ja) レジスト膜の処理方法
KR101934883B1 (ko) 반도체 제조 방법 및 장치
JPH09223680A (ja) エッチング機能付き研磨装置
KR0167305B1 (ko) 반도체 웨이퍼의 로딩/언로딩 방법
JPH09106978A (ja) 半導体製造装置
KR100599101B1 (ko) 반도체 공정 중 파티클 억제방법
JP3197304B2 (ja) 基板液処理装置及び基板液処理方法
KR100840127B1 (ko) 웨이퍼 백사이드 세정시스템 및 이를 이용한 웨이퍼백사이드 세정방법
US6792693B2 (en) Wafer dryer system for PRS wet bench
TWI227752B (en) Method for decreasing number of particles during etching process and the etching process

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee