KR100548528B1 - Analog / Digital Converter - Google Patents
Analog / Digital Converter Download PDFInfo
- Publication number
- KR100548528B1 KR100548528B1 KR1019980035385A KR19980035385A KR100548528B1 KR 100548528 B1 KR100548528 B1 KR 100548528B1 KR 1019980035385 A KR1019980035385 A KR 1019980035385A KR 19980035385 A KR19980035385 A KR 19980035385A KR 100548528 B1 KR100548528 B1 KR 100548528B1
- Authority
- KR
- South Korea
- Prior art keywords
- analog
- reference voltage
- signal
- digital converter
- analog signal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0626—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/56—Input signal compared with linear ramp
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
본 발명은 아날로그/디지털 변환기에 관한 것으로, 종래 아날로그/디지털 변환기는 입력되는 아날로그신호에 직류성분이 남아있는 경우, 상대적으로 기준전압에 변화가 오게 되어 오동작하는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 아날로그 입력신호의 잡음을 제거하는 저역통과필터와; 상기 저역통과필터를 통과한 아날로그 입력신호의 직류성분을 제거하는 캐패시터와; 상기 캐패시터를 통과한 아날로그신호와 기준전압을 비교하여 디지털신호로 변환하는 변환부를 포함하는 아날로그/디지털 변환기에 있어서, 상기 캐패시터를 통해 입력되는 아날로그신호의 직류성분을 검출하고, 그 검출된 값에 따라 상기 기준전압을 보정하는 기준전압 보정부를 더 포함하여 아날로그신호에 잔존하는 직류성분을 검출하여, 그 검출된 값에 따라 기준전압을 변화시키고, 그 변화된 기준전압과 아날로그신호를 비교하여 디지털신호로 변환하여 아날로그신호의 직류성분에 따른 아날로그/디지털 변환기의 오동작을 방지함으로써, 아날로그/디지털 변환기의 신뢰성을 향상시키는 효과가 있다.The present invention relates to an analog-to-digital converter. In the conventional analog-to-digital converter, when a DC component remains in an input analog signal, there is a problem in that the reference voltage changes relatively and malfunctions. In view of the above problems, the present invention provides a low pass filter for removing noise of an analog input signal; A capacitor for removing a direct current component of the analog input signal passing through the low pass filter; An analog-to-digital converter comprising a converting unit for converting an analog signal passed through the capacitor and a reference voltage into a digital signal, the analog-to-digital component of the analog signal input through the capacitor is detected and according to the detected value. The apparatus further includes a reference voltage corrector configured to correct the reference voltage, detects a DC component remaining in the analog signal, changes the reference voltage according to the detected value, and converts the changed reference voltage and the analog signal into a digital signal. By preventing the malfunction of the analog-to-digital converter due to the DC component of the analog signal, there is an effect of improving the reliability of the analog-to-digital converter.
Description
본 발명은 아날로그/디지털 변환기에 관한 것으로, 특히 로우패스 필터와 캐패시터를 통해 잡음이 제거되고, 직류전압성분을 제거한 아날로그신호를 검출하고, 그 아날로그신호에 직류성분이 남아있으면 그 값에 따라 기준전압을 보상하여 아날로그/디지털 변환기의 신뢰성을 향상시키는데 적당하도록 한 아날로그/디지털 변환기에 관한 것이다.The present invention relates to an analog-to-digital converter, and more particularly, detects an analog signal from which noise is removed through a low pass filter and a capacitor, and removes a DC voltage component. The present invention relates to an analog-to-digital converter, which is suitable for compensating the analog-to-digital converter to improve reliability.
일반적으로, 아날로그신호를 디지털신호로 변환하는 아날로그/디지털 변환기는 그 사용목적에 따라 다양한 구성을 갖는다. 특히 씨디엠에이(CDMA)등과 같은 정밀도가 높은 회로에서는 보다 정밀한 디지털신호를 얻기위해 복잡한 구성을 갖게 되며, 이와 같은 종래 아날로그/디지털 변환기를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.In general, an analog / digital converter for converting an analog signal into a digital signal has a variety of configurations depending on the purpose of use. In particular, in a high-accuracy circuit such as a CDA (CDMA), it has a complicated configuration to obtain a more precise digital signal, and will be described in detail with reference to the accompanying analog-to-digital converter.
도1은 종래 아날로그/디지털 변환기의 일실시예도로서, 이에 도시한 바와 같이 중간주파수의 입력신호(IFIN)를 입력받아 sin(ωt)와 cos(ωt)를 이용하여 각각 위상이 반대인 두 아날로그신호(I),(Q)를 출력하는 변조부(1)와; 상기 변조부(1)의 두 출력신호(I),(Q)로부터 각각 저역성분만을 검출하여 출력하는 제 1 및 제 2저역통과필터(LPF1),(LPF2)와; 커패시터(C1)를 통해 상기 제 1저역통과필터(LPF1)의 출력신호를 인가받아 디지털신호로 변환하여 디지털신호(IOUT)를 출력하는 제 1변환부(2)와; 커패시터(C2)를 통해 상기 제 2저역통과필터(LPF2)의 출력신호를 인가받아 디지털신호로 변환하여 디지털신호(QOUT)를 출력하는 제 2변환부(3)로 구성된다.1 is a diagram illustrating an example of a conventional analog-to-digital converter. As shown in FIG. 1, two analog signals each having an opposite phase using sin (ωt) and cos (ωt) by receiving an input signal IFIN of an intermediate frequency. A modulator 1 for outputting (I) and (Q); First and second low pass filters LPF1 and LPF2 for detecting and outputting only low pass components from the two output signals I and Q of the modulator 1; A first converter (2) for receiving the output signal of the first low pass filter (LPF1) through a capacitor (C1) and converting it into a digital signal to output a digital signal (IOUT); The second low pass filter LPF2 receives the output signal from the capacitor C2 and converts the digital signal into a digital signal QOUT.
이하, 상기와 같이 구성된 종래 아날로그/디지털 변환기의 동작을 설명한다.Hereinafter, the operation of the conventional analog-to-digital converter configured as described above will be described.
먼저, 중간주파수의 아날로그 입력신호(IFIN)가 입력되면, 변조부(1)에서는 sinωt와 cosωt의 값을 이용하여 그 아날로그 입력신호(IFIN)에서 두가지의 아날로그신호(I),(Q)를 검출하여 출력한다. First, when the analog input signal IFIN of the intermediate frequency is input, the modulator 1 detects two analog signals I and Q from the analog input signal IFIN using the values of sinωt and cosωt. To print.
그 다음, 상기 아날로그신호(I)는 제 1저역통과필터(LPF1)에서 필터링되어 잡음성분이 제거되어 출력되며, 이는 다시 커패시터(C1)를 통해 직류성분이 제거된 상태로 제 1변환부(2)에 인가되어 디지털출력신호(IOUT)로 변환되어 출력된다. 이때, 제 1변환부(2)는 특정한 값의 기준전압(VREF)과 입력된 아날로그신호를 비교하여 그 결과를 디지털 값으로 출력하게 된다. 이와 같은 상태에서 상기 기준전압(VREF)과 비교되는 아날로그신호(I)의 직류성분이 완전히 제거되지 않으면, 그 아날로그신호(I)에 변화를 주게 되고, 이에 따라 아날로그/디지털 변환기가 오동작 할 수 있다.Next, the analog signal I is filtered by the first low pass filter LPF1 and the noise component is removed and output. The first signal is converted into a state in which the DC component is removed through the capacitor C1. ) Is converted into a digital output signal IOUT and output. At this time, the first converter 2 compares the reference voltage VREF having a specific value with the input analog signal and outputs the result as a digital value. In this state, if the direct current component of the analog signal I compared with the reference voltage VREF is not completely removed, the analog signal I may be changed, thereby causing the analog / digital converter to malfunction. .
이와 마찬가지로 아날로그신호(Q)는 제 1저역통과필터(LPF2)와 커패시터(C2)를 통해 잡음과 직류성분이 제거되고, 제 2변환부(3)에서 디지털출력신호(QOUT)로 변환되어 출력된다.Similarly, the analog signal Q is removed from the noise and direct current through the first low pass filter LPF2 and the capacitor C2, and is converted into the digital output signal QOUT by the second converter 3 and output. .
상기한 바와 같이 종래 아날로그/디지털 변환기는 저역통과필터를 통과한 아날로그신호에서 커패시터를 통해 직류성분을 제거하지만, 그 직류성분이 차단이 완전하지 못하게 되어 저역통과필터와 아날로그/디지털 변환기의 실체인 변환부의 기준전압의 사이에서 차이가 발생하게 되어 그 아날로그/디지털 변환기가 오동작할 수 있으며, 이에 따라 아날로그/디지털 변환기의 신뢰성이 감소하는 문제점이 있었다. As described above, the conventional analog-to-digital converter removes the direct current component through the capacitor from the analog signal passed through the low pass filter, but the direct current component is not completely blocked, so the conversion of the low pass filter and the analog / digital converter Since a difference occurs between negative reference voltages, the analog-to-digital converter may malfunction, thereby reducing the reliability of the analog-to-digital converter.
이와 같은 문제점을 감안한 본 발명은 입력되는 아날로그신호의 직류성분을 완전히 제거하여 기준전압의 차이가 발생하지 않도록 하는 아날로그/디지털 변환기를 제공함에 그 목적이 있다.It is an object of the present invention to provide an analog / digital converter that completely eliminates a DC component of an input analog signal so that a difference in reference voltage does not occur.
상기와 같은 목적은 아날로그 입력신호의 잡음을 제거하는 저역통과필터와; 상기 저역통과필터를 통과한 아날로그 입력신호의 직류성분을 제거하는 캐패시터와; 상기 캐패시터를 통과한 아날로그신호와 기준전압을 비교하여 디지털신호로 변환하는 변환부를 포함하는 아날로그/디지털 변환기에 있어서, 상기 캐패시터를 통해 입력되는 아날로그신호의 직류성분을 검출하고, 그 검출된 값에 따라 상기 기준전압을 보정하는 기준전압 보정부를 더 포함하여 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.The above object is a low pass filter for removing noise of the analog input signal; A capacitor for removing a direct current component of the analog input signal passing through the low pass filter; An analog-to-digital converter comprising a converting unit for converting an analog signal passed through the capacitor and a reference voltage into a digital signal, the analog-to-digital component of the analog signal input through the capacitor is detected and according to the detected value. It is achieved by further comprising a reference voltage correction unit for correcting the reference voltage, described in detail with reference to the accompanying drawings, the present invention as follows.
도2는 본 발명 아날로그/디지털 변환기의 블록도로서, 이에 도시한 바와 같이 종래 도1에 도시한 구성에서 각각 커패시터(C1)와 제 1변환부(2), 커패시터(C2)와 제 2변환부(3)의 사이에서 입력되는 아날로그신호에 따라 기준전압(VREF)을 보정하는 제 1 및 제 2기준전압 보정부(4),(5)를 더 포함하여 구성된다.FIG. 2 is a block diagram of the analog-to-digital converter of the present invention. As shown in FIG. 2, the capacitor C1, the first converter 2, the capacitor C2, and the second converter are respectively shown in FIG. And first and second reference voltage correctors 4 and 5 for correcting the reference voltage VREF in accordance with the analog signal inputted between (3).
도3은 상기 제 1 및 제 2기준전압 보정부(4),(5)의 블록도로서, 이에 도시한 바와 같이 각각 제 1 및 제 2저역통과필터(LPF1),(LPF2)를 통해 입력된 아날로그신호를 펄스폭변조하는 펄스폭변조부(6)와; 상기 펄스폭변조부(8)의 출력신호를 입력받아 샘플을 추출하는 샘플검출부(7)와; 상기 샘플검출부(7)의 출력신호에 따라 기준전압(VREF)을 감산 또는 가산함으로써 변환하여 상기 제 1 및 제 2변환부(2),(3)로 출력하는 기준전압 변환부(8)로 구성된다.3 is a block diagram of the first and second reference voltage correctors 4 and 5, which are input through the first and second low pass filters LPF1 and LPF2, respectively, as shown in FIG. A pulse width modulator 6 for pulse width modulating the analog signal; A sample detector 7 which receives an output signal of the pulse width modulator 8 and extracts a sample; A reference voltage converter 8 converts by subtracting or adding a reference voltage VREF in accordance with the output signal of the sample detector 7 and outputs the converted voltage to the first and second converters 2 and 3. do.
이하, 상기와 같이 구성된 본 발명 아날로그/디지털 변환기의 동작을 설명한다.Hereinafter, the operation of the analog-to-digital converter of the present invention configured as described above will be described.
먼저, 중간주파수의 아날로그 입력신호(IFIN)가 입력되면, 변조부(1)를 통해 종래와 동일한 방법으로 두 개의 아날로그신호(I),(Q)로 변환되어 출력되며, 이는 커패시터(C1),(C2)를 통해 직류성분이 제거되어 출력된다.First, when the analog input signal IFIN of the intermediate frequency is input, it is converted into two analog signals I and Q in the same manner as the conventional method through the modulator 1 and outputs the same. The DC component is removed and output through (C2).
도4는 본 발명 아날로그/디지털 변환기의 주요부분 파형도로서, 도4의 (a)에 보인 바와 같이 상기 커패시터(C1),(C2)를 통과한 아날로그신호(I),(Q)에는 2.4V의 직류성분이 남아있다고 가정한다.FIG. 4 is a waveform diagram of an essential part of the analog-to-digital converter of the present invention, and as shown in FIG. 4A, 2.4V is applied to the analog signals I and Q which have passed through the capacitors C1 and C2. Assume that the direct current component of remains.
이때, 기준전압(VREF)은 도4의 (b)에 도시한 바와 같이 1.6V로 입력되고 있을 경우, 펄스폭변조부(6)는 도4의 (c)에서와 같이 상기 아날로그신호(I),(Q)의 펄스폭을 검출하여 특정한 전압값으로 출력한다.At this time, when the reference voltage VREF is input at 1.6 V as shown in Fig. 4B, the pulse width modulator 6 is configured to output the analog signal I as shown in Fig. 4C. The pulse width of (Q) is detected and output as a specific voltage value.
그 다음, 상기 펄스폭변조부(6)의 출력신호를 인가받은 샘플검출부(7)는 도4의 (d)에 도시한 바와 같이, 상기 입력되는 아날로그신호(I),(Q)의 한 주기에서 4번의 샘플링을 하게 된다. 즉, 특정한 주기의 클럭신호에 동기를 맞춰 그 때의 상기 아날로그신호(I),(Q)가 고전위인지 저전위인지를 검출하며, 고전위와 저전위의 수가 같은 경우 상기 기준전압(VREF)을 유지하는 제어신호를 출력하며, 상기 고전위의 수가 저전위의 수보다 많은 경우, 그 기준전압(VREF)을 증가시키라는 제어신호를 출력하며, 반대의 경우에는 기준전압(VREF)을 감소시키는 제어신호를 출력하게 된다. 여기서는 초기 기준전압(VREF)의 값을 1.6V, 아날로그신호(I),(Q)의 직류성분을 2.4V로 가정하였으므로, 상기 고전위를 검출한 수가 저전위를 검출한 수보다 많게 된다.Then, the sample detector 7 receiving the output signal of the pulse width modulator 6 has one period of the input analog signals I and Q, as shown in FIG. 4 samples will be taken. That is, the analog signal I and Q at that time are synchronized with the clock signal of a specific period to detect whether the high potential or the low potential is equal. When the number of the high potential and the low potential is the same, the reference voltage VREF is determined. Outputs a control signal to maintain, and outputs a control signal to increase the reference voltage VREF when the number of the high potentials is greater than the number of low potentials, and decreases the reference voltage VREF in the opposite case. Will output a signal. Since the initial reference voltage VREF is assumed to be 1.6V and the DC components of the analog signals I and Q are 2.4V, the number of detected high potentials is greater than the number of low potentials detected.
그 다음, 도4의 (e)에 도시한 바와 같이 상기 샘플검출부(7)의 제어신호를 인가받은 기준전압 변환부(8)는 상기 기준전압(VREF)을 2.4V의 값으로 증가시키게 되며, 이와 같이 변화된 기준전압(VREF)은 상기 제 1 및 제 2변환부(2),(3)에 인가되어 입력된 아날로그신호(I),(Q)를 디지털신호(IOUT),(QOUT)로 변환하여 출력한다.Next, as shown in (e) of FIG. 4, the reference voltage converter 8 receiving the control signal of the sample detector 7 increases the reference voltage VREF to a value of 2.4V. The changed reference voltage VREF is applied to the first and second converters 2 and 3 to convert the input analog signals I and Q into digital signals IOUT and QOUT. To print.
또한, 상기 변화된 기준전압(VREF)은 상기 펄스폭변조부(6)에 인가되어 펄스폭변조부(6)의 동작을 제어하며, 이에 따라 아날로그/디지털 변환기가 동작하는 동안에는 항상 아날로그신호(I),(Q)의 직류성분을 검출하여 이에 따라 기준전압(VREF)의 값을 자동으로 변환함으로써, 정확한 동작을 수행할 수 있게 된다.In addition, the changed reference voltage VREF is applied to the pulse width modulator 6 to control the operation of the pulse width modulator 6, so that the analog signal I always operates while the analog / digital converter is operating. By detecting the DC component of (Q) and automatically converting the value of the reference voltage (VREF) accordingly, it is possible to perform an accurate operation.
상기한 바와 같이 본 발명 아날로그/디지털 변환기는 입력되는 아날로그신호에 잔존하는 직류성분을 검출하여, 그 검출된 값에 따라 기준전압을 변화시키고, 그 변화된 기준전압과 아날로그신호를 비교하여 디지털신호로 변환하여 아날로그신호의 직류성분에 따른 아날로그/디지털 변환기의 오동작을 방지함으로써, 아날로그/디지털 변환기의 신뢰성을 향상시키는 효과가 있다.As described above, the analog-to-digital converter of the present invention detects a DC component remaining in an input analog signal, changes a reference voltage according to the detected value, and compares the changed reference voltage and an analog signal to a digital signal. By preventing the malfunction of the analog-to-digital converter due to the DC component of the analog signal, there is an effect of improving the reliability of the analog-to-digital converter.
도1은 종래 아날로그/디지털 변환기의 블록도.1 is a block diagram of a conventional analog-to-digital converter.
도2는 본 발명 아날로그/디지털 변환기의 블록도.2 is a block diagram of an analog-to-digital converter of the present invention.
도3은 도2에 있어서, 기준전압 변환부의 블록도.3 is a block diagram of a reference voltage converter in FIG. 2; FIG.
도4는 도2에 있어서, 주요부분의 파형도.Figure 4 is a waveform diagram of the main part in Figure 2;
***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***
1:변조부 2,3:제 1 및 제 2변환부1: modulator 2, 3: first and second converters
4,5:제 1 및 제 2기준전압 보정부4, 5: first and second reference voltage correction unit
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980035385A KR100548528B1 (en) | 1998-08-29 | 1998-08-29 | Analog / Digital Converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980035385A KR100548528B1 (en) | 1998-08-29 | 1998-08-29 | Analog / Digital Converter |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000015458A KR20000015458A (en) | 2000-03-15 |
KR100548528B1 true KR100548528B1 (en) | 2006-03-23 |
Family
ID=19548833
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980035385A KR100548528B1 (en) | 1998-08-29 | 1998-08-29 | Analog / Digital Converter |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100548528B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101329870B (en) * | 2008-08-01 | 2012-12-12 | 威盛电子股份有限公司 | Audio encoder and related electronic device |
KR101043934B1 (en) * | 2009-01-22 | 2011-06-29 | (주)에프씨아이 | Automatic follow-up circuit for analog/digital converter's optimum conditions |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR900013725A (en) * | 1989-02-13 | 1990-09-06 | 존 지.웨브 | Multi-Stage Flash Analog Digital Converter with Voltage Estimator |
KR940017236A (en) * | 1992-12-18 | 1994-07-26 | 오오가 노리오 | Analog digital converter |
-
1998
- 1998-08-29 KR KR1019980035385A patent/KR100548528B1/en not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR900013725A (en) * | 1989-02-13 | 1990-09-06 | 존 지.웨브 | Multi-Stage Flash Analog Digital Converter with Voltage Estimator |
KR940017236A (en) * | 1992-12-18 | 1994-07-26 | 오오가 노리오 | Analog digital converter |
Also Published As
Publication number | Publication date |
---|---|
KR20000015458A (en) | 2000-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6636122B2 (en) | Analog frequency locked loop with digital oversampling feedback control and filter | |
TWI395082B (en) | Frequency control circuit and method for a non-constant frequency voltage regulator | |
US10784882B2 (en) | Analog to digital converter device and method of calibrating clock skew | |
CA2648410C (en) | Clock generation circuit, analog-digital angle converter using the same, and angle detection apparatus | |
US7492300B2 (en) | Analog-digital conversion apparatus and digital-analog conversion apparatus | |
KR100548528B1 (en) | Analog / Digital Converter | |
US6097443A (en) | Method and arrangement for the analog/digital conversion of a picture signal | |
US5579214A (en) | Half-wave rectifier circuit | |
US20030117205A1 (en) | Offset calibration system and method for a high gain signal channel | |
US5126743A (en) | System and method for converting a DSB input signal to a frequency encoded output signal | |
JP2001161069A (en) | Controller for power converter | |
US5418533A (en) | Method and circuit for conditioning a signal for use in systems having analog-to-digital converter circuits | |
EP0467509A2 (en) | Integrating voltage to frequency converter | |
US11569833B2 (en) | Analog to digital converter device and method for controlling calibration circuit | |
US11177822B2 (en) | System and method for background calibration of time interleaved ADC | |
CN113708762B (en) | Analog-to-digital converter device and clock skew correction method | |
JPH05175850A (en) | D/a converter | |
US11728823B2 (en) | Analog-digital converter apparatus, sensor system and method for analog-digital conversion | |
CN113271100B (en) | Analog-to-digital converter device and clock skew correction method | |
JP2890537B2 (en) | Phase locked oscillator | |
JP7179280B2 (en) | R/D converter | |
JP6405149B2 (en) | D / A converter circuit | |
JPH04916A (en) | Offset drift correcting device for a/d converter | |
KR840001467B1 (en) | Amplitude modulator circuit for modulating a video signal on a carrier signal | |
JPH10200829A (en) | Interface circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121210 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20131217 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20141222 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20151217 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20161220 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20171218 Year of fee payment: 13 |
|
EXPY | Expiration of term |