KR100546130B1 - Manufacturing Method of Semiconductor Device - Google Patents

Manufacturing Method of Semiconductor Device Download PDF

Info

Publication number
KR100546130B1
KR100546130B1 KR1019990066962A KR19990066962A KR100546130B1 KR 100546130 B1 KR100546130 B1 KR 100546130B1 KR 1019990066962 A KR1019990066962 A KR 1019990066962A KR 19990066962 A KR19990066962 A KR 19990066962A KR 100546130 B1 KR100546130 B1 KR 100546130B1
Authority
KR
South Korea
Prior art keywords
pattern
resist
layer
flow
manufacturing
Prior art date
Application number
KR1019990066962A
Other languages
Korean (ko)
Other versions
KR20010059457A (en
Inventor
김상진
박종운
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990066962A priority Critical patent/KR100546130B1/en
Publication of KR20010059457A publication Critical patent/KR20010059457A/en
Application granted granted Critical
Publication of KR100546130B1 publication Critical patent/KR100546130B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

식각대상층/플로우(Flow)층/레지스트(Resist)로 적층한 후 패턴(Pattern)을 형성하여 노광 장비의 해상력에 의존하지 않고 물질의 플로우 특성을 사용하여 패턴 크기를 줄이기 위한 반도체 소자의 제조 방법에 관한 것이다.In the method of manufacturing a semiconductor device for reducing the size of the pattern by using the flow characteristics of the material without forming a pattern by laminating to an etch target layer / flow layer / resist (pattern) and depending on the resolution of the exposure equipment It is about.

본 발명의 반도체 소자의 제조 방법은 식각대상층/플로우층/레지스트로 적층한 후 패턴을 형성하여 노광 장비의 해상력에 의존하지 않고 물질의 플로우 특성을 사용하여 패턴 크기를 줄이므로 특히 식각대상층/플로우층/ArF 레지스트로 적층한 후 패턴을 형성하므로 패턴 사이즈 쉬링크(Pattern Size Shrink)를 극대화하여 소자의 생산 효율성을 향상시키는 특징이 있다.In the method of manufacturing a semiconductor device of the present invention, since the pattern is formed by laminating with an etching target layer / flow layer / resist and reducing the pattern size by using the flow characteristics of the material without depending on the resolution of the exposure equipment, the etching target layer / flow layer is particularly preferred. Since the pattern is formed after laminating with the / ArF resist, the pattern size shrink is maximized, thereby improving the production efficiency of the device.

Description

반도체 소자의 제조 방법{Manufacturing method for semiconductor device}Manufacturing method for semiconductor device

도 1a 내지 도 1c는 종래의 반도체 소자의 제조 방법을 나타낸 공정 단면도1A to 1C are cross-sectional views illustrating a method of manufacturing a conventional semiconductor device.

도 2a 내지 도 2d는 본 발명의 제 1 실시 예에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도2A through 2D are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with a first embodiment of the present invention.

도 3a 내지 도 3c는 본 발명의 제 2 실시 예에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도3A to 3C are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with a second embodiment of the present invention.

< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>

31: 식각대상층 32: 플로우층31: etching target layer 32: flow layer

33: 레지스트 41: 반도체 기판33: resist 41: semiconductor substrate

42: 제 1 플로우층 43: 제 2 플로우층42: first flow layer 43: second flow layer

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 식각대상층/플로우(Flow)층/레지스트로 적층한 후 패턴(Pattern)을 형성하여 소자의 생산 효율성을 향상시키는 반도체 소자의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device, in which a pattern is formed after stacking with an etching target layer / flow layer / resist to improve the production efficiency of the device.

레지스트 플로우(Resist flow)란 특히 콘택홀을 형성할 경우 사용되며, 현재 노광 장비로는 구현할 수 없는 패턴 크기를 구현하기 위해 레지스트를 고온으로 가열하여 플로우시킴으로 패턴 크기를 줄이는 공정이다.Resist flow is particularly used when forming contact holes, and is a process of reducing pattern size by heating a resist to a high temperature in order to realize a pattern size that cannot be realized by current exposure equipment.

종래의 반도체 소자의 제조 방법은 도 1a에서와 같이, 식각대상층(11)이 형성되어 있는 반도체 기판을 마련한다.In the conventional method of manufacturing a semiconductor device, as illustrated in FIG. 1A, a semiconductor substrate on which an etching target layer 11 is formed is provided.

그리고, 상기 식각대상층(11)상에 레지스트(12)를 도포한다.Then, a resist 12 is coated on the etching target layer 11.

이어, 상기 레지스트(12)를 노광 장비의 해상력에 의존한 제 1 패턴(W)에 제거되도록 선택적으로 노광한다.Subsequently, the resist 12 is selectively exposed to be removed to the first pattern W depending on the resolution of the exposure equipment.

도 1b에서와 같이, 상기 선택적으로 노광된 레지스트(12)를 현상하여 상기 노광 장비의 해상력에 의존한 제 1 패턴(W)의 식각대상층을 노출시킨다.As shown in FIG. 1B, the selectively exposed resist 12 is developed to expose the etch target layer of the first pattern W depending on the resolution of the exposure equipment.

도 1c에서와 같이, 상기 레지스트(12)를 레지스트 플로우하여 상기 제 1 패턴보다 크기가 작은 제 2 패턴(W-Δw)의 식각대상층(11)을 노출시킨다.As shown in FIG. 1C, the resist 12 is subjected to resist flow to expose the etching target layer 11 of the second pattern W−Δw having a smaller size than the first pattern.

그러나 종래의 반도체 소자의 제조 방법은 식각대상층/레지스트로 적층한 후 패턴을 형성하므로 다음과 같은 문제점이 있었다.However, the conventional method of manufacturing a semiconductor device has the following problems because the pattern is formed after laminating with an etching target layer / resist.

첫째, ArF 레지스트의 경우 유리화 온도(Tg)가 높아 레지스트 플로우를 할 수 없어 노광 장비의 해상력보다 패턴 크기를 줄일 수 없다.First, in the case of ArF resist, the vitrification temperature (Tg) is high, so that the resist flow cannot be performed, and thus, the pattern size cannot be reduced than the resolution of the exposure equipment.

둘째, KrF 레지스트의 경우 레지스트 플로우를 할 수 있으나 KrF 레지스트의 노광 장비만으로 구현된 패턴의 경우 레지스트 플로우하기 전 패턴 크기를 비교했을 때 ArF 레지스트보다 유리할 수 없다.Second, in the case of KrF resist, resist flow may be performed, but in the case of a pattern implemented only with the exposure equipment of KrF resist, it cannot be advantageous than ArF resist when comparing the pattern size before resist flow.

본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 식각대상층/플로우 층/레지스트로 적층한 후 패턴을 형성하여 노광 장비의 해상력에 의존하지 않고 물질의 플로우 특성을 사용하여 패턴 크기를 줄이는 반도체 소자의 제조 방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and is formed by stacking an etch target layer / flow layer / resist and then forming a pattern to reduce the pattern size by using the flow characteristics of the material without depending on the resolution of the exposure equipment. It is an object to provide a manufacturing method.

본 발명의 반도체 소자의 제조 방법은 식각대상층이 형성되어 있는 기판을 마련하는 단계, 상기 식각대상층상에 플로우층과 포토 레지스트를 형성하는 단계, 상기 포토 레지스트를 선택 노광 및 현상하여 노광 장비의 해상력에 의존한 제 1 패턴의 플로우층을 노출시키는 단계, 상기 노출된 플로우층을 식각하는 단계, 상기 포토 레지스트를 제거하는 단계 및 상기 제 1 패턴보다 작은 크기인 제 2 패턴의 식각대상층이 노출되도록 상기 플로우층을 열처리하는 단계를 포함하여 이루어짐을 특징으로 한다.The method of manufacturing a semiconductor device of the present invention comprises the steps of: preparing a substrate on which an etching target layer is formed, forming a flow layer and a photoresist on the etching target layer, selectively exposing and developing the photoresist to the resolution of the exposure apparatus. Exposing the flow layer having a first pattern dependent thereon, etching the exposed flow layer, removing the photoresist, and exposing the etch target layer of a second pattern having a smaller size than the first pattern. And heat-treating the layer.

상기와 같은 본 발명에 따른 반도체 소자의 제조 방법의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.When described in detail with reference to the accompanying drawings a preferred embodiment of the method for manufacturing a semiconductor device according to the present invention as follows.

도 2a 내지 도 2d는 본 발명의 제 1 실시 예에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도이고, 도 3a 내지 도 3c는 본 발명의 제 2 실시 예에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도이다.2A to 2D are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with a first embodiment of the present invention, and FIGS. 3A to 3C are cross-sectional views illustrating a manufacturing method of a semiconductor device in accordance with a second embodiment of the present invention. to be.

본 발명의 제 1 실시 예에 따른 반도체 소자의 제조 방법은 도 2a에서와 같이, 식각대상층(31)이 형성되어 있는 반도체 기판을 마련한다.In the method of manufacturing a semiconductor device according to the first embodiment of the present invention, as shown in FIG. 2A, a semiconductor substrate on which an etching target layer 31 is formed is provided.

여기서, 상기 식각대상층(31)은 평탄한 형상을 가진다.Here, the etching target layer 31 has a flat shape.

그리고, 상기 식각대상층(31)상에 플로우층(32)과 레지스트(33)를 도포한다.In addition, the flow layer 32 and the resist 33 are coated on the etching target layer 31.

여기서, 상기 레지스트(33)를 포지티브(Positive) 또는 네가티브(Negative) 레지스트로 도포하며 노광 장비의 파장에서 반응하는 레지스트로 도포한다.Herein, the resist 33 is coated with a positive or negative resist and is applied with a resist that reacts at a wavelength of exposure equipment.

상기 플로우층(32)을 SiO2-B2O3-P2O5 혼합 산화막인 비피에스지(Boron Phosphrus Silicate Glass:BPSG), SiO2-P2O5 혼합 산화막인 피에스지(Phosphrus Silicate Glass:PSG) 및 에스오지(Spin On Glass:SOG)와 같은 [-Si-O-] n의 고체 화합물 중 하나로 형성한다.The flow layer 32 is composed of SiO 2 -B 2 O 3 -P 2 O 5 mixed oxide film (Boron Phosphrus Silicate Glass (BPSG), SiO 2 -P 2 O 5 mixed oxide film PS (Phosphrus Silicate Glass (PSG) and Spin On Glass (SOG) It is formed as one of the solid compounds of [-Si-O-] n, such as).

이어, 상기 레지스트(33)를 노광 장비의 해상력에 의존한 제 1 패턴(W)에 제거되도록 선택적으로 노광한다.Subsequently, the resist 33 is selectively exposed to the first pattern W depending on the resolution of the exposure equipment.

도 2b에서와 같이, 상기 선택적으로 노광된 레지스트(33)를 현상하여 상기 노광 장비의 해상력에 의존한 제 1 패턴(W)의 플로우층(32)을 노출시킨다.As shown in FIG. 2B, the selectively exposed resist 33 is developed to expose the flow layer 32 of the first pattern W depending on the resolution of the exposure equipment.

그리고, 상기 선택적으로 노광 및 현상된 레지스트(33)를 마스크로 상기 노출된 플로우층(32)을 식각하여 상기 노광 장비의 해상력에 의존한 제 1 패턴(W)의 식각대상층(31)을 노출시킨다.The exposed flow layer 32 is etched using the selectively exposed and developed resist 33 as a mask to expose the etching target layer 31 of the first pattern W depending on the resolution of the exposure apparatus. .

도 2c에서와 같이, 상기 레지스트(33)를 제거한다.As in FIG. 2C, the resist 33 is removed.

도 2d에서와 같이, 상기 플로우층(32)을 레지스트 플로우하여 상기 제 1 패턴보다 크기가 작은 제 2 패턴(W-Δw)의 식각대상층(31)을 노출시킨다.As shown in FIG. 2D, the flow layer 32 is resist flowed to expose the etching target layer 31 of the second pattern W-Δw having a smaller size than the first pattern.

본 발명의 제 2 실시 예에 따른 반도체 소자의 제조 방법은 도 3a에서와 같이, 요철(凹凸) 형상 즉 단차를 가지는 반도체 기판(41)을 마련한다.In the method of manufacturing a semiconductor device according to the second embodiment of the present invention, as shown in FIG. 3A, a semiconductor substrate 41 having an uneven shape, that is, a step, is provided.

그리고, 상기 반도체 기판(41)상에 평탄화용 제 1 플로우층(42)을 형성한다.A planarization first flow layer 42 is formed on the semiconductor substrate 41.

도 3b에서와 같이, 상기 제 1 플로우층(42)을 레지스트 플로우하여 전면을 평탄화한다.As shown in FIG. 3B, the first flow layer 42 is resist flowed to planarize the entire surface thereof.

도 3c에서와 같이, 상기 제 1 플로우층(42)상에 플로우용 제 2 플로우층(43)을 형성한다.As shown in FIG. 3C, a second flow layer 43 for flow is formed on the first flow layer 42.

여기서, 상기 제 1, 제 2 플로우층(42,43)을 SiO2-B2O3-P2O5 혼합 산화막인 BPSG, SiO2-P2O5 혼합 산화막인 PSG 및 SOG와 같은 [-Si-O-] n의 고체 화합물 중 하나로 형성한다.Here, the first and second flow layers 42 and 43 are made of one of solid compounds of [-Si-O-] n such as BPSG, which is a SiO2-B2O3-P2O5 mixed oxide film, and PSG and SOG, which is a SiO2-P2O5 mixed oxide film. Form.

이 후, 후속 공정은 본 발명의 제 1 실시 예에 따른 반도체 소자의 제조 방법에서 기술한 바와 같이, 상기 제 2 플로우층(43)상에 레지스트를 도포한다.Subsequently, subsequent steps apply a resist onto the second flow layer 43, as described in the method for manufacturing a semiconductor device according to the first embodiment of the present invention.

그리고, 상기 레지스트를 노광 장비의 해상력에 의존한 제 1 패턴에 제거되도록 선택적으로 노광한다.Then, the resist is selectively exposed to be removed to the first pattern depending on the resolution of the exposure equipment.

이어, 상기 선택적으로 노광된 레지스트를 현상하여 상기 노광 장비의 해상력에 의존한 제 1 패턴의 제 2 플로우층(43)을 노출시킨다.The selectively exposed resist is then developed to expose the second flow layer 43 of the first pattern depending on the resolution of the exposure equipment.

그리고, 상기 선택적으로 노광 및 현상된 레지스트를 마스크로 상기 노출된 제 2 플로우층(43)을 식각하여 상기 노광 장비의 해상력에 의존한 제 1 패턴의 제 1 플로우층(42)을 노출시키고, 상기 레지스트를 제거한다.The exposed second flow layer 43 is etched using the selectively exposed and developed resist as a mask to expose the first flow layer 42 having a first pattern depending on the resolution of the exposure apparatus. Remove the resist.

그 후, 상기 제 2 플로우층(43)을 레지스트 플로우하여 상기 제 1 패턴보다 크기가 작은 제 2 패턴의 제 1 플로우층(42)을 노출시킨다.Thereafter, the second flow layer 43 is resist flowed to expose the first flow layer 42 having the second pattern having a smaller size than the first pattern.

본 발명의 반도체 소자의 제조 방법은 식각대상층/플로우층/레지스트로 적층한 후 패턴을 형성하여 노광 장비의 해상력에 의존하지 않고 물질의 플로우 특성을 사용하여 패턴 크기를 줄이므로 특히 식각대상층/플로우층/ArF 레지스트로 적층한 후 패턴을 형성하므로 패턴 사이즈 쉬링크(Pattern Size Shrink)를 극대화 하여 소자의 생산 효율성을 향상시키는 효과가 있다.In the method of manufacturing a semiconductor device of the present invention, since the pattern is formed by laminating with an etching target layer / flow layer / resist and reducing the pattern size by using the flow characteristics of the material without depending on the resolution of the exposure equipment, the etching target layer / flow layer is particularly preferred. Since the pattern is formed after lamination with the / ArF resist, the pattern size shrink is maximized, thereby improving the production efficiency of the device.

Claims (3)

식각대상층이 형성되어 있는 기판을 마련하는 단계;Preparing a substrate on which an etching target layer is formed; 상기 식각대상층상에 플로우층과 포토 레지스트를 형성하는 단계;Forming a flow layer and a photoresist on the etching target layer; 상기 포토 레지스트를 선택 노광 및 현상하여 노광 장비의 해상력에 의존한 제 1 패턴의 플로우층을 노출시키는 단계;Selectively exposing and developing the photoresist to expose a flow layer of a first pattern dependent on the resolution of the exposure equipment; 상기 노출된 플로우층을 식각하는 단계;Etching the exposed flow layer; 상기 포토 레지스트를 제거하는 단계;Removing the photoresist; 상기 제 1 패턴보다 작은 크기인 제 2 패턴의 식각대상층이 노출되도록 상기 플로우층을 열처리하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 제조 방법.And heat-treating the flow layer to expose an etch target layer of a second pattern having a size smaller than that of the first pattern. 제 1 항에 있어서,The method of claim 1, 상기 포토 레지스트를 노광 장비의 파장에서 반응하는 레지스트로 형성함을 특징으로 하는 반도체 소자의 제조 방법.And forming the photoresist into a resist that reacts at a wavelength of exposure equipment. 제 1 항에 있어서,The method of claim 1, 상기 플로우층을 SiO2-B2O3-P2O5 혼합 산화막인 BPSG, SiO2-P2O5 혼합 산화막인 PSG 및 SOG와 같은 [-Si-O-] n의 고체 화합물 중 하나로 형성함을 특징으로 하는 반도체 소자의 제조 방법.And the flow layer is formed of one of solid compounds of [-Si-O-] n such as BPSG, which is a SiO2-B2O3-P2O5 mixed oxide film, PSG, and SOG, which is a SiO2-P2O5 mixed oxide film.
KR1019990066962A 1999-12-30 1999-12-30 Manufacturing Method of Semiconductor Device KR100546130B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990066962A KR100546130B1 (en) 1999-12-30 1999-12-30 Manufacturing Method of Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990066962A KR100546130B1 (en) 1999-12-30 1999-12-30 Manufacturing Method of Semiconductor Device

Publications (2)

Publication Number Publication Date
KR20010059457A KR20010059457A (en) 2001-07-06
KR100546130B1 true KR100546130B1 (en) 2006-01-24

Family

ID=19634093

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990066962A KR100546130B1 (en) 1999-12-30 1999-12-30 Manufacturing Method of Semiconductor Device

Country Status (1)

Country Link
KR (1) KR100546130B1 (en)

Also Published As

Publication number Publication date
KR20010059457A (en) 2001-07-06

Similar Documents

Publication Publication Date Title
US6716570B2 (en) Low temperature resist trimming process
US7718345B2 (en) Composite photoresist structure
US8110496B2 (en) Method for performing chemical shrink process over BARC (bottom anti-reflective coating)
CN109148272B (en) Semiconductor device and method of forming the same
KR100546130B1 (en) Manufacturing Method of Semiconductor Device
TWI467647B (en) Method for high aspect ratio patterning in a spin-on layer
JP3553897B2 (en) Method of forming fine resist pattern and method of manufacturing semiconductor device
KR100645835B1 (en) Method for forming photoresist patern in semiconductor device
KR100546158B1 (en) Manufacturing method of semiconductor device
KR102574258B1 (en) Methods for Forming Vias in Polymer Layers
KR20020074002A (en) Method for manufacturing semiconductor device
KR20030050172A (en) Method for forming a photo resist pattern of semiconductor device
KR100390999B1 (en) A method for forming of a semiconductor device
KR100559641B1 (en) Method for making sub micron pattern by using oxide hard mask
KR100289664B1 (en) Manufacturing Method of Exposure Mask
KR20110108712A (en) Method for fabricating contact hole in semiconductor device
KR100382548B1 (en) Method for Fabricating of Semiconductor Device
JP2001023981A (en) Manufacture of semiconductor device
KR20020002932A (en) Method for forming gate electrode of semiconductor device
KR20000003358A (en) Fine pattern forming of semiconductor
KR20030048551A (en) Method of forming a pattern in a semiconductor device
KR20040099615A (en) Manufacturing method for semiconductor device
KR19990003898A (en) Photo Etching Method Improves Line Width Uniformity
KR20000045461A (en) Method for forming via contact hole of semiconductor device
KR19990003033A (en) Method for manufacturing contact hole of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee