KR100542761B1 - 오씨비 모드의 리셋회로와 이를 이용한 액정표시장치 - Google Patents

Abstract

본 발명은 오씨비 모드의 액정표시장치에 있어서 액정패널의 편차와 리셋시간 및 리셋전압의 편차에 따라 발생되는 리셋 불안정을 보상하도록 한 오씨비 모드의 리셋회로와 이를 이용한 액정표시장치에 관한 것이다.

이 오씨비 모드의 리셋회로와 이를 이용한 액정표시장치는 리셋전압을 오씨비 모드의 액정패널에 공급하여 오씨비 모드의 액정패널을 리셋시키기 위한 스위치 회로와; 스위치회로를 제어하여 리셋전압의 출력을 제어하기 위한 제어소자를 구비한다.

Description

오씨비 모드의 리셋회로와 이를 이용한 액정표시장치{RESET CIRCUIT FOR OPTICAL COMPENSATED BIREFRINGENCY MODE AND LIQUID CRYSTAL DISPLAY USING THE SAME}

도 1은 오씨비 모드의 액정셀을 개략적으로 나타내는 사시도이다.

도 2는 오씨비 모드의 상태 전이를 나타내는 도면이다.

도 3은 오씨비 모드의 전압 대 투과율 특성을 나타내는 그래프이다.

도 4는 오씨비 모드에 공급되는 전압을 나타내는 그래프이다.

도 5는 본 발명의 실시예에 따른 액정표시장치를 나타내는 블록도이다.

도 6은 도 5에 도시된 리셋회로를 상세히 나타내는 회로도이다.

도 7은 도 6에 도시된 가변저항의 저항값에 따른 트랜지스터의 절환시점의 변화를 나타내는 그래프이다.

< 도면의 주요 부분에 대한 부호의 설명 >

1 : 타이밍 콘트롤러 2 : 데이터 구동회로

3 : 게이트 구동회로 4 : 오씨비 모드의 액정패널

5 : 전원회로 6 : 리셋회로

10 : OCB 모드의 액정층 11, 19 : 편광판

12, 18 : 보상필름 13 : 공통전극

14, 16 : 배향막 17 : 화소전극

Q1, Q2 : 트랜지스터 R1, R2, R3, R4, R5 : 저항

C1, C2, C3 : 캐패시터 VR1, VR2 : 가변저항

본 발명은 액정표시장치에 관한 것으로, 특히 오씨비 모드의 액정표시장치에 있어서 액정패널의 편차와 리셋시간 및 리셋전압의 편차에 따라 발생되는 리셋 불안정을 보상하도록 한 오씨비 모드의 리셋회로와 이를 이용한 액정표시장치에 관한 것이다.

액정표시장치에서 주로 이용되는 액정은 트위스티드 네마틱(Twisted Nematic : 이하 "TN"이라 함) 모드이다. TN 모드의 액정은 초기 배향에 의해 액정분자의 트위스트 각이 90°로 설정되며, 전계가 인가됐을 때 트위스트된 액정분자의 배열이 펴지면서 광을 투과시키게 된다. 이 TN 모드 액정은 시야각이 좁고 응답시간이 긴 단점이 있다. 일반적으로, TN 모드 액정의 계조간 응답시간은 10∼80[ms]로 알려져 있다. 이러한 TN 모드의 응답시간은 동영상의 한 프레임기간(NTSC : 16.67ms)보다 길다. 이렇게 응답시간이 길게 되므로 TN 모드에서는 동영상에서 화 면이 흐릿하게 되는 모션블러링(Motion Burring) 현상이 나타나게 되거나 윤곽이 끌리는 것처럼 보이는 테일링(Tailing) 현상이 일어나기 쉽다.

TN 모드의 단점을 해결하기 위하여, 인플레인스위칭(In-plane Switching : 이하, "IPS"라 한다) 모드, 오씨비 모드 등이 개발되었다. IPS 모드는 수평전계로 구동되어 광시야각을 구현할 수 있지만 응답시간이 10∼60(ms) 정도로 TN 모드와 같이 응답시간이 느린 단점이 있다.

오씨비 모드(Optical Compensated Birefringency Mode: 이하, "OCB 모드"라 한다)는 1993년 일본 도호쿠 대학의 T. Uchida에 의해 처음 제안되어 지금까지 활발히 연구되고 있는 액정표시 모드로서 보상필름이 필요하고 밴드 상태로의 전이를 위한 바이어스 전압이 필요한 문제점이 있지만 광시야각 특성을 가질뿐 아니라 응답시간이 3∼11(ms) 정도로 매우 짧은 장점이 있다.

도 1은 OCB 모드의 셀구조를 개략적으로 나타낸다.

도 1을 참조하면, OCB 모드의 액정표시장치는 상부 편광판(11), 보상필름(또는 리타데이션 필름 : Retardation film)(12), 공통전극(13) 및 배향막(14) 등을 포함하는 상판과, 하부 편광판(19), 보상필름(18), 화소전극(17) 및 배향막(16) 등을 포함하는 하판과, 상판과 하판 사이에 개재된 액정층(10)을 구비한다.

상판과 하판 배향막(14,16)의 러빙방향은 x축 방향으로 동일하다. 상판 편광자(11)와 하판 편광판(19)은 액정셀(10)의 배향방향 즉, 배향막(14,16)의 러빙방향에 대하여 대략 45°, -45°로 서로 직교한다.

보상필름(12,18)은 액정셀(10)의 유효굴절률 이방성에 의해 발생되는 빛의 위상지연을 보상 또는 상쇄하여 밴드 상태에서 원하는 계조의 투과율을 보장할 수 있게 한다.

액정층(10)은 정상 구동을 위한 밴드 상태에서 배향막(14,16)에 접한 액정분자들(15)이 약 5∼20°정도의 프리틀트각으로 배열된다. 그리고 밴드 상태에서 액정분자들(15)은 액정층(10)의 중심으로 갈수록 세워지게 되며 액정층(10)의 중심에서 배향막(14,16)에 대하여 수직으로 세워지게 된다. 이러한 액정층(10)은 공통전극(13)과 화소전극(17)에 인가되는 전압에 따른 전계에 응답하여 배향막(14,16)에 인접한 액정분자들(15)과 액정층(10)의 중심에 수직으로 배열된 액정분자들(15)을 제외한 나머지 액정분자들의 틸트 변화로 하판으로부터 입사되는 빛의 편광방향을 변조한다.

도 2는 OCB 모드의 리셋동작을 나타낸다.

도 2를 참조하면, 초기 배향상태에서 액정분자들(15)은 스플레이(Splay) 상태로 배열된다. 스플레이 상태에서 상판과 하판의 배향막(14,16)에 인접한 액정분자들(15)은 배향막에 대하여 θ°와 -θ°의 프리틸트각(pre-tilt angle)으로 대칭적으로 배열된다. 그리고 스플레이 상태에서 액정층(10)의 수직방향 중심으로 갈수록 액정분자(15)의 틸트각이 감소하여 액정층(10)의 수직방향 중심에 위치하는 액정분자들(15)은 틸트각이 0°즉, 배향막(14,16)의 표면에 대하여 실질적으로 평행하게 배열된다. 이러한 스플레이 상태에서는 도 3과 같이 인가 전압에 따른 투과율이 불안정하므로 계조표현이 거의 불가능하다.

스플레이 상태에서 공통전극(13)과 화소전극(17)에 대략 수십[V] 정도로 큰 리셋전압이 인가되면 배향막(14,16)에 인접하는 액정분자들(5)을 제외한 나머지 액정분자들(15)은 수직으로 세워지게 된다. 그리고 리셋전압보다 낮은 전이전압(Vtr)이 인가되면 액정분자들(15)은 스플레이 상태에서 밴드(Bend) 상태로 전이된다. 밴드 상태에서 상판과 하판의 배향막(14,16)에 인접한 액정분자들(15)은 초기 프리틸트각(pretilt angle)을 유지한다. 그리고 밴드 상태에서 액정층(10)의 수직방향 중심으로 갈수록 액정분자(15)의 틸트각이 증가하여 액정층(10)의 수직방향 중심에 위치하는 액정분자(15)는 그 틸트각이 90°즉, 배향막(14,16)의 표면에 대하여 대략 수직으로 배열된다. 이 밴드 상태에서 공통전극(13)과 화소전극(17)의 전위차에 따라 액정층(10)은 입사광을 변조함으로써 인가 전압에 따라 도 3과 같이 화상의 계조를 표시한다.

OCB 모드의 액정패널은 리셋회로를 이용하여 밴드 상태로 전이되어야하지만 정상적으로 화상을 표시할 수 있다. 리셋회로는 도 3 및 도 4에서 알 수 있는 바 리셋시간(trst) 동안 수십[V]의 리셋전압(Vrst)을 공통전극(3)에 인가하고 밴드 상태로 전이된 정상 구동 기간 동안에 공통전압(Vcom)을 인가하게 된다.

그러나 OCB 모드의 액정패널은 배향막(14,16)과 배향처리에 기인하는 프리틸트 편차, 셀갭편차, 제조공정의 편차나 액정셀의 구동전압 편차 등에 의하여 리셋이 불안정하게 될 수 있다. 또한, OCB 모드의 액정패널은 리셋회로의 편차 예컨대, 리셋전압과 그 리셋전압의 출력시간 등의 편차에 의해서도 리셋이 불안정하게 될 수 있다. 도 2와 같이 OCB 모드의 액정패널에서 리셋불량(Reset NG)이 발생되는 경우에 그 OCB 모드의 액정패널은 유효표시면 내에 스플레이 상태와 밴드 상태 가 혼재하게 되므로 화상을 정상적으로 표시할 수 없다. 또한, 리셋불량 판정된 OCB 모드의 액정패널에 의해 수율이 저하된다.

따라서, 본 발명의 목적은 OCB 모드의 액정표시장치에 있어서 액정패널의 편차와 리셋시간 및 리셋전압의 편차에 따라 발생되는 리셋 불안정을 보상하도록 한 OCB 모드의 리셋회로와 이를 이용한 액정표시장치를 제공함에 있다.

상기 목적을 달성하기 위하여, 본 발명의 제1 실시예에 따른 OCB 모드의 리셋회로는 리셋전압을 발생하는 전압원과; 리셋전압을 OCB 모드의 액정패널에 공급하여 OCB 모드의 액정패널에 형성된 공통전극을 리셋시키기 위한 스위치 회로와; 스위치회로를 제어하여 리셋전압의 출력을 제어하기 위한 제어소자를 구비한다.

상기 스위치 회로는 에미터단자를 경유하여 리셋전압이 공급되고 베이스단자에 입력되는 제어전압에 응답하여 리셋전압을 콜렉트단자를 통하여 출력하는 트랜지스터와; 트랜지스터의 에미터단자와 베이스단자 사이에 접속된 제1 저항과; 트랜지스터의 베이스단자와 기저전압원 사이에 직렬 접속된 제2 저항 및 캐패시터를 구비한다.

상기 제어소자는 제2 저항과 캐패시터 사이에 접속되어 제어전압을 제어하는 가변저항인 것을 특징으로 한다.

상기 트랜지스터는 pnp형 트랜지스터인 것을 특징으로 한다.

본 발명의 제2 실시예에 따른 OCB 모드의 리셋회로는 제1 전압과 제2 전압을 발생하는 전압원과; 제1 전압을 OCB 모드의 액정패널에 형성된 리셋전극에 공급하여 OCB 모드의 액정패널을 리셋시키기 위한 제1 스위치 회로와; 제2 전압을 리셋된 OCB 모드의 액정패널에 공급하기 위한 제2 스위치 회로와; 제2 스위치회로를 제어하여 제2 전압의 출력을 제어하기 위한 제어소자를 구비한다.

상기 제1 스위치 회로는 에미터단자를 경유하여 제1 전압이 공급되고 베이스단자에 입력되는 제어전압에 응답하여 제1 전압을 콜렉트단자를 통하여 출력하는 제1 트랜지스터와; 제1 트랜지스터의 에미터단자와 베이스단자 사이에 접속된 제1 저항과; 제1 트랜지스터의 베이스단자와 기저전압원 사이에 직렬 접속된 제2 저항 및 캐패시터를 구비한다.

본 발명의 제2 실시예에 따른 OCB 모드의 리셋회로는 제2 저항과 캐패시터 사이에 접속되어 제어전압을 제어하는 가변저항을 더 구비한다.

상기 제2 스위치 회로는 에미터단자를 경유하여 제2 전압이 공급되고 베이스단자에 입력되는 제어전압에 응답하여 제2 전압을 콜렉트단자를 통하여 출력하는 제2 트랜지스터와; 제2 트랜지스터의 베이스단자에 접속된 제3 저항과; 제3 저항과 기저전압원 사이에 병렬 접속된 제2 캐패시터와 제4 저항을 구비한다.

상기 제어소자는 제3 저항과 기저전압원 사이에 접속된 가변저항인 것을 특징으로 한다.

상기 전압원은 제3 전압을 발생하고, 상기 제3 전압은 가변저항을 경유하여 트랜지스터의 게이트단자에 공급되는 것을 특징으로 한다.

상기 제1 트랜지스터는 pnp형 트랜지스터인 것을 특징으로 한다.

상기 제2 트랜지스터는 npn형 트랜지스터인 것을 특징으로 한다.

본 발명의 실시예에 따른 액정표시장치는 OCB 모드의 액정패널과; OCB 모드를 스플레이 상태에서 밴드 상태로 전이되게 하는 리셋전압과 OCB 모드의 액정패널의 정상 구동에 필요한 공통전압을 발생하는 전압원과; 리셋전압과 공통전압을 절환하여 OCB 모드의 액정패널에 형성된 공통전극에 공급하기 위한 리셋회로와; 리셋전압과 공통전압 중 적어도 어느 하나의 전환을 제어하기 위한 제어소자를 구비한다.

상기 리셋전압은 스캔펄스의 하이논리전압인 것을 특징으로 한다.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 도 5 내지 도 7을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.

도 5를 참조하면, 본 발명의 실시예에 따른 액정표시장치는 OCB 모드의 액정패널(4)과, OCB 모드의 액정패널(4)에 형성된 데이터라인(D1 내지 Dn)에 데이터를 공급하기 위한 데이터 구동회로(2)와, OCB 모드의 액정패널(4)에 형성된 게이트라인(G1 내지 Gm)에 스캔펄스를 공급하기 위한 게이트 구동회로(3)와, 데이터 구동회로(2) 및 게이트 구동회로(3)를 제어하기 위한 타이밍 콘트롤러(1)와, OCB 모드의 액정패널(4)의 구동에 필요한 전압을 발생하기 위한 전원회로(5)와, OCB 모드의 액정패널(4)을 리셋시키기 위한 리셋회로(6)를 구비한다.

OCB 모드의 액정패널(4)은 두 장의 유리기판 사이에 도 2와 같이 리셋시에 스플레이 상태에서 밴드 상태로 전이되는 OCB 모드의 액정셀이 매트릭스 형태로 배치된다. 이 OCB 모드의 액정패널(4)의 하부 유리기판 상에는 데이터라인들(D1 내지 Dn)과 게이트라인들(G1 내지 Gm)이 상호 직교된다. 데이터라인들(D1 내지 Dn)과 게이트라인들(G1 내지 Gm)의 교차부에는 박막트랜지스터(Thin film transistor : 이하 "TFT"라 한다)가 형성된다. TFT는 게이트라인(G1 내지 Gm)으로부터의 스캔펄스에 응답하여 데이터라인들(D1 내지 Dn) 상의 데이터를 액정셀(Clc)에 공급하는 스위치소자이다. 이 TFT의 게이트전극은 게이트라인(G1 내지 Gn)에 접속되며, 소스전극은 데이터라인(D1 내지 Dn)에 접속된다. TFT의 드레인전극은 액정셀(Clc)의 화소전극에 접속된다. 그리고 OCB 모드의 액정패널(4)에서 각 액정셀(Clc)에는 액정셀(Clc)에 충전된 전압을 일정하게 유지시키기 위한 스토리지 캐패시터(Cst)가 형성된다.

데이터 구동회로(2)는 클럭을 샘플링하기 위한 쉬프트레지스터, 데이터를 일시저장하기 위한 레지스터, 쉬프트레지스터로부터의 클럭신호에 응답하여 데이터를 1 라인분씩 저장하고 저장된 1 라인분의 데이터를 동시에 출력하기 위한 래치, 래치로부터의 디지털 데이터값에 대응하여 정극성/부극성의 감마전압을 선택하기 위한 디지털-아날로그 변환기, 정극성/부극성 감마전압에 의해 변환된 아날로그 데이터가 공급되는 데이터라인(D1 내지 Dn)을 선택하기 위한 멀티플렉서 및 멀티플렉서와 데이터라인 사이에 접속된 출력버퍼 등으로 구성된다. 이 데이터 구동회로(2)는 타이밍 콘트롤러(1)의 제어 하에 디지털 비디오 데이터(RGB)를 아날로그 전압으 로 변환하고 그 아날로그 전압의 극성을 도트 인버젼, 컬럼 인버젼, 라인 인버젼 등의 극성반전 방식에 따라 제어한다.

게이트 구동회로(3)는 스캔펄스를 순차적으로 발생하는 쉬프트 레지스터와, 스캔펄스의 전압을 OCB 모드의 구동에 적합한 레벨로 쉬프트시키기 위한 레벨 쉬프터 등으로 구성된다. 이 게이트 구동회로(3)는 타이밍 콘트롤러(1)의 제어 하에 게이트라인들(G1 내지 Gm)에 순차적으로 스캔펄스를 공급한다.

타이밍 콘트롤러(1)는 도시하지 않은 시스템 본체로부터 입력되는 디지털 비디어 데이터(RGB)를 데이터 구동회로(2)에 공급함과 아울러 수직/수평 동기신호(V,H)와 클럭(CLK)을 이용하여 게이트 구동회로(3)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 구동회로(2)를 제어하기 위한 데이터 제어신호(DDC)를 발생한다. 데이터 제어신호(DDC)는 소스 스타트 펄스(Source Start Pulse : SSP), 소스 쉬프트 클럭(Source Shift Clock : SSC), 소스 출력신호(Source Output Enable : SOE), 극성신호(Polarity : POL) 등을 포함한다. 게이트 제어신호(GDC)는 게이트 쉬프트 클럭(Gate Shift Clock : GSC), 게이트 출력신호(Gate Output Enable : GOE), 게이트 스타트 펄스(Gate Start Pulse : GSP) 등을 포함한다.

전원회로(5)는 직류-직류 변환기(DC-DC Covertor)로 구현되며, 도시하지 않은 시스템 본체로부터의 전원전압을 입력받아 펄스폭 제어방식으로 그 전원전원을 변조하여 Vgh 전압, Vgl 전압, Vcom 전압, Vdd 전압을 발생한다. Vgh 전압은 약 15∼20[V] 이상의 전압으로서 스캔펄스의 하이전압임과 동시에 OCB 모드의 리셋전압이며 게이트 구동회로(3)와 리셋회로(6)에 공급된다. 이 Vgh 전압은 액정셀(Clc)의 리셋시간(trst) 동안 액정셀(Clc)의 공통전극에 공급되고 액정셀(Clc)이 밴드 상태로 전이된 정상 구동시에 게이트 구동회로(3)에 의해 게이트라인들(G1 내지 Gn)에 공급된다. Vgl 전압은 약 -4[V] 이하의 전압으로서 스캔펄스의 로우전압이며 게이트 구동회로(3)에 공급된다. Vcom 전압은 약 2∼5[V]의 전압으로서 리셋회로(6)를 경유하여 액정셀(Clc)의 공통전극에 공급된다. Vdd 전압은 약 6V 이상의 전압으로서 데이터 구동회로(2)에 공급되는 감마기준전압의 상한 전압이다. 이 Vdd 전압은 도시하지 않은 감마기준전압 발생회로에 공급되거나 그 감마기준전압 발생회로가 내장된 데이터 구동회로(2)에 공급됨과 아울러 리셋회로(6)에 공급된다.

리셋회로(6)는 Vgh 전압을 OCB 모드의 액정패널(4)의 공통전극에 공급하여 OCB 모드의 액정셀들을 스플레이 상태에서 밴드 상태로 전이시킴으로써 OCB 모드의 액정패널(4)을 리셋시킨다. 이 리셋회로(6)는 도 6과 같이 구성된다.

제조업체는 액정패널(4)의 배향막과 배향처리에 기인하는 프리틸트 편차, 셀갭편차, 제조공정의 편차, 액정셀의 구동전압 편차 등에 따른 최적의 리셋시간(trst)을 판단하고, 그 리셋시간(trst)에 따라 리셋회로(6)의 가변저항을 조절하여 Vgh 전압의 공급기간이나 Vcom 전압의 공급시점을 조절하게 된다.

도 6을 참조하면, 리셋회로(6)는 Vgh 전압을 절환하기 위한 제1 트랜지스터(Q1)와, Vcom 전압을 절환하기 위한 제2 트랜지스터(Q2)와, 제1 트랜지스터(Q1)의 절환동작을 제어하기 위한 제1 가변저항(VR1)과, 제2 트랜지스터(Q2)의 절환동작을 제어하기 위한 제2 가변저항(VR2)을 구비한다.

제1 트랜지스터(Q1)는 에미터단자를 통하여 Vgh 전압이 공급되는 pnp형 트랜지스터로 구현된다. 이 제1 트랜지스터(Q1)의 에미터단자와 게이트단자 사이에는 제1 노드(n)를 경유하여 제1 저항(R1)이 접속된다. 제1 노드(n1)와 기저전압원(GND) 사이에는 제2 저항(R2), 제1 가변저항(VR1) 및 제1 캐패시터(C1)가 직렬로 접속된다. 제1 트랜지스터(Q1)의 콜렉트단자는 제3 노드(n3)를 경유하여 출력단자에 접속된다. 제3 노드(n3)와 기저전압원 사이에는 평활용 제3 캐패시터(C3)와 제5 저항(R5)이 접속된다.

제1 트랜지스터(Q1)는 제1 노드(n1)를 경유하여 게이트단자에 입력되는 전압이 자신의 문턱전압(Vth1)보다 낮을 때 턴-온(turn-on)되어 에미터단자와 콜렉트단자 사이의 전류패스를 도통한다. 이 때 Vgh 전압은 제1 트랜지스터(Q1)의 에미터단자와 콜렉트단자를 경유하여 제3 노드(n3)에 공급된다. 반면에 제1 노드(n1)를 경유하여 제1 트랜지스터(Q1)의 게이트단자에 입력되는 전압이 제1 트랜지스터(Q1)의 문턱전압(Vth1) 이상일 때 제1 트랜지스터(Q1)는 턴-오프(turn-off)되어 에미터단자와 콜렉트단자 사이의 전류패스를 절체한다.

제1 가변저항(VR1)의 저항값은 제조업체에 의해 그 저항값이 조정된다. 이렇게 저항값이 가변되는 제1 가변저항(VR1)과 제1 캐패시터(C1)에 따라 RC 시정수값이 다르게 되면 제1 트랜지스터(Q1)의 게이트단자에 공급되는 스위치전압의 상승 기울기가 변화되므로 도 7에서 알 수 있는 바 제1 트랜지스터(Q1)의 턴-오프시점(Q1off)이 가변된다. 따라서, 제조업체는 액정패널(4)의 편차에 따라 제1 가변저항(VR1)의 저항값을 조절하여 제1 트랜지스터(Q1)의 턴-오프시점을 제어 함으로써 공통전극에 공급되는 Vgh 전압의 공급시간 즉, OCB 모드의 리셋시간(trst)을 조절할 수 있다.

제2 트랜지스터(Q2)는 에미터단자를 통하여 Vgh 전압이 공급되는 npn형 트랜지스터로 구현된다. 이 제2 트랜지스터(Q2)의 베이스단자에는 제3 저항(R3)과, 그 제3 저항(R3)을 경유하여 제2 노드(n2)가 접속된다. 제2 노드(n2)와 기저전압원(GND) 사이에는 제2 캐패시터(C2)과 제4 저항(R4) 및 제2 가변저항(VR2)이 병렬 접속된다. 제2 트랜지스터(Q2)의 베이스단자에는 제2 가변저항(VR2)과 제3 저항(R3)을 경유하여 Vdd 전압이 공급된다. 제2 트랜지스터(Q2)의 콜렉트단자는 제3 노드(n3)를 경유하여 출력단자에 접속된다.

이 제2 트랜지스터(Q2)는 제2 노드(n2)와 제3 저항(R3)을 경유하여 게이트단자에 입력되는 전압이 자신의 문턱전압(Vth2) 이상일 때 턴-온되어 에미터단자와 콜렉트단자 사이의 전류패스를 도통한다. 이 때 Vcom 전압은 제2 트랜지스터(Q2)의 에미터단자와 콜렉트단자를 경유하여 제3 노드(n3)에 공급된다. 반면에 제2 노드(n2)를 경유하여 제2 트랜지스터(Q2)의 게이트단자에 입력되는 전압이 제2 트랜지스터(Q2)의 문턱전압(Vth2)보다 낮을 때 제2 트랜지스터(Q2)는 턴-오프되어 에미터단자와 콜렉트단자 사이의 전류패스를 절체한다.

제2 가변저항(VR2)의 저항값은 제조업체의 관리자에 따라 그 저항값이 조정된다. 이렇게 저항값이 가변되는 제2 가변저항(VR2)과 제2 캐패시터(C2)에 따라 RC 시정수값이 다르게 되면 제2 트랜지스터(Q2)의 게이트단자에 공급되는 스위치전압의 상승 기울기가 변화되므로 도 7에서 알 수 있는 바 제2 트랜지스터(Q2)의 턴- 온시점(Q2on)이 가변된다. 따라서, 제2 가변저항(VR2)의 저항값 조절에 의해 OCB 모드의 리셋시간(trst)이 조절될 수 있다. 따라서, 제조업체는 액정패널(4)의 편차에 따라 제2 가변저항(VR2)의 저항값을 조절하여 제2 트랜지스터(Q2)의 턴-온시점을 제어함으로써 공통전극에 공급되는 Vcom 전압의 공급시간 즉, OCB 모드의 리셋시간(trst)을 조절할 수 있다.

한편, 본 발명의 실시예에 따른 리셋회로는 제1 및 제2 가변저항(VR1,VR2) 모두가 포함된 것을 중심으로 설명되었지만 그들 저항 중 어느 하나만으로도 OCB 모드의 리셋을 제어할 수 있다.

상술한 바와 같이, 본 발명에 따른 오씨비 모드의 리셋회로와 이를 이용한 액정표시장치는 가변저항을 이용하여 OCB 모드의 리셋시간이나 Vgh 전압과 Vcom 전압의 출력을 제어하게 된다. 그 결과, 본 발명에 따른 오씨비 모드의 리셋회로와 이를 이용한 액정표시장치는 OCB 모드의 액정표시장치에 있어서 액정패널의 편차와 리셋시간 및 리셋전압의 편차에 따라 발생되는 리셋 불안정을 보상할 수 있게 된다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (15)

1. 리셋전압을 발생하는 전압원과;

   상기 리셋전압을 오씨비 모드의 액정패널에 형성된 공통전극에 공급하여 상기 오씨비 모드의 액정패널을 리셋시키기 위한 스위치 회로와;

   상기 스위치회로를 제어하여 상기 리셋전압의 출력을 제어하기 위한 제어소자를 구비하는 것을 특징으로 하는 오씨비 모드의 리셋회로.
2. 제 1 항에 있어서,

   상기 스위치 회로는,

   에미터단자를 경유하여 상기 리셋전압이 공급되고 베이스단자에 입력되는 제어전압에 응답하여 상기 리셋전압을 콜렉트단자를 통하여 출력하는 트랜지스터와;

   상기 트랜지스터의 에미터단자와 베이스단자 사이에 접속된 제1 저항과;

   상기 트랜지스터의 베이스단자와 기저전압원 사이에 직렬 접속된 제2 저항 및 캐패시터를 구비하는 것을 특징으로 하는 오씨비 모드의 리셋회로.
3. 제 2 항에 있어서,

   상기 제어소자는 상기 제2 저항과 상기 캐패시터 사이에 접속되어 상기 제어전압을 제어하는 가변저항인 것을 특징으로 하는 오씨비 모드의 리셋회로.
4. 제 2 항에 있어서,

   상기 트랜지스터는 pnp형 트랜지스터인 것을 특징으로 하는 오씨비 모드의 리셋회로.
5. 제1 전압과 제2 전압을 발생하는 전압원과;

   상기 제1 전압을 오씨비 모드의 액정패널에 형성된 리셋전극에 공급하여 상기 오씨비 모드의 액정패널을 리셋시키기 위한 제1 스위치 회로와;

   상기 제2 전압을 상기 리셋된 오씨비 모드의 액정패널에 공급하기 위한 제2 스위치 회로와;

   상기 제2 스위치회로를 제어하여 상기 제2 전압의 출력을 제어하기 위한 제어소자를 구비하는 것을 특징으로 하는 오씨비 모드의 리셋회로.
6. 제 5 항에 있어서,

   상기 제1 스위치 회로는,

   에미터단자를 경유하여 상기 제1 전압이 공급되고 베이스단자에 입력되는 제어전압에 응답하여 상기 제1 전압을 콜렉트단자를 통하여 출력하는 제1 트랜지스터와;

   상기 제1 트랜지스터의 에미터단자와 베이스단자 사이에 접속된 제1 저항과;

   상기 제1 트랜지스터의 베이스단자와 기저전압원 사이에 직렬 접속된 제2 저항 및 캐패시터를 구비하는 것을 특징으로 하는 오씨비 모드의 리셋회로.
7. 제 6 항에 있어서,

   상기 제2 저항과 상기 캐패시터 사이에 접속되어 상기 제어전압을 제어하는 가변저항을 더 구비하는 것을 특징으로 하는 오씨비 모드의 리셋회로.
8. 제 5 항에 있어서,

   상기 제2 스위치 회로는,

   에미터단자를 경유하여 상기 제2 전압이 공급되고 베이스단자에 입력되는 제어전압에 응답하여 상기 제2 전압을 콜렉트단자를 통하여 출력하는 제2 트랜지스터와;

   상기 제2 트랜지스터의 베이스단자에 접속된 제3 저항과;

   상기 제3 저항과 기저전압원 사이에 병렬 접속된 제2 캐패시터와 제4 저항을 구비하는 것을 특징으로 하는 오씨비 모드의 리셋회로.
9. 제 8 항에 있어서,

   상기 제어소자는 상기 제3 저항과 상기 기저전압원 사이에 접속된 가변저항인 것을 특징으로 하는 오씨비 모드의 리셋회로.
10. 제 9 항에 있어서,

    상기 전압원은 제3 전압을 발생하고,

    상기 제3 전압은 상기 가변저항을 경유하여 상기 트랜지스터의 게이트단자에 공급되는 것을 특징으로 하는 오씨비 모드의 리셋회로.
11. 제 6 항에 있어서,

    상기 제1 트랜지스터는 pnp형 트랜지스터인 것을 특징으로 하는 오씨비 모드의 리셋회로.
12. 제 8 항에 있어서,

    상기 제2 트랜지스터는 npn형 트랜지스터인 것을 특징으로 하는 오씨비 모드의 리셋회로.
13. 화소전극과 대향하는 공통전극을 가지는 오씨비 모드의 액정패널과;

    상기 오씨비 모드를 스플레이 상태에서 밴드 상태로 전이되게 하는 리셋전압과 상기 오씨비 모드의 액정패널의 정상 구동에 필요한 공통전압을 발생하는 전압원과;

    상기 리셋전압과 상기 공통전압을 절환하여 상기 공통전극에 공급하기 위한 리셋회로와;

    상기 리셋전압과 상기 공통전압 중 적어도 어느 하나의 전환을 제어하기 위한 제어소자를 구비하는 것을 특징으로 하는 액정표시장치.
14. 제 13 항에 있어서,

    상기 리셋전압은 스캔펄스의 하이논리전압인 것을 특징으로 하는 액정표시장치.
15. 제 13 항에 있어서,

    상기 제어소자는 가변저항인 것을 특징으로 하는 액정표시장치.

Images