KR100541694B1 - Method for fabricating semiconductor device - Google Patents

Method for fabricating semiconductor device

Info

Publication number
KR100541694B1
KR100541694B1 KR1020040057315A KR20040057315A KR100541694B1 KR 100541694 B1 KR100541694 B1 KR 100541694B1 KR 1020040057315 A KR1020040057315 A KR 1020040057315A KR 20040057315 A KR20040057315 A KR 20040057315A KR 100541694 B1 KR100541694 B1 KR 100541694B1
Authority
KR
South Korea
Prior art keywords
oxide film
substrate
pad
film
mask
Prior art date
Application number
KR1020040057315A
Other languages
Korean (ko)
Inventor
김준호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040057315A priority Critical patent/KR100541694B1/en
Application granted granted Critical
Publication of KR100541694B1 publication Critical patent/KR100541694B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체소자 제조방법에 관해 개시한 것으로서, 소자영역 및 격리영역이 정의된 반도체기판을 제공하는 단계와, 기판 상에 격리영역을 노출시키는 패드산화막 및 패드질화막을 차례로 형성하는 단계와, 패드질화막을 마스크로 상기 기판을 식각하여 샬로우 트렌치를 형성하는 단계와, 샬로우 트렌치를 매립시키는 소자격리막을 형성하는 단계와, 패드질화막을 제거하여 상기 소자영역에 패드산화막을 노출시키는 단계와, 패드산화막을 포함한 기판 전면에 스토리지노드 콘택영역을 노출시키는 마스크를 형성하는 단계와, 마스크를 이용하여 상기 패드산화막 및 기판을 식각하여 스토리지노드 콘택영역을 리세스시키는 단계와, 마스크를 제거하는 단계와, HF용액에 디핑처리하여 상기 식각 후 잔류된 패드산화막을 선택적으로 제거하는 단계와, 리세스되지 않은 소자영역에 스크린 산화막을 형성하는 단계를 포함한다.The present invention relates to a method of manufacturing a semiconductor device, comprising the steps of: providing a semiconductor substrate having defined device regions and isolation regions, forming a pad oxide film and a pad nitride film exposing the isolation regions on the substrate, Etching the substrate using a nitride film as a mask to form a shallow trench, forming a device isolation film to fill the shallow trench, removing the pad nitride film to expose the pad oxide film to the device region, and using a pad; Forming a mask exposing the storage node contact region over the substrate including an oxide film, etching the pad oxide film and the substrate using a mask to recess the storage node contact region, and removing the mask; Dipping the HF solution to selectively remove the pad oxide film remaining after the etching , And forming a screen oxide film in the device area that is not recessed.

Description

반도체소자 제조방법{method for fabricating semiconductor device}Method for fabricating semiconductor device

도 1a 내지 도 1d는 종래기술에 따른 반도체소자 제조방법을 설명하기 위한 공정단면도.1A to 1D are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the prior art.

도 2a 내지 도 2d는 본 발명에 따른 반도체소자 제조방법을 설명하기 위한 공정별 단면도.2A to 2D are cross-sectional views of processes for explaining a method of manufacturing a semiconductor device according to the present invention.

본 발명은 반도체소자 제조방법에 관한 것으로서, 보다 구체적으로는 소자분리막의 잔류높이(Effective FOX Height;이하, EFH라 칭함)를 확보할 수 있는 반도체소자 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device capable of securing a residual FOX height (hereinafter, referred to as EFH).

최근 반도체장치의 제조기술의 발달과 메모리소자의 응용분야가 확장되어 감에 따라 대용량의 메모리소자의 개발이 진척되고 있는데, 이러한 메모리소자의 대용량화는 각 세대마다 2배로 진행하는 미세 공정기술을 기본으로 한 메모리 셀 연구에 의해 추진되고 있다. 특히, 소자 간을 분리하는 소자격리막은 스트레스를 받아 소자영역과 소자격리막의 경계부분에 모우트(moat)가 형성되며, 이중 스토리지노드 콘택영역쪽에서 소자격리막의 EFH가 낮아지게 된다.Recently, as the development of semiconductor device manufacturing technology and the application of memory devices have been expanded, the development of large-capacity memory devices has been progressed. One memory cell is being promoted by research. In particular, the device isolation layer separating the devices is subjected to stress, so that a moat is formed at the boundary between the device region and the device isolation layer, and the EFH of the device isolation layer is lowered in the storage node contact region.

도 1a 내지 도 1d는 종래기술에 따른 반도체소자 제조방법을 설명하기 위한 공정단면도이다.1A to 1D are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the prior art.

도 1a에 도시된 바와 같이, 소자영역(미도시)과 격리영역(미도시)이 구비된 반도체기판(1) 상에 격리영역을 노출시키는 패드산화막(3) 및 패드질화막(5)을 차례로 형성하고, 패드질화막(5)을 마스크로 기판을 식각하여 샬로우 트렌치(6)를 형성한다. 이어, 상기 트렌치(6)를 포함한 기판 전면에 갭필산화막(미도시)을 형성한 후, 상기 패드질화막(5)이 노출되는 시점까지 갭필산화막을 연마하여 소자분리막(7)을 형성한다. 그리고, 상기 소자격리막(27)을 포함한 기판을 110초동안 세정처리(미도시)한다.As shown in FIG. 1A, a pad oxide film 3 and a pad nitride film 5 which expose the isolation region are sequentially formed on the semiconductor substrate 1 having the device region (not shown) and the isolation region (not shown). The substrate is etched using the pad nitride film 5 as a mask to form the shallow trench 6. Subsequently, after forming the gap fill oxide film (not shown) on the entire surface of the substrate including the trench 6, the gap isolation oxide film is polished until the pad nitride film 5 is exposed to form the device isolation film 7. Subsequently, the substrate including the device isolation layer 27 is cleaned for 110 seconds (not shown).

그런다음, 도 1b에 도시된 바와 같이, 패드질화막 및 패드산화막을 제거한 후, 상기 기판의 소자영역에 완충산화막(9)을 형성한다. 이때, 상기 패드산화막은 HF용액에 100초 이상 디핑처리하여 제거한다. 이후, 상기 완충산화막(9)을 포함한 기판 결과물 위에 스토리지노드 콘택영역을 노출시키는 마스크(11)를 형성한다. Then, as shown in FIG. 1B, after the pad nitride film and the pad oxide film are removed, the buffer oxide film 9 is formed in the element region of the substrate. At this time, the pad oxide film is removed by dipping the HF solution for 100 seconds or more. Thereafter, a mask 11 exposing the storage node contact region is formed on the substrate product including the buffer oxide layer 9.

이어, 도 1c에 도시된 바와 같이, 상기 마스크(11)를 이용하여 완충산화막을 식각하고 나서, 기판을 소정두께로 리세스시킨다. 이때, 식각 후 잔류된 완충산화막은 기판 식각공정에서 베리어로 작용한다. 한편, 도 1c에서 미설명된 도면부호 9a는 잔류된 완충산화막을 나타낸 것이다.Subsequently, as shown in FIG. 1C, the buffer oxide film is etched using the mask 11, and the substrate is recessed to a predetermined thickness. At this time, the buffer oxide film remaining after etching acts as a barrier in the substrate etching process. Meanwhile, reference numeral 9a, which is not described in FIG. 1C, indicates the remaining buffer oxide film.

그런다음, 도 1d에 도시된 바와 같이, 상기 잔류된 완충산화막을 HF용액에 130초 이상 디핑처리하여 제거한다. 이후, 상기 리세스되지 않은 소자성영역에 스크린 산화막(13)을 성장시킨다.Then, as shown in Figure 1d, the residual buffer oxide film is removed by dipping for 130 seconds or more in HF solution. Thereafter, the screen oxide film 13 is grown in the non-recessed device region.

종래의 기술에서는, 스토리지노드 콘택 부위를 리세스시킬 때 식각베리어로 작용하는 완충산화막을 성장시키기 위해 먼저 패드산화막을 HF용액을 이용하여 100초 이상 세정공정을 진행하여 제거한다. 그리고 나서, 리세스 공정을 진행한 후, 스크린산화막을 성장시키기 위해 다시 완충산화막을 HF용액에 100초 이상 디핑처리하여 제거한다. In the related art, in order to grow a buffer oxide film that acts as an etch barrier when recessing a storage node contact portion, the pad oxide film is first removed by using a HF solution for at least 100 seconds. Then, after the recess process, the buffer oxide film is dipped in HF solution for at least 100 seconds to remove the screen oxide film.

따라서, 종래의 기술에서는 세정공정이 여러번 진행되고 HF용액에 디핑처리되는 시간이 적어도 200초 이상 진행됨으로써, 리세스된 스토리지노드 콘택 부위의 EFH가 낮아지게 되는 문제점이 발생된다.Therefore, in the related art, since the cleaning process is performed several times and the time when the dipping treatment is performed on the HF solution is performed for at least 200 seconds, the EFH of the recessed storage node contact portion is lowered.

상기 문제점을 해결하기 위해, 본 발명의 목적은 HF용액에 디핑처리되는 세정시간을 줄임으로써, 리세스된 스토리지노드 콘택 부위의 EFH가 낮아지게 되는 것을 방지할 수 있는 반도체소자 제조방법을 제공하려는 것이다.In order to solve the above problems, an object of the present invention is to provide a method for manufacturing a semiconductor device that can prevent the EFH of the recessed storage node contact portion is lowered by reducing the cleaning time to be dipped in HF solution. .

상기 목적을 달성하기 위해, 본 발명에 따른 반도체소자 제조방법은 소자영역 및 격리영역이 정의된 반도체기판을 제공하는 단계와, 기판 상에 격리영역을 노출시키는 패드산화막 및 패드질화막을 차례로 형성하는 단계와, 패드질화막을 마스크로 상기 기판을 식각하여 샬로우 트렌치를 형성하는 단계와, 샬로우 트렌치를 매립시키는 소자격리막을 형성하는 단계와, 패드질화막을 제거하여 상기 소자영역에 패드산화막을 노출시키는 단계와, 패드산화막을 포함한 기판 전면에 스토리지노드 콘택영역을 노출시키는 마스크를 형성하는 단계와, 마스크를 이용하여 상기 패드산 화막 및 기판을 식각하여 스토리지노드 콘택영역을 리세스시키는 단계와, 마스크를 제거하는 단계와, HF용액에 디핑처리하여 상기 식각 후 잔류된 패드산화막을 선택적으로 제거하는 단계와, 리세스되지 않은 소자영역에 스크린 산화막을 형성하는 단계를 포함한 것을 특징으로 한다.In order to achieve the above object, the semiconductor device manufacturing method according to the present invention comprises the steps of providing a semiconductor substrate having a device region and an isolation region defined, and then forming a pad oxide film and a pad nitride film to expose the isolation region on the substrate And etching the substrate using a pad nitride film as a mask to form a shallow trench, forming a device isolation film to fill the shallow trench, and removing the pad nitride film to expose the pad oxide film to the device region. And forming a mask exposing the storage node contact region on the entire surface of the substrate including the pad oxide layer, etching the pad oxide film and the substrate using a mask to recess the storage node contact region, and removing the mask. And dipping the HF solution to selectively remove the pad oxide film remaining after the etching. The method comprising the steps of, characterized by including the step of forming a screen oxide film in the device area that is not recessed.

상기 소자격리막을 형성한 후, 상기 소자격리막을 포함한 기판에 30초동안 세정처리를 실시하는 단계를 추가한다.After the device isolation film is formed, a step of cleaning the substrate including the device isolation film for 30 seconds is added.

상기 HF용액은 DIW:HF를 50:1 비율로 혼합하며, 22.5∼23.5℃온도를 유지한다. The HF solution is mixed DIW: HF in a ratio of 50: 1 and maintained at a temperature of 22.5-23.5 ° C.

(실시예)(Example)

이하, 첨부된 도면을 참고로 하여 본 발명에 따른 반도체소자 제조방법을 자세하게 설명하기로 한다.Hereinafter, a method of manufacturing a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2d는 본 발명에 따른 반도체소자 제조방법을 설명하기 위한 공정별 단면도이다.2A to 2D are cross-sectional views of processes for describing a method of manufacturing a semiconductor device according to the present invention.

본 발명에 따른 반도체소자 제조방법은, 도 2a에 도시된 바와 같이, 소자영역(미도시) 및 격리영역(미도시)이 정의된 반도체기판(21)을 제공한다. 이어, 기판(21) 상에 격리영역을 노출시키는 패드산화막(23) 및 패드질화막(25)을 차례로 형성한다. 그런다음, 패드질화막을 마스크로 상기 기판을 식각하여 샬로우 트렌치(26)를 형성한다. 이후, 상기 샬로우 트렌치(26)를 포함한 기판 전면에 갭필산화막(미도시)을 증착한 다음, 상기 패드질화막(250이 노출되는 시점까지 상기 갭필산화막은 연마하여 샬로우 트렌치(26)를 매립시키는 소자격리막(27)을 형성한다. 그리고, 상기 소자격리막(27)을 포함한 기판을 30초동안 세정처리(미도시)한다.The semiconductor device manufacturing method according to the present invention provides a semiconductor substrate 21 in which device regions (not shown) and isolation regions (not shown) are defined, as shown in FIG. 2A. Subsequently, the pad oxide film 23 and the pad nitride film 25 exposing the isolation region on the substrate 21 are sequentially formed. Then, the substrate is etched using the pad nitride film as a mask to form the shallow trench 26. Thereafter, a gap fill oxide film (not shown) is deposited on the entire surface of the substrate including the shallow trench 26, and the gap fill oxide layer is polished until the pad nitride layer 250 is exposed to fill the shallow trench 26. The device isolation film 27 is formed, and the substrate including the device isolation film 27 is cleaned for 30 seconds (not shown).

이어, 도 2b에 도시된 바와 같이, 상기 패드질화막을 제거하여 상기 소자영역에 패드산화막(23)을 노출시킨다. 그런다음, 소자격리막(27) 및 패드산화막(23) 위에 스토리지노드 콘택영역(미도시)을 노출시키는 마스크(29)를 형성한다. Subsequently, as shown in FIG. 2B, the pad nitride layer is removed to expose the pad oxide layer 23 in the device region. Next, a mask 29 is formed on the device isolation layer 27 and the pad oxide layer 23 to expose the storage node contact region (not shown).

이후, 도 2c에 도시된 바와 같이, 상기 마스크(29)를 이용하여 상기 패드산화막 및 기판을 일부 식각하여 스토리지노드 콘택영역을 리세스시킨다. 한편, 도 2c에서 미설명된 도면부호 23a는 식각 후 잔류된 패드산화막을 나타낸 것이다.Thereafter, as illustrated in FIG. 2C, the pad oxide layer and the substrate are partially etched using the mask 29 to recess the storage node contact region. Meanwhile, reference numeral 23a, which is not described in FIG. 2C, shows the pad oxide film remaining after etching.

이어, 도 2d에 도시된 바와 같이, 마스크를 제거하고 나서, HF용액에 130초 동안 디핑처리하여 상기 식각 후 잔류된 패드산화막을 선택적으로 제거한다. 이때, 상기 HF용액은 DIW:HF를 50:1 비율로 혼합하여 사용한다. 또한, 상기 HF용액은 디핑처리되는 동안에 22.5∼23.5℃온도를 유지한다. Subsequently, as shown in FIG. 2D, the mask is removed and then dipped in HF solution for 130 seconds to selectively remove the pad oxide film remaining after the etching. In this case, the HF solution is used by mixing DIW: HF in a ratio of 50: 1. In addition, the HF solution is maintained at a temperature of 22.5 ~ 23.5 ℃ during the dipping process.

그런다음, 도 2e에 도시된 바와 같이, 리세스되지 않은 소자영역에 스크린 산화막(31)을 형성한다.Then, as shown in FIG. 2E, the screen oxide film 31 is formed in the non-recessed device region.

본 발명에 따르면, 스토리지노드 콘택영역을 리세스할 경우, 패드산화막 제거공정을 생략하고, 또한 완충산화막 형성 공정이 수반되지 않음으로써, 세정 공정시간을 대폭적으로 단축시킬 수 있다. According to the present invention, when the storage node contact region is recessed, the pad oxide film removing step is omitted, and the buffer oxide film forming step is not accompanied, so that the cleaning process time can be significantly shortened.

즉, 본 발명은 소자격리막을 형성한 후, 30초 동안 세정처리를 실시하고, 스크린산화막을 형성하기 이전에 130초 동안 세정처리를 실시하여 세정시간을 160초로 단축시킨다. That is, in the present invention, after the device isolation film is formed, the cleaning process is performed for 30 seconds, and before the screen oxide film is formed, the cleaning process is performed for 130 seconds to shorten the cleaning time to 160 seconds.

이상에서 설명한 바와 같이, 본 발명은 스토리지노드 콘택영역 식각 시 패드산화막을 식각베리어로 이용함으로써, 완충산화막 형성공정 및 완충산화막 형성을 위한 전세정공정이 수반되지 않게 되므로 세정시간을 대폭 단축시킬 수 있다. As described above, according to the present invention, since the pad oxide film is used as an etching barrier when the storage node contact region is etched, the cleaning time can be greatly reduced because the buffer oxide film forming process and the pre-cleaning process for forming the buffer oxide film are not involved. .

따라서, 본 발명은 세정시간이 단축됨으로써, 리세스된 스토리지노드 콘택 부위의 EFH가 낮아지게 되는 것을 방지할 수 있는 이점이 있다.Therefore, the present invention has an advantage that the cleaning time is shortened, thereby preventing the EFH of the recessed storage node contact portion from being lowered.

Claims (4)

소자영역 및 격리영역이 정의된 반도체기판을 제공하는 단계와,Providing a semiconductor substrate having a device region and an isolation region defined therein; 상기 기판 상에 격리영역을 노출시키는 패드산화막 및 패드질화막을 차례로 형성하는 단계와,Sequentially forming a pad oxide film and a pad nitride film exposing the isolation region on the substrate; 상기 패드질화막을 마스크로 상기 기판을 식각하여 샬로우 트렌치를 형성하는 단계와,Etching the substrate using the pad nitride layer as a mask to form a shallow trench; 상기 샬로우 트렌치를 매립시키는 소자격리막을 형성하는 단계와,Forming a device isolation film filling the shallow trench; 상기 패드질화막을 제거하여 상기 소자영역에 패드산화막을 노출시키는 단계와,Exposing the pad oxide film to the device region by removing the pad nitride film; 상기 패드산화막을 포함한 기판 전면에 스토리지노드 콘택영역을 노출시키는 마스크를 형성하는 단계와,Forming a mask exposing the storage node contact region on the entire surface of the substrate including the pad oxide layer; 상기 마스크를 이용하여 상기 패드산화막 및 기판을 소정두께로 식각하여 스토리지노드 콘택영역을 리세스시키는 단계와,Etching the pad oxide layer and the substrate to a predetermined thickness using the mask to recess the storage node contact region; 상기 마스크를 제거하는 단계와,Removing the mask; HF용액에 디핑처리하여 상기 식각 후 잔류된 패드산화막을 선택적으로 제거하는 단계와,Dipping the HF solution to selectively remove the pad oxide film remaining after the etching; 상기 리세스되지 않은 소자영역에 스크린 산화막을 형성하는 단계를 포함한 것을 특징으로 하는 반도체소자 제조방법.Forming a screen oxide film in the non-recessed device region. 제 1항에 있어서, 상기 소자격리막을 형성한 후, 상기 소자격리막을 포함한 기판에 30초동안 세정처리를 실시하는 단계를 추가하는 것을 특징으로 하는 반도체소자 제조방법.The method of claim 1, further comprising, after forming the device isolation film, performing a cleaning process on the substrate including the device isolation film for 30 seconds. 제 1항에 있어서, 상기 HF용액은 DIW:HF를 50:1 비율로 혼합한 것을 특징으로 하는 반도체소자 제조방법.The method of claim 1, wherein the HF solution is mixed with DIW: HF in a 50: 1 ratio. 제 1항에 있어서, 상기 HF용액은 22.5∼23.5℃온도를 유지하는 것을 특징으로 하는 반도체소자 제조방법.The method of claim 1, wherein the HF solution is maintained at a temperature of 22.5-23.5 ° C. 7.
KR1020040057315A 2004-07-22 2004-07-22 Method for fabricating semiconductor device KR100541694B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040057315A KR100541694B1 (en) 2004-07-22 2004-07-22 Method for fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040057315A KR100541694B1 (en) 2004-07-22 2004-07-22 Method for fabricating semiconductor device

Publications (1)

Publication Number Publication Date
KR100541694B1 true KR100541694B1 (en) 2006-01-11

Family

ID=37178055

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040057315A KR100541694B1 (en) 2004-07-22 2004-07-22 Method for fabricating semiconductor device

Country Status (1)

Country Link
KR (1) KR100541694B1 (en)

Similar Documents

Publication Publication Date Title
KR100459724B1 (en) Semiconductor device having a SiN etch stopper by low temperature ALD and fabricating method the same
KR20040096365A (en) Manufacturing method for semiconductor device
KR100538810B1 (en) Method of isolation in semiconductor device
CN100477167C (en) Method for forming gate dielectric layers
US6191000B1 (en) Shallow trench isolation method used in a semiconductor wafer
US10784117B2 (en) Defect relieving method for floating gate, and semiconductor structure
CN112233974A (en) Method for preventing side erosion in wet etching and method for forming trench gate
KR100541694B1 (en) Method for fabricating semiconductor device
KR100567062B1 (en) Method for forming align pattern
KR101127033B1 (en) Semiconductor Device and Method for Forming STI Type Device Isolation Film of Semiconductor Device
TWI271818B (en) Method for fabricating semiconductor device
KR100612557B1 (en) Method of manufacturing a semiconductor device
TWI267914B (en) Method of manufacturing semiconductor device
KR100866142B1 (en) Method of manufacturing isolation layer for semiconductor device
KR100645177B1 (en) Method for fabricating flash memory device
KR100587084B1 (en) method for fabricating semiconductor device
KR100557962B1 (en) Method for fabricating isolation layer of semiconductor device
US7309641B2 (en) Method for rounding bottom corners of trench and shallow trench isolation process
KR100984858B1 (en) Method for forming isolation layer of semiconductor device
KR100898434B1 (en) Method for etching oxide in semiconductor cleaning procedure
KR100967679B1 (en) Method of manufacturing semiconductor device
JP2002164350A (en) Method of fabricating semiconductor device
KR100632053B1 (en) Method for fabricating a shallow trench isolation of a semiconductor device
KR20060000583A (en) Method for forming isolation layer of semiconductor device
KR100871373B1 (en) Method for forming isolation layer of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee