KR100538329B1 - Mask and Method of Fabricating Poly Silicon using the same and Liquid Crystal Display with the Poly Silicon and Method of Fabricating the Liquid Crystal Display - Google Patents

Mask and Method of Fabricating Poly Silicon using the same and Liquid Crystal Display with the Poly Silicon and Method of Fabricating the Liquid Crystal Display Download PDF

Info

Publication number
KR100538329B1
KR100538329B1 KR10-2003-0040488A KR20030040488A KR100538329B1 KR 100538329 B1 KR100538329 B1 KR 100538329B1 KR 20030040488 A KR20030040488 A KR 20030040488A KR 100538329 B1 KR100538329 B1 KR 100538329B1
Authority
KR
South Korea
Prior art keywords
amorphous silicon
polysilicon
mask
gate
layer
Prior art date
Application number
KR10-2003-0040488A
Other languages
Korean (ko)
Other versions
KR20040110930A (en
Inventor
유재성
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2003-0040488A priority Critical patent/KR100538329B1/en
Publication of KR20040110930A publication Critical patent/KR20040110930A/en
Application granted granted Critical
Publication of KR100538329B1 publication Critical patent/KR100538329B1/en

Links

Classifications

    • EFIXED CONSTRUCTIONS
    • E02HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02BHYDRAULIC ENGINEERING
    • E02B13/00Irrigation ditches, i.e. gravity flow, open channel water distribution systems
    • EFIXED CONSTRUCTIONS
    • E02HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02BHYDRAULIC ENGINEERING
    • E02B5/00Artificial water canals, e.g. irrigation canals
    • E02B5/02Making or lining canals
    • EFIXED CONSTRUCTIONS
    • E02HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02DFOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
    • E02D37/00Repair of damaged foundations or foundation structures

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Structural Engineering (AREA)
  • Civil Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Mining & Mineral Resources (AREA)
  • Paleontology (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 비정질 실리콘의 결정화를 위한 마스크와 그 마스크를 이용한 폴리 실리콘층의 제조방법에 관한 것이다. The present invention relates to a mask for crystallization of amorphous silicon and a method for producing a polysilicon layer using the mask.

본 발명에 따른 폴리 실리콘층의 제조방법은 기판 상에 비정질 실리콘을 형성하는 단계와; 서로 엇갈리게 배치되는 제1 및 제2 투과 패턴 영역들 및 상기 제1 및 제2 투과 패턴 영역들보다 작은 폭으로 상기 비정질 실리콘의 용융과 결정화에 의해 형성되는 폴리 실리콘의 결정립 경계가 나타나는 위치에 배치되는 제3 투과 패턴 영역들을 가지는 마스크를 상기 비정질 실리콘 상에 정렬하는 단계와; 레이저빔을 상기 마스크의 제1 및 제2 투과 패턴 영역들을 통해 상기 비정질 실리콘 상에 조사하여 상기 비정질 실리콘의 용융과 결정화를 유도함으로써 폴리 실리콘을 형성하고 상기 레이저빔을 상기 마스크의 제3 투과 패턴 영역들을 통해 상기 폴리 실리콘의 결정립 경계에 조사하여 상기 결정립 경계의 표면 산화를 유도하는 단계를 포함한다.Method for producing a polysilicon layer according to the present invention comprises the steps of forming amorphous silicon on a substrate; The first and second transmissive pattern regions intersected with each other and the grain boundaries of polysilicon formed by melting and crystallization of the amorphous silicon in a width smaller than the first and second transmissive pattern regions are disposed. Aligning a mask having third transmission pattern regions on the amorphous silicon; Irradiating a laser beam onto the amorphous silicon through the first and second transmission pattern regions of the mask to induce melting and crystallization of the amorphous silicon to form polysilicon and the laser beam to the third transmission pattern region of the mask Irradiating the grain boundaries of the polysilicon through the above to induce surface oxidation of the grain boundaries.

Description

마스크와 그 마스크를 이용한 폴리 실리콘의 제조방법 및 그 폴리 실리콘을 가지는 액정표시소자와 그 제조방법{Mask and Method of Fabricating Poly Silicon using the same and Liquid Crystal Display with the Poly Silicon and Method of Fabricating the Liquid Crystal Display} Mask and method of fabricating a polysilicon using the mask and a method of manufacturing the liquid crystal display device having the polysilicon {Mask and Method of Fabricating Poly Silicon using the same and Liquid Crystal Display with the Poly Silicon and Method of Fabricating the Liquid Crystal Display}

본 발명은 폴리 실리콘과 이를 이용한 액정표시소자에 관한 것으로, 특히 비정질 실리콘의 결정화를 위한 마스크와 그 마스크를 이용한 폴리 실리콘층의 제조방법에 관한 것이다. 또한, 본 발명은 상기 실리콘층이 형성되는 액정표시소자와 그 제조방법에 관한 것이다. The present invention relates to polysilicon and a liquid crystal display device using the same, and more particularly, to a mask for crystallization of amorphous silicon and a method of manufacturing a polysilicon layer using the mask. The present invention also relates to a liquid crystal display device in which the silicon layer is formed and a method of manufacturing the same.

실리콘은 결정상태에 따라 비정질 실리콘(Amorphous siliscon)과 결정질 실리콘(Crystaline silicon)으로 대별된다. Silicon is roughly classified into amorphous silicon (Amorphous siliscon) and crystalline silicon (Crystaline silicon) according to the crystalline state.

비정질 실리콘은 350℃ 이하의 낮은 온도에서 박막으로 증착 가능하다. 이 때문에 비정질 실리콘은 액정표시소자의 박막트랜지스터(Thin Fim Transistor : 이하, "TFT"라 한다)에 주로 이용되고 있다. Amorphous silicon can be deposited as a thin film at a low temperature of less than 350 ℃. Therefore, amorphous silicon is mainly used for thin film transistors (hereinafter referred to as "TFTs") of liquid crystal display devices.

그런데 비정질 실리콘은 0.5 cm2/Vs 이하의 낮은 이동도로 인하여 우수한 전기적 특성이 요구되는 대화면 액정표시소자에 적용되기가 곤란하다.However, it is difficult to apply amorphous silicon to a large screen liquid crystal display device requiring excellent electrical properties due to low mobility of 0.5 cm 2 / Vs or less.

이에 비하여 폴리 실리콘은 이동도가 수십에서 수백 cm2/Vs 이하의 높은 이동도를 가진다. 이러한 폴리 실리콘을 TFT의 반도체층으로 적용함으로써 고품위, 대화면의 액정표시소자를 구현하기 위한 연구가 활발히 진행되고 있다. 특히 폴리 실리콘 TFT를 액정표시소자에 적용하면 표시영역의 TFT 어레이 기판과 구동 드라이브 집적회로를 함께 기판 상에 집적시킬 수 있다.In comparison, polysilicon has a high mobility of several tens to hundreds of cm 2 / Vs or less. By applying such polysilicon as a semiconductor layer of a TFT, studies are being actively conducted to realize a high quality, large screen liquid crystal display device. In particular, when the polysilicon TFT is applied to the liquid crystal display device, the TFT array substrate and the driving drive integrated circuit in the display area can be integrated together on the substrate.

폴리 실리콘의 전기적 특성은 결정립(grain)의 크기에 좌우된다. 즉, 결정립의 크기가 커질수록 폴리 실리콘의 이동도는 높아진다. The electrical properties of polysilicon depend on the size of the grain. In other words, the larger the grain size, the higher the mobility of the polysilicon.

이러한 폴리 실리콘층을 형성하기 위한 방법으로는 폴리 실리콘을 직접 증착하는 방법과, 비정질 실리콘을 증착한 후에 그 비정질 실리콘막을 폴리 실리콘으로 결정화하는 방법이 있다. Methods for forming such a polysilicon layer include a method of directly depositing polysilicon and a method of crystallizing the amorphous silicon film into polysilicon after depositing amorphous silicon.

폴리 실리콘을 기판 상에 직접 증착하는 방법으로는 400℃이하의 증착온도에서 SiF4, SiH4, H2 혼합가스를 사용하여 폴리 실리콘을 증착하는 플라즈마 화학기상증착법(Plasma Enhanced Chemical Vapor Deposition : 이하, "PECVD"라 한다) 등이 있으나 결정립의 제어가 어려워 실제 액정표시소자에 적용하는 데에 많은 어려움이 있다.As a method of directly depositing polysilicon on a substrate, Plasma Enhanced Chemical Vapor Deposition (hereinafter referred to as "Plasma Enhanced Chemical Vapor Deposition") is used to deposit polysilicon using a mixed gas of SiF 4 , SiH 4 , and H 2 at a deposition temperature of 400 ° C. or less. "PECVD", etc., but difficult to control the crystal grains, there are many difficulties in applying to the actual liquid crystal display device.

비정질 실리콘을 폴리 실리콘으로 결정화하는 방법으로는 공정온도에 따라 저온공정과 고온공정으로 나눌 수 있다. 고온공정으로는 주로 1000℃ 이상의 고온에서 로(furnace)와 이온주입(Ion implantation)을 이용하여 결정화함으로써 결정성이 비교적 양호한 폴리 실리콘을 제작할 수 있는 장점이 있으나 고온공정으로 인하여 열저항이 높은 고가의 석영기판(Quarz substrate)을 사용해야 하는 단점이 있다. 저온공정은 레이저 열처리(Laser annealing)와 금속유도 결정화(Metal Induced Crystallization) 등이 있다. Crystallization of amorphous silicon into polysilicon may be divided into low temperature process and high temperature process according to the process temperature. The high temperature process has the advantage of producing polysilicon with good crystallinity by crystallizing by using furnace and ion implantation at high temperature of 1000 ℃ or higher, but due to high temperature process, The disadvantage is the use of a quartz substrate. Low temperature processes include laser annealing and metal induced crystallization.

최근에는 엑시머 레이저를 비정질 실리콘 박막에 조사하여 그 박막을 완전히 녹이고(Complete melting), 냉각과정에서 결정이 측면으로부터 수직으로 성장되게 하는 순차적 측면 고상화법(Sequential lateral solidification : 이하, "SLS"라 한다)이 제안된 바 있다. 이 SLS 방법은 국제특허 W0 97/45827과 대한민국 공개특허공보 제2001-004129호 등에 개시되어 있다. Recently, an excimer laser is irradiated to an amorphous silicon thin film to completely melt the thin film, and the sequential lateral solidification method (“SLS”) allows crystals to grow vertically from the side during cooling. This has been proposed. This SLS method is disclosed in International Patent WO0 / 45827 and Korean Laid-Open Patent Publication No. 2001-004129.

도 1a 내지 도 1d는 SLS 방법을 이용하여 비정질 실리콘을 폴리 실리콘으로 전환하는 과정을 단계적으로 나타낸다. 1A through 1D illustrate a step-by-step process of converting amorphous silicon to polysilicon using the SLS method.

도 1a를 참조하면, 기판(51) 상에 비정질 실리콘층(52a)이 증착된다. 그리고 도 1b와 같이 폴리 실리콘으로 전환하고자 하는 부분에 투과패턴을 가지는 마스크(53)가 비정질 실리콘층(52a) 상에 정렬되고, 그 마스크(53)를 통해 레이저빔(56)이 비정질 실리콘층(52a) 상에 조사된다. 레이저빔(56)은 기판(51)과 접하는 계면까지 비정질 실리콘층(52a)이 완전히 녹을 수 있는 에너지 영역의 파장대를 가진다. 따라서, 레이저빔(56)이 조사된 비정질 실리콘층(52a)은 도 1c와 같이 녹아 액상상태로 변하게 된다. 이렇게 레이저빔(56)에 의해 녹은 비정질 실리콘 부분(52b)은 온도가 낮아지면서 도 1d 내지 도 1g와 같이 고상의 비정질 실리콘 부분(52a)과 접하는 양측의 측면들로부터 그 측면들 각각에서 수직으로 결정이 성장되어 고체 상태의 폴리 실리콘층(52c)으로 전환된다. 양측으로부터 성장되는 결정이 만나는 경계부분은 결정립 경계(Grain boundary)(54)를 이룬다. 이러한 결정립 경계(54)는 전계 이동도를 저하시킨다. Referring to FIG. 1A, an amorphous silicon layer 52a is deposited on the substrate 51. In addition, as shown in FIG. 1B, a mask 53 having a transmission pattern in a portion to be converted to polysilicon is aligned on the amorphous silicon layer 52a, and the laser beam 56 passes through the mask 53 to form an amorphous silicon layer ( 52a). The laser beam 56 has a wavelength band of an energy region in which the amorphous silicon layer 52a can be completely melted to an interface in contact with the substrate 51. Therefore, the amorphous silicon layer 52a irradiated with the laser beam 56 is melted as shown in FIG. 1C to change into a liquid state. Thus, the amorphous silicon portion 52b melted by the laser beam 56 is vertically determined at each of the sides from the sides of the solid-state amorphous silicon portion 52a as shown in FIGS. 1D to 1G while the temperature decreases. This is grown and converted to the solid polysilicon layer 52c. The boundary where the crystals growing from both sides meet constitutes a grain boundary 54. This grain boundary 54 lowers the field mobility.

그런데 도 1g에서 알 수 있는 바 결정립 경계(54)에는 높게 융기되는 부분(55)이 나타나게 된다. 이러한 융기부분(55)은 액상물질과 고상물질의 밀도 차이에 기인하여 발생된다. 이를 상세히 하면, 실리콘의 경우에 고상의 밀도(2.30 g/cm2)에 비해 액상의 밀도(2.53 g/cm2)가 약 10% 정도 크다. 이 때문에 레이저빔(56)에 노출되어 녹은 액상의 실리콘이 고상으로 될 때 약 10% 정도의 부피팽창이 일어난다. 따라서, 상기한 SLS 방법으로 비정질 실리콘층(52a)을 녹여 측면으로부터 결정화를 유도함으로써 폴리 실리콘층(52c)을 얻는 과정에서 양측 각각에서 측방향의 마주보는 방향을 따라 점진적으로 고상들이 성장하면 마주보는 방향으로 성장되는 고상들이 만나는 액상의 중간부분에서 결정립 경계(54)가 나타나고 부피팽창의 잉여부분이 질량이동으로 위로 융기하게 된다. 이러한 융기부분(55)은 전계 이동도를 저하시켜 소자의 신뢰도에 나쁜 영향을 끼칠뿐 아니라 소자의 절연파괴를 유발할 수 있으므로 가능한한 그 높이를 낮추거나 제거하여야 한다.However, as can be seen in FIG. 1G, the highly elevated portion 55 appears at the grain boundary 54. The raised portion 55 is generated due to the difference in density between the liquid material and the solid material. In detail, in the case of silicon, the density of the liquid phase (2.53 g / cm 2 ) is about 10% larger than the density of the solid phase (2.30 g / cm 2 ). For this reason, about 10% of volume expansion occurs when the liquid silicon melted and exposed to the laser beam 56 becomes a solid phase. Therefore, in the process of obtaining the polysilicon layer 52c by melting the amorphous silicon layer 52a by the SLS method and inducing crystallization from the side surface, when the solid phases are gradually grown along the lateral facing directions in each of the two sides. The grain boundary 54 appears in the middle part of the liquid phase where the solid phases growing in the direction meet, and the surplus portion of the volume expansion rises by mass transfer. The raised portion 55 may lower the electric field mobility and adversely affect the reliability of the device, and may cause insulation breakdown of the device. Therefore, the raised portion 55 should be lowered or removed as much as possible.

융기부분(55)을 줄이거나 제거하기 위한 방법으로는 비정질 실리콘층(52a) 상에 별도의 캡핑층(Capping Layer)를 증착하고 재차 레이저 결정화를 실시하는 방법이 제안된 바 있으나 상기 캡핑층이 또 다른 핵생성 부분으로 작용하여 결정립 크기가 줄어드는 단점이 있다. 이와 다른 방법으로 결정화 분위기를 조절하여 상기 융기부분(55)을 줄이는 방법이 제안되었으나 챔버가 필요하고 그 챔버 내에서 레이저 결정화가 다시 실시되어야 하는 문제점 있다. As a method for reducing or removing the ridge 55, a method of depositing a separate capping layer on the amorphous silicon layer 52a and performing laser crystallization again has been proposed. It has the disadvantage of reducing the grain size by acting as another nucleation part. In another way, a method of reducing the ridge 55 by controlling a crystallization atmosphere has been proposed, but there is a problem in that a chamber is required and laser crystallization is performed again in the chamber.

따라서, 본 발명의 목적은 결정립 경계부분에서 솟아오르는 융기부분을 단순한 공정으로 낮추도록 한 마스크와 그 마스크를 이용한 폴리 실리콘층의 제조방법을 제공함에 있다. Accordingly, an object of the present invention is to provide a mask and a method for producing a polysilicon layer using the mask to lower the raised portion rising from the grain boundary in a simple process.

또한, 본 발명은 상기 융기부분이 제거되는 실리콘층을 가지는 액정표시소자와 그 제조방법을 제공함에 있다. In addition, the present invention provides a liquid crystal display device having a silicon layer from which the ridges are removed and a method of manufacturing the same.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 마스크는 서로 엇갈리게 배치되며 레이저빔을 투과시켜 비정질 실리콘의 용융과 결정화를 유도하는 제1 및 제2 투과 패턴영역들과; 상기 제1 및 제2 투과 패턴영역들보다 작은 폭으로 상기 비정질 실리콘의 용융과 결정화에 의해 형성되는 폴리 실리콘의 결정립 경계가 나타나는 위치에 배치되는 제3 투과 패턴 영역들을 구비한다.상기 제1 및 제2 투과 패턴 영역들과 상기 제3 투과 패턴 영역들 사이에 배치되어 상기 레이저빔을 차단하기 위한 차단패턴들을 더 구비한다.본 발명의 실시 예에 따른 폴리 실리콘의 제조방법은 기판 상에 비정질 실리콘을 형성하는 단계와; 서로 엇갈리게 배치되는 제1 및 제2 투과 패턴 영역들 및 상기 제1 및 제2 투과 패턴 영역들보다 작은 폭으로 상기 비정질 실리콘의 용융과 결정화에 의해 형성되는 폴리 실리콘의 결정립 경계가 나타나는 위치에 배치되는 제3 투과 패턴 영역들을 가지는 마스크를 상기 비정질 실리콘 상에 정렬하는 단계와; 레이저빔을 상기 마스크의 제1 및 제2 투과 패턴 영역들을 통해 상기 비정질 실리콘 상에 조사하여 상기 비정질 실리콘의 용융과 결정화를 유도함으로써 폴리 실리콘을 형성하고 상기 레이저빔을 상기 마스크의 제3 투과 패턴 영역들을 통해 상기 폴리 실리콘의 결정립 경계에 조사하여 상기 결정립 경계의 표면 산화를 유도하는 단계를 포함한다.상기 폴리 실리콘의 제조방법은 상기 결정립 경계의 표면에 형성된 산화막을 제거하는 단계를 더 포함한다.본 발명의 실시 예에 따른 액정표시장치의 제조방법은 기판 상에 버퍼층을 형성하는 단계와; 상기 비정질 실리콘을 형성하는 단계와; 제1 및 제2 투과 패턴 영역들과 상기 제1 및 제2 투과 패턴 영역들보다 작은 폭으로 형성되는 제3 투과 패턴 영역들을 가지는 마스크를 상기 비정질 실리콘 상에 정렬하는 단계와; 레이저빔을 상기 마스크의 제1 및 제2 투과 패턴 영역들을 통해 상기 비정질 실리콘 상에 조사하여 상기 비정질 실리콘의 용융과 결정화를 유도함으로써 폴리 실리콘을 형성하고 상기 레이저빔을 상기 마스크의 제3 투과 패턴 영역들을 통해 상기 폴리 실리콘의 결정립 경계에 조사하여 상기 결정립 경계의 표면 산화를 유도하는 단계와; 상기 결정립 경계의 표면에 형성된 산화막을 제거하는 단계와; 상기 폴리 실리콘을 패터닝하여 액티브층을 형성하는 단계와; 상기 액티브층 상에 상기 액티브층을 포함하는 반도체 스위치소자를 형성하는 단계를 포함한다.상기 반도체 스위치소자를 형성하는 단계는, 상기 액티브층을 덮도록 상기 버퍼층 상에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상에 게이트 금속층을 형성하고 상기 게이트 금속층을 패터닝하여 상기 액티브층의 일부분에 중첩되는 게이트전극 패턴과 게이트라인을 형성하는 단계와; 상기 게이트전극 패턴을 마스크로 하여 상기 게이트전극 패턴과 중첩된 부분 이외의 상기 액티브층에 불순물을 주입하여 상기 액티브층에 소스영역과 드레인영역을 형성하는 단계와; 상기 게이트전극 패턴과 상기 게이트라인을 덮도록 상기 게이트 절연막 상에 층간 절연막을 형성하고 상기 층간 절연막과 상기 게이트 절연막을 관통하는 제1 접촉홀을 형성하여 상기 소스영역과 상기 드레인영역의 노출시키는 단계와; 상기 소스영역에 접속되는 상기 소스전극 패턴과 상기 드레인영역에 접속되는 드레인전극 패턴 및 상기 소스전극 패턴에 접속되는 데이터라인을 형성하는 단계와; 상기 소스전극 패턴과 상기 드레인전극 패턴 및 상기 데이터라인을 덮도록 상기 층간 절연막 상에 보호막을 형성하는 단계를 포함한다.상기 반도체 스위치소자를 형성하는 단계는, 상기 드레인전극 패턴이 노출되도록 상기 보호막 상에 제2 접촉홀을 형성하고 상기 드레인전극에 접속되는 화소전극을 형성하는 단계를 더 포함한다.상기 반도체 스위치소자는 상기 데이터라인과 상기 게이트라인의 교차부에 형성되고 상기 드레인전극 패턴을 통하여 상기 화소전극에 접속되어 상기 게이트라인으로부터의 스캔펄스에 응답하여 상기 화소전극에 상기 데이터라인 상의 데이터전압을 공급한다.상기 반도체 스위치소자는 상기 데이터라인에 데이터전압을 공급하기 위한 데이터 구동회로에 포함된다.상기 반도체 스위치소자는 상기 게이트라인에 스캔펄스를 공급하기 위한 게이트 구동회로에 포함된다.본 발명의 실시 예에 따른 액정표시소자의 제조방법은 데이터라인들과 게이트라인들이 교차되며 그 교차부에 액정셀을 구동하기 위한 반도체 스위치소자들이 형성되는 액정표시소자에 있어서, 서로 엇갈리게 배치되는 제1 및 제2 투과 패턴 영역들 및 상기 제1 및 제2 투과 패턴 영역들보다 작은 폭으로 상기 비정질 실리콘의 용융과 결정화에 의해 형성되는 폴리 실리콘의 결정립 경계가 나타나는 위치에 배치되는 제3 투과 패턴 영역들을 가지는 마스크를 이용하여 비정질 실리콘 상에 레이저빔을 조사함으로써 상기 제1 및 제2 투과 패턴 영역들을 통하여 상기 레이저빔에 노출된 상기 비정질 실리콘의 용융과 결정화를 유도하고 상기 제3 투과 패턴 영역들을 통하여 결정립 경계가 나타나는 위치에 상기 레이저빔을 조사함으로써 상기 결정립 경계의 표면에 형성되는 산화막이 제거된 폴리 실리콘과; 상기 폴리 실리콘 상에 형성되는 반도체 스위치소자를 구비한다.상기 반도체 스위치소자는 상기 데이터라인과 상기 게이트라인의 교차부에 형성되는 드레인전극 패턴을 통하여 상기 액정셀의 화소전극에 접속되어 상기 게이트라인으로부터의 스캔펄스에 응답하여 상기 액정셀의 화소전극에 상기 데이터라인 상의 전압을 공급한다.상기 반도체 스위치소자는 상기 데이터라인에 데이터전압을 공급하기 위한 데이터 구동회로에 포함된다.상기 반도체 스위치소자는 상기 게이트라인에 스캔펄스를 공급하기 위한 게이트 구동회로에 포함된다.In order to achieve the above object, the mask according to the embodiment of the present invention are alternately disposed and the first and second transmission pattern regions for transmitting the laser beam to induce melting and crystallization of the amorphous silicon; And third transmission pattern regions disposed at positions where grain boundaries of polysilicon formed by melting and crystallization of the amorphous silicon are smaller than the first and second transmission pattern regions. The semiconductor device may further include blocking patterns disposed between the second transmission pattern regions and the third transmission pattern regions to block the laser beam. The method of manufacturing polysilicon according to the embodiment of the present invention provides amorphous silicon on a substrate. Forming; The first and second transmissive pattern regions intersected with each other and the grain boundaries of polysilicon formed by melting and crystallization of the amorphous silicon in a width smaller than the first and second transmissive pattern regions are disposed. Aligning a mask having third transmission pattern regions on the amorphous silicon; Irradiating a laser beam onto the amorphous silicon through the first and second transmission pattern regions of the mask to induce melting and crystallization of the amorphous silicon to form polysilicon and the laser beam to the third transmission pattern region of the mask And irradiating the grain boundaries of the polysilicon through the above to induce surface oxidation of the grain boundaries. The method of manufacturing the polysilicon further includes removing an oxide film formed on the surface of the grain boundaries. Method of manufacturing a liquid crystal display according to an embodiment of the present invention comprises the steps of forming a buffer layer on a substrate; Forming the amorphous silicon; Aligning a mask on the amorphous silicon, the mask having first and second transmission pattern regions and third transmission pattern regions formed to have a smaller width than the first and second transmission pattern regions; Irradiating a laser beam onto the amorphous silicon through the first and second transmission pattern regions of the mask to induce melting and crystallization of the amorphous silicon to form polysilicon and the laser beam to the third transmission pattern region of the mask Irradiating the grain boundaries of the polysilicon through the surface to induce surface oxidation of the grain boundaries; Removing the oxide film formed on the surface of the grain boundary; Patterning the polysilicon to form an active layer; And forming a semiconductor switch device including the active layer on the active layer. The forming of the semiconductor switch device may include forming a gate insulating film on the buffer layer to cover the active layer; Forming a gate metal layer on the gate insulating layer and patterning the gate metal layer to form a gate electrode pattern and a gate line overlapping a portion of the active layer; Implanting impurities into the active layer other than the portion overlapping the gate electrode pattern using the gate electrode pattern as a mask to form a source region and a drain region in the active layer; Forming an interlayer insulating film on the gate insulating film to cover the gate electrode pattern and the gate line, and forming a first contact hole through the interlayer insulating film and the gate insulating film to expose the source region and the drain region; ; Forming a source line pattern connected to the source region, a drain electrode pattern connected to the drain region, and a data line connected to the source electrode pattern; And forming a passivation layer on the interlayer insulating layer to cover the source electrode pattern, the drain electrode pattern, and the data line. The forming of the semiconductor switch device may include forming a passivation layer on the passivation layer to expose the drain electrode pattern. And forming a pixel electrode connected to the drain electrode and forming a second contact hole in the semiconductor switch device. The semiconductor switch element is formed at an intersection of the data line and the gate line and is formed through the drain electrode pattern. A data voltage on the data line is supplied to the pixel electrode in response to a scan pulse from the gate line. The semiconductor switch element is included in a data driving circuit for supplying a data voltage to the data line. The semiconductor switch device scan pulses on the gate line In the method of manufacturing a liquid crystal display device according to an embodiment of the present invention, a liquid crystal in which data lines and gate lines intersect and semiconductor switch elements for driving a liquid crystal cell are formed at an intersection thereof. In the display device, the grain boundaries of the polysilicon formed by melting and crystallization of the amorphous silicon in a width smaller than the first and second transmission pattern regions intersected with each other and the first and second transmission pattern regions are Melting and crystallization of the amorphous silicon exposed to the laser beam through the first and second transmission pattern regions by irradiating a laser beam onto the amorphous silicon using a mask having third transmission pattern regions disposed at the appearing position. Inducing and in the position where a grain boundary appears through the third transmission pattern regions. Polysilicon from which an oxide film formed on the surface of the grain boundary is removed by irradiating an irradiator beam; And a semiconductor switch element formed on the polysilicon. The semiconductor switch element is connected to a pixel electrode of the liquid crystal cell through a drain electrode pattern formed at an intersection of the data line and the gate line. The voltage on the data line is supplied to the pixel electrode of the liquid crystal cell in response to a scan pulse of the semiconductor cell. The semiconductor switch element is included in a data driving circuit for supplying a data voltage to the data line. It is included in the gate driving circuit for supplying the scan pulse to the gate line.

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면들을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and advantages of the present invention in addition to the above object will become apparent from the description of the preferred embodiment of the present invention with reference to the accompanying drawings.

이하, 도 2 내지 도 13g를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 2 to 13G.

도 2 및 도 3을 참조하면, 본 발명의 제1 실시예에 따른 마스크는 레이저빔의 폭이 W라 할 때 2/3 W의 폭을 가지는 결정화영역과, 1/3 W의 폭을 가지는 결정립 경계 산화영역을 구비한다. 2 and 3, the mask according to the first embodiment of the present invention is a crystallization region having a width of 2/3 W and a crystal grain having a width of 1/3 W when the width of the laser beam is W; It has a boundary oxidation region.

결정화영역은 각각 투과패턴들(2a, 3a)과 차단패턴들(2b, 3b)이 교대로 배치되는 제1 샷영역(STD1) 및 제2 샷영역(STD2)을 포함한다. 제1 샷영역(STD1)의 투과패턴들(2a)과 제2 샷영역(STD2)의 투과패턴들(3a)은 가로 방향에서 엇갈리게 배치된다. 이 투과패턴들(2a, 3a) 각각은 레이저빔을 비정질 실리콘 쪽으로 투과시킴으로써 비정질 실리콘이 용융(melt)되게 한다. 또한, 제1 샷영역(STD1)의 차단패턴들(2b)과 제2 샷영역(STD2)의 차단패턴들(3b)은 엇갈리게 배치된다. 이 차단패턴들(2b, 3b)은 레이저빔을 차단한다. 제1 샷영역(STD1)과 제2 샷영역(STD2) 각각에 형성된 투과패턴들(2a, 3a)의 폭(SW1)은 결정립의 측면성장 길이의 두 배와 같거나 그 이하이다. The crystallization region includes a first shot region STD1 and a second shot region STD2 in which the transmission patterns 2a and 3a and the blocking patterns 2b and 3b are alternately disposed. The transmission patterns 2a of the first shot region STD1 and the transmission patterns 3a of the second shot region STD2 are alternately arranged in the horizontal direction. Each of these transmission patterns 2a and 3a transmits a laser beam toward the amorphous silicon, thereby causing the amorphous silicon to melt. In addition, the blocking patterns 2b of the first shot region STD1 and the blocking patterns 3b of the second shot region STD2 are alternately arranged. These blocking patterns 2b and 3b block the laser beam. The width SW1 of the transmission patterns 2a and 3a formed in each of the first shot region STD1 and the second shot region STD2 is equal to or less than twice the lateral growth length of the crystal grains.

결정립 경계 산화영역(Domain of oxidizing Grain boundary)은 제3 샷영역(STD3)로서 결정립 경계가 나타날 수 있는 가상의 선(5a 내지 5i) 상을 따라 배치되는 투과 슬릿패턴들(4a)과, 그 투과 슬릿패턴들(4a) 사이에 배치되는 차단패턴들(4b)을 포함한다. 투과 슬릿패턴들(4a)의 폭(SW2)은 결정립 경계의 폭 이상 그리고 제1 샷영역(STD1)과 제2 샷영역(STD2) 각각에 형성된 투과패턴들(2a, 3a)의 폭(SW1)보다 작게 설정된다. 이 투과 슬릿패턴들(4a) 각각은 레이저빔을 결정립 경계 쪽으로 투과시킴으로써 결정립 경계만이 재차 용융(melt)되게 하여 그 결정립 경계의 산화를 유도한다. 차단패턴들(4b)은 레이저빔을 차단한다. The grain boundary oxide region (Domain of oxidizing Grain boundary) is the third shot region (STD3) is a transmission slit patterns 4a disposed along the imaginary line (5a to 5i) where the grain boundary can appear, and the transmission And blocking patterns 4b disposed between the slit patterns 4a. The width SW2 of the transmission slit patterns 4a is equal to or greater than the width of the grain boundary and the width SW1 of the transmission patterns 2a and 3a formed in each of the first shot region STD1 and the second shot region STD2. It is set smaller. Each of the transmission slit patterns 4a transmits the laser beam toward the grain boundary so that only the grain boundary melts again to induce oxidation of the grain boundary. The blocking patterns 4b block the laser beam.

이러한 마스크(1)를 이용한 폴리 실리콘의 제조방법을 도 4a 내지 도 9를 결부하여 설명하기로 한다.A method of manufacturing polysilicon using the mask 1 will be described with reference to FIGS. 4A to 9.

도 4a 및 도 5a를 참조하면, 본 발명의 실시예에 따른 폴리 실리콘의 제조방법은 먼저 기판(10) 상에 SiO2, SiNx 등의 절연물질을 PECVD와 같은 공지의 증착방법으로 전면 증착함으로써 그 기판(10) 상에 버퍼막(11)을 형성하고, 그 버퍼막(11) 상에 비정질 실리콘층(12)을 전면 증착한다. 이어서, 본 발명의 실시예에 따른 폴리 실리콘의 제조방법은 대략 400℃의 온도로 비정질 실리콘층을 가열하는 탈수소공정을 통해 비정질 실리콘층(12)에 혼입된 수소를 제거한다. 탈수소 공정 후, 본 발명의 실시예에 따른 폴리 실리콘의 제조방법은 비정질 실리콘층(12)을 SLS 방법으로 레이저 어닐링함으로써 상기 비정질 실리콘층(12)을 폴리 실리콘층(13)으로 전환시킨다.4A and 5A, a method of manufacturing polysilicon according to an exemplary embodiment of the present invention may be performed by first depositing an insulating material such as SiO 2 , SiN x, or the like on a substrate 10 using a known deposition method such as PECVD. A buffer film 11 is formed on the substrate 10, and the amorphous silicon layer 12 is entirely deposited on the buffer film 11. Subsequently, the method of manufacturing polysilicon according to the embodiment of the present invention removes hydrogen entrained in the amorphous silicon layer 12 through a dehydrogenation process of heating the amorphous silicon layer at a temperature of approximately 400 ° C. After the dehydrogenation process, the polysilicon manufacturing method according to the embodiment of the present invention converts the amorphous silicon layer 12 into the polysilicon layer 13 by laser annealing the amorphous silicon layer 12 by the SLS method.

레이저 결정화 공정을 SLS 방법으로 가정하여 설명하면, 비정질 실리콘층(12) 상에 마스크(1)가 정렬된다. 레이저 빔(14)은 초기 위치에서 마스크(1)를 통하여 비정질 실리콘층(12) 상에 조사되어 투과패턴들(2a, 3a)과 투과 슬릿패턴들(4a)에 대응하는 영역들의 비정질 실리콘층(13)을 용융시킨다. 레이저빔(14)이 조사된 비정질 실리콘층(12)은 버퍼막(11)과 접하는 계면까지 거의 용융된다. 이렇게 용융된 비정질 실리콘층(12)은 온도가 낮아지면서 결정화가 진행된다. 이 때 고체상태를 유지하는 이웃한 비정질 실리콘층(12)과 접하는 측면에 존재하는 시드로부터 결정화가 유도되어 레이저빔(14)에 노출된 비정질 실리콘층(12)은 측면에 대하여 거의 수직으로 결정이 성장되어 폴리 실리콘층(13)으로 변하게 된다. 이 폴리 실리콘층(13)의 중앙에는 결정의 성장방향과 수직한 가로 방향을 따라 결정립 경계(15)가 형성되고 액상과 고상의 밀도차와 그에 따른 질량이동으로 인하여 결정립 경계(15)에서 도 6과 같이 높게 솟아 오리는 융기부분(16)이 나타나게 된다. 한편, 레이저빔(14)에 노출된 폴리 실리콘층(13)의 표면은 얇게 산화가 된다. If the laser crystallization process is described assuming the SLS method, the mask 1 is aligned on the amorphous silicon layer 12. The laser beam 14 is irradiated onto the amorphous silicon layer 12 through the mask 1 at an initial position, so that the amorphous silicon layer of the regions corresponding to the transmission patterns 2a and 3a and the transmission slit patterns 4a ( 13) is melted. The amorphous silicon layer 12 irradiated with the laser beam 14 is almost melted to an interface in contact with the buffer film 11. The molten amorphous silicon layer 12 is crystallized while the temperature is lowered. At this time, crystallization is induced from seeds present in the side contacting the adjacent amorphous silicon layer 12 which maintains the solid state, and the amorphous silicon layer 12 exposed to the laser beam 14 is almost perpendicular to the side. It grows and turns into the polysilicon layer 13. In the center of the polysilicon layer 13, a grain boundary 15 is formed along a transverse direction perpendicular to the growth direction of the crystal, and the grain boundary 15 is separated from the grain boundary 15 due to the density difference between the liquid phase and the solid phase and the mass transfer. Soaring as high as the duck will appear bulge (16). On the other hand, the surface of the polysilicon layer 13 exposed to the laser beam 14 is thinly oxidized.

1 차 레이저 조사 후에 마스크(1)가 1/3 W 폭만큼 우측으로 이동하거나 기판(10)이 1/3 W 폭만큼 좌측으로 이동한다. 이를 위하여, 기판(10)이 X축과 Y축의 2 축 방향으로 이송가능하도록 도시하지 않은 X-Y 스테이지(Stage) 상에 설치되거나 마스크(1)가 도시하지 않은 X-Y 로봇에 설치된다. 이어서, 레이저 빔(14)은 도 4b 및 도 5b와 같이 이동위치에서 마스크(1)를 통하여 비정질 실리콘층(12)과 1차 레이저 조사에 의해 결정화된 폴리 실리콘층(13)의 결정립 경계(15) 상에 다시 조사되어 투과패턴들(2a, 3a)과 투과 슬릿패턴들(4a)에 대응하는 영역들의 실리콘을 용융시킨다. 레이저빔(14)이 조사된 실리콘은 버퍼막(11)과 접하는 계면까지 거의 용융된다. 이렇게 용융된 실리콘은 온도가 낮아지면서 결정화가 진행된다. 이 때 고상의 실리콘과 접하는 측면에 존재하는 시드로부터 결정화가 유도되어 레이저빔(14)에 노출된 비정질 실리콘층(12)은 측면에 대하여 거의 수직으로 결정이 성장되어 폴리 실리콘층(13)으로 변하게 된다. 이러한 2차 레이저 조사에 의해 제2 샷영역(STD2)의 투과패턴들(3a)을 통해 레이저빔(14)에 노출되어 폴리 실리콘층(13)으로 전환된 영역은 1차 레이저 조사시에 제1 샷영역(STD1)의 투과패턴들(2a)을 통해 레이저빔(14)에 노출되어 폴리 실리콘층(13)으로 전환된 영역 사이에 위치하며 위아래의 측변이 이웃한 폴리 실리콘층(13)과 중첩한다. 따라서, 1차 레이저 조사시에 폴리 실리콘층(13)으로 전환된 영역과 2차 레이저 조사시에 폴리 실리콘층(13)으로 전환된 영역이 위 아래에 교대로 배치되기 때문에 연속되는 레이저 조사에 의해 제1 샷영역(STD1)과 제2 샷영역(STD2)이 중첩되는 영역 내에서는 모든 비정질 실리콘층(12)이 폴리 실리콘층(13)으로 변하게 된다. After the primary laser irradiation, the mask 1 moves to the right by 1/3 W width or the substrate 10 moves to the left by 1/3 W width. To this end, the substrate 10 is installed on an X-Y stage (not shown) so that the substrate 10 can be transported in two directions of the X axis and the Y axis, or the mask 1 is installed on an X-Y robot (not shown). Subsequently, the laser beam 14 has a grain boundary 15 of the polysilicon layer 13 crystallized by the amorphous silicon layer 12 and the primary laser irradiation through the mask 1 at the moving position as shown in FIGS. 4B and 5B. ) Is irradiated again to melt the silicon in the regions corresponding to the transmission patterns 2a and 3a and the transmission slit patterns 4a. Silicon irradiated with the laser beam 14 is almost melted to an interface in contact with the buffer film 11. The molten silicon is crystallized at a lower temperature. At this time, crystallization is induced from the seeds present on the side in contact with the solid silicon, so that the amorphous silicon layer 12 exposed to the laser beam 14 is grown almost vertically with respect to the side to become the polysilicon layer 13. do. The region, which is exposed to the laser beam 14 through the transmission patterns 3a of the second shot region STD2 by the secondary laser irradiation and is converted into the polysilicon layer 13, is the first during the first laser irradiation. Located between the regions exposed to the laser beam 14 through the transmission patterns 2a of the shot region STD1 and converted into the polysilicon layer 13, the upper and lower sides overlap the neighboring polysilicon layer 13. do. Therefore, the regions switched to the polysilicon layer 13 at the time of the first laser irradiation and the regions switched to the polysilicon layer 13 at the time of the second laser irradiation are alternately arranged above and below, so that the continuous laser irradiation is performed. In the region where the first shot region STD1 and the second shot region STD2 overlap, all of the amorphous silicon layers 12 are changed to the polysilicon layer 13.

1차 레이저 조사시에 폴리 실리콘층(13) 내에 형성되는 결정립 경계(15) 상에는 2차 레이저 조사시에 제3 샷영역(STD3)의 투과 슬릿패턴들(4a)을 통해 레이저빔(14)이 조사된다. 이 때, 그 결정립 경계(15)는 다시 용융된 후 재결정화 과정을 거치게 된다. 이렇게 재결정화 과정을 거치면서 도 7에서 알 수 있는 바 결정립 경계(15)의 융기부분(16)의 실리콘은 양 옆으로 흐르게 되고 산화층(17)이 더 두껍게 형성된다. 실리콘의 산화속도는 공지의 연구결과 예컨대, Kamins에 의해 발표된 논문 'Poly Crystalline Si for IC Processing p 137 figure 4.4'에서 알 수 있는 바 결정립에서보다 결정립 경계에서 빠르게 진행된다. 따라서, 결정립 경계(15)의 융기부분(16)에 레이저빔(14)이 2차 조사되면 폴리 실리콘층(13) 내의 결정립보다 산화층(17)이 두껍게 형성된다. 또한, 결정립 경계(15)의 융기부분(16)에 레이저빔(14)이 2차 조사되면 결정립 경계(15)의 융기부분(16) 내에서 비산화된 실리콘의 질량이동이 발생되면서 융기부분(16) 내의 비산화된 실리콘층의 높이가 낮아진다. On the grain boundary 15 formed in the polysilicon layer 13 during the primary laser irradiation, the laser beam 14 is transmitted through the transmission slit patterns 4a of the third shot region STD3 during the secondary laser irradiation. Is investigated. At this time, the grain boundary 15 is melted again and undergoes a recrystallization process. As shown in FIG. 7 through the recrystallization process, the silicon of the ridge 16 of the grain boundary 15 flows to both sides, and the oxide layer 17 is formed thicker. The oxidation rate of silicon proceeds faster at the grain boundaries than in the grains, as shown by well-known studies, for example, in the article Poly Crystalline Si for IC Processing p 137 figure 4.4 published by Kamins. Therefore, when the laser beam 14 is irradiated secondly to the raised portion 16 of the grain boundary 15, the oxide layer 17 is formed thicker than the grains in the polysilicon layer 13. In addition, when the laser beam 14 is irradiated to the ridge 16 of the grain boundary 15 secondly, mass transfer of non-oxidized silicon occurs in the ridge 16 of the grain boundary 15. 16) the height of the non-oxidized silicon layer in the lower.

2 차 레이저 조사 후에 마스크(1)가 1/3 W 폭만큼 우측으로 더 이동하거나 기판(10)이 1/3 W 폭만큼 좌측으로 더 이동한다. 이어서, 레이저 빔(14)은 도 4c 및 도 5c와 같이 이동위치에서 마스크(1)를 통하여 비정질 실리콘층(12)과 1차 레이저 조사에 의해 결정화된 폴리 실리콘층(13)의 결정립 경계(15) 상에 다시 조사되어 투과패턴들(2a, 3a)과 투과 슬릿패턴들(4a)에 대응하는 영역들의 실리콘을 용융시킨다. 레이저빔(14)이 조사된 실리콘은 버퍼막(11)과 접하는 계면까지 거의 용융된다. 이렇게 용융된 실리콘은 온도가 낮아지면서 결정화가 진행된다. 이 때 고상의 실리콘과 접하는 측면에 존재하는 시드로부터 결정화가 유도되어 레이저빔(14)에 노출된 비정질 실리콘층(12)은 측면에 대하여 거의 수직으로 결정이 성장되어 폴리 실리콘층(13)으로 변하게 된다. 이러한 3차 레이저 조사에 의해 제2 샷영역(STD2)의 투과패턴들(3a)을 통해 레이저빔(14)에 노출되어 폴리 실리콘층(13)으로 전환된 영역은 2차 레이저 조사시에 제1 샷영역(STD1)의 투과패턴들(2a)을 통해 레이저빔(14)에 노출되어 폴리 실리콘층(13)으로 전환된 영역 사이에 위치하며 위아래의 측변이 이웃한 폴리 실리콘층(13)과 중첩한다. 따라서, 2차 레이저 조사시에 폴리 실리콘층(13)으로 전환된 영역과 3차 레이저 조사시에 폴리 실리콘층(13)으로 전환된 영역이 위 아래에 교대로 배치되기 때문에 연속되는 레이저 조사에 의해 제1 샷영역(STD1)과 제2 샷영역(STD2)이 중첩되는 영역 내에서는 모든 비정질 실리콘층(12)이 폴리 실리콘층(13)으로 변하게 된다. After the secondary laser irradiation, the mask 1 further moves to the right by 1/3 W width or the substrate 10 further moves to the left by 1/3 W width. Subsequently, the laser beam 14 is a grain boundary 15 of the polysilicon layer 13 crystallized by the amorphous silicon layer 12 and the primary laser irradiation through the mask 1 at the moving position as shown in FIGS. 4C and 5C. ) Is irradiated again to melt the silicon in the regions corresponding to the transmission patterns 2a and 3a and the transmission slit patterns 4a. Silicon irradiated with the laser beam 14 is almost melted to an interface in contact with the buffer film 11. The molten silicon is crystallized at a lower temperature. At this time, crystallization is induced from the seeds present on the side in contact with the solid silicon, so that the amorphous silicon layer 12 exposed to the laser beam 14 is grown almost vertically with respect to the side to become the polysilicon layer 13. do. The region exposed to the laser beam 14 through the transmission patterns 3a of the second shot region STD2 by the third laser irradiation and converted into the polysilicon layer 13 is the first during the second laser irradiation. Located between the regions exposed to the laser beam 14 through the transmission patterns 2a of the shot region STD1 and converted into the polysilicon layer 13, the upper and lower sides overlap the neighboring polysilicon layer 13. do. Therefore, since the region switched to the polysilicon layer 13 at the time of the secondary laser irradiation and the region switched to the polysilicon layer 13 at the time of the third laser irradiation are alternately arranged above and below, the continuous laser irradiation is performed. In the region where the first shot region STD1 and the second shot region STD2 overlap, all of the amorphous silicon layers 12 are changed to the polysilicon layer 13.

2차 레이저 조사시에 폴리 실리콘층(13) 내에 형성되는 결정립 경계(15) 상에는 3차 레이저 조사시에 제3 샷영역(STD3)의 투과 슬릿패턴들(4a)을 통해 레이저빔(14)이 조사된다. 이 때, 그 결정립 경계(15)는 다시 용융된 후 재결정화 과정을 거치게 된다. 이렇게 재결정화 과정을 거치면서 도 7과 같이 결정립 경계(15)의 융기부분(16)의 실리콘은 양 옆으로 흐르게 되고 산화층(17)이 더 두껍게 형성된다. On the grain boundary 15 formed in the polysilicon layer 13 at the time of the secondary laser irradiation, the laser beam 14 passes through the transmission slit patterns 4a of the third shot region STD3 at the time of the third laser irradiation. Is investigated. At this time, the grain boundary 15 is melted again and undergoes a recrystallization process. Through this recrystallization process, the silicon of the ridge 16 of the grain boundary 15 flows to both sides as shown in FIG. 7, and the oxide layer 17 is thicker.

이러한 레이저 결정화 공정의 반복으로 인하여 원하는 영역만큼 기판(10) 상에 폴리 실리콘층(13)이 형성되면 본 발명의 실시예에 따른 폴리 실리콘의 제조방법은 불산(HF)이나 BOE(Buffered oxide etchant)와 같이 실리콘과 산화물 간에 식각선택비를 가지는 에천트(etchant)로 결정립 경계(15) 상에 존재하는 산화층(17)을 식각하여 결정립 경계(15)로부터 산화층(17)을 제거한다. 이러한 산화층(17)이 제거되면 도 8과 같이 결정립 경계(15)의 융기부분이 재차 용융되면서 발생되는 질량 이동과 산화층(17)의 제거에 의해 높이가 현저히 낮아지거나 도 9와 같이 결정립 부분과 거의 동일한 높이를 가지게 된다. 따라서, 폴리 실리콘층(13)의 표면조도(Surface roughness)가 개선된다. If the polysilicon layer 13 is formed on the substrate 10 by the desired region due to the repetition of the laser crystallization process, the polysilicon manufacturing method according to the embodiment of the present invention is hydrofluoric acid (HF) or buffered oxide etchant (BOE). As described above, the oxide layer 17 is removed from the grain boundary 15 by etching the oxide layer 17 existing on the grain boundary 15 with an etchant having an etching selectivity between silicon and oxide. When the oxide layer 17 is removed, as shown in FIG. 8, the height of the grain boundary 15 is melted again, and the height is significantly lowered due to the removal of the oxide layer 17, or as shown in FIG. 9. It will have the same height. Therefore, the surface roughness of the polysilicon layer 13 is improved.

도 10 및 도 11은 본 발명의 제2 실시예에 따른 마스크를 나타낸다.10 and 11 show a mask according to a second embodiment of the present invention.

도 10 및 도 11을 참조하면, 본 발명의 제2 실시예에 따른 마스크(100)는 레이저빔의 폭이 W라 할 때 (단, N은 2보다 큰 양의 정수) W의 폭을 가지는 결정화영역과, W의 폭을 가지는 결정립 경계 산화영역을 구비한다.10 and 11, when the mask 100 according to the second embodiment of the present invention has a width of W, (Where N is a positive integer greater than 2) a crystallization region having a width of W, A grain boundary oxide region having a width of W is provided.

결정화영역은 각각 투과패턴들(6a)과 차단패턴들(6b)이 교대로 배치되는 제1 내지 제N 개의 샷영역들(STD1 내지 STDN)을 포함한다. 제1 내지 제N 샷영역들(STD1 내지 STDN)의 투과패턴들(6a)은 가로 방향에서 엇갈리게 배치된다. 이 투과패턴들(6a) 각각은 레이저빔을 비정질 실리콘 쪽으로 투과시킴으로써 비정질 실리콘이 용융되게 함으로써 결정화를 유도한다. 또한, 제1 내지 제N 샷영역들(STD1 내지 STDN)의 차단패턴들(6b)은 가로방향에서 엇갈리게 배치된다. 이 차단패턴들(6b)은 레이저빔을 차단한다. 제1 내지 제N 샷영역들(STD1 내지 STDN) 각각에 형성된 투과패턴들(6a)의 폭(SW3)은 결정립의 측면성장 길이의 두 배와 같거나 그 이하이다. The crystallization region includes first to Nth shot regions STD1 to STDN in which transmission patterns 6a and blocking patterns 6b are alternately disposed. The transmission patterns 6a of the first to Nth shot regions STD1 to STDN are alternately arranged in the horizontal direction. Each of these transmission patterns 6a induces crystallization by allowing the amorphous silicon to melt by transmitting the laser beam toward the amorphous silicon. In addition, the blocking patterns 6b of the first to Nth shot regions STD1 to STDN are alternately arranged in the horizontal direction. These blocking patterns 6b block the laser beam. The width SW3 of the transmission patterns 6a formed in each of the first to Nth shot regions STD1 to STDN is equal to or less than twice the lateral growth length of the crystal grains.

결정립 경계 산화영역은 제N+1 샷영역(STDN+1)로서 결정립 경계가 나타날 수 있는 가상의 선 상을 따라 배치되는 투과 슬릿패턴들(7a)과, 그 투과 슬릿패턴들(7a) 사이에 배치되는 차단패턴들(7b)을 포함한다. 투과 슬릿패턴들(7a)의 폭(SW4)은 결정립 경계의 폭 이상 그리고 제1 내지 제N 샷영역들(STD1 내지 STDN) 각각에 형성된 투과패턴들(6a)의 폭(SW3)보다 작다. 이 투과 슬릿패턴들(7a) 각각은 레이저빔을 결정립 경계 쪽으로 투과시킴으로써 결정립 경계만이 재차 용융되게 하여 그 결정립 경계의 산화를 유도한다. 차단패턴들(6b)은 레이저빔을 차단한다. The grain boundary oxide region is an N + 1 shot region STDN + 1, and is formed between the transmission slit patterns 7a disposed along an imaginary line where the grain boundaries can appear, and the transmission slit patterns 7a. The blocking patterns 7b are disposed. The width SW4 of the transmission slit patterns 7a is smaller than or equal to the width of the grain boundary and smaller than the width SW3 of the transmission patterns 6a formed in each of the first to Nth shot regions STD1 to STDN. Each of the transmission slit patterns 7a transmits the laser beam toward the grain boundary so that only the grain boundary is melted again to induce oxidation of the grain boundary. The blocking patterns 6b block the laser beam.

본 발명의 실시예에 따른 폴리 실리콘의 제조방법은 도 10 및 도 11에 도시된 마스크(100)를 이용하여 매 샷(shot)마다 결정화영역과 결정립 경계 산화영역의 투과패턴들(6a, 7a)을 통하여 비정질 실리콘을 녹여 결정화를 유도함으로써 비정질 실리콘을 폴리 실리콘으로 전환시키고 결정립 경계를 재차 녹여 융기부분의 산화를 유도한다. 그리고 본 발명의 실시예에 따른 폴리 실리콘의 제조방법은 샷과 샷 사이에 W만큼 기판을 좌측에서 우측으로 이동시키거나 마스크(100)를 우측에서 좌측으로 이동시켜 폴리 실리콘 면적을 확대시킨다.In the method of manufacturing polysilicon according to the exemplary embodiment of the present invention, the transmission patterns 6a and 7a of the crystallization region and the grain boundary oxide region are shot every shot using the mask 100 illustrated in FIGS. 10 and 11. Through melting the amorphous silicon to induce crystallization, the amorphous silicon is converted to polysilicon and the grain boundary is melted again to induce oxidation of the ridge. And the method of manufacturing polysilicon according to the embodiment of the present invention between the shot and the shot The polysilicon area is enlarged by moving the substrate from left to right by W or by moving the mask 100 from right to left.

한편, 전술한 실시예들에서 마스크(1, 100)의 결정립 경계 산화영역이 좌측 끝단에 형성되면 마스크(1, 100)나 기판(10)의 이동방향이 전술한 실시예들과 반대방향으로 된다. On the other hand, when the grain boundary oxide regions of the masks 1 and 100 are formed at the left end in the above-described embodiments, the moving directions of the masks 1 and 100 or the substrate 10 become opposite to the above-described embodiments. .

이렇게 폴리 실리콘이 얻어지면 그 폴리 실리콘층을 이용하여 액정표시소자를 제작할 수 있다. 폴리 실리콘층은 전계 이동도가 빠르기 때문에 표시영역의 액정셀을 구동하기 위한 박막트랜지스터(Thin Film Transistor : 이하, "TFT"라 한다)의 반도체층은 물론, 구동회로에 포함되는 스위치소자의 반도체층으로 이용될 수 있다. When polysilicon is obtained in this manner, a liquid crystal display device can be manufactured using the polysilicon layer. Since the polysilicon layer has a high electric field mobility, not only a semiconductor layer of a thin film transistor (hereinafter referred to as "TFT") for driving a liquid crystal cell in a display region, but also a semiconductor layer of a switch element included in a driving circuit. It can be used as.

도 12는 액정표시소자의 하부기판 상에 형성되는 표시영역과 구동회로들을 개략적으로 나타낸다.12 schematically shows a display area and driving circuits formed on a lower substrate of a liquid crystal display device.

도 12를 참조하면, 본 발명의 실시예에 따른 액정표시소자는 데이터라인들(124)과 게이트라인들(125)이 교차되고 그 교차부에 TFT가 형성되며 액정셀들(Clc)이 매트릭스 형태로 배치되는 표시영역(122)과, 데이터라인들(124)에 데이터를 공급하기 위한 데이터 구동회로(121)와, 게이트라인들(125)에 스캔펄스를 공급하기 위한 게이트 구동회로(123)를 구비한다. Referring to FIG. 12, in the liquid crystal display according to the exemplary embodiment of the present invention, the data lines 124 and the gate lines 125 intersect with each other, a TFT is formed at an intersection thereof, and the liquid crystal cells Clc form a matrix. A display area 122 disposed in the first region, a data driving circuit 121 for supplying data to the data lines 124, and a gate driving circuit 123 for supplying scan pulses to the gate lines 125. Equipped.

표시영역(122)의 TFT들은 일반적으로 N형 TFT로 구현되며 게이트라인들(125)로부터의 스캔펄스에 응답하여 데이터라인들(124) 상의 데이터를 액정셀(Clc)에 공급한다. 이 TFT의 게이트전극은 게이트라인(125)에 접속되며, 소스전극은 데이터라인(124)에 접속된다. TFT의 드레인전극은 액정셀(Clc)의 화소전극에 접속된다. The TFTs in the display area 122 are generally implemented as N-type TFTs and supply data on the data lines 124 to the liquid crystal cell Clc in response to a scan pulse from the gate lines 125. The gate electrode of this TFT is connected to the gate line 125 and the source electrode is connected to the data line 124. The drain electrode of the TFT is connected to the pixel electrode of the liquid crystal cell Clc.

표시영역(122)은 액정셀(Clc)의 전압을 일정하게 유지시키기 위한 스토리지 캐패시터(Cst)를 포함한다. 스토리지 캐패시터(Cst)는 전단 게이트라인과 액정셀(Clc)의 화소전극 사이에 형성되거나 별도의 공통라인과 액정셀(Clc)의 화소전극 사이에 형성된다. The display area 122 includes a storage capacitor Cst for maintaining a constant voltage of the liquid crystal cell Clc. The storage capacitor Cst is formed between the front gate line and the pixel electrode of the liquid crystal cell Clc or between a separate common line and the pixel electrode of the liquid crystal cell Clc.

데이터 구동회로(121)는 클럭을 샘플링하기 위한 쉬프트레지스터, 데이터를 일시저장하기 위한 레지스터, 쉬프트레지스터로부터의 클럭신호에 응답하여 데이터를 1 라인분씩 저장하고 저장된 1 라인분의 데이터를 동시에 출력하기 위한 래치, 래치로부터의 디지털 데이터값에 대응하여 정극성/부극성의 감마전압을 선택하기 위한 디지털-아날로그 변환기, 정극성/부극성 감마전압에 의해 변환된 아날로그 데이터 전압이 공급되는 데이터라인들(124)을 선택하기 위한 멀티플렉서 및 멀티플렉서와 데이터라인 사이에 접속된 출력버퍼 등으로 구성된다. 이 데이터 구동회로(121)는 도시하지 않은 타이밍 콘트롤러의 제어 하에 디지털 비디오 데이터를 아날로그 전압으로 변환하고 그 아날로그 전압의 극성을 도트 인버젼, 컬럼 인버젼, 라인 인버젼 등의 극성반전 방식에 따라 제어한다. The data driving circuit 121 stores a shift line for sampling a clock, a register for temporarily storing data, a line for storing data in response to a clock signal from the shift register, and simultaneously outputs the stored one line of data. Latch, a digital-to-analog converter for selecting a positive / negative gamma voltage corresponding to the digital data value from the latch, and data lines 124 to which analog data voltages converted by the positive / negative gamma voltage are supplied. ), And a multiplexer for selecting) and an output buffer connected between the multiplexer and the data line. The data driving circuit 121 converts digital video data into an analog voltage under the control of a timing controller (not shown) and controls the polarity of the analog voltage according to a polarity inversion scheme such as dot inversion, column inversion, and line inversion. do.

게이트 구동회로(123)는 스캔펄스를 순차적으로 발생하는 쉬프트 레지스터와, 스캔펄스의 전압을 액정셀(Clc)의 구동에 적합한 레벨로 쉬프트시키기 위한 레벨 쉬프터 등으로 구성된다. 이 게이트 구동회로(123)는 도시하지 않은 타이밍 콘트롤러의 제어 하에 게이트라인들(125)에 순차적으로 스캔펄스를 공급한다. The gate driving circuit 123 includes a shift register for sequentially generating scan pulses, and a level shifter for shifting the voltage of the scan pulses to a level suitable for driving the liquid crystal cell Clc. The gate driving circuit 123 sequentially supplies scan pulses to the gate lines 125 under the control of a timing controller (not shown).

이와 같은 구동회로들(123)에는 N형 TFT와 P형 TFT를 결합시킨 다수의 CMOS 소자들을 포함한다. The driving circuits 123 include a plurality of CMOS devices in which an N-type TFT and a P-type TFT are combined.

도 13a 내지 도 13g는 본 발명의 실시예에 따른 액정표시소자의 제조방법을 단계적으로 나타낸다.13A to 13G illustrate a method of manufacturing a liquid crystal display device according to an exemplary embodiment of the present invention step by step.

도 13a를 참조하면, 본 발명의 실시예에 따른 액정표시소자의 제조방법은 폴리 실리콘층(13)을 포토리소그래피공정으로 패터닝하여 표시영역(122)에 포함된 N형 TFT의 액티브층(13a), 구동회로들(121, 123)에 포함된 N형 TFT 및 P형 TFT의 액티브층(13d, 13g)을 형성한다. Referring to FIG. 13A, in the method of manufacturing a liquid crystal display device according to an exemplary embodiment, the active layer 13a of the N-type TFT included in the display area 122 is patterned by patterning the polysilicon layer 13 by a photolithography process. The active layers 13d and 13g of the N-type TFT and the P-type TFT included in the driving circuits 121 and 123 are formed.

이어서, 본 발명의 실시예에 따른 액정표시소자의 제조방법은 도 13b와 같이 액티브층들(13a, 13d, 13g)을 덮도록 SiO2, SiNX 등의 절연물질을 버퍼층(11) 상에 전면 증착함으로써 게이트 절연막(21)을 버퍼층(11) 상에 형성한다. 게이트 절연막(21) 상에는 알루미늄, 알루미늄/네오듐 등의 게이트금속층이 전면 증착된다. 이 게이트 금속층은 게이전극들(23a, 23b, 23c), 도시하지 않은 게이트라인들 및 게이트패드들로 패터닝된다.Subsequently, in the method of manufacturing the liquid crystal display according to the exemplary embodiment of the present invention, an insulating material such as SiO 2 , SiN X, or the like is covered on the buffer layer 11 so as to cover the active layers 13a, 13d, and 13g as shown in FIG. By depositing, the gate insulating film 21 is formed on the buffer layer 11. On the gate insulating film 21, a gate metal layer such as aluminum or aluminum / neodium is deposited on the entire surface. This gate metal layer is patterned into gay electrodes 23a, 23b, 23c, gate lines and gate pads (not shown).

이렇게 게이트전극들(23a, 23b, 23c)이 형성되면 게이트전극들(23a, 23b, 23c)을 마스크로 하여 액티브층(114)에 불순물이 주입된다. 이 때 표시영역(122)에 포함된 N형 TFT(131)와 구동회로들(121, 123)에 포함된 N형 TFT(132)에는 n-이온이 주입된다. n-이온은 인(P)이나 비소(As)와 같은 불순물로써 그 농도가 1012∼1013/cm2 정도로 비교적 작다. 이와 달리, 구동회로들(121, 123)에 포함된 P형 TFT(133)에는 p-이온이 주입된다. p-이온은 붕소(B)와 같은 불순물로써 그 농도가 1012∼1013/cm2 정도로 비교적 작다. 이 불순물 주입공정에 의해 액티브층(13a, 13d, 13g)의 양측에는 불순물 농도가 비교적 작은 엘디디(Lightly Doped Drain : 이하, "LDD"라 한다) 영역(14a 내지 14f)가 형성된다. LDD 영역(14a 내지 14f)는 오프전류를 감소시키는 역할을 한다.When the gate electrodes 23a, 23b and 23c are formed as described above, impurities are injected into the active layer 114 using the gate electrodes 23a, 23b and 23c as masks. At this time, n-ion is implanted into the N-type TFT 131 included in the display area 122 and the N-type TFT 132 included in the driving circuits 121 and 123. n-ions are impurities such as phosphorus (P) and arsenic (As), and their concentration is relatively small at about 10 12 to 10 13 / cm 2 . In contrast, p-ion is implanted into the P-type TFT 133 included in the driving circuits 121 and 123. P-ion is an impurity such as boron (B) and its concentration is relatively small, such as 10 12 to 10 13 / cm 2 . This impurity implantation process forms lightly doped drain (hereinafter referred to as " LDD ") regions 14a to 14f having relatively small impurity concentrations on both sides of the active layers 13a, 13d, and 13g. LDD regions 14a to 14f serve to reduce off current.

도 13c를 참조하면, 본 발명의 실시예에 따른 액정표시소자의 제조방법은 게이트 절연막(21) 상에 포토레지스트를 전면 도포하고 그 포토레지스트 상에 소스영역들(13b, 13e, 13h)과 드레인영역들(13c, 13f, 13i)을 정의하기 위한 마스크를 정렬한다. 그리고 본 발명의 실시예에 따른 액정표시소자의 제조방법은 노광공정과 현상공정을 통해 소스영역들(13b, 13e, 13h)과 드레인영역들(13c, 13f, 13i)을 노출시키기 위한 포토레지스트패턴들을 형성한다. 이 포토레지스트패턴들을 통하여 소스영역들(13b, 13e, 13h)과 드레인영역들(13c, 13f, 13i)에는 불순물이 다시 주입된다. 이 불순물 주입공정으로 표시영역(122)에 포함된 N형 TFT(131)와 구동회로들(121, 123)에 포함된 N형 TFT(132)의 소스영역들(13b, 13e)과 드레인영역들(13c, 13f)의 n+ 이온들의 농도는 1∼2×1015/㎠ 정도이다. 이와 달리, 구동회로들(121, 123)에 포함된 P형 TFT(133)의 소스영역들(13h)과 드레인영역들(13i)에는 p+ 이온들이 주입되며, 그 농도는 1∼2×1015/㎠ 정도이다.Referring to FIG. 13C, a method of manufacturing a liquid crystal display device according to an exemplary embodiment of the present invention may apply a photoresist on the gate insulating film 21 and drain the source regions 13b, 13e, and 13h on the photoresist. Align the mask for defining the regions 13c, 13f, 13i. In the method of manufacturing a liquid crystal display device according to an exemplary embodiment of the present invention, a photoresist pattern for exposing the source regions 13b, 13e and 13h and the drain regions 13c, 13f and 13i through an exposure process and a development process is performed. Form them. Impurities are implanted again into the source regions 13b, 13e and 13h and the drain regions 13c, 13f and 13i through the photoresist patterns. In this impurity implantation process, source regions 13b and 13e and drain regions of the N-type TFT 131 included in the display region 122 and the N-type TFT 132 included in the driving circuits 121 and 123. The concentration of n + ions in (13c, 13f) is about 1 to 2 x 10 15 / cm 2. In contrast, p + ions are implanted into the source regions 13h and the drain regions 13i of the P-type TFT 133 included in the driving circuits 121 and 123, and their concentrations are 1 to 2 × 10 15. / Cm 2 or so.

도 13d를 참조하면, 본 발명의 실시예에 따른 액정표시소자의 제조방법은 게이트전극들(23a, 23b, 23c)을 포함한 게이트 금속패턴들을 덮도록 SiO2, SiNX 등의 절연물질을 게이트 절연막(21) 상에 전면 증착함으로써 층간 절연막(22)을 게이트 절연막(21) 상에 형성한다. 층간 절연막(22) 상에는 도시하지 않은 포토레지스트가 전면 도포된다. 그리고 본 발명의 실시예에 따른 액정표시소자의 제조방법은 포토레지스트 상에 소스접촉홀들(134a, 134c, 134e)과 드레인접촉홀들(134b, 134d, 134f)을 정의하기 위한 마스크를 정렬하고, 노광공정과 현상공정을 실시하여 층간 절연막(22) 상에 소스접촉홀들(134a, 134c, 134e)과 드레인접촉홀들(134b, 134d, 134f)의 영역을 노출시키는 포토레지스트패턴들을 형성한다. 이 포토레지스트패턴들을 통하여 본 발명의 실시예에 따른 액정표시소자의 제조방법은 층간 절연막(22)과 게이트 절연막(21)을 식각함으로써 소스영역(13b, 13e, 13h)과 드레인영역(13c, 13f, 13i)을 노출시키는 소스접촉홀들(134a, 134c, 134e)과 드레인접촉홀들(134b, 134d, 134f)을 층간 절연막(22)과 게이트 절연막(21)에 형성한다.Referring to FIG. 13D, a method of manufacturing a liquid crystal display device according to an exemplary embodiment of the present invention may include an insulating material such as SiO 2 , SiN X, or the like to cover gate metal patterns including gate electrodes 23a, 23b, and 23c. The interlayer insulating film 22 is formed on the gate insulating film 21 by full-deposition on 21. On the interlayer insulating film 22, a photoresist (not shown) is entirely coated. In the method of manufacturing a liquid crystal display device according to an embodiment of the present invention, a mask for defining source contact holes 134a, 134c and 134e and drain contact holes 134b, 134d and 134f is arranged on a photoresist. The photoresist patterns exposing the regions of the source contact holes 134a, 134c and 134e and the drain contact holes 134b, 134d and 134f are formed on the interlayer insulating layer 22 by performing an exposure process and a developing process. . In the method of manufacturing a liquid crystal display device according to an exemplary embodiment of the present invention through the photoresist patterns, the interlayer insulating film 22 and the gate insulating film 21 are etched to form source regions 13b, 13e, and 13h and drain regions 13c and 13f. Source contact holes 134a, 134c, and 134e and drain contact holes 134b, 134d, and 134f exposing 13i are formed in the interlayer insulating film 22 and the gate insulating film 21.

도 13e를 참조하면, 본 발명의 실시예에 따른 액정표시소자의 제조방법은 금속을 소스접촉홀들(134a, 134c, 134e)과 드레인접촉홀들(134b, 134d, 134f)이 형성된 층간 절연막(22) 상에 전면 증착한다. 이어서, 본 발명의 실시예에 따른 액정표시소자의 제조방법은 금속층 상에 포토레지스트를 전면 도포하고, 그 포토레지스트 상에 소스전극(108)과 드레인전극(110)을 정의하기 위한 마스크를 정렬한다. 노광공정과 현상공정을 통해 금속층 상에는 포토레지스트패턴들이 형성된다. 이 포토레지스트패턴들을 통하여 본 발명의 실시예에 따른 액정표시소자의 제조방법은 금속층을 식각하고 포토레지스트패턴들을 제거한다. 그 결과, 소스전극들(24a, 24c, 24e)과 드레인전극들(24b, 24d, 24f)이 형성됨과 동시에 데이터라인들(124)과 도시하지 않은 데이터패드들이 형성된다. 소스전극들(24a, 24c, 24e)은 소스접촉홀들(134a, 134c, 134e)을 통해 액티브층의 소스영역들(13b, 13e, 13h)과 접속된다. 드레인전극들(24b, 24d, 24f)은 드레인접촉홀들(134b, 134d, 134e)을 통해 액티브층의 드레인영역들(13c, 13f, 13i)과 접속된다. Referring to FIG. 13E, a method of manufacturing a liquid crystal display device according to an exemplary embodiment of the present invention may include an interlayer insulating layer having metal having source contact holes 134a, 134c and 134e and drain contact holes 134b, 134d and 134f formed therein. 22) deposition on the front. Subsequently, in the method of manufacturing a liquid crystal display device according to an exemplary embodiment of the present invention, a photoresist is entirely coated on a metal layer, and a mask for defining the source electrode 108 and the drain electrode 110 is arranged on the photoresist. . Photoresist patterns are formed on the metal layer through an exposure process and a development process. In the method of manufacturing a liquid crystal display device according to an exemplary embodiment of the present invention through the photoresist patterns, the metal layer is etched and the photoresist patterns are removed. As a result, the source electrodes 24a, 24c and 24e and the drain electrodes 24b, 24d and 24f are formed and the data lines 124 and the data pads (not shown) are formed. The source electrodes 24a, 24c and 24e are connected to the source regions 13b, 13e and 13h of the active layer through the source contact holes 134a, 134c and 134e. The drain electrodes 24b, 24d and 24f are connected to the drain regions 13c, 13f and 13i of the active layer through the drain contact holes 134b, 134d and 134e.

그리고 본 발명의 실시예에 따른 액정표시소자의 제조방법은 소스전극들(24a, 24c, 24e)과 드레인전극들(24b, 24d, 24f)을 덮도록 층간 절연막(22) 상에 무기 또는 유기 절연물질을 전면 형성함으로써 도 13f와 같은 보호막(25)을 층간 절연막(22) 상에 형성한다. In the method of manufacturing the liquid crystal display device according to the exemplary embodiment of the present invention, the inorganic or organic insulation layer is formed on the interlayer insulating layer 22 to cover the source electrodes 24a, 24c, and 24e and the drain electrodes 24b, 24d, and 24f. By forming the entire surface, a protective film 25 as shown in FIG. 13F is formed on the interlayer insulating film 22.

본 발명의 실시예에 따른 액정표시소자의 제조방법은 보호막(25) 상에 도시하지 않은 포토레지스트를 전면 도포하고, 그 포토레지스트 상에 화소접촉홀(134)을 정의하기 위한 마스크를 정렬한다. 그리고 본 발명의 실시예에 따른 액정표시소자의 제조방법은 노광공정과 현상공정을 실시하여 보호막(25) 상에 화소접촉홀(135)의 영역을 노출시키는 포토레지스트패턴들을 형성하고, 그 포토레지스트패턴들을 통하여 보호막(25)을 식각한 다음, 포토레지스트패턴들을 제거한다. 그 결과, 도 13f와 같이 보호막(25)을 관통하는 화소접촉홀(135)이 형성되며 그 화소접촉홀(135)을 통하여 드레인전극들(24b, 24d, 24f)의 일부가 노출된다. In the method of manufacturing a liquid crystal display device according to an exemplary embodiment of the present invention, a photoresist (not shown) is coated on the protective film 25, and a mask for defining the pixel contact hole 134 is aligned on the photoresist. In the method of manufacturing a liquid crystal display device according to an exemplary embodiment of the present invention, photoresist patterns are formed on the passivation layer 25 to expose regions of the pixel contact holes 135 by performing exposure and development processes. The protective layer 25 is etched through the patterns, and then the photoresist patterns are removed. As a result, as shown in FIG. 13F, a pixel contact hole 135 penetrating through the passivation layer 25 is formed, and a portion of the drain electrodes 24b, 24d, and 24f are exposed through the pixel contact hole 135.

마지막으로, 본 발명의 실시예에 따른 액정표시소자의 제조방법은 화소접촉홀(135)이 형성된 보호막(25) 상에 ITO와 같은 투명전도성물질을 전면 증착하고, 그 투명전도성물질층 상에 도시하지 않은 포토레지스트를 전면 도포한다. 그리고 본 발명의 실시예에 따른 액정표시소자의 제조방법은 포토레지스트 상에 도 13g와 같은 화소전극들(122)을 정의하기 위한 마스크를 정렬한 후에 노광공정과 현상공정을 실시하여 상기 투명도전물질층을 식각한다. 그 결과, 화소접촉홀들(135)을 통해 드레인전극들(24b)과 접속되는 화소전극들(122)이 표시영역(122)에 형성된다. Finally, the method of manufacturing the liquid crystal display device according to the embodiment of the present invention deposits a transparent conductive material such as ITO on the protective film 25 having the pixel contact hole 135 formed thereon, and shows the transparent conductive material layer on the transparent conductive material layer. A photoresist not applied is applied all over. In the method of manufacturing a liquid crystal display according to an embodiment of the present invention, the transparent conductive material is formed by arranging a mask for defining the pixel electrodes 122 as shown in FIG. 13G on a photoresist and then performing an exposure process and a developing process. Etch the layer. As a result, pixel electrodes 122 connected to the drain electrodes 24b through the pixel contact holes 135 are formed in the display area 122.

상술한 바와 같이, 본 발명에 따른 마스크와 그 마스크를 이용한 폴리 실리콘의 제조방법은 실리콘의 결정화를 위한 투과패턴과 결정립 경계부분을 산화시키기 위한 투과 슬릿패턴이 형성된 마스크를 이용하여 비정질 실리콘을 녹여 측면으로부터 결정화를 유도함으로써 폴리 실리콘을 형성하고 폴리 실리콘의 결정립 경계를 재차 녹여 산화를 유도한 후에 산화막을 식각방법으로 제거한다. 따라서 본 발명에 따른 마스크와 그 마스크를 이용하여 결정화되는 실리콘층 및 그 제조방법은 별도의 캡핑층이나 챔버와 분위기 조절 없이 결정립 경계에서 나타나는 융기부분을 최소화하여 양질의 폴리 실리콘을 얻을 수 있으며, 그 폴리 실리콘 상에 형성되는 소자의 불량을 최소화할 수 있다. 또한, 본 발명에 따른 액정표시소자와 그 제조방법은 상기 폴리 실리콘을 이용하여 표시영역과 구동회로의 스위치소자들을 형성함으로써 표시영역과 구동회로를 기판 상에 동시에 형성할 수 있음은 물론이거니와 전계 이동도와 같은 전기적 특성을 향상시킴으로써 구동 신뢰성을 확보할 수 있다. As described above, according to the present invention, a mask and a method of manufacturing polysilicon using the mask dissolve amorphous silicon by using a mask having a transmissive pattern for crystallization of silicon and a transmissive slit pattern for oxidizing a grain boundary. By inducing crystallization, polysilicon is formed, and the grain boundary of polysilicon is melted again to induce oxidation, and then the oxide film is removed by etching. Therefore, the mask according to the present invention and the silicon layer to be crystallized using the mask and a method of manufacturing the same can be obtained a high quality polysilicon by minimizing the raised portion appearing at the grain boundary without a separate capping layer or chamber and atmosphere control, The defect of the device formed on the polysilicon can be minimized. In addition, the liquid crystal display device and the method of manufacturing the same according to the present invention can simultaneously form the display area and the driving circuit on the substrate by forming the switch elements of the display area and the driving circuit using the polysilicon. Driving reliability can be secured by improving electrical characteristics such as the degree.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

도 1a 내지 도 1g는 폴리 실리콘을 형성하기 위한 통상적인 방법을 단계적으로 나타내는 단면도들이다.1A-1G are cross-sectional views that illustrate step by step conventional methods for forming polysilicon.

도 2는 본 발명의 제1 실시예에 따른 마스크를 나타내는 평면도이다.2 is a plan view illustrating a mask according to a first embodiment of the present invention.

도 3은 도 2에서 선 'Ⅰ-Ⅰ'을 따라 절취하여 나타내는 마스크의 단면도이다.FIG. 3 is a cross-sectional view of the mask cut along the line 'I-I' in FIG. 2.

도 4a 내지 도 4c는 본 발명의 실시예에 따른 폴리 실리콘의 제조방법을 단계적으로 나타내는 평면도들이다.4A to 4C are plan views illustrating step by step methods of manufacturing polysilicon according to an exemplary embodiment of the present invention.

도 5a 내지 도 5c는 도 4a 내지 도 4c에서 선 'Ⅲ-Ⅲ''과 선 'Ⅳ-Ⅳ''을 절취하여 본 발명의 실시예에 따른 폴리 실리콘의 제조방법을 단계적으로 나타내는 단면도들이다.5A through 5C are cross-sectional views illustrating a method of manufacturing polysilicon according to an exemplary embodiment of the present invention by cutting lines 'III-III' and 'IV-IV' in FIGS. 4A through 4C.

도 6은 결정화과정에서 나타내는 결정립 경계 상의 융기부분을 나타나는 단면도이다.6 is a cross-sectional view showing a raised portion on the grain boundary shown in the crystallization process.

도 7은 도 2 및 도 3에 도시된 투과 슬릿패턴들을 통하여 조사되는 레이저빔에 의해 생성되는 융기부분의 산화막을 나타내는 단면도이다.FIG. 7 is a cross-sectional view illustrating an oxide film of a raised portion generated by a laser beam irradiated through the transmission slit patterns shown in FIGS. 2 and 3.

도 8은 도 7에 도시된 산화막의 제거에 의해 융기부분의 높이가 줄어든 상태를 나타내는 단면도이다. 8 is a cross-sectional view illustrating a state in which the height of the ridge is reduced by removing the oxide film shown in FIG. 7.

도 9는 도 7에 도시된 산화막의 제거에 의해 융기부분이 제거된 상태를 나타내는 단면도이다. FIG. 9 is a cross-sectional view illustrating a state in which the ridge is removed by removing the oxide film shown in FIG. 7.

도 10은 본 발명의 제2 실시예에 따른 마스크를 나타내는 평면도이다.10 is a plan view illustrating a mask according to a second embodiment of the present invention.

도 11은 도 10에서 선 'Ⅱ-Ⅱ'을 따라 절취하여 나타내는 마스크의 단면도이다.FIG. 11 is a cross-sectional view of the mask cut along the line 'II-II' in FIG. 10.

도 12는 본 발명의 실시예에 따른 액정표시소자를 나타내는 평면도이다. 12 is a plan view illustrating a liquid crystal display device according to an exemplary embodiment of the present invention.

도 13a 내지 도 13g는 도 12에 도시된 표시영역과 구동회로들에 포함되는 반도체 스위치소자의 제조방법을 단계적으로 나타내는 단면도들이다. 13A to 13G are cross-sectional views illustrating a method of manufacturing a semiconductor switch device included in the display area and the driving circuits shown in FIG. 12.

< 도면의 주요부분에 대한 설명><Description of Main Parts of Drawing>

1 : 마스크 2a, 3a, 6a : 투과패턴1: mask 2a, 3a, 6a: transmission pattern

2b, 3b, 4b, 6b, 7b : 차단패턴 4a, 7a : 투과 슬릿패턴2b, 3b, 4b, 6b, 7b: blocking pattern 4a, 7a: transmission slit pattern

10, 51 : 기판 11 : 버퍼층10, 51: substrate 11: buffer layer

12, 52a, 52b : 비정질 실리콘층 13, 52c : 폴리 실리콘층12, 52a, 52b: amorphous silicon layer 13, 52c: polysilicon layer

14 : 레이저빔 15, 54 : 폴리 실리콘층의 결정립 경계14: laser beam 15, 54: grain boundaries of the polysilicon layer

16, 55 : 결정립 경계의 융기부분 17 : 산화막16, 55: raised part of the grain boundary 17: oxide film

121 : 데이터 구동회로 122 : 표시영역121: data driving circuit 122: display area

123 : 게이트 구동회로 13a, 13d, 13g : 액티브층123: gate driving circuit 13a, 13d, 13g: active layer

13b, 13e, 13h : 액티브층의 소스영역 13b, 13e, 13h: source region of the active layer

13c, 13f, 13i : 액티브층의 드레인영역13c, 13f, 13i: drain region of active layer

14a 내지 14f : 액티브층의 엘디디영역14a to 14f: LED area of the active layer

21 : 게이트 절연막 22 : 층간 절연막21 gate insulating film 22 interlayer insulating film

23a, 23b, 23c : 게이트전극 24a, 24c, 24e : 소스전극23a, 23b, 23c: gate electrode 24a, 24c, 24e: source electrode

24b, 24d, 24f : 드레인전극 25 : 보호막24b, 24d, 24f: drain electrode 25: protective film

26 : 화소전극 131 : 표시영역의 N형 박막트랜지스터26 pixel electrode 131 N-type thin film transistor of display area

134a, 134c, 134e : 소스접촉홀 134b, 134d, 134f : 드레인접촉홀134a, 134c, 134e: source contact hole 134b, 134d, 134f: drain contact hole

132 : 구동회로의 N형 박막트랜지스터132: N type thin film transistor of driving circuit

133 : 구동회로의 P형 박막트랜지스터133: P type thin film transistor of driving circuit

135 : 화소접촉홀135: pixel contact hole

Claims (17)

서로 엇갈리게 배치되며 레이저빔을 투과시켜 비정질 실리콘의 용융과 결정화를 유도하는 제1 및 제2 투과 패턴영역들과;First and second transmission pattern regions intersected with each other and transmitting laser beams to induce melting and crystallization of amorphous silicon; 상기 제1 및 제2 투과 패턴영역들보다 작은 폭으로 상기 비정질 실리콘의 용융과 결정화에 의해 형성되는 폴리 실리콘의 결정립 경계가 나타나는 위치에 배치되는 제3 투과 패턴 영역들을 구비하는 것을 특징으로 하는 마스크.And third transmission pattern regions disposed at positions where grain boundaries of polysilicon formed by melting and crystallization of the amorphous silicon appear in a width smaller than the first and second transmission pattern regions. 삭제delete 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 제1 및 제2 투과 패턴 영역들과 상기 제3 투과 패턴 영역들 사이에 배치되어 상기 레이저빔을 차단하기 위한 차단패턴들을 더 구비하는 것을 특징으로 하는 마스크.And a blocking pattern disposed between the first and second transmission pattern regions and the third transmission pattern regions to block the laser beam. 기판 상에 비정질 실리콘을 형성하는 단계와;Forming amorphous silicon on the substrate; 서로 엇갈리게 배치되는 제1 및 제2 투과 패턴 영역들 및 상기 제1 및 제2 투과 패턴 영역들보다 작은 폭으로 상기 비정질 실리콘의 용융과 결정화에 의해 형성되는 폴리 실리콘의 결정립 경계가 나타나는 위치에 배치되는 제3 투과 패턴 영역들을 가지는 마스크를 상기 비정질 실리콘 상에 정렬하는 단계와;The first and second transmissive pattern regions intersected with each other and the grain boundaries of polysilicon formed by melting and crystallization of the amorphous silicon in a width smaller than the first and second transmissive pattern regions are disposed. Aligning a mask having third transmission pattern regions on the amorphous silicon; 레이저빔을 상기 마스크의 제1 및 제2 투과 패턴 영역들을 통해 상기 비정질 실리콘 상에 조사하여 상기 비정질 실리콘의 용융과 결정화를 유도함으로써 폴리 실리콘을 형성하고 상기 레이저빔을 상기 마스크의 제3 투과 패턴 영역들을 통해 상기 폴리 실리콘의 결정립 경계에 조사하여 상기 결정립 경계의 표면 산화를 유도하는 단계를 포함하는 것을 특징으로 하는 폴리 실리콘의 제조방법. Irradiating a laser beam onto the amorphous silicon through the first and second transmission pattern regions of the mask to induce melting and crystallization of the amorphous silicon to form polysilicon and the laser beam to the third transmission pattern region of the mask Irradiating the grain boundaries of the polysilicon through the induction of surface oxidation of the grain boundaries. 삭제delete 제 6 항에 있어서,The method of claim 6, 상기 결정립 경계의 표면에 형성된 산화막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 폴리 실리콘의 제조방법. And removing an oxide film formed on a surface of the grain boundary. 기판 상에 버퍼층을 형성하는 단계와;Forming a buffer layer on the substrate; 상기 비정질 실리콘을 형성하는 단계와;Forming the amorphous silicon; 제1 및 제2 투과 패턴 영역들과 상기 제1 및 제2 투과 패턴 영역들보다 작은 폭으로 형성되는 제3 투과 패턴 영역들을 가지는 마스크를 상기 비정질 실리콘 상에 정렬하는 단계와;Aligning a mask on the amorphous silicon, the mask having first and second transmission pattern regions and third transmission pattern regions formed to have a smaller width than the first and second transmission pattern regions; 레이저빔을 상기 마스크의 제1 및 제2 투과 패턴 영역들을 통해 상기 비정질 실리콘 상에 조사하여 상기 비정질 실리콘의 용융과 결정화를 유도함으로써 폴리 실리콘을 형성하고 상기 레이저빔을 상기 마스크의 제3 투과 패턴 영역들을 통해 상기 폴리 실리콘의 결정립 경계에 조사하여 상기 결정립 경계의 표면 산화를 유도하는 단계와;Irradiating a laser beam onto the amorphous silicon through the first and second transmission pattern regions of the mask to induce melting and crystallization of the amorphous silicon to form polysilicon and the laser beam to the third transmission pattern region of the mask Irradiating the grain boundaries of the polysilicon through the surface to induce surface oxidation of the grain boundaries; 상기 결정립 경계의 표면에 형성된 산화막을 제거하는 단계와;Removing the oxide film formed on the surface of the grain boundary; 상기 폴리 실리콘을 패터닝하여 액티브층을 형성하는 단계와;Patterning the polysilicon to form an active layer; 상기 액티브층 상에 상기 액티브층을 포함하는 반도체 스위치소자를 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시소자의 제조방법. And forming a semiconductor switch device including the active layer on the active layer. 제 8 항에 있어서, The method of claim 8, 상기 반도체 스위치소자를 형성하는 단계는,Forming the semiconductor switch device, 상기 액티브층을 덮도록 상기 버퍼층 상에 게이트 절연막을 형성하는 단계와;Forming a gate insulating film on the buffer layer to cover the active layer; 상기 게이트 절연막 상에 게이트 금속층을 형성하고 상기 게이트 금속층을 패터닝하여 상기 액티브층의 일부분에 중첩되는 게이트전극 패턴과 게이트라인을 형성하는 단계와;Forming a gate metal layer on the gate insulating layer and patterning the gate metal layer to form a gate electrode pattern and a gate line overlapping a portion of the active layer; 상기 게이트전극 패턴을 마스크로 하여 상기 게이트전극 패턴과 중첩된 부분 이외의 상기 액티브층에 불순물을 주입하여 상기 액티브층에 소스영역과 드레인영역을 형성하는 단계와;Implanting impurities into the active layer other than the portion overlapping the gate electrode pattern using the gate electrode pattern as a mask to form a source region and a drain region in the active layer; 상기 게이트전극 패턴과 상기 게이트라인을 덮도록 상기 게이트 절연막 상에 층간 절연막을 형성하고 상기 층간 절연막과 상기 게이트 절연막을 관통하는 제1 접촉홀을 형성하여 상기 소스영역과 상기 드레인영역의 노출시키는 단계와;Forming an interlayer insulating film on the gate insulating film to cover the gate electrode pattern and the gate line, and forming a first contact hole through the interlayer insulating film and the gate insulating film to expose the source region and the drain region; ; 상기 소스영역에 접속되는 상기 소스전극 패턴과 상기 드레인영역에 접속되는 드레인전극 패턴 및 상기 소스전극 패턴에 접속되는 데이터라인을 형성하는 단계와;Forming a source line pattern connected to the source region, a drain electrode pattern connected to the drain region, and a data line connected to the source electrode pattern; 상기 소스전극 패턴과 상기 드레인전극 패턴 및 상기 데이터라인을 덮도록 상기 층간 절연막 상에 보호막을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시소자의 제조방법. And forming a passivation layer on the interlayer insulating layer to cover the source electrode pattern, the drain electrode pattern and the data line. 제 9 항에 있어서, The method of claim 9, 상기 반도체 스위치소자를 형성하는 단계는,Forming the semiconductor switch device, 상기 드레인전극 패턴이 노출되도록 상기 보호막 상에 제2 접촉홀을 형성하고 상기 드레인전극에 접속되는 화소전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시소자의 제조방법. And forming a second contact hole on the passivation layer so as to expose the drain electrode pattern and forming a pixel electrode connected to the drain electrode. 제 10 항에 있어서, The method of claim 10, 상기 반도체 스위치소자는 상기 데이터라인과 상기 게이트라인의 교차부에 형성되고 상기 드레인전극 패턴을 통하여 상기 화소전극에 접속되어 상기 게이트라인으로부터의 스캔펄스에 응답하여 상기 화소전극에 상기 데이터라인 상의 데이터전압을 공급하는 것을 특징으로 하는 액정표시소자의 제조방법. The semiconductor switch element is formed at an intersection of the data line and the gate line and is connected to the pixel electrode through the drain electrode pattern to respond to a scan pulse from the gate line, thereby providing a data voltage on the data line to the pixel electrode. Method of manufacturing a liquid crystal display device characterized in that the supply. 제 11 항에 있어서, The method of claim 11, 상기 반도체 스위치소자는 상기 데이터라인에 데이터전압을 공급하기 위한 데이터 구동회로에 포함되는 것을 특징으로 하는 액정표시소자의 제조방법. And the semiconductor switch element is included in a data driving circuit for supplying a data voltage to the data line. 제 11 항에 있어서, The method of claim 11, 상기 반도체 스위치소자는 상기 게이트라인에 스캔펄스를 공급하기 위한 게이트 구동회로에 포함되는 것을 특징으로 하는 액정표시소자의 제조방법. And the semiconductor switch device is included in a gate driving circuit for supplying a scan pulse to the gate line. 데이터라인들과 게이트라인들이 교차되며 그 교차부에 액정셀을 구동하기 위한 반도체 스위치소자들이 형성되는 액정표시소자에 있어서, In a liquid crystal display device in which data lines and gate lines intersect and semiconductor switch elements for driving a liquid crystal cell are formed at an intersection thereof. 서로 엇갈리게 배치되는 제1 및 제2 투과 패턴 영역들 및 상기 제1 및 제2 투과 패턴 영역들보다 작은 폭으로 상기 비정질 실리콘의 용융과 결정화에 의해 형성되는 폴리 실리콘의 결정립 경계가 나타나는 위치에 배치되는 제3 투과 패턴 영역들을 가지는 마스크를 이용하여 비정질 실리콘 상에 레이저빔을 조사함으로써 상기 제1 및 제2 투과 패턴 영역들을 통하여 상기 레이저빔에 노출된 상기 비정질 실리콘의 용융과 결정화를 유도하고 상기 제3 투과 패턴 영역들을 통하여 결정립 경계가 나타나는 위치에 상기 레이저빔을 조사함으로써 상기 결정립 경계의 표면에 형성되는 산화막이 제거된 폴리 실리콘과;The first and second transmissive pattern regions intersected with each other and a smaller width than the first and second transmissive pattern regions are disposed at positions where grain boundaries of polysilicon formed by melting and crystallization of the amorphous silicon appear. Irradiating a laser beam onto amorphous silicon using a mask having third transmission pattern regions to induce melting and crystallization of the amorphous silicon exposed to the laser beam through the first and second transmission pattern regions and Polysilicon from which an oxide film formed on the surface of the grain boundary is removed by irradiating the laser beam to a position where the grain boundary appears through the transmission pattern regions; 상기 폴리 실리콘 상에 형성되는 반도체 스위치소자를 구비하는 것을 특징으로 하는 액정표시소자. And a semiconductor switch element formed on said polysilicon. 제 14 항에 있어서, The method of claim 14, 상기 반도체 스위치소자는 상기 데이터라인과 상기 게이트라인의 교차부에 형성되는 드레인전극 패턴을 통하여 상기 액정셀의 화소전극에 접속되어 상기 게이트라인으로부터의 스캔펄스에 응답하여 상기 액정셀의 화소전극에 상기 데이터라인 상의 전압을 공급하는 것을 특징으로 하는 액정표시소자. The semiconductor switch device is connected to a pixel electrode of the liquid crystal cell through a drain electrode pattern formed at an intersection of the data line and the gate line, and is connected to the pixel electrode of the liquid crystal cell in response to a scan pulse from the gate line. And a voltage on the data line. 제 14 항에 있어서, The method of claim 14, 상기 반도체 스위치소자는 상기 데이터라인에 데이터전압을 공급하기 위한 데이터 구동회로에 포함되는 것을 특징으로 하는 액정표시소자. And the semiconductor switch element is included in a data driving circuit for supplying a data voltage to the data line. 제 14 항에 있어서, The method of claim 14, 상기 반도체 스위치소자는 상기 게이트라인에 스캔펄스를 공급하기 위한 게이트 구동회로에 포함되는 것을 특징으로 하는 액정표시소자. And the semiconductor switch element is included in a gate driving circuit for supplying a scan pulse to the gate line.
KR10-2003-0040488A 2003-06-21 2003-06-21 Mask and Method of Fabricating Poly Silicon using the same and Liquid Crystal Display with the Poly Silicon and Method of Fabricating the Liquid Crystal Display KR100538329B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0040488A KR100538329B1 (en) 2003-06-21 2003-06-21 Mask and Method of Fabricating Poly Silicon using the same and Liquid Crystal Display with the Poly Silicon and Method of Fabricating the Liquid Crystal Display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0040488A KR100538329B1 (en) 2003-06-21 2003-06-21 Mask and Method of Fabricating Poly Silicon using the same and Liquid Crystal Display with the Poly Silicon and Method of Fabricating the Liquid Crystal Display

Publications (2)

Publication Number Publication Date
KR20040110930A KR20040110930A (en) 2004-12-31
KR100538329B1 true KR100538329B1 (en) 2005-12-22

Family

ID=37383251

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0040488A KR100538329B1 (en) 2003-06-21 2003-06-21 Mask and Method of Fabricating Poly Silicon using the same and Liquid Crystal Display with the Poly Silicon and Method of Fabricating the Liquid Crystal Display

Country Status (1)

Country Link
KR (1) KR100538329B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9812448B2 (en) 2014-12-17 2017-11-07 Samsung Electronics Co., Ltd. Semiconductor devices and methods for fabricating the same

Also Published As

Publication number Publication date
KR20040110930A (en) 2004-12-31

Similar Documents

Publication Publication Date Title
US6492213B1 (en) Semiconductor device, thin film transistor and method for producing the same, and liquid crystal display apparatus and method for producing the same
KR100671212B1 (en) Method for forming poly silicon
US6599783B2 (en) Method of fabricating a thin film including a protective layer as a mask
US7691545B2 (en) Crystallization mask, crystallization method, and method of manufacturing thin film transistor including crystallized semiconductor
US7745822B2 (en) Thin film transistor and thin film transistor substrate including a polycrystalline semiconductor thin film having a large heat capacity part and a small heat capacity part
KR20000001167A (en) Method for manufacturing a thin film transistor
KR100954332B1 (en) Liquid crystal display device and method of fabricating the same
KR100492152B1 (en) A method for crystallizing of an amorphous Si
JP2004335839A (en) Semiconductor thin film, thin-film transistor, method for manufacturing them, and apparatus for manufacturing semiconductor thin film
KR100333275B1 (en) TFT of LCD device and the same methode
KR20030069779A (en) Thin film transistor and method for manufacturing thereof
KR100966420B1 (en) Polycrystalline liquid crystal display device and fabrication method therof
KR100577795B1 (en) Method for forming polycrystalline silicon film
TWI260047B (en) Crystallized film and process for production thereof
JP5128767B2 (en) Display device and manufacturing method thereof
KR100660814B1 (en) method for fabricating semiconductor layer for thin film transistor
KR100487256B1 (en) method for thin film transistor using poly silicon
KR100538329B1 (en) Mask and Method of Fabricating Poly Silicon using the same and Liquid Crystal Display with the Poly Silicon and Method of Fabricating the Liquid Crystal Display
KR100710621B1 (en) Method for fabricating active layer for TFT type array substrate
US6346462B1 (en) Method of fabricating a thin film transistor
JPH06104432A (en) Film-shaped semiconductor device and its manufacture
KR100333269B1 (en) Thin film transistor, liquid crystal display and the method for fabricating the same
JP2004303761A (en) Method for manufacturing thin film transistor device, and thin film transistor device
KR101012794B1 (en) Forming method of polycrystalline silicon
JPH0982970A (en) Unsingle crystal semiconductor device and manufacture thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 14