KR100538071B1 - Image sensor having new salicide mask - Google Patents

Image sensor having new salicide mask Download PDF

Info

Publication number
KR100538071B1
KR100538071B1 KR10-2003-0092339A KR20030092339A KR100538071B1 KR 100538071 B1 KR100538071 B1 KR 100538071B1 KR 20030092339 A KR20030092339 A KR 20030092339A KR 100538071 B1 KR100538071 B1 KR 100538071B1
Authority
KR
South Korea
Prior art keywords
photodiode
gate
mask
image sensor
salicide
Prior art date
Application number
KR10-2003-0092339A
Other languages
Korean (ko)
Other versions
KR20050060654A (en
Inventor
이원호
장숙희
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR10-2003-0092339A priority Critical patent/KR100538071B1/en
Publication of KR20050060654A publication Critical patent/KR20050060654A/en
Application granted granted Critical
Publication of KR100538071B1 publication Critical patent/KR100538071B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명은 새로운 샐리사이드 마스크를 사용하여 마스크 시프트에 관계없이 리셋 및 선택 게이트에서의 시간지연 발생 가능성을 최소화하면서 포토다이오드의 광특성 저하를 방지할 수 있는 이미지센서를 제공한다.The present invention provides an image sensor that can prevent the degradation of the optical characteristics of the photodiode while minimizing the possibility of time delay in the reset and select gates regardless of the mask shift by using the new salicide mask.

본 발명은 포토다이오드, 포토다이오드 일측에서 포토다이오드와 이격되어 배치된 리셋 게이트, 및 포토다이오드 다른 측에서 포토다드에 인접하여 리셋 게이트와 평행하게 배치된 선택 게이트를 포함하는 화소영역; 및 화소영역의 포토다이오드와 포토다이오드에 인접한 부분의 선택 게이트를 마스킹하도록 배치된 샐리사이드 마스크를 포함하는 이미지센서에 의해 달성될 수 있다. 바람직하게, 리셋 게이트는 폴리실리콘 라인으로 이루어지고, 선택 게이트는 폴리실리콘 라인 또는 금속라인으로 이루어진다.The present invention provides a display device comprising: a pixel region including a photodiode, a reset gate spaced apart from the photodiode on one side of the photodiode, and a selection gate disposed in parallel with the reset gate adjacent to the photodiode on the other side of the photodiode; And a salicide mask disposed to mask the photodiode of the pixel region and the select gate of the portion adjacent to the photodiode. Preferably, the reset gate is made of polysilicon lines and the select gate is made of polysilicon lines or metal lines.

Description

새로운 샐리사이드 마스크를 구비한 이미지센서{IMAGE SENSOR HAVING NEW SALICIDE MASK} Image sensor with new salicide mask {IMAGE SENSOR HAVING NEW SALICIDE MASK}

본 발명은 이미지센서에 관한 것으로, 특히 새로운 샐리사이드 마스크를 구비한 이미지센서에 관한 것이다.The present invention relates to an image sensor, and more particularly to an image sensor having a new salicide mask.

일반적으로, 이미지센서는 광학영상(optical image)을 전기적 신호로 변환시키는 반도체 소자로서, 빛을 감지하는 광감지 부분과 감지된 빛을 전기적 신호로 처리하여 데이터화하는 로직회로 부분으로 구성되어 있으며, CMOS(Complementary Metal Oxide Semiconductor) 이미지센서의 경우에는 CMOS 기술을 이용하여 화소 수만큼 MOS 트랜지스터를 만들고 이것을 이용하여 차례차례 출력을 검출하는 스위칭 방식을 채용한다. In general, an image sensor is a semiconductor device that converts an optical image into an electrical signal. The image sensor is composed of an optical sensing part that senses light and a logic circuit part that processes the sensed light into an electrical signal to make data. (Complementary Metal Oxide Semiconductor) In the case of image sensor, CMOS technology is used to make MOS transistors by the number of pixels, and the switching method is used to detect the output sequentially.

이미지센서의 단위화소는 광감지 부분인 포토다이오드와 4개의 NMOS 트랜지스터로 구성되는데, 4개의 NMOS 트랜지스터 중 전송(Transfer) 트랜지스터는 포토다이오드에서 생성된 광전하를 플로팅 노드로 운송하는 역할을 하고, 리셋(Reset) 트랜지스터는 신호검출을 위해 플로팅 노드에 저장되어 있는 전하를 배출하는 역할을 하고, 구동(Drive) 트랜지스터는 소스팔로워(Source Follower) 역할을 하며, 선택(Selective) 트랜지스터는 스위칭(Switching) 및 어드레싱(Addressing) 역할을 한다.The unit pixel of the image sensor is composed of a photodiode, which is a light sensing part, and four NMOS transistors. Among the four NMOS transistors, a transfer transistor transports photocharges generated by the photodiode to a floating node, and is reset. The reset transistor serves to discharge the charge stored in the floating node for signal detection, the drive transistor serves as the source follower, and the selective transistor serves as the switching and It serves as addressing.

또한, 이미지센서에서는 포토다이오드를 보호하면서 동작 속도를 향상시키고 누설전류 특성 열화를 방지하기 위해, 화소간의 연결이 불가피하고 상대적으로 긴 길이의 폴리실리콘 라인으로 이루어진 리셋 게이트와 선택 게이트에 저항에 의한 시간지연 현상을 억제하기 위해 선택적으로 샐리사이드(Self Aligned Silicid; salicide)층을 형성하고 있다.In addition, in the image sensor, in order to protect the photodiode, improve the operation speed and prevent leakage current characteristics deterioration, the time between the reset gate and the selection gate made of a polysilicon line of inevitable and relatively long length is inevitable. In order to suppress the delay phenomenon, a salicide (Self Aligned Silicid) layer is selectively formed.

이러한 선택적 샐리사이드 형성을 위해 종래에는 샐리사이드 공정 전에 샐리사이드 방지막과 BARC(Bottom Anti-Reflective Coating)막을 순차적으로 형성하고, 먼저 BARC막을 에치백하여 게이트 상부의 샐리사이드 방지막을 노출시키고 다시 샐리사이드 방지막을 에치백하여 게이트 상부 표면을 노출시킨 후, 마스크 공정에 의해 리셋 및 선택 게이트만을 오픈시키는 공정을 수행하고 있다.In order to form such a selective salicide, conventionally, a salicide prevention film and a BARC (Bottom Anti-Reflective Coating) film are sequentially formed prior to the salicide process, and first, the BARC film is etched back to expose the salicide prevention film on the gate and then the salicide prevention film again. After etching back to expose the upper surface of the gate, a process of opening only the reset and select gate by a mask process is performed.

그러나, 이 경우 2회의 에치백 공정 및 마스크 공정을 수행하여야 하므로 공정이 복잡해지고 제조비용이 상승되는 문제가 발생하게 된다. 또한, BARC막의 에치백 후 마스크 공정을 수행해야 하므로 통상의 I-Line이 아닌 KrF 노광장비가 요구될 뿐만 아니라 BARC막의 에치백으로 인한 파티클(particle) 오염 등으로 인해 소자의 신뢰성이 현저하게 저하되는 문제가 발생하게 된다.However, in this case, since two etch back processes and a mask process have to be performed, a problem arises in that the process becomes complicated and the manufacturing cost increases. In addition, since the mask process must be performed after the etch back of the BARC film, KrF exposure equipment other than the conventional I-Line is required, and the reliability of the device is remarkably degraded due to particle contamination caused by the etch back of the BARC film. Problems will arise.

이에 대하여, 최근 I-Line 노광장비를 이용하여, 도 1에 도시된 바와 같이, 샐리사이드 형성영역(S1, S2)인 리셋 게이트(Rx) 및 선택 게이트(Sx)는 오픈시키고 액티브 영역(A)을 포함하는 샐리사이드 비형성영역(NS1, NS2, NS3)은 모두 마스킹하는 새로운 샐리사이드 마스크(100)를 적용하여 선택적으로 샐리사이층을 형성하는 방법이 제시되었다.On the other hand, using the recent I-Line exposure equipment, as shown in Fig. 1, the reset gate Rx and the select gate Sx, which are salicide forming regions S1 and S2, are opened and the active region A is opened. A method of selectively forming a salicide layer by applying a new salicide mask 100 masking all of the salicide non-forming regions NS1, NS2, and NS3 including the same has been proposed.

그러나, 이러한 새로운 샐리사이드 마스크(100)를 적용하더라도 I-라인 노광장비의 경우 통상적으로 약 0.1㎛ 정도의 마스크 시프트(shift)가 발생할 가능성이 높기 때문에 마스크 정렬제어가 필요하고, 예컨대 0.18㎛ 이하 기술의 CMOS 이미지센서에서는, 샐리사이드 마스크 시프트가 발생하게 되면 게이트(Rx, Sx)에는 불균일하게 샐리사이드층이 형성되어 시간지연 발생 가능성이 높아지게 되고, 특히 포토다이오드에 인접한 선택 게이트 부분에서 마스크 시프트가 발생하게 되면, 포토다이오드의 광특성이 현저하게 저하되는 문제가 발생하게 된다.However, even if such a new salicide mask 100 is applied, mask alignment control is necessary because I-line exposure equipment typically has a high probability of about 0.1 μm of mask shift, for example, technology of 0.18 μm or less. In the CMOS image sensor, when a salicide mask shift occurs, a non-uniformly formed salicide layer is formed in the gates Rx and Sx, which increases the possibility of time delay, particularly in the selection gate portion adjacent to the photodiode. This causes a problem that the optical characteristics of the photodiode are significantly lowered.

본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 새로운 샐리사이드 마스크를 사용하여 마스크 시프트에 관계없이 리셋 및 선택 게이트에서의 시간지연 발생 가능성을 최소화하면서 포토다이오드의 광특성 저하를 방지할 수 있는 이미지센서를 제공하는데 그 목적이 있다. The present invention has been proposed to solve the above problems of the prior art, by using a new salicide mask to reduce the optical characteristics of the photodiode while minimizing the possibility of time delay in the reset and select gates regardless of the mask shift. The purpose is to provide an image sensor that can be prevented.

상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 포토다이오드와, 상기 포토다이오드 일측에서 상기 포토다이오드와 이격되어 배치된 리셋 게이트와, 상기 포토다이오드의 다른 측에서 상기 포토다이오드에 인접하고, 상기 리셋 게이트와 평행하게 배치된 선택 게이트를 포함하는 화소영역과, 상기 화소영역의 포토다이오드와, 상기 포토다이오드에 인접한 부분의 상기 선택 게이트에 샐리사이드층이 형성되지 않도록 하기 위하여 상기 포토 다이오드와 상기 선택 게이트의 일부를 마스킹하도록 배치된 샐리사이드 마스크를 포함하는 이미지센서를 제공한다. According to an aspect of the present invention for achieving the above technical problem, a photodiode, a reset gate disposed spaced apart from the photodiode on one side of the photodiode, and the other side of the photodiode adjacent to the photodiode And a photodiode comprising a pixel region including a selection gate disposed in parallel with the reset gate, a photodiode of the pixel region, and a salicide layer on the selection gate in a portion adjacent to the photodiode. An image sensor including a salicide mask disposed to mask a portion of the selection gate is provided.

바람직하게, 리셋 게이트는 폴리실리콘 라인으로 이루어지고, 선택 게이트는 폴리실리콘 라인 또는 금속라인으로 이루어진다.Preferably, the reset gate is made of polysilicon lines and the select gate is made of polysilicon lines or metal lines.

또한, 상기의 기술적 과제를 달성하기 위한 본 발명의 다른 측면에 따르면, 포토다이오드와, 상기 포토다이오드 일측에서 상기 포토다이오드와 이격되어 배치된 리셋 게이트와, 상기 포토다이오드의 다른 측에서 상기 포토다이오드에 인접하고, 상기 리셋 게이트와 평행하게 배치된 선택 게이트를 포함하는 화소영역과, 상기 화소영역의 포토다이오드와, 상기 포토다이오드에 인접한 부분의 상기 선택 게이트 및 상기 리셋 게이트까지 샐리사이드층이 형성되지 않도록 하기 위하여 상기 포토 다이오드와, 상기 선택 게이트 및 상기 선택 게이트의 일부를 마스킹하도록 배치된 샐리사이드 마스크를 포함하는 이미지센서를 제공한다. In addition, according to another aspect of the present invention for achieving the above technical problem, a photodiode, a reset gate disposed to be spaced apart from the photodiode on one side of the photodiode, and the photodiode on the other side of the photodiode A pixel region including a select gate adjacent to and parallel to the reset gate, a photodiode of the pixel region, and the select gate and the reset gate of a portion adjacent to the photodiode so that a salicide layer is not formed To provide an image sensor including the photodiode, and the salicide mask disposed to mask the selection gate and a portion of the selection gate.

바람직하게, 리셋 게이트는 폴리실리콘 라인 또는 금속라인으로 이루어지고, 선택 게이트는 폴리실리콘 라인 또는 금속라인으로 이루어진다.Preferably, the reset gate is made of polysilicon lines or metal lines, and the select gate is made of polysilicon lines or metal lines.

이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.Hereinafter, preferred embodiments of the present invention will be introduced in order to enable those skilled in the art to more easily carry out the present invention.

도 2를 참조하여 본 발명의 실시예에 따른 이미지센서를 설명한다.An image sensor according to an embodiment of the present invention will be described with reference to FIG. 2.

도 2에 도시된 바와 같이, 화소영역에는 종래와 마찬가지로 포토다이오드 (PD), 전송 게이트 및 구동 게이트(미도시)가 각각 배치되고, 포토다이오드(PD) 일 측에는 상대적으로 긴 길이의 리셋 게이트(Rx)가 포토다이오드(PD)와 이격되어 배치되고, 포토다이오드(PD) 다른 측에는 상대적으로 긴 길이의 선택 게이트(Sx)가 포토다이오드(PD)에 인접하면서 리셋 게이트(Rx)와 평행하게 배치되며, 샐리사이드 마스크 패턴(200a)이 종래와 달리 화소영역의 포토다이오드(PD)와 포토다이오드 (PD)에 인접한 부분의 선택 게이트(Sx)를 마스킹하도록 배치된다. As shown in FIG. 2, a photodiode PD, a transfer gate, and a driving gate (not shown) are respectively disposed in the pixel region, and a relatively long reset gate Rx is disposed on one side of the photodiode PD. ) Is spaced apart from the photodiode PD, and a relatively long length select gate Sx is disposed on the other side of the photodiode PD in parallel with the reset gate Rx while adjacent to the photodiode PD. Unlike the prior art, the salicide mask pattern 200a is disposed to mask the photodiode PD and the selection gate Sx of a portion adjacent to the photodiode PD in the pixel region.

이에 따라, 약간의 마스크 시프트가 발생하더라도 리셋 게이트(Rx)에는 안정적으로 샐리사이드층을 형성할 수 있고, 포토다이오드에서의 샐리사이드층 형성을 방지할 수 있으므로, 리셋 게이트에서의 시간지연 발생 가능성을 최소화하면서 포토다이오드의 광특성 저하를 방지할 수 있다. Accordingly, even if a slight mask shift occurs, the salicide layer can be stably formed in the reset gate Rx, and the formation of the salicide layer in the photodiode can be prevented, thereby preventing the possibility of time delay in the reset gate. It is possible to prevent the photodiode deterioration while minimizing.

한편, 샐리사이드 마스크(200a)에 의해 포토다이오드(PD)와 인접한 부분의 선택 게이트(Sx)가 마스킹되어 선택 게이트(Sx)에 샐리사이드 형성이 이루어지지 않으므로 선택 게이트(Sx)에서는 시간지연 발생이 높아지게 되는데, 선택 게이트 (Sx)를 폴리실리콘 라인 대신 배선 공정시 금속라인으로 형성하게 되면 이를 최소화할 수 있다.On the other hand, since the select gate Sx of the portion adjacent to the photodiode PD is masked by the salicide mask 200a and no salicide is formed on the select gate Sx, time delay occurs in the select gate Sx. When the select gate Sx is formed of a metal line during the wiring process instead of a polysilicon line, this can be minimized.

또한, 샐리사이드층 형성영역이 넓어지면서 액티브 영역에서의 접합 누설전류 발생 가능성이 높아지게 되는데, 이를 감안하여 마스크 패턴(200b)을 도 3과 같이, 포토다이오드(PD) 및 이와 인접한 선택 게이트(Sx) 뿐만 아니라 리셋 게이트(Rx)까지 마스킹하도록 배치하여 샐리사이드층 형성영역을 상대적으로 감소시킬 수 있다. 또한, 이때 발생되는 선택 게이트(Sx) 및 리셋 게이트(Rx)에서의 시간지연 문제는 선택 게이트(Sx) 또는 리셋 게이트(Rx)를 폴리실리콘 라인 대신 배선 공정 시 금속라인으로 형성하거나, 이들 모두를 금속라인으로 형성하여 해결할 수 있다.In addition, as the salicide layer forming region becomes wider, a possibility of generating a junction leakage current in the active region is increased. In view of this, the mask pattern 200b may be formed as shown in FIG. 3 by using the photodiode PD and the select gate Sx adjacent thereto. In addition, the salicide layer forming region may be relatively reduced by disposing the reset gate Rx. In addition, the problem of time delay in the selection gate Sx and the reset gate Rx generated at this time may include the selection gate Sx or the reset gate Rx as a metal line during the wiring process instead of the polysilicon line, or both of them. It can be solved by forming a metal line.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.

전술한 본 발명은 샐리사이드층 형성영역이 상대적으로 넓은 새로운 샐리사이드 마스크를 사용하면서 리셋 게이트 및 선택 게이트의 저항을 감소시킴으로써, 마스크 시프트에 관계없이 리셋 게이트 및 선택 게이트에서의 시간지연 발생 가능성을 최소화할 수 있고 포토다이오드의 광특성 저하를 방지할 수 있으므로, 이미지센서의 신뢰성을 향상시킬 수 있다.The present invention described above reduces the resistance of the reset gate and the select gate while using a new salicide mask having a relatively large salicide layer forming region, thereby minimizing the possibility of time delay in the reset gate and the select gate regardless of the mask shift. It is possible to prevent the degradation of the optical characteristics of the photodiode, and thus to improve the reliability of the image sensor.

도 1은 종래 이미지센서의 샐리사이드 마스크를 나타낸 레이아웃(layout) 평면도.1 is a layout plan view showing a salicide mask of a conventional image sensor.

도 2는 본 발명의 실시예에 따른 이미지센서의 샐리사이드 마스크를 나타낸 레이아웃 평면도.2 is a layout plan view showing a salicide mask of an image sensor according to an exemplary embodiment of the present invention.

도 3은 본 발명의 다른 실시예에 따른 이미지센서의 샐리사이드 마스크를 나타낸 레이아웃 평면도.3 is a layout plan view showing a salicide mask of an image sensor according to another exemplary embodiment of the present invention.

※도면의 주요부분에 대한 부호의 설명※ Explanation of symbols for main parts of drawing

200a, 200b : 샐리사이드 마스크200a, 200b: salicide mask

Rx : 리셋 게이트Rx: reset gate

Sx : 선택 게이트Sx: selection gate

PD : 포토다이오드PD: Photodiode

Claims (6)

포토다이오드와, 상기 포토다이오드 일측에서 상기 포토다이오드와 이격되어 배치된 리셋 게이트와, 상기 포토다이오드의 다른 측에서 상기 포토다이오드에 인접하고, 상기 리셋 게이트와 평행하게 배치된 선택 게이트를 포함하는 화소영역; 및 A pixel region including a photodiode, a reset gate spaced apart from the photodiode on one side of the photodiode, and a selection gate adjacent to the photodiode on the other side of the photodiode and disposed in parallel with the reset gate ; And 상기 화소영역의 포토다이오드와, 상기 포토다이오드에 인접한 부분의 상기 선택 게이트에 샐리사이드층이 형성되지 않도록 하기 위하여 상기 포토 다이오드와 상기 선택 게이트의 일부를 마스킹하도록 배치된 샐리사이드 마스크를 포함하는 이미지센서.An image sensor including a photodiode in the pixel region and a salicide mask disposed to mask a portion of the photodiode and the select gate so that a salicide layer is not formed in the select gate in a portion adjacent to the photodiode . 제 1 항에 있어서, The method of claim 1, 상기 리셋 게이트는 폴리실리콘 라인으로 이루어진 것을 특징으로 하는 이미지센서.The reset gate is an image sensor, characterized in that consisting of a polysilicon line. 제 1 항 또는 제 2 항에 있어서, The method according to claim 1 or 2, 상기 선택 게이트는 폴리실리콘 라인 또는 금속라인으로 이루어진 것을 특징으로 하는 이미지센서.The selection gate is an image sensor comprising a polysilicon line or a metal line. 포토다이오드와, 상기 포토다이오드 일측에서 상기 포토다이오드와 이격되어 배치된 리셋 게이트와, 상기 포토다이오드의 다른 측에서 상기 포토다이오드에 인접하고, 상기 리셋 게이트와 평행하게 배치된 선택 게이트를 포함하는 화소영역; 및 A pixel region including a photodiode, a reset gate spaced apart from the photodiode on one side of the photodiode, and a selection gate adjacent to the photodiode on the other side of the photodiode and disposed in parallel with the reset gate ; And 상기 화소영역의 포토다이오드와, 상기 포토다이오드에 인접한 부분의 상기 선택 게이트 및 상기 리셋 게이트까지 샐리사이드층이 형성되지 않도록 하기 위하여 상기 포토 다이오드와, 상기 선택 게이트 및 상기 선택 게이트의 일부를 마스킹하도록 배치된 샐리사이드 마스크를 포함하는 이미지센서.Masking the photodiode, the select gate and a part of the select gate so that a salicide layer is not formed from the photodiode of the pixel region and the select gate and the reset gate in a portion adjacent to the photodiode. An image sensor comprising a salicide mask. 제 4 항에 있어서, The method of claim 4, wherein 상기 리셋 게이트는 폴리실리콘 라인 또는 금속라인으로 이루어진 것을 특징으로 하는 이미지센서.The reset gate is an image sensor comprising a polysilicon line or a metal line. 제 4 항 또는 제 5 항에 있어서, The method according to claim 4 or 5, 상기 선택 게이트는 폴리실리콘 라인 또는 금속라인으로 이루어진 것을 특징으로 하는 이미지센서.The selection gate is an image sensor comprising a polysilicon line or a metal line.
KR10-2003-0092339A 2003-12-17 2003-12-17 Image sensor having new salicide mask KR100538071B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0092339A KR100538071B1 (en) 2003-12-17 2003-12-17 Image sensor having new salicide mask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0092339A KR100538071B1 (en) 2003-12-17 2003-12-17 Image sensor having new salicide mask

Publications (2)

Publication Number Publication Date
KR20050060654A KR20050060654A (en) 2005-06-22
KR100538071B1 true KR100538071B1 (en) 2005-12-20

Family

ID=37253338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0092339A KR100538071B1 (en) 2003-12-17 2003-12-17 Image sensor having new salicide mask

Country Status (1)

Country Link
KR (1) KR100538071B1 (en)

Also Published As

Publication number Publication date
KR20050060654A (en) 2005-06-22

Similar Documents

Publication Publication Date Title
US7232698B2 (en) Method for fabricating CMOS image sensor protecting low temperature oxide delamination
JP2005354075A (en) Manufacturing method of cmos image sensor
US20050139878A1 (en) CMOS image sensor and method for fabricating the same
KR100672671B1 (en) CMOS image sensor and method for manufacturing the same
KR100538071B1 (en) Image sensor having new salicide mask
KR100606934B1 (en) Method of fabricating a CMOS image sensor
KR100984913B1 (en) Method of manufacturing cmos image sensor
KR100538072B1 (en) Method of manufacturing image sensor having salicide layer
KR100521966B1 (en) Method of manufacturing cmos image sensor
US7683448B2 (en) CMOS image sensor
KR100977099B1 (en) Method for fabricating cmos image sensor with improved margin of silicide process
KR100537547B1 (en) Layout structure of image sensor capable of improving dark property
KR100672715B1 (en) CMOS image sensor and method for fabricating the same
KR100461974B1 (en) Method for fabricating partial silicide in cmos image sensor
KR100713349B1 (en) Fabrication method of cmos image sensor
KR20050070934A (en) Cmos image sensor and its fabricating method
KR100529670B1 (en) Cmos image sensor and manufacturing method thereof
KR100388473B1 (en) Method for fabricating semiconductor device
KR100984927B1 (en) Method of manufacturing cmos image sensor
KR100989987B1 (en) Fabricating method for cmos image sensor with protecting peeling of over coating layer
KR20050014078A (en) Image sensor with high sensitivity
KR100699145B1 (en) Overlay vernier
KR100531940B1 (en) Method of manufacturing image sensor
KR100754147B1 (en) Method of manufacturing semiconductor device
KR20030037878A (en) Method of manufacturing coms image sensor

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111129

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee