KR100536243B1 - Plasma display panel and driving method thereof - Google Patents

Plasma display panel and driving method thereof Download PDF

Info

Publication number
KR100536243B1
KR100536243B1 KR1020040050878A KR20040050878A KR100536243B1 KR 100536243 B1 KR100536243 B1 KR 100536243B1 KR 1020040050878 A KR1020040050878 A KR 1020040050878A KR 20040050878 A KR20040050878 A KR 20040050878A KR 100536243 B1 KR100536243 B1 KR 100536243B1
Authority
KR
South Korea
Prior art keywords
electrode
electrodes
substrate
partition member
voltage
Prior art date
Application number
KR1020040050878A
Other languages
Korean (ko)
Inventor
신승록
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040050878A priority Critical patent/KR100536243B1/en
Application granted granted Critical
Publication of KR100536243B1 publication Critical patent/KR100536243B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/16AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided inside or on the side face of the spacers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296Driving circuits for producing the waveforms applied to the driving electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/24Sustain electrodes or scan electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/36Spacers, barriers, ribs, partitions or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/22Electrodes
    • H01J2211/32Disposition of the electrodes
    • H01J2211/326Disposition of electrodes with respect to cell parameters, e.g. electrodes within the ribs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/34Vessels, containers or parts thereof, e.g. substrates
    • H01J2211/36Spacers, barriers, ribs, partitions or the like
    • H01J2211/361Spacers, barriers, ribs, partitions or the like characterized by the shape

Abstract

본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널은, 대향 배치되는 제1 기판 및 제2 기판과; 상기 제1 기판에 일 방향을 따라 나란히 형성되는 어드레스전극들과; 상기 제1 기판과 제2 기판의 사이공간에 상기 어드레스전극과 나란한 방향으로 배치되는 제1 격벽부재와, 상기 어드레스전극과 교차하는 방향으로 배치되는 제2 격벽부재와, 상기 한 쌍의 제2 격벽부재 사이에서 상기 제1 기판에 인접하여 배치되며 상기 제2 격벽부재와 나란하게 형성되는 제3 격벽부재와, 상기 제3 격벽부재와 대응하는 형상으로 상기 제2 기판에 인접하여 형성되는 제4 격벽부재를 포함하여 다수의 방전셀들을 구획하는 격벽과; 상기 각 방전셀 내에 형성되는 형광체층과; 상기 제1 기판과 제2 기판의 사이에서, 상기 각 방전셀을 구성하는 제2 격벽부재들에 대응하면서 이와 나란한 방향을 따라 길게 이어져 형성되는 제1 전극과 제2 전극들; 및 상기 제1 전극과 제2 전극 사이에 배치되며, 상기 제1 격벽부재를 가로질러 상기 방전셀 내부공간을 관통하여 지나도록 형성되는 제3 전극들을 포함한다.According to an embodiment of the present invention, a plasma display panel includes: a first substrate and a second substrate facing each other; Address electrodes formed on the first substrate in parallel with one direction; A first partition member disposed in a direction parallel to the address electrode in a space between the first substrate and the second substrate, a second partition member disposed in a direction crossing the address electrode, and the pair of second partition walls A third partition member disposed between the members adjacent to the first substrate and formed to be parallel to the second partition member, and a fourth partition wall formed adjacent to the second substrate in a shape corresponding to the third partition member; A partition wall including a member to partition a plurality of discharge cells; A phosphor layer formed in each of the discharge cells; First and second electrodes between the first substrate and the second substrate, the first electrode and the second electrode being formed to extend in parallel with the second partition members constituting the discharge cells; And third electrodes disposed between the first electrode and the second electrode and formed to pass through the discharge cell inner space across the first partition member.

Description

플라즈마 디스플레이 패널 및 그 구동 방법{PLASMA DISPLAY PANEL AND DRIVING METHOD THEREOF}Plasma display panel and its driving method {PLASMA DISPLAY PANEL AND DRIVING METHOD THEREOF}

본 발명은 플라즈마 디스플레이 패널 및 그 구동 방법에 관한 것으로서, 보다 상세하게는 고정세(higher density), 고휘도(high luminance) 디스플레이 실현에 유리한 전극구조를 갖는 플라즈마 디스플레이 패널 및 그 구동방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel and a driving method thereof, and more particularly, to a plasma display panel having an electrode structure advantageous for realizing a high density, high luminance display, and a driving method thereof.

일반적으로 플라즈마 디스플레이 패널(plasma display panel, 이하 'PDP'라 한다)은 기체방전을 통하여 얻어진 플라즈마로부터 방사되는 진공자외선(vacuum ultraviolet: VUV)이 형광체를 여기시킴으로써 발생되는 가시광을 이용하여 영상을 구현하는 디스플레이 소자이다. 이러한 PDP는 60인치 이상의 초대형 화면을 불과 10cm 이내의 두께로 구현할 수 있고, CRT와 같은 자발광 디스플레이 소자이므로 색재현력이 우수하고 시야각에 따른 왜곡현상이 없는 특성을 가진다. 또한 LCD 등에 비해 제조공법이 단순하여 생산성 및 원가 측면에서도 강점을 가지므로 차세대 산업용 평판 디스플레이 및 가정용 TV 디스플레이로 각광 받고 있다.In general, a plasma display panel (hereinafter referred to as a 'PDP') is used to implement an image using visible light generated by a vacuum ultraviolet ray (VUV) emitted from a plasma obtained through gas discharge. Display element. Such a PDP can realize an ultra-large screen of 60 inches or more with a thickness of only 10 cm or less, and is a self-luminous display device such as a CRT. In addition, the manufacturing method is simpler than LCD, and thus has advantages in terms of productivity and cost.

PDP의 구조는 1970년대부터 오랜 기간에 걸쳐 발전되어 왔는데, 현재 일반적으로 알려져 있는 구조는 3전극 면방전형 구조이다. 3전극 면방전형 구조는 동일면상에 위치한 두 개의 전극을 포함한 1개의 기판과 이로부터 일정 거리를 두고 이격되어 수직방향으로 이어지는 어드레스전극을 포함한 또 다른 기판으로 이루어지며, 그 사이에 방전가스가 봉입된 구조이다. 일반적으로 방전의 유무는 각 라인에 연결되어 독립적으로 제어되는 주사전극과 대향하고 있는 어드레스전극의 방전에 의해 결정되고, 휘도를 표시하는 유지방전은 동일 면상에 위치한 두 전극군(群)에 의해 이루어진다.The structure of the PDP has been developed for a long time since the 1970s, and the structure generally known is a three-electrode surface discharge type structure. The three-electrode surface discharge type structure consists of one substrate including two electrodes located on the same surface and another substrate including address electrodes vertically spaced apart from each other at a predetermined distance therebetween, with a discharge gas enclosed therebetween. Structure. In general, the presence or absence of the discharge is determined by the discharge of the address electrode facing the scan electrode independently connected to each line, and the sustain discharge indicating the luminance is performed by two electrode groups located on the same plane. .

PDP는 사람이 볼 수 있는 가시광을 만들기 위해서 글로우 방전(glow discharge)을 이용하는데, 이 글로우 방전이 발생한 후 사람의 눈에 가시광이 도달하기까지 몇 단계를 거치게 된다. 즉 글로우 방전이 발생하면 전자와 기체들간의 충돌에 의해 여기된 기체를 생성하게 되고, 이렇게 여기된 기체로부터 자외선이 발생된다. 자외선은 방전셀 내의 형광체와 충돌하여 가시광을 생성하고, 이 가시광은 전면의 투명기판을 통과하여 사람의 눈에 도달된다. 이와 같은 단계를 거치면서 입력 에너지(input power)는 상당량 손실된다.PDP uses a glow discharge to make visible light visible to humans, which takes several steps to reach the human eye after the glow discharge occurs. That is, when a glow discharge occurs, an excited gas is generated by collision between electrons and gases, and ultraviolet rays are generated from the excited gas. Ultraviolet rays collide with the phosphor in the discharge cell to generate visible light, and the visible light passes through the transparent substrate on the front surface and reaches the human eye. This step results in a significant loss of input power.

글로우 방전은 보통 저기압(< 1 atm)하에서 방전개시전압 이상의 전압을 두 전극 사이에 인가함으로 해서 얻어진다. 방전개시전압은 기체의 종류, 분위기 압력, 전극간 거리의 함수이다. AC 방전의 경우는 이 세 가지 외에 유전체의 커패시턴스(유전율, 전극면적, 유전체 두께)와 인가전압의 주파수에도 방전개시전압이 영향을 받는다.Glow discharges are usually obtained by applying a voltage above the discharge start voltage between two electrodes under a low atmospheric pressure (<1 atm). The discharge start voltage is a function of the type of gas, the atmospheric pressure, and the distance between electrodes. In the case of AC discharge, in addition to these three, the discharge start voltage is also affected by the dielectric capacitance (dielectric constant, electrode area, dielectric thickness) and the frequency of the applied voltage.

방전이 개시되기 위해서는 상당히 높은 전압이 필요하나 일단 방전이 일어나면 음극과 양극 주변에 생성되는 공간 전하의 차이에 의해서 음극과 양극 사이에서의 전압분포는 도 1과 같은 왜곡된 형태를 갖는다. 도 1은 두 전극 주변, 즉 캐소드 쉬스(cathode sheath)와 애노드 쉬스(anode sheath)라 불리는 영역에서 전압의 대부분이 소비되고 있다는 것을 보여주고 있으며, 상대적으로 파지티브 칼럼(positive column) 영역에서 소비되는 전압의 양은 미미한 것을 볼 수 있다. 특히 PDP에서 발생하는 글로우 방전은 캐소드 쉬스에서 소비되는 전압이 애노드 쉬스의 전압보다 훨씬 높다고 알려져 있다.Although a very high voltage is required to initiate the discharge, the voltage distribution between the cathode and the anode is distorted as shown in FIG. 1 due to the difference in the space charge generated around the cathode and the anode once the discharge occurs. FIG. 1 shows that most of the voltage is being consumed around two electrodes, that is, in areas called cathode sheath and anode sheath, and in the relatively positive column region. It can be seen that the amount of voltage is small. In particular, the glow discharge generated in the PDP is known that the voltage consumed in the cathode sheath is much higher than the voltage of the anode sheath.

형광체에서 가시광의 방출은 자외선과 형광체와의 충돌에 의하여 발생하고, 자외선은 여기상태(excited state)의 제논(Xe)이 안정된 상태(ground state)의 제논(Xe)으로 에너지 준위가 바뀔 때 생성된다. 한편, 여기상태의 제논(Xe)은 안정된 상태의 제논(Xe)과 전자와의 충돌에 의해서 만들어진다. 따라서 입력 에너지 중 가시광을 생성하는 비율, 즉 발광효율을 높이기 위해서는 전자가열 효율(electron heating efficiency)을 증가시켜야 한다. The emission of visible light in the phosphor is caused by the collision of the ultraviolet light with the phosphor, and the ultraviolet light is generated when the energy level is changed from the excited state of Xen to the ground state of Xen. . On the other hand, xenon Xe in an excited state is made by collision between Xen in stable state and electrons. Therefore, in order to increase the ratio of generating visible light among the input energy, that is, the luminous efficiency, the electron heating efficiency must be increased.

일반적으로 파지티브 칼럼 영역에서 전자가열 효율이 캐소드 쉬스영역에서의 전자가열 효율에 비하여 높기 때문에, PDP 발광효율의 향상은 파지티브 칼럼 영역을 증가시킴으로써 가능하다. 쉬스 영역은 동일한 압력 하에서는 그 두께가 거의 같으므로, 발광효율을 증가시키기 위해서는 방전의 길이를 증가시킬 필요가 있다.In general, since the electron heating efficiency in the positive column region is higher than the electron heating efficiency in the cathode sheath region, the improvement of the PDP luminous efficiency is possible by increasing the positive column region. Since the sheath region has almost the same thickness under the same pressure, it is necessary to increase the length of the discharge in order to increase the luminous efficiency.

3전극 구조를 갖는 PDP의 경우, 두 개의 전극 사이가 가장 가까운 영역―방전셀 중심부분―에서 방전이 개시되며, 그 후 방전은 전극의 가장자리 영역으로 이동한다. 방전이 중심영역에서 일어나는 이유는 이 영역에서의 방전개시전압이 낮기 때문이다. 일반적으로 방전개시전압은 압력과 전극간 거리의 곱의 함수이며, PDP 운전영역은 파셴 곡선(Paschen curve)의 최소치 오른쪽에 위치한다. 일단 방전이 개시되면 공간전하의 형성으로 방전개시전압보다 훨씬 낮은 전압 하에서 방전이 유지되며, 두 개의 전극 사이에 걸리는 전압은 시간에 따라 점점 낮아진다. 방전 개시 후, 중심영역에 이온과 전자가 쌓임에 따라서 전기장의 세기는 약해지며 이 영역에서 방전은 사라지게 된다. In the case of a PDP having a three-electrode structure, discharge is initiated in the region closest to the two electrodes-at the center of the discharge cell-and the discharge then moves to the edge region of the electrode. The discharge occurs in the center region because the discharge start voltage in this region is low. In general, the discharge start voltage is a function of the product of the pressure and the distance between the electrodes, and the PDP operating region is located to the right of the minimum value of the Paschen curve. Once the discharge is initiated, the discharge is maintained under a voltage much lower than the discharge start voltage due to the formation of space charge, and the voltage between the two electrodes gradually decreases with time. After the start of the discharge, the intensity of the electric field is weakened as ions and electrons accumulate in the central region, and the discharge disappears in this region.

캐소드와 애노드 스팟(spot)은 시간이 흐름에 따라서 표면 전하(surface charge)가 없는 영역, 즉 전극 가장자리 주변으로 이동하게 된다. 이 때, 두 전극 사이에 걸리는 전압이 시간에 따라서 감소되기 때문에 방전셀 중심영역(발광효율이 낮은 구조)에서는 강방전이 일어나고, 방전셀 가장자리 부근(발광효율이 높은 구조)에서는 약방전이 일어나게 된다. 이와 같은 원리로 기존의 3전극 면방전 구조는 입력 에너지 중에서 전자를 가열하는데 사용되는 비율이 낮을 수밖에 없으며, 결과적으로 발광효율도 낮게 된다.Cathode and anode spots move over time in areas free of surface charge, ie around the electrode edges. At this time, since the voltage applied between the two electrodes decreases with time, strong discharge occurs in the center region of the discharge cell (low light emitting efficiency), and weak discharge occurs near the edge of the discharge cell (high light emitting efficiency). . Based on the same principle, the conventional three-electrode surface discharge structure has a low ratio used for heating electrons among the input energy, resulting in low luminous efficiency.

이와 같은 3전극 구조가 갖는 약점을 극복하기 위해서는 표시전극 사이의 거리를 크게 하는 방법을 고려해 볼 수 있으나, 이는 방전개시전압의 상승을 야기한다.In order to overcome the weakness of the three-electrode structure, a method of increasing the distance between the display electrodes may be considered, but this causes an increase in the discharge start voltage.

본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 창안된 것으로, 그 목적은 유지방전 및 어드레스방전에 관여하는 전극을 방전셀 내부 공간에 위치시킴으로써 유지방전 및 어드레스방전을 대향방전으로 유도하고 방전개시전압을 낮출 수 있는 플라즈마 디스플레이 패널 및 그 구동 방법을 제공하는 것이다.The present invention has been made to solve the above problems, and its object is to place the electrodes involved in the sustain discharge and the address discharge in the discharge cell interior space to induce the sustain discharge and the address discharge to the opposite discharge and discharge start voltage. It is to provide a plasma display panel and a driving method thereof that can lower the.

본 발명의 다른 목적은 유지방전에 관여하는 전극을 격벽 내에 형성함으로써 보다 긴 방전경로를 확보할 수 있는 플라즈마 디스플레이 패널 및 그 구동 방법을 제공하는 것이다.Another object of the present invention is to provide a plasma display panel and a method of driving the same, which can secure a longer discharge path by forming electrodes in the partition wall that are involved in sustain discharge.

상기의 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널은, 대향 배치되는 제1 기판 및 제2 기판과; 상기 제1 기판에 일 방향을 따라 나란히 형성되는 어드레스전극들과; 상기 제1 기판과 제2 기판의 사이공간에 상기 어드레스전극과 나란한 방향으로 배치되는 제1 격벽부재와, 상기 어드레스전극과 교차하는 방향으로 배치되는 제2 격벽부재와, 상기 한 쌍의 제2 격벽부재 사이에서 상기 제1 기판에 인접하여 배치되며 상기 제2 격벽부재와 나란하게 형성되는 제3 격벽부재와, 상기 제3 격벽부재와 대응하는 형상으로 상기 제2 기판에 인접하여 형성되는 제4 격벽부재를 포함하여 다수의 방전셀들을 구획하는 격벽과; 상기 각 방전셀 내에 형성되는 형광체층과; 상기 제1 기판과 제2 기판의 사이에서, 상기 각 방전셀을 구성하는 제2 격벽부재들에 대응하면서 이와 나란한 방향을 따라 길게 이어져 형성되는 제1 전극과 제2 전극들; 및 상기 제1 전극과 제2 전극 사이에 배치되며, 상기 제1 격벽부재를 가로질러 상기 방전셀 내부공간을 관통하여 지나도록 형성되는 제3 전극들을 포함한다.In order to achieve the above object, a plasma display panel according to an exemplary embodiment of the present invention includes: a first substrate and a second substrate facing each other; Address electrodes formed on the first substrate in parallel with one direction; A first partition member disposed in a direction parallel to the address electrode in a space between the first substrate and the second substrate, a second partition member disposed in a direction crossing the address electrode, and the pair of second partition walls A third partition member disposed between the members adjacent to the first substrate and formed to be parallel to the second partition member, and a fourth partition wall formed adjacent to the second substrate in a shape corresponding to the third partition member; A partition wall including a member to partition a plurality of discharge cells; A phosphor layer formed in each of the discharge cells; First and second electrodes between the first substrate and the second substrate, the first electrode and the second electrode being formed to extend in parallel with the second partition members constituting the discharge cells; And third electrodes disposed between the first electrode and the second electrode and formed to pass through the discharge cell inner space across the first partition member.

상기 제1 전극, 제2 전극 및 제3 전극들 각각은 외면이 유전층으로 둘러싸여 이루어지며, 상기 제1 전극 및 제2 전극들의 길이방향에 수직한 단면과 이들에 각각 대응되는 상기 제2 격벽부재의 길이방향에 수직한 단면은 실질적으로 동일한 대칭축을 갖도록 하는 것이 바람직하다. 상기 제3 전극들은 상기 제1 격벽부재들을 관통하도록 형성될 수 있다.Each of the first electrode, the second electrode, and the third electrode has an outer surface surrounded by a dielectric layer, and includes a cross section perpendicular to the longitudinal direction of the first electrode and the second electrode, and the second partition member corresponding to each of them. It is preferable that the cross section perpendicular to the longitudinal direction have substantially the same axis of symmetry. The third electrodes may be formed to penetrate the first partition member.

상기 제1 전극, 제2 전극 및 제3 전극들은 길이방향에 수직한 평면으로 자른 단면이 상기 기판에 평행한 방향으로의 길이보다 상기 기판에 수직한 방향으로의 길이가 더 길게 형성되는 것이 바람직하다.It is preferable that the first electrode, the second electrode, and the third electrodes have a longer cross section cut in a plane perpendicular to the longitudinal direction in a direction perpendicular to the substrate than a length in a direction parallel to the substrate. .

상기 제3 전극은 상기 제3 격벽부재와 제4 격벽부재의 사이에 위치한다.The third electrode is positioned between the third partition member and the fourth partition member.

상기 제1 전극과 제2 전극은 상기 제2 격벽부재 각각에 하나씩 교번하여 대응되도록 형성될 수 있으며, 다른 예로 제1 전극과 제2 전극이 상기 제2 격벽부재 각각에 한 쌍이 대응되도록 형성될 수 있다.The first electrode and the second electrode may be formed to alternately correspond to each of the second partition member, and as another example, the first electrode and the second electrode may be formed to correspond to a pair of each of the second partition member. have.

상기 제1 격벽부재 및 제2 격벽부재는 상기 제1 기판에 인접하여 상기 제2 기판면을 향해 돌출되어 형성되고, 상기 제1 격벽부재와 대응하는 형상으로 상기 제2 기판에 인접하여 상기 제1 기판면을 향해 돌출되어 제5 격벽부재가 형성되며, 상기 제2 격벽부재와 대응하는 형상으로 상기 제2 기판에 인접하여 상기 제1 기판면을 향해 돌출되어 제6 격벽부재가 형성된다. 제4 격벽부재는 상기 제3 전극과 상기 제2 기판의 사이에서 형성될 수 있으며, 이러한 제4 격벽부재는 상기 제6 격벽부재들 사이에서 상기 제5 격벽부재와 교차하도록 제2 기판에 인접하여 형성된다. 상기 제4 격벽부재, 제5 격벽부재 및 제6 격벽부재에 의하여 구획되는 제2 기판의 각 영역 내에는 형광체층이 형성될 수 있다.The first barrier member and the second barrier member are formed to protrude toward the second substrate surface adjacent to the first substrate, and are adjacent to the second substrate in a shape corresponding to the first barrier member. The fifth partition wall member protrudes toward the substrate surface, and the fifth partition wall member protrudes toward the first substrate surface adjacent to the second substrate in a shape corresponding to the second partition wall member. The fourth partition member may be formed between the third electrode and the second substrate, and the fourth partition member is adjacent to the second substrate to intersect the fifth partition member between the sixth partition members. Is formed. A phosphor layer may be formed in each region of the second substrate partitioned by the fourth partition member, the fifth partition member, and the sixth partition member.

이 때, 상기 제3 전극은 상기 제3 격벽부재와 상기 제4 격벽부재의 사이에 위치하며, 상기 제1 전극과 제2 전극은 상기 제2 격벽부재와 상기 제6 격벽부재의 사이에 위치한다.In this case, the third electrode is positioned between the third partition member and the fourth partition member, and the first electrode and the second electrode are positioned between the second partition member and the sixth partition member. .

본 발명의 다른 특징에 따른 플라즈마 디스플레이 패널의 구동 방법은 The driving method of the plasma display panel according to another aspect of the present invention

대향 배치되는 제1 기판 및 제2 기판, 상기 제1 기판에 일 방향을 따라 나란히 형성되는 어드레스 전극들, 그리고 상기 제1 기판과 제2 기판 사이에서 상기 어드레스 전극들에 교차하는 방향으로 각각 나란히 형성되는 제1 전극과 제2 전극들을 포함하는 플라즈마 디스플레이 패널을 구동하는 방법에 있어서, First and second substrates disposed to face each other, address electrodes formed side by side in one direction on the first substrate, and formed side by side in a direction crossing the address electrodes between the first substrate and the second substrate In the method of driving a plasma display panel comprising a first electrode and a second electrode,

상기 플라즈마 디스플레이 패널은, 상기 제1 기판과 제2 기판의 사이공간에 상기 어드레스전극과 나란한 방향으로 배치되는 제1 격벽부재와, 상기 어드레스전극과 교차하는 방향으로 배치되는 제2 격벽부재와, 상기 한 쌍의 제2 격벽부재 사이에서 상기 제1 기판에 인접하여 배치되며 상기 제2 격벽부재와 나란하게 형성되는 제3 격벽부재와, 상기 제3 격벽부재와 대응하는 형상으로 상기 제2 기판에 인접하여 형성되는 제4 격벽부재를 포함하여 다수의 방전셀들을 구획하는 격벽; 및 상기 제1 전극과 제2 전극 사이에 배치되며, 상기 제1 격벽부재를 가로질러 상기 방전 셀 내부공간을 관통하여 지나도록 형성되는 제3 전극들을 더 포함하며, The plasma display panel may include a first partition member disposed in a direction parallel to the address electrode in a space between the first substrate and the second substrate, a second partition member disposed in a direction crossing the address electrode, and A third partition member disposed between the pair of second partition members adjacent to the first substrate and formed to be parallel to the second partition member, and adjacent to the second substrate in a shape corresponding to the third partition member; A partition wall partitioning a plurality of discharge cells, including a fourth partition wall member; And third electrodes disposed between the first electrode and the second electrode and formed to pass through the discharge cell internal space across the first partition member.

상기 플라즈마 디스플레이 패널의 구동 방법은, (a) 어드레스 구간에서, 상기 제1 전극들과 제2 전극들에 각각 제1 전압 및 상기 제1 전압보다 낮은 제2 전압을 바이어스한 상태에서, 상기 제3 전극들에 순차적으로 상기 제1 전압보다 낮은 제3 전압을 인가하는 단계; 및 (b) 어드레스 구간에서, 상기 제1 전극들과 제2 전극들에 각각 상기 제2 전압 및 상기 제1 전압을 바이어스한 상태에서, 상기 제3 전극들에 순차적으로 상기 제3 전압을 인가하는 단계를 포함한다. In the method of driving the plasma display panel, (a) in the address period, the first voltage and the second electrodes are respectively biased with a first voltage and a second voltage lower than the first voltage. Sequentially applying a third voltage lower than the first voltage to the electrodes; And (b) sequentially applying the third voltage to the third electrodes while biasing the second voltage and the first voltage to the first and second electrodes, respectively, in an address period. Steps.

여기서, 상기 단계(a)에서 상기 제3 전압이 인가되는 동안에 상기 어드레스 전극들에 상기 제3 전압보다 높은 제4 전압을 인가하여 상기 제1 전극들과 상기 제3 전극들에 의해 형성되는 영역의 셀을 선택하며, 상기 단계(b)에서 상기 제3 전압이 인가되는 동안에 상기 어드레스 전극들에 상기 제4 전압을 인가하여 상기 제2 전극들과 상기 제3 전극들에 의해 형성되는 영역의 셀을 선택한다. Here, in the step (a), while the third voltage is applied, a fourth voltage higher than the third voltage is applied to the address electrodes so that the regions formed by the first electrodes and the third electrodes are formed. Selecting a cell, while applying the fourth voltage to the address electrodes while the third voltage is applied in the step (b) to the cell of the region formed by the second electrode and the third electrode Choose.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조부호를 붙였다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention, and like reference numerals designate like elements throughout the specification.

도 2는 본 발명의 일 실시예에 따른 PDP를 도시한 부분 분해사시도이고, 도 3은 도 1에 도시된 PDP를 결합하여 A-A 선을 따라 잘라서 본 부분 단면도이다.2 is a partially exploded perspective view showing a PDP according to an embodiment of the present invention, Figure 3 is a partial cross-sectional view taken along the line A-A combining the PDP shown in FIG.

도시된 바와 같이, 본 실시예에 따른 PDP는 기본적으로 제1 기판(10)(이하 '배면기판'이라 함)과 제2 기판(20)(이하 '전면기판'이라 함)이 소정의 간격을 두고 대향 배치되고, 양 기판(10, 20)의 사이공간에는 다수의 방전셀(18)들이 격벽(16, 26)에 의해 구획된다. 방전셀(18) 내에는 자외선을 흡수하여 가시광을 방출하는 형광체층(19, 29)이 격벽면과 바닥면을 따라 형성되며, 플라즈마 방전을 일으킬 수 있도록 방전가스(일례로 제논(Xe), 네온(Ne) 등을 포함하는 혼합가스)가 채워진다.As shown, the PDP according to the present embodiment basically has a predetermined interval between the first substrate 10 (hereinafter referred to as the 'back substrate') and the second substrate 20 (hereinafter referred to as the 'front substrate'). They are disposed to face each other, and a plurality of discharge cells 18 are partitioned by the partitions 16 and 26 in the space between the substrates 10 and 20. In the discharge cell 18, phosphor layers 19 and 29, which absorb ultraviolet rays and emit visible light, are formed along the partition walls and the bottom surface, and discharge gases (for example, xenon and neon) to cause plasma discharge. (Mixed gas containing Ne) and the like.

배면기판(10)의 전면기판(20) 대향면에는 일방향(도면의 y축 방향)을 따라 어드레스전극(12)들이 형성되고, 이들 어드레스전극(12)들을 덮으면서 배면기판(10)의 내면 전체에 유전층(14)이 형성된다. 어드레스전극(12)들은 이웃한 것끼리 소정의 간격을 유지하면서 서로 나란하게 형성된다.Address electrodes 12 are formed along one direction (y-axis direction of the drawing) on the opposite surface of the front substrate 20 of the rear substrate 10, and cover the entire address surfaces of the rear substrate 10 while covering the address electrodes 12. A dielectric layer 14 is formed in the. The address electrodes 12 are formed in parallel with each other while maintaining a predetermined distance from neighboring ones.

격벽은 배면기판(10)에 인접하여 전면기판(20)을 향해 돌출되어 형성되는 배면판 격벽(16)과, 전면기판(20)에 인접하여 배면기판(10)을 향해 돌출되어 형성되는 전면판 격벽(26)으로 이루어진다.The partition wall includes a rear plate partition wall 16 formed to protrude toward the front substrate 20 adjacent to the rear substrate 10, and a front plate protruded toward the rear substrate 10 adjacent to the front substrate 20. The partition 26 is made.

배면판 격벽(16)은 배면기판(10)에 형성되는 유전층(14) 위로 형성되는데, 본 실시예에서 상기 배면판 격벽(16)은 어드레스전극(12)과 나란한 방향으로 배치되는 제1 격벽부재(16a), 이 제1 격벽부재(16a)와 교차하도록 형성되면서 각각의 방전셀(18)을 독립적인 방전공간으로 구획하는 제2 격벽부재(16b), 및 한 쌍의 제2 격벽부재(16b) 사이에서 배면기판(10)에 인접하여 배치되며 상기 제2 격벽부재(16b)와 나란하게 형성되는 제3 격벽부재(16c)로 이루어진다. The back plate partition 16 is formed over the dielectric layer 14 formed on the back substrate 10. In the present embodiment, the back plate partition 16 is arranged in a direction parallel to the address electrode 12. 16a, a second partition wall member 16b formed to intersect the first partition wall member 16a and partitioning each discharge cell 18 into an independent discharge space, and a pair of second partition wall members 16b. And a third partition member 16c disposed adjacent to the rear substrate 10 between the rear substrate 10 and parallel to the second partition member 16b.

그리고 전면판 격벽(26)은 상기 제3 격벽부재(16b)와 대응하는 형상으로 전면기판(20)에 인접하여 형성되는 제4 격벽부재(26a), 상기 제1 격벽부재(16a)와 대응하는 형상으로 이루어지는 제5 격벽부재(26b)와, 상기 제2 격벽부재(16b)와 대응하는 형상으로 이루어지는 제6 격벽부재(26c)로 이루어진다. 따라서 제5 격벽부재(26b)와 제6 격벽부재(26c)는 서로 교차하는 방향으로 형성되면서 상기 각 방전셀(18)에 대응하는 영역(28)을 전면기판(20)에 형성한다. 또한 제4 격벽부재(26a)는 상기 제6 격벽부재(26c)들 사이에서 제5 격벽부재(26b)와 교차하도록 형성되면서 상기 영역(28)을 다시 두 개의 영역(28a, 28b)으로 나눈다.The front plate partition 26 has a shape corresponding to the third partition member 16b and corresponds to the fourth partition member 26a formed adjacent to the front substrate 20 and the first partition member 16a. A fifth partition member 26b having a shape and a sixth partition member 26c having a shape corresponding to the second partition member 16b. Therefore, the fifth partition member 26b and the sixth partition member 26c are formed in the direction crossing each other, and the region 28 corresponding to each discharge cell 18 is formed on the front substrate 20. In addition, the fourth partition member 26a is formed to intersect the fifth partition member 26b between the sixth partition member 26c and divides the region 28 into two regions 28a and 28b.

한편, 상기 배면기판(10)과 전면기판(20)의 사이에서, 각 방전셀(18)을 구성하는 제2 격벽부재들(16b)에 대응하여 이와 나란한 방향(도면의 x축 방향)을 따라 제1 전극(31A)과 제2 전극(31B)이 길게 이어져 형성된다. 본 실시예에서 제1 전극(31A)과 제2 전극(31B)은 상기 제2 격벽부재들(16b) 각각에 하나씩 교번하면서 대응되어 이들 제2 격벽부재(16b) 위를 지나도록 배치되므로, 어드레스전극(12)과 나란한 방향(도면의 y축 방향)으로 이웃하는 방전셀(18)들을 구분하는 기준이 될 수 있다.Meanwhile, between the rear substrate 10 and the front substrate 20, corresponding to the second partition members 16b constituting each discharge cell 18 along the parallel direction (x-axis direction in the drawing). The first electrode 31A and the second electrode 31B are formed to extend in length. In the present embodiment, since the first electrode 31A and the second electrode 31B alternately correspond to each of the second partition members 16b one by one and are disposed to pass over the second partition members 16b, the address It may be a reference for distinguishing neighboring discharge cells 18 in a direction parallel to the electrode 12 (y-axis direction of the drawing).

또한 서로 이웃하는 제1 전극(31A)과 제2 전극(31B)들 사이에는 제3 전극(33)들이 배치된다. 제3 전극(33)들은 상기 제1 격벽부재(16a)를 가로질러 방전셀(18) 내부를 관통하여 지나도록 형성된다.In addition, third electrodes 33 are disposed between the first electrodes 31A and the second electrodes 31B, which are adjacent to each other. The third electrodes 33 are formed to pass through the inside of the discharge cell 18 across the first partition member 16a.

이 때, 제3 전극(33)은 어드레스전극(12)과 함께 어드레스 구간의 방전에 관여하여 켜질 방전셀(18)을 선택하는 역할을 수행하며, 제1 전극(31A)과 제2 전극(31B)은 상기 제3 전극(33)과 함께 유지구간의 방전에 관여하여 화면을 표시하는 역할을 한다. 그러나 각 전극들은 인가되는 신호전압에 따라 그 역할을 달리할 수 있으므로 본 발명이 이상에 한정될 필요는 없다.At this time, the third electrode 33 serves to select the discharge cells 18 to be turned on by participating in the discharge of the address section together with the address electrode 12, and the first electrode 31A and the second electrode 31B. ) Serves to display the screen by participating in the discharge of the holding section together with the third electrode 33. However, since the electrodes may have different roles depending on the signal voltage applied thereto, the present invention does not need to be limited to the above.

도 3을 참조하면, 본 실시예에서 제1 전극(31A) 및 제2 전극(31B)들의 길이방향에 수직한 단면과 이들에 각각 대응되는 제2 격벽부재(16b)의 길이방향(도면의 x축 방향)에 수직한 단면은 실질적으로 동일한 대칭축(L)을 갖는다. 이렇게 함으로써 제1 전극(31A) 또는 제2 전극(31B)은 상기 어드레스전극(12)과 나란한 방향으로 이웃한 한 쌍의 방전셀(18)에 양쪽으로 관여할 수 있게 된다.Referring to FIG. 3, in this embodiment, a cross section perpendicular to the longitudinal direction of the first electrodes 31A and the second electrodes 31B and the longitudinal direction of the second partition member 16b corresponding to the cross sections perpendicular to the longitudinal directions (x in the figure) are illustrated. The cross section perpendicular to the axial direction has substantially the same axis of symmetry L. In this way, the first electrode 31A or the second electrode 31B can participate in both of the pair of discharge cells 18 adjacent to each other in the direction parallel to the address electrode 12.

또한 본 실시예에서 제1 전극(31A) 및 제2 전극(31B)들은 길이방향에 수직한 평면으로 자른 단면이 기판(10, 20)면에 평행한 방향으로의 길이(w1)보다 기판(10, 20)면에 수직한 방향으로의 길이(h1)가 더 길게 형성될 수 있으며, 제3 전극(33)들도 길이방향에 수직한 평면으로 자른 단면이 기판면에 평행한 방향으로의 길이(w2)보다 기판면에 수직한 방향으로의 길이(h2)가 더 길게 형성될 수 있다. 따라서 전극들(31A, 31B, 33)간에 보다 쉽게 대향방전을 유도할 수 있으며, 이에 따라 높은 발광효율을 얻을 수 있다.In addition, in the present embodiment, the first electrode 31A and the second electrode 31B have a cross section cut in a plane perpendicular to the longitudinal direction than the length w1 in a direction parallel to the surfaces of the substrates 10 and 20. 20 may have a longer length h1 in the direction perpendicular to the plane, and the third electrode 33 may also have a cross section cut in a plane perpendicular to the length direction in a direction parallel to the substrate plane. The length h2 in the direction perpendicular to the substrate surface may be longer than that of w2). Therefore, the opposite discharge can be induced more easily between the electrodes 31A, 31B, and 33, thereby obtaining a high luminous efficiency.

한편, 제1 전극(31A) 및 제2 전극(31B)들과 제3 전극(33)들 각각은 외면이 유전층(34, 35)으로 둘러싸여 이루어진다. 이들 제1, 제2, 제3 전극(31A, 31B, 33)들은 TFCS(Thick Film Ceramic Sheet)법으로 제작이 가능하다. 즉 제1 전극(31A), 제2 전극(31B), 및 제3 전극(33)을 포함하는 전극부를 따로 제작한 다음, 격벽(16)이 형성되어 있는 배면기판(10)에 결합하여 제작할 수도 있다. 이 때, 전극은 세라믹(ceramic)으로 도포된다.On the other hand, each of the first electrode 31A, the second electrode 31B, and the third electrode 33 has an outer surface surrounded by dielectric layers 34 and 35. These first, second, and third electrodes 31A, 31B, and 33 may be manufactured by TFCS (Thick Film Ceramic Sheet) method. That is, the electrode unit including the first electrode 31A, the second electrode 31B, and the third electrode 33 may be separately manufactured and then coupled to the back substrate 10 having the partition wall 16 formed thereon. have. At this time, the electrode is coated with a ceramic (ceramic).

제1 전극(31A), 제2 전극(31B) 및 제3 전극(33)을 덮고 있는 유전층(34, 35) 표면에 MgO 보호막(36)이 형성될 수 있다. 특히 MgO 보호막(36)은 방전셀(18) 내부의 방전공간에서 일어나는 플라즈마 방전에 노출되는 부분에 형성될 수 있다. 본 실시예에서 제1 전극(31A), 제2 전극(31b) 및 제3 전극(33)은 전면기판(20)에 형성되는 것이 아니므로 이들 전극을 덮고 있는 유전층(34, 35)에 도포되는 MgO 보호막(36)은 가시광 비투과성의 특성을 갖는 MgO를 이용할 수 있다. 가시광 비투과성 MgO는 가시광 투과성 MgO에 비하여 훨씬 높은 이차전자 방출계수(secondary electron emission coefficient) 값을 가지며, 따라서 방전개시전압을 더욱 낮출 수 있다.The MgO passivation layer 36 may be formed on the surfaces of the dielectric layers 34 and 35 covering the first electrode 31A, the second electrode 31B, and the third electrode 33. In particular, the MgO passivation layer 36 may be formed in a portion exposed to the plasma discharge occurring in the discharge space inside the discharge cell 18. In the present embodiment, the first electrode 31A, the second electrode 31b, and the third electrode 33 are not formed on the front substrate 20, and thus are applied to the dielectric layers 34 and 35 covering these electrodes. The MgO protective film 36 may use MgO having visible light impermeability. Visible light-transmissive MgO has a much higher secondary electron emission coefficient value than visible light-transmissive MgO, thus further lowering the discharge start voltage.

본 실시예에서 제3 전극(33)이 제1 전극(31A) 또는 제2 전극(31b)과 대향하는 면에 형성된 유전층의 두께(δl)보다 제3 전극(33)이 배면기판(10)을 향하는 면에 형성된 유전층의 두께(δh)가 더 두껍게 형성된다. 이렇게 함으로써 어드레스전극(12)과 제3 전극(33)의 밑면에서 어드레스방전이 일어나는 것을 방지하여 상기 어드레스전극(12)과 제3 전극(33)의 측면에서 발생하도록 유도한다.In the present exemplary embodiment, the third electrode 33 has the rear substrate 10 larger than the thickness δl of the dielectric layer formed on the surface of the third electrode 33 facing the first electrode 31A or the second electrode 31b. The thickness δ h of the dielectric layer formed on the facing surface is formed thicker. In this way, address discharge is prevented from occurring on the undersides of the address electrode 12 and the third electrode 33 and induced to occur on the side of the address electrode 12 and the third electrode 33.

이와 같이 유전층(34)과 MgO보호막(36)을 갖는 제1 전극(31A) 또는 제2 전극(31B)은 제2 격벽부재(16b)와 제6 격벽부재(26c)의 사이에서 이들 격벽부재들(16b, 26c)과 나란하게 위치한다. 그러나 유전층(35)과 MgO 보호막(36)을 갖는 제3 전극(33)은 제3 격벽부재(16c)와 제4 격벽부재(26a) 사이에서 이들 격벽부재들(16c, 26a)과 나란하게 위치한다.As such, the first electrode 31A or the second electrode 31B having the dielectric layer 34 and the MgO protective layer 36 may be formed between the second partition member 16b and the sixth partition member 26c. It is located alongside (16b, 26c). However, the third electrode 33 having the dielectric layer 35 and the MgO protective film 36 is positioned in parallel with these partition members 16c and 26a between the third partition member 16c and the fourth partition member 26a. do.

특히 제3 전극(33)을 형성하기 위하여 제1 격벽부재(16a)의 일부에 홈을 형성하고, 유전층(35)과 MgO 보호막(36)이 도포된 제3 전극(33)을 상기 홈에 끼워 넣어 제작할 수 있다. 이 때, 상기 제3 전극(33)과 제1 전극(31A)(또는 제2 전극(31B))은 배면기판(10)으로부터 측정되는 거리가 동일하게 형성할 수 있으며, 또한 상기 제3 전극(33)을 둘러싸는 유전층(35)의 상단면이 상기 제1 격벽부재(16a) 상단면과 대략 일치하도록 형성할 수도 있다. 이러한 제3 전극(33)이 제1 격벽부재(16a)를 관통하도록 형성할 수도 있다.In particular, a groove is formed in a part of the first partition member 16a to form the third electrode 33, and the third electrode 33 having the dielectric layer 35 and the MgO protective layer 36 coated thereon is inserted into the groove. Can be produced. In this case, the third electrode 33 and the first electrode 31A (or the second electrode 31B) may have the same distance measured from the back substrate 10, and the third electrode ( The top surface of the dielectric layer 35 surrounding 33 may be formed to substantially coincide with the top surface of the first partition member 16a. The third electrode 33 may be formed to penetrate the first partition member 16a.

제1 전극(31A)과 제2 전극(31B)은 금속전극으로 이루어지는 것이 바람직하며, 제3 전극(33)도 금속전극으로 이루어질 수 있다.The first electrode 31A and the second electrode 31B are preferably made of a metal electrode, and the third electrode 33 may also be made of a metal electrode.

한편, 전면기판(20)에 인접하여 형성되는 제4 격벽부재(26a), 제5 격벽부재(26b) 및 제6 격벽부재(26c)에 의하여 구획되는 전면기판(20)의 각 영역(28a, 28b) 내에는 형광체층(29)이 형성될 수 있다. 이러한 형광체층(29)은 전면기판(20) 위에 유전층을 도포하고 전면판 격벽(26)를 형성한 다음 상기 유전층 위에 형광체층(29)을 도포할 수 있으며, 선택적으로 상기 유전층을 전면기판(20)에 도포하지 않고, 이 전면기판(20) 위에 전면판 격벽(26)을 형성하고 형광체층을 도포할 수도 있다. 나아가 상기 전면기판(20)을 방전셀(18) 형상에 맞게 식각한 다음 그 위에 형광체층을 도포하는 것도 가능하다. 이 때, 전면판 격벽(26)은 전면기판(20)과 동일한 재료로 이루어지게 된다.Meanwhile, each area 28a of the front substrate 20 partitioned by the fourth partition member 26a, the fifth partition member 26b, and the sixth partition member 26c formed adjacent to the front substrate 20 is formed. The phosphor layer 29 may be formed in 28b). The phosphor layer 29 may apply a dielectric layer on the front substrate 20, form a front plate partition 26, and then apply a phosphor layer 29 on the dielectric layer, and selectively apply the dielectric layer to the front substrate 20. ), The front plate partition wall 26 may be formed on the front substrate 20 and the phosphor layer may be applied. Furthermore, the front substrate 20 may be etched to match the shape of the discharge cell 18 and then a phosphor layer may be coated thereon. At this time, the front plate partition 26 is made of the same material as the front substrate 20.

이상의 경우에서 전면기판에 형성되는 형광체층(29)은 방전셀(18) 내부에서 방전 발생 후 전면기판(20)쪽으로 향하는 진공자외선(VUV)을 흡수하여 가시광을 발생하는데 이용된다. 이러한 형광체층(29)은 가시광을 투과시킬 수 있을 필요가 있으며, 이를 위하여 배면기판(10)에 형성된 형광체층(19)보다 얇은 두께로 전면기판(20)에 형광체층(29)을 형성할 수 있다. 이와 같이 함으로써, 진공자외선의 손실을 최소화하여 발광효율을 높일 수 있다.In the above case, the phosphor layer 29 formed on the front substrate is used to generate visible light by absorbing vacuum ultraviolet rays (VUV) directed toward the front substrate 20 after discharge is generated in the discharge cell 18. The phosphor layer 29 needs to be able to transmit visible light. For this purpose, the phosphor layer 29 may be formed on the front substrate 20 to have a thickness thinner than that of the phosphor layer 19 formed on the rear substrate 10. have. In this way, the luminous efficiency can be improved by minimizing the loss of vacuum ultraviolet rays.

도 4는 본 발명의 제1 실시예에 따른 PDP의 전극과 방전셀 구조를 개략적으로 도시한 부분 평면도이다.4 is a partial plan view schematically illustrating an electrode and a discharge cell structure of a PDP according to a first embodiment of the present invention.

도 4를 참조하면, 제3 전극(33)과 제3 격벽부재(16c)에 의하여 각 방전셀(18)은 두개의 영역(18a, 18b)으로 나뉘어 지며, 방전유지구간에는 이들 각각의 영역(18a, 18b)에서 상기 제1 전극(31A)과 제3 전극(33)간, 또는 제2 전극(31B)과 제3 전극(33)간에 유지방전이 일어나게 된다. 즉 방전셀(18)을 가로지르는 제3 전극(33)과 그 양쪽으로 배치된 제1 전극(31A)과 제2 전극(31B)들 사이에서 방전을 일으키는 것이므로, 방전유지에 관여하는 전극들이 방전셀 가장자리에 각각 인접하는 경우보다 방전을 일으키는 두 전극 사이의 방전갭이 절반 가까이 줄어들게 되고, 따라서 낮은 방전개시전압으로도 구동이 가능하다.Referring to FIG. 4, each of the discharge cells 18 is divided into two regions 18a and 18b by the third electrode 33 and the third partition member 16c, and each of the regions (eg, the discharge holding section) is divided into two regions 18a and 18b. In 18a and 18b, sustain discharge occurs between the first electrode 31A and the third electrode 33 or between the second electrode 31B and the third electrode 33. That is, since the discharge is generated between the third electrode 33 crossing the discharge cell 18 and the first electrode 31A and the second electrode 31B disposed on both sides, the electrodes involved in the discharge holding are discharged. The discharge gap between the two electrodes which causes the discharge is reduced by almost half than that adjacent to the cell edges, respectively, so that it can be driven even with a low discharge start voltage.

본 실시예에 따른 PDP에서 제1 전극(31A)들은 단자영역에서 하나의 전극 X1으로 단락되어 공통된 신호전압이 인가되고, 제2 전극(31B)들은 상기 제1 전극(31A)들과 구분되어 별도의 전극 X2로 단락되어 또한 공통된 신호전압이 인가된다.In the PDP according to the present embodiment, the first electrodes 31A are short-circuited to one electrode X1 in the terminal area, and a common signal voltage is applied, and the second electrodes 31B are separated from the first electrodes 31A. The signal X is shorted to the electrode X2, and a common signal voltage is applied.

도 5를 참조하면, 본 실시예에 따른 PDP의 격벽, 유전층, 형광체층 등의 구조는 상기 제1 실시예에 따른 PDP와 동일하다. 본 실시예에서도 제1 전극(32A)과 제2 전극(32B)들은 배면기판(10)과 전면기판(20)의 사이에서, 각 방전셀(18)을 구성하는 제2 격벽부재들(16b)에 대응하여 이와 나란한 방향(도면의 x축 방향)을 따라 길게 이어져 형성된다. 그러나 상기 제1 전극(32A)과 제2 전극(32B)은 제2 격벽부재(16b) 각각에 한 쌍이 대응되어 이들 제2 격벽부재(16b) 위를 지나도록 배치되므로, 각 방전셀(18)들은 이웃한 방전셀(18)들과 공통의 전극을 공유하지 않고 각각 개별로 제1 전극(32A)과 제2 전극(32B)의 쌍을 구비하게 된다. 그리고 각 제2 격벽부재(16b) 상에서 인접하여 배치되는 제1 전극(32A)과 제2 전극(32B)은 유전층(34')을 사이에 두고 소정 거리 떨어져 있다.Referring to FIG. 5, the structures of the barrier ribs, the dielectric layer, and the phosphor layer of the PDP according to the present embodiment are the same as those of the PDP according to the first embodiment. Also in the present embodiment, the first electrode 32A and the second electrode 32B are the second partition members 16b constituting each discharge cell 18 between the rear substrate 10 and the front substrate 20. Corresponding to the shape is formed long along the parallel direction (x-axis direction of the drawing). However, since the pair of the first electrode 32A and the second electrode 32B correspond to each of the second partition wall members 16b so as to pass over the second partition wall members 16b, each discharge cell 18 They do not share a common electrode with neighboring discharge cells 18 and are provided with a pair of first electrode 32A and second electrode 32B, respectively. The first electrode 32A and the second electrode 32B disposed adjacent to each second partition member 16b are separated by a predetermined distance with the dielectric layer 34 'interposed therebetween.

또한 방전셀(18)을 사이에 두고 서로 이웃하는 제1 전극(32A)과 제2 전극(32B)들 사이에는 제3 전극(33)들이 배치된다. 제3 전극(33)들은 상기 제1 격벽부재(16a)를 가로질러 방전셀(18) 내부를 관통하여 지나도록 형성된다.In addition, third electrodes 33 are disposed between the first electrodes 32A and the second electrodes 32B that are adjacent to each other with the discharge cells 18 therebetween. The third electrodes 33 are formed to pass through the inside of the discharge cell 18 across the first partition member 16a.

이 때, 제3 전극(33)은 어드레스전극(12)과 함께 어드레스 구간의 방전에 관여하여 켜질 방전셀(18)을 선택하는 역할을 수행하며, 제1 전극(32A)과 제2 전극(32B)은 상기 제3 전극(33)과 함께 유지구간의 방전에 관여하여 화면을 표시하는 역할을 한다. 그러나 각 전극들은 인가되는 신호전압에 따라 그 역할을 달리할 수 있으므로 본 발명이 이상에 한정될 필요는 없다.At this time, the third electrode 33 serves to select the discharge cells 18 to be turned on by participating in the discharge of the address section together with the address electrode 12, and the first electrode 32A and the second electrode 32B. ) Serves to display the screen by participating in the discharge of the holding section together with the third electrode 33. However, since the electrodes may have different roles depending on the signal voltage applied thereto, the present invention does not need to be limited to the above.

도 6은 본 발명의 제2 실시예에 따른 PDP의 전극과 방전셀 구조를 개략적으로 도시한 부분 평면도이다.6 is a partial plan view schematically illustrating an electrode and a discharge cell structure of a PDP according to a second embodiment of the present invention.

도 6을 참조하면, 제3 전극(33)과 제3 격벽부재(16c)에 의하여 각 방전셀(18)은 두개의 영역(18a, 18b)으로 나뉘어 지며, 방전유지구간에는 이들 각각의 영역(18a, 18b)에서 상기 제1 전극(32A)과 제3 전극(33)간, 또는 제2 전극(32B)과 제3 전극(33)간에 유지방전이 일어나게 된다. 즉 방전셀(18)을 가로지르는 제3 전극(33)과 그 양쪽으로 배치된 제1 전극(32A)과 제2 전극(32B)들 사이에서 방전을 일으키는 것이므로, 방전유지에 관여하는 전극들이 방전셀 가장자리에 각각 인접하는 경우보다 방전을 일으키는 두 전극 사이의 방전갭이 절반 가까이 줄어들게 되고, 따라서 낮은 방전개시전압으로도 구동이 가능하다.Referring to FIG. 6, each of the discharge cells 18 is divided into two regions 18a and 18b by the third electrode 33 and the third partition member 16c, and the respective discharge regions 18 are divided into two regions 18a and 18b. In 18a and 18b, sustain discharge occurs between the first electrode 32A and the third electrode 33 or between the second electrode 32B and the third electrode 33. That is, since the discharge is generated between the third electrode 33 crossing the discharge cell 18 and the first electrode 32A and the second electrode 32B disposed on both sides, the electrodes involved in the discharge holding are discharged. The discharge gap between the two electrodes which causes the discharge is reduced by almost half than that adjacent to the cell edges, respectively, so that it can be driven even with a low discharge start voltage.

본 실시예에 따른 PDP에서 제1 전극(32A)들은 단자영역에서 하나의 전극 X1으로 단락되어 공통된 신호전압이 인가되고, 제2 전극(32B)들은 상기 제1 전극(32A)들과 구분되어 별도의 전극 X2로 단락되어 또한 공통된 신호전압이 인가된다.In the PDP according to the present exemplary embodiment, the first electrodes 32A are short-circuited to one electrode X1 in the terminal area to apply a common signal voltage, and the second electrodes 32B are separated from the first electrodes 32A. The signal X is shorted to the electrode X2, and a common signal voltage is applied.

이하에서는 상기 도 5 및 도 6에서 설명한 플라즈마 디스플레이 패널을 구동하는 방법에 대해서 알아본다. 특히, 제3 전극에 의해 각 방전셀(18)이 두 개의 영역으로 나뉘어진 경우 이 두 개의 영역을 어드레스 구간에서 선택하는 방법에 대해서 알아본다. Hereinafter, a method of driving the plasma display panel described with reference to FIGS. 5 and 6 will be described. In particular, when each discharge cell 18 is divided into two regions by the third electrode, a method of selecting the two regions in the address period will be described.

도 7은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 구동 파형도이며, 도 8은 제1 실시예에 따른 구동 방법을 개념적으로 나타내는 도면이다. FIG. 7 is a driving waveform diagram of a plasma display panel according to a first embodiment of the present invention, and FIG. 8 conceptually illustrates a driving method according to the first embodiment.

도 7에 나타낸 바와 같이 본 발명의 제1 실시예에 따른 구동 방법의 각 서브필드는 리셋 구간, 어드레스 구간 및 방전유지 구간을 포함한다. 특히, 본 발명의 실시예에 따른 구동 방법은 제3 전극에 각 방전셀(18)이 두 개의 영역으로 나누어져 지는 경우, 제1 전극(X1)에 의해 형성되는 영역(18b)을 선택하는 구간(I)과 제2 전극(X2)에 의해 형성되는 영역(18a)을 선택하는 구간(II)으로 이루어진다. As shown in FIG. 7, each subfield of the driving method according to the first embodiment of the present invention includes a reset section, an address section, and a discharge sustain section. In particular, the driving method according to the embodiment of the present invention selects a region 18b formed by the first electrode X1 when each discharge cell 18 is divided into two regions on the third electrode. It consists of the section II which selects the area | region 18a formed by (I) and the 2nd electrode X2.

먼저, 리셋 구간에서는 모든 제3 전극(Y)에 완만하게 상승하는 전압 및 완만하게 하강하는 전압을 인가한다. 이를 통해, 리셋 구간은 이전의 유지 방전의 벽전하 상태를 소거하고, 다음의 어드레스 방전을 안정적으로 수행하기 위해 벽전하를 셋업(setup)하는 역할을 한다. 여기서, 제3 전극(Y)에 완만하게 하강하는 램프 전압을 인가하는 동안에 제1 전극(X1)들 및 제2 전극(X2)들로부터 제3 전극(Y)으로 미약한 방전을 발생시키기 위해 전압(Ve)을 바이어스한다. First, in the reset period, a slowly rising voltage and a gently falling voltage are applied to all the third electrodes Y. In this way, the reset period erases the wall charge state of the previous sustain discharge and serves to set up the wall charge in order to stably perform the next address discharge. Here, the voltage for generating a weak discharge from the first electrodes (X1) and the second electrodes (X2) to the third electrode (Y) while applying a ramp voltage gently falling to the third electrode (Y) (Ve) is biased.

다음으로, 본 발명의 실시예에 따른 구동 방법의 어드레스 구간은 제1 구간(I)과 제2 구간(II)으로 나뉘어진다. Next, the address section of the driving method according to the embodiment of the present invention is divided into a first section I and a second section II.

어드레스 구간의 제1 구간(I)에서 공통으로 묶여있는 제1 전극(X1)들을 전압(Ve)으로 바이어스한 상태에서 순차적으로 제3 전극(Y1..Yn)에 스캔펄스 전압(Vsc)을 인가하며, 제2 전극(X2)들에는 전압(Ve)을 바이어스하지 않고 접지 전압(0V)를 인가한다. 이때, 선택하고자 하는 셀의 어드레스 전극(A)에 어드레스 전압(Va)을 인가하여 선택한다. 도 8을 참조하면, 어드레스 구간의 제1 구간(I)에서는 제1 전극(X1)들과 제3 전극(Y)의해 형성되는 영역(18b)의 셀들만이 어드레싱(선택)된다. 즉, 제1 전극(X1)들에만 전압(Ve)이 인가되므로, 제1 전극(X1)들과 제3 전극(Y)들에 의해 형성되는 방전셀만이 어드레스 방전이 발생하여 어드레싱 된다. 원래 제1 전극 또는 제2 전극에 인가되는 전압(Ve)은 어드레스 방전시 초기에는 제1 전극 또는 제2 전극과 제3 전극(Y)사이에 방전을 발생시키는 역할을 하며 그 후에는 어드레스 방전에서 발생되는 음(-)의 벽전하를 제1 전극 또는 제2 전극으로 당기는 역할을 하므로, 어드레스 구간의 제1 구간(I)과 같이 제1 전극(X1)들만을 전압(Ve)으로 바이어스하는 경우 제1 전극(X1)들에 인접하는 셀들만이 어드레싱된다. 따라서, 도 8에 나타낸 바와 같이 제1 구간(I)에는 제1 전극(X1)들에 인접하는 셀의 전극 라인(1, 3, 5, 7, 9라인 등의 홀수라인)만이 어드레싱된다. The scan pulse voltage Vsc is sequentially applied to the third electrode Y1..Yn while biasing the first electrodes X1 that are commonly bundled in the first period I of the address period with the voltage Ve. The ground voltage 0V is applied to the second electrodes X2 without biasing the voltage Ve. At this time, the address voltage Va is applied to the address electrode A of the cell to be selected. Referring to FIG. 8, only cells of the region 18b formed by the first electrodes X1 and the third electrode Y are addressed (selected) in the first period I of the address period. That is, since the voltage Ve is applied only to the first electrodes X1, only the discharge cells formed by the first electrodes X1 and the third electrodes Y are addressed by the address discharge. The voltage Ve originally applied to the first electrode or the second electrode serves to generate a discharge between the first electrode or the second electrode and the third electrode Y at an initial stage during the address discharge, and thereafter, at the address discharge. Since the negative wall charge generated is pulled to the first electrode or the second electrode, when only the first electrodes X1 are biased to the voltage Ve like the first section I of the address section. Only cells adjacent to the first electrodes X1 are addressed. Therefore, as shown in FIG. 8, only the electrode lines 1, 3, 5, 7, and 9 of the cells adjacent to the first electrodes X1 are addressed in the first section I. FIG.

어드레스 구간의 제2 구간(II)에서는 공통으로 묶여있는 제2 전극(X2)들만을 전압(Ve)으로 바이어스한 상태에서 순차적으로 제3 전극(Y1..Yn)에 스캔펄스 전압(Vsc)을 인가하며, 제1 전극(X1)들에는 전압(Ve)을 바이어스하지 않고 접지전압(0V)을 인가한다. 이때, 선택하고자 하는 셀의 어드레스 전극(A)에 어드레스 전압(Va)을 인가하여 선택한다. 도 8을 참조하면, 어드레스 구간의 제2 구간(II)에서는 제2 전극(X2)들4과 제3 전극(Y1...Yn)에 의해 형성되는 영역(18a)의 셀들만이 어드레싱(선택)된다. 즉, 제2 전극(X2)들에만 전압(Ve)이 인가되므로 제2 전극(X2)들에 인접하는 방전셀(2, 4, 6, 8 라인 등 짝수 라인)만이 어드레스 방전이 발생하여 어드레싱 된다.  In the second section II of the address section, the scan pulse voltage Vsc is sequentially applied to the third electrode Y1..Yn while biasing only the second electrodes X2 that are commonly tied together with the voltage Ve. The ground voltage 0V is applied to the first electrodes X1 without biasing the voltage Ve. At this time, the address voltage Va is applied to the address electrode A of the cell to be selected. Referring to FIG. 8, in the second section II of the address section, only cells of the region 18a formed by the second electrodes X2 and the third electrodes Y1... Yn are addressed (selected). )do. That is, since the voltage Ve is applied only to the second electrodes X2, only the discharge cells 2, 4, 6, and 8 even lines adjacent to the second electrodes X2 are addressed to generate an address discharge. .

이와 같은 어드레스 구간의 제1 및 제2 구간(I, II)에 의해, 각 방전셀(18)이 두 개의 영역으로 나누어지는 경우 각 영역들이 모두 어드레스 구간에서 선택되어 진다. By the first and second sections I and II of the address section, when each discharge cell 18 is divided into two areas, all areas are selected in the address section.

한편, 어드레스 구간후의 방전유지 구간에서는 제3 전극(Y)과 제1 및 제2 전극(X1, X2)들에 유지 방전 전압(Vs)을 교대로 인가하여, 어드레스 구간에서 어드레싱 된 셀에 실제로 화상을 표시한다. 이때, 방전유기 구간에서는 제1 전극(X1)들과 제2 전극(X2)들에는 같은 전압(Vs 또는 0V)이 인가되어도 유지 방전이 발생하므로 같은 전압(Vs 또는 0V)을 동시에 인가한다. On the other hand, in the discharge sustain period after the address period, the sustain discharge voltage Vs is alternately applied to the third electrode Y and the first and second electrodes X1 and X2, so that an image is actually displayed on the cells addressed in the address period. Is displayed. In this case, since the sustain discharge occurs even when the same voltage (Vs or 0V) is applied to the first electrodes (X1) and the second electrode (X2) in the discharge organic period, the same voltage (Vs or 0V) is simultaneously applied.

도 9는 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 구동 파형도이며, 도 10은 제2 실시예에 따는 구동 방법을 개념적으로 나타내는 도면이다. 9 is a driving waveform diagram of a plasma display panel according to a second embodiment of the present invention, and FIG. 10 is a view conceptually illustrating a driving method according to the second embodiment.

도 9 및 도 10을 참조하면, 본 발명의 제2 실시예에 따른 구동 파형도는 본 발명의 제1 실시예의 구동 방법과 거의 유사하나, 어드레스 구간의 제1 구간(I)에서 제1 전극(X1)들에 인접한 셀(홀수 라인의 셀)을 선택한 후 방전유지구간(I)이 위치하고 어드레스 구간의 제2 구간(II)에서 제2 전극(X2)들에 인접한 셀(짝수 라인의 셀)을 선택할 후 방전유지구간(II)이 위치한다. 즉, 제1 실시예와 달리 제2 실시예의 구동방법은 방전유지 구간이 두 구간(I, II)으로 나뉘어진다. 9 and 10, the driving waveform diagram according to the second embodiment of the present invention is almost similar to the driving method of the first embodiment of the present invention, but the first electrode (I) in the first section I of the address section After selecting the cells adjacent to X1) (the cells of the odd lines), the discharge sustaining section I is located and the cells adjacent to the second electrodes X2 (the cells of the even lines) are located in the second section II of the address section. After selection, the discharge maintenance section II is located. That is, unlike the first embodiment, the driving method of the second embodiment is divided into two sections I and II.

어드레스 구간의 제1 구간(I)에서는 제1 실시예에와 동일하게 제1 전극(X1)들만을 전압(Ve)으로 바이어스한 상태에서, 제3 전극에 순차적(Y1, Y2, ...Yn)으로 스캔 펄스 전압(Vsc)을 인가한다. 그러면, 제1 전극(X1)들과 제3 전극(Y)에 의해 형성되는 영역(18b)의 셀들만이 어드레싱된다. 다음으로, 방전유지 구간의 제1 구간(I)이 위치하여 제3 전극(Y)과 제1 전극(X1)들에 교대로 유지방전 펄스전압(Vs)을 인가하여, 제1 전극(X1)들에 인접한 셀(즉, 어드레스 구간(I)에서 선택된 셀)만이 유지방전된다. 여기서, 방전유지 구간의 제1 구간(I)에서 제2 전극(X2)들에도 유지방전 펄스전압(Vs)을 인가할 수 있는데, 그 이유는 어드레스 구간의 제1 구간(I)에서 선택되지 않았으므로 유지방전 펄스전압(Vs)을 인가하여도 방전이 발생하지 않기 때문이다. In the first section I of the address section, as in the first embodiment, in the state in which only the first electrodes X1 are biased with the voltage Ve, the first electrodes Y1, Y2, ... Yn are sequentially ) Applies a scan pulse voltage (Vsc). Then, only the cells of the region 18b formed by the first electrodes X1 and the third electrode Y are addressed. Next, the first section I of the discharge sustaining section is positioned to alternately apply the sustain discharge pulse voltage Vs to the third electrode Y and the first electrodes X1, thereby providing the first electrode X1. Only cells adjacent to the field (that is, the cells selected in the address section I) are sustained and discharged. Here, the sustain discharge pulse voltage Vs may be applied to the second electrodes X2 in the first section I of the discharge sustain section, for example, but the reason is not selected in the first section I of the address section. Therefore, no discharge occurs even when the sustain discharge pulse voltage Vs is applied.

다음으로, 어드레스 구간의 제2 구간(II)에서는 제2 전극(X2)들만을 전압(Ve)으로 바이어스한 상태에서, 제3 전극에 순차적(Y1, Y2,.....Yn)으로 스캔 펄스 전압(Vsc)을 인가한다. 그러면, 제2 전극(X2)들과 제3 전극(Y)에 의해 형성되는 영역(18a)의 셀들만이 어드레싱 된다. 다음으로, 방전유지 구간의 제2 구간(II)이 위치하여 제3 전극(Y)과 제2 전극(X2)들에 교대로 유지방전 펄스 전압(Vs)을 인가하여, 제2 전극(X2)들에 인접한 셀(어드레스 구간(II)에서 선택된 셀)만이 유지방전된다. Next, in the second section II of the address section, the second electrodes X2 are sequentially scanned (Y1, Y2,... Yn) while the second electrodes X2 are biased with the voltage Ve. The pulse voltage Vsc is applied. Then, only the cells of the region 18a formed by the second electrodes X2 and the third electrode Y are addressed. Next, the second section II of the discharge sustaining section is positioned to alternately apply the sustain discharge pulse voltage Vs to the third electrode Y and the second electrode X2, and thus, the second electrode X2. Only cells adjacent to the field (the cells selected in the address section II) are sustained and discharged.

여기서, 방전유지 구간의 제1 구간(I) 및 제2 구간(II)에 인가되는 유지 방전 펄스의 개수는 서브필드의 가중치에 의해 할당되는 개수로서 서로 동일하다. 또한, 9에서 방전유지 구간의 제1 구간(I)에서는 제2 전극(X2)들에 유지방전 펄스전압(Vs)을 인가하지 않고 방전유기 구간의 제2 구간(II)에서는 제1 전극(X1)들에 유지방전 펄스전압(Vs)을 인가하지 않았으나, 유지방전 펄스전압(Vs)을 인가할 수 있다. 왜냐하면, 어드레스 구간의 제1 구간(I)에서는 X1 전극(X1)들에 인접한 셀만이 선택되어지므로 제2 전극(X2)들에 유지방전 펄스전압(Vs)을 인가하여도 유지방전이 발생하지 않기 때문이다. Here, the number of sustain discharge pulses applied to the first section I and the second section II of the discharge sustaining section is the same as the number assigned by the weight of the subfield. In addition, the first electrode X1 is not applied to the second electrodes X2 in the first section I of the discharge maintenance section at 9 and the first electrode X1 is in the second section II of the discharge organic section. The sustain discharge pulse voltage Vs has not been applied to them, but the sustain discharge pulse voltage Vs may be applied. Because only the cells adjacent to the X1 electrodes X1 are selected in the first section I of the address section, the sustain discharge does not occur even when the sustain discharge pulse voltage Vs is applied to the second electrodes X2. Because.

이상을 통해 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형 또는 변경하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.Although the preferred embodiments of the present invention have been described above, the present invention is not limited thereto, and various modifications or changes can be made within the scope of the claims and the detailed description of the invention and the accompanying drawings. It goes without saying that it belongs to the scope of the present invention.

이상 설명한 바와 같이 본 발명에 따른 플라즈마 디스플레이 패널에 의하면, 어드레스방전과 유지방전에 공통으로 관여하는 전극이 방전셀 내부공간을 관통하도록 하고 그 양쪽으로 유지방전에 함께 관여하는 전극들을 배치함으로써, 방전을 일으키는 두 전극 사이의 방전갭이 줄어들게 되고, 따라서 낮은 방전개시전압으로도 구동이 가능하다.As described above, according to the plasma display panel according to the present invention, two electrodes causing a discharge are caused by allowing electrodes commonly associated with an address discharge and a sustain discharge to penetrate the inner space of the discharge cell, and disposing the electrodes involved in the sustain discharge together. The discharge gap between the electrodes is reduced, and thus driving can be performed even at a low discharge start voltage.

또한 전면기판에 유전층과 투명전극을 형성하지 않아도 되므로 PDP 제작원가가 절감될 뿐만 아니라 가시광 투과율도 높일 수 있다.In addition, since the dielectric layer and the transparent electrode do not need to be formed on the front substrate, the manufacturing cost of the PDP can be reduced and the visible light transmittance can be increased.

아울러 가시광 투과성 MgO에 비하여 훨씬 높은 이차전자 방출계수값을 갖는 가시광 비투과성 MgO를 보호막으로 이용함으로써 방전개시전압을 더욱 낮출 수 있으며, 전면기판에도 형광체를 형성함으로써, 진공자외선의 손실을 최소화하여 발광효율을 높일 수 있다.In addition, by using a visible light impermeable MgO having a much higher secondary electron emission coefficient as a protective film than a visible light transmissive MgO, the discharge initiation voltage can be further lowered, and a fluorescent material is formed on the front substrate to minimize the loss of vacuum ultraviolet rays and thus the luminous efficiency. Can increase.

도 1은 일반적인 글로우 방전에서 음극과 양극 사이에 걸리는 전압분포를 개략적으로 나타낸 그래프이다.1 is a graph schematically showing a voltage distribution between a cathode and an anode in a typical glow discharge.

도 2는 본 발명의 제1 실시예에 따른 PDP를 도시한 부분 분해사시도이다.2 is a partially exploded perspective view showing a PDP according to a first embodiment of the present invention.

도 3은 도 1에 도시된 PDP를 결합하여 A-A 선을 따라 잘라서 본 부분 단면도이다.3 is a partial cross-sectional view taken along the line A-A by combining the PDP shown in FIG.

도 4는 본 발명의 제1 실시예에 따른 PDP에서 전극과 방전셀의 구조를 개략적으로 도시한 부분 평면도이다.4 is a partial plan view schematically illustrating the structure of an electrode and a discharge cell in a PDP according to a first embodiment of the present invention.

도 5는 본 발명의 제2 실시예에 따른 PDP의 부분 단면도이다.5 is a partial cross-sectional view of a PDP according to a second embodiment of the present invention.

도 6은 본 발명의 제2 실시예에 따른 PDP에서 전극과 방전셀의 구조를 개략적으로 도시한 부분 평면도이다. 6 is a partial plan view schematically illustrating a structure of an electrode and a discharge cell in a PDP according to a second embodiment of the present invention.

도 7은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 구동 파형도이다. 7 is a driving waveform diagram of a plasma display panel according to a first embodiment of the present invention.

도 8은 제1 실시예에 따른 구동 방법을 개념적으로 나타내는 도면이다. 8 is a view conceptually illustrating a driving method according to the first embodiment.

도 9는 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 구동 파형도이다. 9 is a driving waveform diagram of a plasma display panel according to a second embodiment of the present invention.

도 10은 제2 실시예에 따른 구동 방법을 개념적으로 나타내는 도면이다. 10 is a view conceptually illustrating a driving method according to a second embodiment.

Claims (18)

대향 배치되는 제1 기판 및 제2 기판;A first substrate and a second substrate disposed to face each other; 상기 제1 기판에 일 방향을 따라 나란히 형성되는 어드레스전극들;Address electrodes formed on the first substrate in parallel with one direction; 상기 제1 기판과 제2 기판의 사이공간에 상기 어드레스전극과 나란한 방향으로 배치되는 제1 격벽부재와, 상기 어드레스전극과 교차하는 방향으로 배치되는 제2 격벽부재와, 상기 한 쌍의 제2 격벽부재 사이에서 상기 제1 기판에 인접하여 배치되며 상기 제2 격벽부재와 나란하게 형성되는 제3 격벽부재와, 상기 제3 격벽부재와 대응하는 형상으로 상기 제2 기판에 인접하여 형성되는 제4 격벽부재를 포함하여 다수의 방전셀들을 구획하는 격벽;A first partition member disposed in a direction parallel to the address electrode in a space between the first substrate and the second substrate, a second partition member disposed in a direction crossing the address electrode, and the pair of second partition walls A third partition member disposed between the members adjacent to the first substrate and formed to be parallel to the second partition member, and a fourth partition wall formed adjacent to the second substrate in a shape corresponding to the third partition member; A partition wall including a member to partition a plurality of discharge cells; 상기 각 방전셀 내에 형성되는 형광체층;Phosphor layers formed in the discharge cells; 상기 제1 기판과 제2 기판의 사이에서, 상기 각 방전셀을 구성하는 제2 격벽부재들에 대응하면서 이와 나란한 방향을 따라 길게 이어져 형성되는 제1 전극과 제2 전극들; 및First and second electrodes between the first substrate and the second substrate, the first electrode and the second electrode being formed to extend in parallel with the second partition members constituting the discharge cells; And 상기 제1 전극과 제2 전극 사이에 배치되며, 상기 제1 격벽부재를 가로질러 상기 방전셀 내부공간을 관통하여 지나도록 형성되는 제3 전극들Third electrodes disposed between the first electrode and the second electrode and formed to pass through the discharge cell inner space across the first partition member. 을 포함하는 플라즈마 디스플레이 패널.Plasma display panel comprising a. 제 1 항에 있어서,The method of claim 1, 상기 제1 전극, 제2 전극 및 제3 전극들 각각은 외면이 유전층으로 둘러싸여 이루어지는 플라즈마 디스플레이 패널.Each of the first electrode, the second electrode, and the third electrode has an outer surface surrounded by a dielectric layer. 제 1 항에 있어서,The method of claim 1, 상기 제1 전극 및 제2 전극들의 길이방향에 수직한 단면과 이들에 각각 대응되는 상기 제2 격벽부재의 길이방향에 수직한 단면은 실질적으로 동일한 대칭축을 갖는 플라즈마 디스플레이 패널.And a cross section perpendicular to the longitudinal direction of the first electrode and the second electrodes and a cross section perpendicular to the longitudinal direction of the second partition member corresponding to the first electrode and the second electrode, respectively, having substantially the same symmetry axis. 제 1 항에 있어서,The method of claim 1, 상기 제3 전극은 상기 제3 격벽부재와 제4 격벽부재의 사이에 위치하는 플라즈마 디스플레이 패널.And the third electrode is disposed between the third partition member and the fourth partition member. 제 1 항에 있어서,The method of claim 1, 상기 제1 전극과 제2 전극은 상기 제2 격벽부재 각각에 하나씩 교번하여 대응되는 플라즈마 디스플레이 패널.And the first electrode and the second electrode are alternately corresponding to each of the second partition member. 제 1 항에 있어서,The method of claim 1, 상기 제1 전극과 제2 전극은 상기 제2 격벽부재 각각에 한 쌍이 대응되는 플라즈마 디스플레이 패널.And a pair of the first electrode and the second electrode corresponding to each of the second partition member. 제 1 항에 있어서,The method of claim 1, 상기 제1 격벽부재 및 제2 격벽부재는 상기 제1 기판에 인접하여 상기 제2 기판면을 향해 돌출되어 형성되는 플라즈마 디스플레이 패널.And the first barrier member and the second barrier member protrude toward the surface of the second substrate adjacent to the first substrate. 제 7 항에 있어서,The method of claim 7, wherein 상기 제1 격벽부재와 대응하는 형상으로 상기 제2 기판에 인접하여 상기 제1 기판면을 향해 돌출되어 형성되는 제5 격벽부재를 더욱 포함하는 플라즈마 디스플레이 패널.And a fifth partition member protruding toward the first substrate surface adjacent to the second substrate in a shape corresponding to the first partition member. 제 7 항에 있어서,The method of claim 7, wherein 상기 제2 격벽부재와 대응하는 형상으로 상기 제2 기판에 인접하여 상기 제1 기판면을 향해 돌출되어 형성되는 제6 격벽부재를 더욱 포함하는 플라즈마 디스플레이 패널.And a sixth partition member protruding toward the first substrate surface adjacent to the second substrate in a shape corresponding to the second partition member. 제 9 항에 있어서,The method of claim 9, 상기 제1 전극 또는 제2 전극은 상기 제2 격벽부재와 상기 제6 격벽부재의 사이에 위치하는 플라즈마 디스플레이 패널.And the first electrode or the second electrode is positioned between the second partition member and the sixth partition member. 제 7 항에 있어서,The method of claim 7, wherein 상기 제1 격벽부재와 대응하는 형상으로 상기 제2 기판에 인접하여 상기 제1 기판면을 향해 돌출되어 형성되는 제5 격벽부재;A fifth partition member protruding toward the first substrate surface adjacent to the second substrate in a shape corresponding to the first partition member; 상기 제2 격벽부재와 대응하는 형상으로 상기 제2 기판에 인접하여 상기 제1 기판면을 향해 돌출되어 형성되는 제6 격벽부재; 및A sixth partition member protruding toward the first substrate surface adjacent to the second substrate in a shape corresponding to the second partition member; And 상기 제6 격벽부재들 사이에서 이들과 교차하도록 상기 제2 기판에 인접하여 상기 제1 기판면을 향해 돌출되어 형성되는 제4 격벽부재A fourth partition member protruding toward the first substrate surface adjacent to the second substrate so as to intersect between the sixth partition members; 를 포함하고,Including, 상기 제4 격벽부재, 제5 격벽부재 및 제6 격벽부재에 의하여 구획되는 제2 기판의 각 영역 내에 형광체층이 형성되는 플라즈마 디스플레이 패널.And a phosphor layer formed in each region of the second substrate partitioned by the fourth partition member, the fifth partition member, and the sixth partition member. 대향 배치되는 제1 기판 및 제2 기판, 상기 제1 기판에 일 방향을 따라 나란히 형성되는 어드레스 전극들, 그리고 상기 제1 기판과 제2 기판 사이에서 상기 어드레스 전극들에 교차하는 방향으로 각각 나란히 형성되는 제1 전극과 제2 전극들을 포함하는 플라즈마 디스플레이 패널을 구동하는 방법에 있어서, First and second substrates disposed to face each other, address electrodes formed side by side in one direction on the first substrate, and formed side by side in a direction crossing the address electrodes between the first substrate and the second substrate In the method of driving a plasma display panel comprising a first electrode and a second electrode, 상기 플라즈마 디스플레이 패널은, The plasma display panel, 상기 제1 기판과 제2 기판의 사이공간에 상기 어드레스전극과 나란한 방향으로 배치되는 제1 격벽부재와, 상기 어드레스전극과 교차하는 방향으로 배치되는 제2 격벽부재와, 상기 한 쌍의 제2 격벽부재 사이에서 상기 제1 기판에 인접하여 배치되며 상기 제2 격벽부재와 나란하게 형성되는 제3 격벽부재와, 상기 제3 격벽부재와 대응하는 형상으로 상기 제2 기판에 인접하여 형성되는 제4 격벽부재를 포함하여 다수의 방전셀들을 구획하는 격벽; 및 A first partition member disposed in a direction parallel to the address electrode in a space between the first substrate and the second substrate, a second partition member disposed in a direction crossing the address electrode, and the pair of second partition walls A third partition member disposed between the members adjacent to the first substrate and formed to be parallel to the second partition member, and a fourth partition wall formed adjacent to the second substrate in a shape corresponding to the third partition member; A partition wall including a member to partition a plurality of discharge cells; And 상기 제1 전극과 제2 전극 사이에 배치되며, 상기 제1 격벽부재를 가로질러 상기 방전 셀 내부공간을 관통하여 지나도록 형성되는 제3 전극들을 더 포함하며, A third electrode disposed between the first electrode and the second electrode and formed to pass through the discharge cell internal space across the first partition member; 상기 플라즈마 디스플레이 패널의 구동 방법은, The driving method of the plasma display panel is (a) 어드레스 구간에서, 상기 제1 전극들과 제2 전극들에 각각 제1 전압 및 상기 제1 전압보다 낮은 제2 전압을 바이어스한 상태에서, 상기 제3 전극들에 순차적으로 상기 제1 전압보다 낮은 제3 전압을 인가하는 단계; 및The first voltage is sequentially applied to the third electrodes while biasing a first voltage and a second voltage lower than the first voltage to the first and second electrodes, respectively, in an address period. Applying a lower third voltage; And (b) 어드레스 구간에서, 상기 제1 전극들과 제2 전극들에 각각 상기 제2 전압 및 상기 제1 전압을 바이어스한 상태에서, 상기 제3 전극들에 순차적으로 상기 제3 전압을 인가하는 단계를 포함하는 플라즈마 디스플레이 패널의 구동 방법. (b) sequentially applying the third voltage to the third electrodes while biasing the second voltage and the first voltage to the first and second electrodes, respectively, in an address period; Method of driving a plasma display panel comprising a. 제12항에 있어서, The method of claim 12, 상기 제1 전극들과 상기 제2 전극들은 상기 각 방전셀을 구성하는 제2 격벽부재들에 대응하면서 이와 나란한 방향을 따라 길게 이어져 형성되며, 상기 제1 전극과 제2 전극은 상기 제2 격벽부재 각각에 하나씩 교번하여 대응되는 플라즈마 디스플레이 패널의 구동 방법The first electrodes and the second electrodes are formed to correspond to the second partition members constituting the discharge cells and extend in parallel with each other, and the first and second electrodes are formed in the second partition member. Driving Method of Plasma Display Panel Alternating One by One 제12항 또는 제13항에 있어서, The method according to claim 12 or 13, 상기 단계(a)에서 상기 제3 전압이 인가되는 동안에 상기 어드레스 전극들에 상기 제3 전압보다 높은 제4 전압을 인가하여 상기 제1 전극들과 상기 제3 전극들에 의해 형성되는 영역의 셀을 선택하며, 상기 단계(b)에서 상기 제3 전압이 인가되는 동안에 상기 어드레스 전극들에 상기 제4 전압을 인가하여 상기 제2 전극들과 상기 제3 전극들에 의해 형성되는 영역의 셀을 선택하는 플라즈마 디스플레이 패널의 구동 방법. In the step (a), while the third voltage is applied, a fourth voltage higher than the third voltage is applied to the address electrodes to form a cell in the region formed by the first electrodes and the third electrodes. Selecting a cell in a region formed by the second electrodes and the third electrodes by applying the fourth voltage to the address electrodes while the third voltage is applied in the step (b). Driving method of plasma display panel. 제14항에 있어서, The method of claim 14, 상기 단계(b) 후, 상기 제3 전극들과 상기 제1, 제2 전극들에 유지방전 시키기 위한 전압을 인가하는 단계를 더 포함하는 플라즈마 디스플레이 패널의 구동 방법. And after the step (b), applying a voltage for sustain discharge to the third electrodes and the first and second electrodes. 제14항에 있어서, The method of claim 14, (c) 상기 단계(a)후, 상기 제3 전극들과 상기 제1 전극들에 유지방전 시키기 위한 전압을 인가하는 단계; 및(c) after step (a), applying a voltage for sustain discharge to the third electrodes and the first electrodes; And (d) 상기 단계(b)후, 상기 제3 전극들과 상기 제2 전극들에 유지방전 시키기 위한 전압을 인가하는 단계를 더 포함하는 플라즈마 디스플레이 패널의 구동 방법. and (d) applying a voltage for sustain discharge to the third electrodes and the second electrodes after the step (b). 제12항 또는 제13항에 있어서, The method according to claim 12 or 13, 상기 제1 전극들에 공통의 전압이 인가되며, 상기 제2 전극들에도 공통의 전압이 인가되는 플라즈마 디스플레이 패널의 구동 방법. A common voltage is applied to the first electrodes and a common voltage is also applied to the second electrodes. 제14항에 있어서, The method of claim 14, 상기 단계(a)에 의해 상기 방전셀 중 가로 방향의 라인 중 홀수 라인의 방전셀이 선택되며, 상기 단계(b)에 의해 가로 방향의 라인 중 짝수 라인의 방전셀이 선택되어지는 플라즈마 디스플레이 패널의 구동 방법. In step (a), the discharge cells of odd lines among the horizontal lines among the discharge cells are selected, and the discharge cells of even lines among the horizontal lines are selected by the step (b). Driving method.
KR1020040050878A 2004-06-30 2004-06-30 Plasma display panel and driving method thereof KR100536243B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040050878A KR100536243B1 (en) 2004-06-30 2004-06-30 Plasma display panel and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040050878A KR100536243B1 (en) 2004-06-30 2004-06-30 Plasma display panel and driving method thereof

Publications (1)

Publication Number Publication Date
KR100536243B1 true KR100536243B1 (en) 2005-12-12

Family

ID=37306636

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040050878A KR100536243B1 (en) 2004-06-30 2004-06-30 Plasma display panel and driving method thereof

Country Status (1)

Country Link
KR (1) KR100536243B1 (en)

Similar Documents

Publication Publication Date Title
KR100599630B1 (en) Plasma display panel
KR100578974B1 (en) Plasma display panel
KR100612289B1 (en) Plasma display panel
KR100536243B1 (en) Plasma display panel and driving method thereof
KR100536244B1 (en) Plasma display panel and driving method thereof
KR100637466B1 (en) Plasma display panel
KR100612362B1 (en) Plasma display panel
KR100578936B1 (en) A plasma display panel and driving method of the same
KR100590087B1 (en) Plasma display panel
US20060001375A1 (en) Plasma display panel (PDP)
KR100578983B1 (en) Plasma display panel
KR100590036B1 (en) Plasma display panel
KR100612288B1 (en) Plasma display panel and driving method of the same
KR100590080B1 (en) Plasma display panel
KR100590085B1 (en) Plasma display panel
KR100658745B1 (en) Plasma display panel and driving method thereof
KR100684782B1 (en) Plasma display panel and driving method thereof
KR100684840B1 (en) Plasma display panel and operating method thereof
KR100560528B1 (en) A plasma display panel and driving method of the same
KR100578973B1 (en) Plasma display panel
KR100648721B1 (en) A plasma display panel
KR100599626B1 (en) A plasma display panel and driving method of the same
KR100669334B1 (en) A plasma display panel and driving method of the same
KR100684723B1 (en) A plasma display panel and driving method of the same
KR100927713B1 (en) Plasma Display Panel and Driving Method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee