KR100684723B1 - A plasma display panel and driving method of the same - Google Patents

A plasma display panel and driving method of the same Download PDF

Info

Publication number
KR100684723B1
KR100684723B1 KR1020040111384A KR20040111384A KR100684723B1 KR 100684723 B1 KR100684723 B1 KR 100684723B1 KR 1020040111384 A KR1020040111384 A KR 1020040111384A KR 20040111384 A KR20040111384 A KR 20040111384A KR 100684723 B1 KR100684723 B1 KR 100684723B1
Authority
KR
South Korea
Prior art keywords
electrode
discharge
substrate
address
address electrode
Prior art date
Application number
KR1020040111384A
Other languages
Korean (ko)
Other versions
KR20060072678A (en
Inventor
허민
임재용
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040111384A priority Critical patent/KR100684723B1/en
Publication of KR20060072678A publication Critical patent/KR20060072678A/en
Application granted granted Critical
Publication of KR100684723B1 publication Critical patent/KR100684723B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/26—Address electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/24—Sustain electrodes or scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/26—Address electrodes
    • H01J2211/265—Shape, e.g. cross section or pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/32—Disposition of the electrodes
    • H01J2211/326—Disposition of electrodes with respect to cell parameters, e.g. electrodes within the ribs

Abstract

본 발명의 플라즈마 디스플레이 패널은, 방전개시전압을 낮추고 리셋 기간 및 어드레싱 기간을 단축하여 계조 표현력을 향상시키기 위한 것으로서, 대향 배치되는 제1 기판 및 제2 기판, 상기 제1 기판에 인접하여 다수의 방전공간을 구획하는 제1 격벽층, 상기 제2 기판에 인접하여 상기 방전공간에 대향하는 방전공간을 구획하는 제2 격벽층, 상기 양측 방전공간에 의하여 형성되는 방전셀의 내부에 형성되는 형광체층, 상기 제1 격벽층과 제2 격벽층 사이에서, 상기 방전셀의 양측에 서로 나란히 교호적으로 배치되어 서로 이웃하는 방전셀에 각각 공유되는 제1 전극과 제2 전극, 상기 제1 전극 및 제2 전극과 교차하는 방향으로 신장되어 상기 제1 기판 측에 구비되는 제1 어드레스전극, 및 상기 제1 어드레스전극과 나란하게 신장되어 상기 제2 기판에 구비되고, 상기 신장 방향으로 배치되는 방전셀에 대하여 상기 제1 어드레스전극과 교호적으로 대응되는 제2 어드레스전극을 포함한다.The plasma display panel of the present invention is to lower the discharge start voltage, shorten the reset period and the addressing period to improve gray scale expressive power, and includes a plurality of discharges adjacent to the first substrate, the second substrate, and adjacent the first substrate. A first partition wall layer partitioning a space, a second partition wall layer partitioning a discharge space adjacent to the discharge space adjacent to the second substrate, a phosphor layer formed inside a discharge cell formed by the both discharge spaces, A first electrode and a second electrode, the first electrode, and the second electrode, which are alternately disposed on both sides of the discharge cell and are shared by adjacent discharge cells, respectively, between the first and second partition wall layers. A first address electrode extending in a direction crossing the electrode and provided on the first substrate side, and extending in parallel with the first address electrode and provided on the second substrate; And, with respect to the discharge cells arranged in the height direction including the second address electrode corresponding to the first address electrode alternately.

플라즈마, 디스플레이, 대향방전, 어드레스전극, 돌출부, 리셋 기간, 어드레싱 기간Plasma, display, opposite discharge, address electrode, protrusion, reset period, addressing period

Description

플라즈마 디스플레이 패널 및 그 구동방법 {A PLASMA DISPLAY PANEL AND DRIVING METHOD OF THE SAME}Plasma Display Panel and Driving Method {A PLASMA DISPLAY PANEL AND DRIVING METHOD OF THE SAME}

도 1은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널을 도시한 부분 분해 사시도이다.1 is a partially exploded perspective view illustrating a plasma display panel according to an embodiment of the present invention.

도 2는 도 1에 도시된 플라즈마 디스플레이 패널을 결합한 상태의 A-A 선에 따른 부분 단면도이다.FIG. 2 is a partial cross-sectional view taken along line A-A with the plasma display panel shown in FIG. 1 coupled.

도 3은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널에서 전극과 방전셀의 구조를 개략적으로 도시한 부분 평면도이다.3 is a partial plan view schematically illustrating a structure of an electrode and a discharge cell in a plasma display panel according to an exemplary embodiment of the present invention.

도 4는 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널에서 제1 어드레스전극과 방전셀의 구조를 개략적으로 도시한 부분 평면도이다.4 is a partial plan view schematically illustrating a structure of a first address electrode and a discharge cell in a plasma display panel according to an exemplary embodiment of the present invention.

도 5는 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널에서 제2 어드레스전극과 방전셀의 구조를 개략적으로 도시한 부분 평면도이다.5 is a partial plan view schematically illustrating a structure of a second address electrode and a discharge cell in a plasma display panel according to an exemplary embodiment of the present invention.

도 6은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널에서 전극의 구조를 개략적으로 도시한 부분 사시도이다.6 is a partial perspective view schematically illustrating a structure of an electrode in a plasma display panel according to an exemplary embodiment of the present invention.

도 7은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널의 제1 어드레스전극과 제2 어드레스전극의 각 드라이버와의 연결 관계를 도시한 개략도이다.7 is a schematic diagram illustrating a connection relationship between each driver of a first address electrode and a second address electrode of a plasma display panel according to an exemplary embodiment of the present invention.

도 8은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널 구동방법의 구동 파형도이다.8 is a driving waveform diagram of a plasma display panel driving method according to an embodiment of the present invention.

본 발명은 플라즈마 디스플레이 패널 및 그 구동방법에 관한 것으로서, 보다 상세하게는 방전개시전압을 낮추고 리셋 기간 및 어드레싱 기간을 단축하여 계조 표현력을 향상시키는 플라즈마 디스플레이 패널 및 그 구동방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel and a driving method thereof, and more particularly, to a plasma display panel and a driving method thereof for lowering a discharge start voltage and shortening a reset period and an addressing period to improve gray scale expression.

일반적인 플라즈마 디스플레이 패널(plasma display panel, 이하 'PDP'라 한다)에는 3전극 면방전형 PDP가 있다. 이 3전극 면방전형 PDP는 동일면상에 위치한 유지전극과 주사전극을 포함한 기판과, 이로부터 일정 거리를 두고 이격되어 수직방향으로 이어지는 어드레스전극을 포함한 다른 기판으로 이루어지며, 그 사이에 방전가스를 봉입하고 있다. 이 PDP에서 방전의 유무는 각 라인에 연결되어 독립적으로 제어되는 주사전극과 어드레스전극의 방전에 의해 결정되고, 화면를 표시하는 유지방전은 동일 면상에 위치한 유지전극과 주사전극에 의해 이루어진다.A typical plasma display panel (hereinafter referred to as 'PDP') includes a three-electrode surface discharge type PDP. The three-electrode surface discharge type PDP consists of a substrate including sustain electrodes and scan electrodes located on the same surface, and another substrate including address electrodes extending in a vertical direction spaced apart from the substrate by a predetermined distance therebetween, and discharging a discharge gas therebetween. Doing. In this PDP, the presence or absence of discharge is determined by the discharge of the scan electrode and the address electrode independently connected to each line, and the sustain discharge displaying the screen is made by the sustain electrode and the scan electrode located on the same plane.

PDP는 글로우 방전(glow discharge)을 이용하여 가시광을 발생시키며, 이 글로우 방전이 발생한 후 사람의 눈에 가시광이 도달하기까지 몇 단계를 거치게 된다. 즉 글로우 방전이 발생하면 전자와 기체들의 충돌에 의해 여기된 기체가 생성되고, 이렇게 여기된 기체로부터 자외선이 발생되며, 이 자외선이 방전셀 내의 형광체에 충돌되므로 가시광이 생성되고, 이 가시광이 전면의 투명기판을 통과하여 사람의 눈에 도달된다. 이와 같은 단계를 거치면서 유지전극과 주사전극에 인가된 입력 에너지(input power)는 상당히 손실된다.PDP uses glow discharge to generate visible light, and after the glow discharge occurs, several steps are taken before visible light reaches the human eye. That is, when a glow discharge occurs, an excited gas is generated by the collision of electrons and gases, and ultraviolet rays are generated from the excited gas, and visible light is generated because the ultraviolet rays collide with the phosphor in the discharge cell. It passes through the transparent substrate and reaches the human eye. Through this step, input power applied to the sustain electrode and the scan electrode is considerably lost.

이 글로우 방전은 방전개시전압 이상의 높은 전압을 두 전극 사이에 인가함으로 일어난다. 즉 이 방전이 개시되기 위해서는 상당히 높은 전압이 필요하다. 일단 방전이 일어나면 음극과 양극 주변의 유전층에 생성되는 공간 전하 효과(space charge effect)에 의해서 음극과 양극 사이의 전압 분포는 왜곡된 형태로 나타난다. 즉, 두 전극 사이에는, 방전을 위하여 두 전극에 인가된 전압의 대부분을 소비하는 음극 주변의 캐소드 쉬스(cathode sheath) 영역과, 전압의 일부를 소비하는 양극 주변의 애노드 쉬스(anode sheath) 영역, 및 이 두 영역 사이에 형성되어 전압을 거의 소비하지 않는 파지티브 칼럼(positive column) 영역이 형성된다. 캐소드 쉬스 영역에서 전자가열효율(electron heating efficiency)은 유전층 표면에 형성된 MgO 보호막의 이차전자계수(secondary electron coefficient)에 의존하고, 파지티브 칼럼 영역에서 입력 에너지의 대부분은 전자 가열(electron heating)에 소비되는 것으로 알려져 있다.This glow discharge is caused by applying a voltage higher than the discharge start voltage between the two electrodes. In other words, a very high voltage is required for this discharge to start. Once discharge occurs, the voltage distribution between the cathode and the anode is distorted due to the space charge effect generated in the dielectric layers around the cathode and the anode. That is, between the two electrodes, a cathode sheath region around the cathode that consumes most of the voltage applied to the two electrodes for discharge, and an anode sheath region around the anode that consumes a portion of the voltage, And a positive column region formed between these two regions and consuming little voltage. The electron heating efficiency in the cathode sheath region depends on the secondary electron coefficient of the MgO protective film formed on the surface of the dielectric layer, and most of the input energy in the positive column region is consumed by electron heating. It is known.

형광체에 충돌되어 가시광을 방출하는 진공자외선은 여기상태(excitation state)의 제논(Xe) 기체가 안정상태(ground state)로 전이될 때 발생하며, 제논(Xe)의 여기 상태는 제논(Xe) 기체와 전자 사이의 충돌에 의하여 생성된다. 따라서 입력 에너지 중 가시광을 생성하는 비율(즉, 발광효율)을 높이기 위하여, 제논(Xe) 기체와 전자의 충돌을 증가시키도록 전자가열효율(electron heating efficiency)을 증가시켜야 한다.The vacuum ultraviolet rays that collide with the phosphor and emit visible light are generated when the Xen gas in the excitation state is transitioned to the ground state, and the excited state of Xen is Xe gas. Is created by the collision between and electrons. Therefore, in order to increase the ratio of generating the visible light among the input energy (that is, the luminous efficiency), the electron heating efficiency must be increased to increase the collision of electrons with the xenon (Xe) gas.

캐소드 쉬스 영역에서는 입력 에너지의 대부분이 소비되지만 전자가열효율이 낮고, 파지티브 칼럼 영역에서는 입력 에너지의 소비가 적으면서도 전자가열효율이 매우 높다. 따라서 높은 발광효율은 파지티브 칼럼 영역(방전 갭)을 증가시키므로 가능하다.In the cathode sheath region, most of the input energy is consumed, but the electron heating efficiency is low. In the positive column region, the electron heating efficiency is very high while the input energy consumption is low. Therefore, high luminous efficiency is possible because it increases the positive column region (discharge gap).

또한, 방전 갭(파지티브 칼럼 영역) 사이에 걸린 전기장(E)과 기체밀도(n)의 비(E/n)의 변화에 따른 전체 전자 중에서 소비되는 전자의 비율을 보면, 동일 비(E/n)에서 전자 소비 비율은 제논 여기(Xe*), 제논 이온(Xe+), 네온 여기(Ne*), 네온 이온(Ne+)의 순서로 커지는 것으로 알려져 있다. 또한, 동일 비(E/n)에서, 제논(Xe) 분압이 증가할수록 전자 에너지(electron energy)가 감소하는 것으로 알려져 있다. 즉, 이 전자 에너지가 감소하면, 제논(Xe)의 분압이 증가하고, 제논(Xe)의 분압이 증가하면, 상기한 제논 여기(Xe*), 제논 이온(Xe+), 네온 여기(Ne*), 네온 이온(Ne+)에서 소비되는 전자 중에서, 다른 부분에 비하여 제논(Xe)의 여기에 소비되는 전자 비율이 커지고, 이로 인하여 발광효율이 향상된다.In addition, the ratio of electrons consumed among all electrons according to the change of the ratio E / n of the electric field E and the gas density n between the discharge gaps (positive column region) is equal to (E / In n), the electron consumption ratio is known to increase in the order of xenon excitation (Xe *), xenon ion (Xe + ), neon excitation (Ne *), and neon ion (Ne + ). Also, at the same ratio (E / n), it is known that the electron energy decreases as the Xen partial pressure increases. That is, when this electron energy decreases, the partial pressure of xenon (Xe) increases, and when the partial pressure of xenon (Xe) increases, the above-mentioned xenon excitation (Xe *), xenon ions (Xe + ), neon excitation (Ne *) ), The ratio of electrons consumed to excitation of xenon (Xe) is increased among the electrons consumed in neon ions (Ne + ), thereby improving the luminous efficiency.

상기한 바와 같이, 파지티브 칼럼 영역의 증가는 전자가열효율을 증가시킨다. 그리고 제논(Xe) 분압의 증가는 전자 중 제논 여기(Xe*)를 위하여 소비되는 전자 가열 비율을 증가시킨다. 따라서 양자 모두 전자가열효율을 증가시켜 발광효율을 향상시키게 된다.As mentioned above, the increase in the positive column area increases the electron heating efficiency. Increasing the partial pressure of xenon (Xe) increases the rate of electron heating consumed for xenon excitation (Xe *) in electrons. Therefore, both of them increase electron heating efficiency, thereby improving luminous efficiency.

그러나, 파지티브 칼럼 영역의 증가 또는 제논(Xe) 분압의 증가는 모두 방전개시전압(gas breakdown voltage)을 증가시키고, PDP의 제작비용을 증가시키는 문 제점을 가진다.However, increasing the positive column area or increasing the Xen partial pressure all have problems of increasing the gas breakdown voltage and increasing the manufacturing cost of the PDP.

따라서, 발광효율을 증가시키기 위하여 파지티브 칼럼 영역의 증가와 제논(Xe) 분압의 증가를 낮은 방전개시전압 하에서 구현하는 것이 요구된다.Therefore, in order to increase the luminous efficiency, it is required to implement an increase in the positive column area and an increase in the xenon partial pressure under a low discharge start voltage.

알려진 바에 따르면, 방전 갭의 거리 및 압력이 동일한 경우, 면방전 구조에 필요한 방전개시전압보다 대향방전 구조에 필요한 방전개시전압이 더 낮다.As is known, when the distance and pressure of the discharge gap are the same, the discharge start voltage required for the counter discharge structure is lower than the discharge start voltage required for the surface discharge structure.

본 발명은 상기한 바와 같은 점에 착안한 것으로서, 방전개시전압을 낮추고 리셋 기간 및 어드레싱 기간을 단축하여 계조 표현력을 향상시키는 플라즈마 디스플레이 패널 및 그 구동방법을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in view of the above, and provides a plasma display panel and a method of driving the same, which lower the discharge start voltage and shorten the reset period and the addressing period to improve gradation expression.

본 발명에 따른 플라즈마 디스플레이 패널은, 대향 배치되는 제1 기판 및 제2 기판, 상기 제1 기판에 인접하여 다수의 방전공간을 구획하는 제1 격벽층, 상기 제2 기판에 인접하여 상기 방전공간에 대향하는 방전공간을 구획하는 제2 격벽층, 상기 양측 방전공간에 의하여 형성되는 방전셀의 내부에 형성되는 형광체층, 상기 제1 격벽층과 제2 격벽층 사이에서, 상기 방전셀의 양측에 서로 나란히 교호적으로 배치되어 서로 이웃하는 방전셀에 각각 공유되는 제1 전극과 제2 전극, 상기 제1 전극 및 제2 전극과 교차하는 방향으로 신장되어 상기 제1 기판 측에 구비되는 제1 어드레스전극, 및 상기 제1 어드레스전극과 나란하게 신장되어 상기 제2 기판에 구비되고, 상기 신장 방향으로 배치되는 방전셀에 대하여 상기 제1 어드레스전극과 교호적으로 대응되는 제2 어드레스전극을 포함한다.The plasma display panel according to the present invention includes a first substrate and a second substrate that are disposed to face each other, a first partition layer partitioning a plurality of discharge spaces adjacent to the first substrate, and a second barrier layer adjacent to the second substrate. A second partition wall partitioning the opposite discharge space, a phosphor layer formed inside the discharge cells formed by the both discharge spaces, and between the first partition layer and the second partition wall layer, on both sides of the discharge cell. First address electrodes disposed on the first substrate side by side by side alternately arranged to extend in a direction crossing the first electrode and the second electrode, and the first electrode and the second electrode which are shared by the adjacent discharge cells And a second electrode which extends in parallel with the first address electrode and is provided on the second substrate, and alternately corresponds to the first address electrode with respect to the discharge cell arranged in the stretching direction. And two address electrodes.

상기 제1 어드레스전극은 제1 전극 및 제2 전극과 교차하는 방향으로 신장되는 신장부와, 이 신장부에서 각 방전셀의 중심 부분에 대응하여 확장되는 확장부를 포함한다. 이 제1 어드레스전극은 금속 전극으로 형성되어, 우수한 통전성을 가지는 것이 바람직하다. 이 제1 어드레스전극은 제1 기판의 내표면에 형성되고, 유전층으로 덮여진다.The first address electrode includes an extension part extending in a direction crossing the first electrode and the second electrode, and an extension part corresponding to the center portion of each discharge cell in the extension part. It is preferable that this first address electrode is formed of a metal electrode, and has excellent electrical conductance. The first address electrode is formed on the inner surface of the first substrate and covered with a dielectric layer.

상기 제2 어드레스전극은 대응 방전셀의 중심으로 돌출되는 투명전극과, 이 투명전극 상에 구비되는 버스전극을 포함한다. 이 버스전극은 제2 격벽층에서 상기 제2 어드레스전극과 나란하게 형성되는 일측 부재에 대응하여 신장 형성된다. 이 투명전극은 ITO(Indium Tin Oxide) 전극으로 형성되어 가시광의 차단을 최소화하고, 버스전극은 금속 전극으로 형성되어 우수한 통전성을 가지는 것이 바람직하다. 이 제2 어드레스전극은 제2 기판의 내표면에 형성되고, 유전층으로 덮여진다.The second address electrode includes a transparent electrode protruding toward the center of the corresponding discharge cell, and a bus electrode provided on the transparent electrode. The bus electrode extends to correspond to one side member formed in parallel with the second address electrode in the second partition wall layer. The transparent electrode is formed of an indium tin oxide (ITO) electrode to minimize the blocking of visible light, and the bus electrode is formed of a metal electrode, it is preferable to have excellent electrical conductivity. This second address electrode is formed on the inner surface of the second substrate and covered with a dielectric layer.

상기 제1 전극 및 제2 전극은 제1 기판과 제2 기판의 수직 방향으로 절단한 단면 구조에서 이의 수직 방향의 길이(hv)가 이의 수평 방향의 길이(hh)보다 긴 단면 구조를 가진다. 이 제1 전극과 제2 전극은 금속 전극으로 형성되어, 우수한 통전성을 가지는 것이 바람직하다. 이 제1 전극과 제2 전극은 유전층으로 둘러싸이며, 이 유전층은 MgO 보호막으로 덮여질 수 있다.The first electrode and the second electrode have a cross-sectional structure in which the vertical length h v is longer than the horizontal length h h in the cross-sectional structure cut in the vertical direction of the first substrate and the second substrate. . It is preferable that this 1st electrode and the 2nd electrode are formed with the metal electrode, and have excellent electrical conductivity. The first electrode and the second electrode are surrounded by a dielectric layer, which may be covered with an MgO protective film.

상기 방전셀을 형성하는 제1 기판 및 제2 기판 측 방전공간 중, 제1 격벽층에 의하여 형성되는 방전공간보다 상기 제2 격벽층에 의하여 형성되는 방전공간이 더 큰 용적으로 형성되는 것이 바람직하다.It is preferable that the discharge space formed by the second barrier layer is formed in a larger volume than the discharge space formed by the first barrier layer among the first and second substrate side discharge spaces forming the discharge cell. .

상기 제1 격벽층은 상기 제2 어드레스전극의 버스전극과 나란히 형성되는 제1 격벽부재와 이 제1 격벽부재와 교차하도록 형성되는 제2 격벽부재로 이루어지고, 상기 제2 격벽층은 상기 제1 격벽부재에 대응하여 형성되는 제3 격벽부재와 이 제3 격벽부재와 교차하도록 형성되는 제4 격벽부재로 이루어진다.The first barrier layer includes a first barrier member formed in parallel with a bus electrode of the second address electrode, and a second barrier member formed to intersect the first barrier member, and the second barrier layer is the first barrier member. And a third partition member formed to correspond to the partition member and a fourth partition member formed to intersect the third partition member.

또한, 본 발명에 따른 플라즈마 디스플레이 패널 구동방법은, 방전셀의 양측에 서로 나란히 교호적으로 배치되어 서로 이웃하는 방전셀에 각각 공유되는 제1 전극 및 제2 전극과, 상기 제1 전극 및 제2 전극과 교차하고 상기 각 방전셀에 대응하여 서로 나란하며 제1 기판 측과 제2 기판 측에 각각 배치되는 제1 어드레스전극과 제2 어드레스전극을 포함하는 플라즈마 디스플레이 패널의 구동방법에 있어서, 어드레싱 기간에서, 이웃하는 일측 방전셀과 다른 방전셀에 공유되는 제2 전극에 스캔 펄스를 인가하는 단계, 및 상기 스캔 펄스가 인가되는 상기 일측 방전셀과 다른측 방전셀을 어드레싱 하는 단계를 포함한다.In addition, the method of driving a plasma display panel according to the present invention includes a first electrode and a second electrode which are alternately arranged on both sides of the discharge cell and are shared by adjacent discharge cells, respectively, and the first electrode and the second electrode. An addressing period in a plasma display panel driving method comprising: a first address electrode and a second address electrode intersecting an electrode and parallel to each other corresponding to each of the discharge cells, and disposed on a first substrate side and a second substrate side, respectively; The method may include applying a scan pulse to a second electrode shared by a neighboring one discharge cell and another discharge cell, and addressing the one discharge cell and the other discharge cell to which the scan pulse is applied.

상기 이웃하는 방전셀 중 일측 방전셀은 제1 어드레스전극으로 어드레싱 하고, 상기 이웃하는 방전셀 중 다른측 방전셀은 제2 어드레스전극으로 어드레싱 한다.One discharge cell of the neighboring discharge cells is addressed to the first address electrode, and the other discharge cell of the neighboring discharge cells is addressed to the second address electrode.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요 소에 대해서는 동일한 참조부호를 붙였다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In the drawings, parts irrelevant to the description are omitted to clearly describe the present invention, and like reference numerals designate like elements throughout the specification.

도 1은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널을 도시한 부분 분해 사시도이고, 도 2는 도 1에 도시된 플라즈마 디스플레이 패널을 결합한 상태의 A-A 선에 따른 부분 단면도이다.1 is a partially exploded perspective view illustrating a plasma display panel according to an exemplary embodiment of the present invention, and FIG. 2 is a partial cross-sectional view taken along line A-A with the plasma display panel shown in FIG.

이 도면들을 참조하여 PDP를 설명하면, 본 발명의 PDP는 기본적으로 소정의 간격으로 대향 배치되는 제1 기판(10, 이하 '배면기판'이라 한다)과 제2 기판(20, 이하 '전면기판'이라 한다), 및 이 배면기판(10)과 전면기판(20) 사이에 제1 격벽층(16, 이하, '배면판 격벽'이라 한다)과 제2 격벽층(26, 이하, '전면판 격벽'이라 한다)에 의하여 다수의 방전공간을 구획하여 형성되는 방전셀(18, 28)을 구비한다. 이 방전셀(18, 28) 내에는 진공자외선을 흡수하여 가시광을 방출하는 형광체층(19, 29)이 형성되고, 플라즈마 방전으로 진공자외선을 발생시킬 수 있도록 방전가스(일례로 제논(Xe)과 네온(Ne) 등을 포함하는 혼합가스)가 충전되어 있다.Referring to the PDP with reference to the drawings, the PDP of the present invention is basically a first substrate (10, hereinafter referred to as a "back substrate") and a second substrate (20, hereinafter referred to as a "front substrate") arranged at a predetermined interval And a first partition layer 16 (hereinafter referred to as a "back plate partition wall") and a second partition wall layer 26 (hereinafter referred to as a "front plate partition wall") between the rear substrate 10 and the front substrate 20. Discharge cells 18, 28 formed by partitioning a plurality of discharge spaces. Phosphor layers 19 and 29 are formed in the discharge cells 18 and 28 to absorb vacuum ultraviolet rays and emit visible light, and discharge gas (for example, xenon (Xe) and Mixed gas containing neon or the like).

배면판 격벽(16)과 전면판 격벽(26)은 배면기판(10)과 전면기판(20) 사이에 서로 대응하는 구조로 형성 및 배치된다. 이 배면판 격벽(16)은 배면기판(10)에 인접하여 전면기판(20)을 향해 돌출 형성되고, 전면판 격벽(26)은 상기 배면판 격벽(16)에 대응하여 전면기판(20)에 인접하여 배면기판(10)을 향해 돌출 형성된다.The back plate partition wall 16 and the front plate partition wall 26 are formed and disposed in a structure corresponding to each other between the back substrate 10 and the front substrate 20. The back plate partition wall 16 protrudes toward the front substrate 20 adjacent to the back substrate 10, and the front plate partition wall 26 corresponds to the back plate partition wall 16 on the front substrate 20. Adjacent to the rear substrate 10 is formed.

이 배면판 격벽(16)은 배면기판(10)에 인접하는 다수의 방전공간을 구획하여 일측의 방전셀(18)을 형성하고, 전면판 격벽(26)은 전면기판(20)에 인접하는 다수의 방전공간을 구획하여 다른 일측의 방전셀(28)을 형성한다. 이와 같이 양측(z 축 방향으로)에 서로 대향하는 방전공간에 의하여 실질적으로 하나의 방전셀(18, 28) 이 형성된다. 본 발명에서 방전셀(18, 28)에 대하여 특별한 지칭이 있지 않는 한, 방전셀(18, 28)은 양측 방전공간에 의하여 하나로 형성되는 방전공간을 의미한다. 이 배면판 격벽(16)에 의하여 형성되는 방전공간, 즉 일측 방전셀(18)은 전면판 격벽(26)에 의하여 형성되는 방전공간, 즉 다른 측 방전셀(28)의 용적보다 더 작게 형성되는 것이, 방전셀(18, 28) 내에서 발생된 가시광의 전면기판(10)으로의 투과율을 향상시킬 수 있다.The back plate partition wall 16 divides a plurality of discharge spaces adjacent to the back substrate 10 to form discharge cells 18 on one side, and the front plate partition wall 26 has a plurality of adjacent face plates 20. The discharge space of the compartment is divided to form a discharge cell 28 on the other side. Thus, substantially one discharge cell 18, 28 is formed by the discharge spaces opposing each other (in the z-axis direction). In the present invention, unless otherwise specified for the discharge cells 18 and 28, the discharge cells 18 and 28 mean discharge spaces formed as one by both discharge spaces. The discharge space formed by the back plate partition wall 16, that is, the one side discharge cell 18 is formed smaller than the discharge space formed by the front plate partition wall 26, that is, the volume of the other side discharge cell 28. This can improve the transmittance of visible light generated in the discharge cells 18 and 28 to the front substrate 10.

이 배면판 격벽(16)과 전면판 격벽(26)은 방전셀(18, 28)을 사각형 또는 육각형과 같이 다양한 형상으로 형성 가능하며, 본 실시예는 사각형으로 형성되는 방전셀(18, 28)을 예시하고 있다.The back plate partition wall 16 and the front plate partition wall 26 can form the discharge cells 18 and 28 in various shapes, such as a square or a hexagon, and the present embodiment has the discharge cells 18 and 28 formed in a square. To illustrate.

이를 참조하면, 배면판 격벽(16)은 배면기판(10)에 형성되는데, 본 실시예에서는 일 방향(y 축 방향)으로 길게 형성되어 배치되는 제1 격벽부재(16a)와 이 제1 격벽부재(16a)와 교차하도록 길게 형성되어, 배면기판(10) 측에 방전공간인 방전셀(18)을 독립적인 방전공간으로 구획하는 제2 격벽부재(16b)를 포함하여 이루어진다.Referring to this, the rear plate partition 16 is formed on the rear substrate 10. In this embodiment, the first partition member 16a and the first partition member are formed to be formed long in one direction (y axis direction). It is formed long to intersect with (16a), and comprises a second partition member (16b) on the rear substrate 10 side to partition the discharge cells 18, which are discharge spaces, into independent discharge spaces.

전면판 격벽(26)은 전면기판(20)에 형성되는데, 상기 제1 격벽부재(16a)에 대응하는 형상으로 배면기판(10)을 향해 돌출 형성되는 제3 격벽부재(26a)와, 상기 제2 격벽부재(16b)와 대응하는 형상으로 배면기판(10)을 향해 돌출 형성되는 제4 격벽부재(26b)를 포함하여 이루어진다. 따라서 전면판 격벽(26)의 제3 격벽부재(26a)와 제4 격벽부재(26b)는 서로 교차하는 방향으로 길게 형성되어, 상기 배면기판(10) 측 방전셀(18)에 대응하여 전면기판(20) 측에 방전셀(28)을 형성한다.The front plate partition wall 26 is formed on the front substrate 20. The third partition member 26a protrudes toward the rear substrate 10 in a shape corresponding to the first partition wall member 16a and the third partition wall member 26a. And a fourth partition member 26b protruding toward the rear substrate 10 in a shape corresponding to the second partition member 16b. Accordingly, the third partition member 26a and the fourth partition member 26b of the front plate partition 26 are formed long in the direction crossing each other, and correspond to the front substrate 10 corresponding to the discharge cell 18 on the rear substrate 10. The discharge cells 28 are formed on the (20) side.

형광체층(19, 29)은 상기와 같은 배면판 격벽(16)과 전면판 격벽(26)에 의하여 구획되는 방전셀(18, 28) 내에 각각 형성된다. 즉, 형광체층(19, 29)은 일측 방전셀(18)을 배면기판(10)에 형성하는 제1 형광체층(19)과 이 방전셀(18)에 대향하는 다른 측 방전셀(28)을 전면기판(20)에 형성하는 제2 형광체층(29)을 포함하여, 실질적으로 하나인 방전셀(18, 28)의 양측에서 가시광을 발생시켜 발광효율을 향상시킨다.The phosphor layers 19 and 29 are formed in the discharge cells 18 and 28 respectively partitioned by the back plate partition 16 and the front plate partition 26 as described above. That is, the phosphor layers 19 and 29 may include the first phosphor layer 19 which forms the one side discharge cell 18 on the back substrate 10 and the other side discharge cell 28 that faces the discharge cell 18. Including the second phosphor layer 29 formed on the front substrate 20, visible light is generated on both sides of the discharge cells 18 and 28 which are substantially one, thereby improving luminous efficiency.

상기 배면판 격벽(16)에 의하여 형성되는 방전셀(18)과, 이에 대향하여 전면판 격벽(26)에 의하여 형성되는 방전셀(28)은 실질적으로 하나의 방전셀(18, 28)이므로 이들의 내부에 각각 형성되는 제1 형광체층(19)과 제2 형광체층(29)은 기체방전으로 발생되는 진공자외선의 충돌에 의하여 같은 색의 가시광을 발생시키는 형광체로 형성되는 것이 바람직하다.The discharge cells 18 formed by the back plate partition wall 16 and the discharge cells 28 formed by the front plate partition wall 26 are substantially one discharge cell 18, 28. Each of the first phosphor layer 19 and the second phosphor layer 29 formed inside of is preferably formed of a phosphor that generates visible light of the same color by collision of vacuum ultraviolet rays generated by gas discharge.

이때, 제1 형광체층(19)은 방전셀(18) 내의 제1 격벽부재(16a)와 제2 격벽부재(16b) 각 내면과 이 방전셀(18) 내의 유전층(17) 표면에 형성되고, 제2 형광체층(29)은 방전셀(28) 내의 제3 격벽부재(26a)와 제4 격벽부재(26b) 각 내면과 이 방전셀(28) 내의 유전층(27)의 표면에 형성된다.At this time, the first phosphor layer 19 is formed on the inner surface of each of the first partition member 16a and the second partition member 16b in the discharge cell 18 and the surface of the dielectric layer 17 in the discharge cell 18, The second phosphor layer 29 is formed on the inner surface of each of the third partition member 26a and the fourth partition member 26b in the discharge cell 28 and the surface of the dielectric layer 27 in the discharge cell 28.

한편, 배면기판(10)의 상기 방전셀(18) 내에 형성되는 제1 형광체층(19)은 상기와 같이 배면기판(10) 위에 유전층(17)을 형성하고 배면판 격벽(16)을 형성한 다음 상기 유전층(17) 위에 형광체를 도포함으로써 형성될 수도 있고, 또한 선택적으로 유전층을 배면기판(10)에 형성하지 않고, 배면기판(10) 위에 배면판 격벽(16)을 형성하고 형광체를 도포 함으로써 형성될 수도 있다.On the other hand, the first phosphor layer 19 formed in the discharge cell 18 of the back substrate 10 is formed with a dielectric layer 17 on the back substrate 10 as described above and the back plate partition 16 Next, it may be formed by applying a phosphor on the dielectric layer 17, or alternatively, without forming a dielectric layer on the back substrate 10, by forming the back plate partition wall 16 on the back substrate 10 and applying the phosphor. It may be formed.

이와 마찬가지로, 전면기판(20)의 상기 방전셀(28) 내에 형성되는 제2 형광체층(29)은 전면기판(20) 위에 유전층(27)을 형성하고 전면판 격벽(26)을 형성한 다음 상기 유전층(27) 위에 형광체를 도포함으로써 형성될 수도 있고, 또한 선택적으로 상기 유전층을 전면기판(20)에 형성하지 않고, 전면기판(20) 위에 전면판 격벽(26)을 형성하고 형광체를 도포함으로써 형성될 수도 있다.Similarly, the second phosphor layer 29 formed in the discharge cell 28 of the front substrate 20 forms the dielectric layer 27 on the front substrate 20 and the front plate partition 26. It may be formed by applying a phosphor on the dielectric layer 27, or alternatively by forming the front plate partition wall 26 on the front substrate 20 and applying the phosphor, without forming the dielectric layer on the front substrate 20. May be

더 나아가, 상기 배면기판(10) 및 전면기판(20) 각각을 방전셀(18, 28)의 형상에 상응하도록 식각한 다음, 그 위에 형광체를 도포하여 제1 형광체층(19)과 제2 형광체층(29)을 각각 형성하는 것도 가능하다. 이 때, 배면판 격벽(16)과 배면기판(10)은 동일한 재료로 이루어지게 되고, 전면판 격벽(26)은 전면기판(20)과 동일한 재료로 이루어지게 된다.Furthermore, each of the rear substrate 10 and the front substrate 20 is etched to correspond to the shape of the discharge cells 18 and 28, and then a phosphor is coated thereon to apply the first phosphor layer 19 and the second phosphor. It is also possible to form each of the layers 29. At this time, the back plate partition 16 and the back substrate 10 is made of the same material, the front plate partition 26 is made of the same material as the front substrate 20.

상기에서, 유지방전 후, 제1 형광체층(19)은 방전셀(18) 내부에서, 제2 형광체층(29)은 상기 방전셀(28) 내부에서 진공자외선을 흡수하여 전면기판(20) 쪽으로 향하는 가시광을 발생시킨다. 또한, 제2 형광체층(29)은 이 가시광을 투과시키게 되므로 이를 위하여 배면기판(10)에 형성되는 제1 형광체층(19)의 두께(t1)는 전면기판(20)에 형성되는 제2 형광체층(29)의 두께(t2)보다 더 두껍게 형성(t1>t2 )되는 것이 바람직하다. 이로써, 진공자외선의 손실을 최소화하여 발광효율을 높일 수 있다.In the above, after the sustain discharge, the first phosphor layer 19 is absorbed in the discharge cell 18, the second phosphor layer 29 is absorbed vacuum ultraviolet rays in the discharge cell 28 toward the front substrate 20 Generates visible visible light. In addition, since the second phosphor layer 29 transmits the visible light, the thickness t 1 of the first phosphor layer 19 formed on the rear substrate 10 is a second layer formed on the front substrate 20. It is preferable to form thicker (t 1 > t 2 ) than the thickness t 2 of the phosphor layer 29. As a result, the luminous efficiency may be increased by minimizing the loss of vacuum ultraviolet rays.

이와 같이 형성되는 제1 형광체층(19)과 제2 형광체층(29)에 충돌될 진공자외선을 플라즈마 방전으로 생성하여 화상을 구현하기 위하여, 상기 배면기판(10)과 전면기판(20) 사이에는 각 방전셀(18, 28)에 대응하는 제1 어드레스전극(11)과 제2 어드레스전극(12) 및 제1 전극(31, 이하 '유지전극'이라 한다)과 제2 전극(32, 이하 '주사전극'이라 한다)이 구비된다.Between the rear substrate 10 and the front substrate 20 to generate an image by generating a plasma discharge vacuum ultraviolet rays that will be impinged on the first phosphor layer 19 and the second phosphor layer 29 formed as described above. The first address electrode 11, the second address electrode 12, and the first electrode 31 (hereinafter referred to as 'holding electrode') and the second electrode 32 corresponding to each of the discharge cells 18 and 28. Scan electrodes').

도 3은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널에서 전극과 방전셀의 구조를 개략적으로 도시한 부분 평면도이고, 도 4는 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널에서 제1 어드레스전극과 방전셀의 구조를 개략적으로 도시한 부분 평면도이며, 도 5는 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널에서 제2 어드레스전극과 방전셀의 구조를 개략적으로 도시한 부분 평면도이고, 도 6은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널에서 전극의 구조를 개략적으로 도시한 부분 사시도이다.3 is a partial plan view schematically illustrating a structure of an electrode and a discharge cell in a plasma display panel according to an embodiment of the present invention, and FIG. 4 is a view showing a first address electrode and a first address electrode in a plasma display panel according to an embodiment of the present invention. 5 is a partial plan view schematically illustrating a structure of a discharge cell. FIG. 5 is a partial plan view schematically illustrating a structure of a second address electrode and a discharge cell in a plasma display panel according to an exemplary embodiment of the present invention. A partial perspective view schematically showing a structure of an electrode in a plasma display panel according to an embodiment of the present invention.

상기 유지전극(31)과 주사전극(32)은 서로 나란하면서 각 방전셀(18, 28)의 양측(y 축 방향)에 각각 교호적으로 배치된다. 이 유지전극(31)은 하나의 방전셀(18, 28)을 기준으로 제1, 제2 어드레스전극(11, 12)의 신장 방향(y 축 방향)을 따라 이웃하는 방전셀(18, 28)의 일측에 공유되고, 주사전극(32)은 이 y 축 방향을 따라 이웃하는 방전셀(18, 28)의 다른 일측에 공유된다. 이로 인하여, 유지전극(31)과 주사전극(32)은 각각 이웃하는 방전셀(18, 28) 2개의 유지방전에 관여하게 된다.The sustain electrode 31 and the scan electrode 32 are arranged side by side alternately on both sides (y axis direction) of each discharge cell 18, 28. The sustain electrodes 31 are adjacent to the discharge cells 18 and 28 along the extension direction (y axis direction) of the first and second address electrodes 11 and 12 based on one discharge cell 18 and 28. The scan electrode 32 is shared to one side of the discharge cells 18 and 28 adjacent to this y-axis direction. As a result, the sustain electrode 31 and the scan electrode 32 are each involved in the sustain discharge of two adjacent discharge cells 18 and 28.

상기 제1 어드레스전극(11) 및 제2 어드레스전극(12)은 유지전극(31) 및 주사전극(32)과 교차되고, 각 방전셀(18, 28)에 쌍으로 대응하여 서로 나란히 배치되어, 각각 이웃하는 방전셀(18, 28)의 어드레싱에 관여한다. 즉 하나의 방전셀(18, 28)을 기준으로 보면 제1, 제2 어드레스전극(11, 12)이 쌍으로 배치되지만, 제1 어드레스전극(11)은 이웃하는 한 방전셀(18, 28)의 어드레싱에 작용하고, 제2 어드레스전극(12)은 제1 어드레스전극(11)에 의하여 어드레싱 되는 방전셀(18, 28)에 이웃하는 다른 방전셀(18, 28)의 어드레싱에 작용한다. 즉 제1 어드레스전극(11)과 제2 어드레스전극(12)은 y 축 방향으로 연속 배치되는 방전셀(18, 28)들에 대하여 교호적으로 어드레싱 작용한다.The first address electrode 11 and the second address electrode 12 intersect the sustain electrode 31 and the scan electrode 32, and are disposed in parallel with each other in pairs corresponding to the respective discharge cells 18 and 28. Each is involved in the addressing of neighboring discharge cells 18 and 28. That is, the first and second address electrodes 11 and 12 are arranged in pairs based on one discharge cell 18 and 28, but the first address electrode 11 is adjacent to the discharge cells 18 and 28. The second address electrode 12 acts on the addressing of the other discharge cells 18 and 28 adjacent to the discharge cells 18 and 28 addressed by the first address electrode 11. That is, the first address electrode 11 and the second address electrode 12 alternately address the discharge cells 18 and 28 arranged in the y-axis direction.

이 작용이 가능하도록 상기 제1, 제2 어드레스전극(11, 12)은 배면기판(10)과 전면기판(20)의 z 축 방향에 대하여, 각각 일 방향(y 축 방향)을 따라 길게 형성되며, 서로 나란히 배치된다. 또 제1 어드레스전극(11)과 제2 어드레스전극(12)은 유지전극(31)과 주사전극(32)을 사이에 둔 상태로, 제1 어드레스전극(11)은 배면기판(10) 측에 구비되고, 제2 어드레스전극(12)은 전면기판(20) 측에 구비된다. 본 실시예에서, 제1 어드레스전극(11)은 배면기판(10)에 구비되어 유전층(17)으로 덮여지고, 제2 어드레스전극(12)은 전면기판(20)에 구비되어 유전층(27)으로 덮여 진다.The first and second address electrodes 11 and 12 are formed long in one direction (y-axis direction) with respect to the z-axis direction of the back substrate 10 and the front substrate 20 so as to enable this operation. , Placed next to each other. In addition, the first address electrode 11 and the second address electrode 12 have the sustain electrode 31 and the scan electrode 32 interposed therebetween, and the first address electrode 11 is placed on the rear substrate 10 side. The second address electrode 12 is provided on the front substrate 20 side. In the present embodiment, the first address electrode 11 is provided on the rear substrate 10 and covered with the dielectric layer 17, and the second address electrode 12 is provided on the front substrate 20 to the dielectric layer 27. Is covered.

이 제1 어드레스전극(11)은 도 4에 도시된 바와 같이, 유지전극(31) 및 주사전극(32)의 신장 방향(x 축 방향)과 교차하는 방향(y 축 방향)으로 신장되는 신장부(11a)와, 이 신장부(11a)에서 각 방전셀(18)의 중심 부분에 대응하여 확장되는 확장부(11b)를 포함한다. 이 제1 어드레스전극(11)은 배면기판(10)의 내표면에 y 축 방향으로 신장 형성되고, 어드레싱 기간에 벽전하를 축적하는 상기 유전층(17)으로 덮여진다. 이 제1 어드레스전극(11)은 가시광을 반사시키는 배면기판(10) 측 에 구비되므로 불투명 재질로 형성될 수 있으며, 따라서 통전성이 우수한 금속 전극으로 형성될 수도 있다.As shown in FIG. 4, the first address electrode 11 extends in the direction (y-axis direction) that intersects the extending direction (x-axis direction) of the sustain electrode 31 and the scan electrode 32. 11a and an expansion portion 11b extending in correspondence with the central portion of each discharge cell 18 in the extension portion 11a. The first address electrode 11 extends in the y-axis direction on the inner surface of the back substrate 10 and is covered with the dielectric layer 17 that accumulates wall charges during the addressing period. Since the first address electrode 11 is provided on the rear substrate 10 side that reflects visible light, the first address electrode 11 may be formed of an opaque material, and thus may be formed of a metal electrode having excellent electrical conductivity.

또한, 방전셀(18)의 중심 부분에 대응하여 형성되는 확장부(11b)는 주사전극(32)과의 대응 면적을 넓게 하여 어드레싱 기간의 어드레스방전을 저전압에 의하여 가능하게 한다. 이 확장부(11b)는 y 축 방향으로 연속되는 방전셀(18, 28)에 대하여 교호적으로 구비되어, y 축 방향으로 연속되는 방전셀(18, 28)에 대하여 교호적으로 어드레싱 작용한다. 즉, 하나의 방전셀(18, 28)에 제1, 제2 어드레스전극(11, 12)이 배치되지만, 제1 어드레스전극(11)의 확장부(11b)는 연속 배치되는 방전셀(18, 28)의 짝수 군(群)에 대응하여 형성되어, 이에 어드레싱 작용한다. 또한, 이 제1 어드레스전극(11)은 상기와 같이 y 축 방향으로 신장 형성되고, 이렇게 형성되는 다수의 제1 어드레스전극(11)들은 x 축 방향으로는 방전셀(18, 28)에 대응하는 간격을 유지하면서 서로 나란하게 배치된다.In addition, the extension portion 11b formed corresponding to the center portion of the discharge cell 18 increases the area corresponding to the scan electrode 32 to enable address discharge in the addressing period by low voltage. The expansion part 11b is provided alternately with respect to the discharge cells 18 and 28 continuous in the y axis direction, and alternately addresses the discharge cells 18 and 28 continuing in the y axis direction. That is, although the first and second address electrodes 11 and 12 are disposed in one discharge cell 18 and 28, the extension part 11b of the first address electrode 11 is disposed in the discharge cell 18. It is formed corresponding to the even group of 28) and acts on it. In addition, the first address electrode 11 extends in the y-axis direction as described above, and the plurality of first address electrodes 11 formed in this way correspond to the discharge cells 18 and 28 in the x-axis direction. They are placed next to each other while maintaining the spacing.

상기 제2 어드레스전극(12)은 전면기판(20) 측 제3 격벽부재(26a)에 대응하고, 이 제3 격벽부재(26a)와 전면기판(20) 사이에서 제3 격벽부재(26a)와 나란한 방향(y 축 방향)을 따라 길게 형성된다. 이 제2 어드레스전극(12)은 대응 방전셀(28)의 중심으로 돌출되는 투명전극(12a)과, 이 투명전극(12a) 상에 구비되는 버스전극(12b)을 포함한다. 상기 투명전극(12a)은 주사전극(32)과의 대응 면적을 넓게 하여 어드레싱 기간의 어드레스방전을 저전압에 의하여 가능하게 한다. 이 투명전극(12a)은 y 축 방향으로 연속되는 방전셀(18, 28)에 대하여 교호적으로 구비되어, y 축 방향으로 연속되는 방전셀(18, 28)에 대하여 교호적으로 어드레싱 작용한다. 즉, 하나의 방전셀(18, 28)에 제1, 제2 어드레스전극(11, 12)이 배치되지만, 제2 어드레스전극(12)의 투명전극(12a)은 연속 배치되는 방전셀(18, 28)의 홀수 군(群)에 대응하여 형성되어, 이에 어드레싱 작용한다. 즉, y 축 방향으로 연속되는 방전셀(18, 28)에 대하여, 제1 어드레스전극(11)과 제2 어드레스전극(11)이 교호적으로 어드레싱 작용한다. 버스전극(12b)은 상기 투명전극(12a) 상에 y 축 방향으로 신장 형성되어, 이 투명전극(12a)에 어드레스 전압을 인가한다. 이 버스전극(12b)은 제2 격벽층(26) 상에서 상기 제2 어드레스전극(12)과 나란하게 형성되는 제3 격벽부재(26a)에 대응하여 신장 형성된다.The second address electrode 12 corresponds to the third partition member 26a on the side of the front substrate 20, and between the third partition member 26a and the front substrate 20, the second partition member 26a and the third partition member 26a are separated from each other. It is formed long along the parallel direction (y axis direction). The second address electrode 12 includes a transparent electrode 12a protruding toward the center of the corresponding discharge cell 28 and a bus electrode 12b provided on the transparent electrode 12a. The transparent electrode 12a widens the corresponding area with the scan electrode 32 to enable address discharge in the addressing period by low voltage. The transparent electrodes 12a are alternately provided with respect to the discharge cells 18 and 28 that are continuous in the y-axis direction, and alternately address the discharge cells 18 and 28 that are continuous in the y-axis direction. That is, although the first and second address electrodes 11 and 12 are disposed in one discharge cell 18 and 28, the transparent electrodes 12a of the second address electrode 12 are continuously disposed. It forms in correspondence to the odd group of 28, and acts on this. That is, the first address electrode 11 and the second address electrode 11 alternately address the discharge cells 18 and 28 that are continuous in the y axis direction. The bus electrode 12b extends in the y-axis direction on the transparent electrode 12a and applies an address voltage to the transparent electrode 12a. The bus electrode 12b is formed to extend on the second partition layer 26 to correspond to the third partition member 26a formed in parallel with the second address electrode 12.

상기 투명전극(12a)은 방전셀(28)의 일측에 구비되는 버스전극(12b)으로부터 방전셀(28)의 중심을 향하여 돌출 형성되므로 가시광의 차단을 최소화하기 위하여 ITO 전극으로 형성되고, 버스전극(12b)은 비발광영역인 제2 격벽부재(26a) 상에 구비되므로 우수한 통전성을 가지도록 불투명 재질의 금속 전극으로 형성될 수도 있다. 이 제2 어드레스전극(12)에서 버스전극(12b)은 전면기판(20)의 내표면에 y 축 방향으로 신장 형성되고, 투명전극(12a)은 버스전극(12b)에서 방전셀(28)의 중심을 향하여 돌출 형성되며, 어드레싱 기간에 벽전하를 축적하는 유전층(27)으로 덮여진다. 또한, 이 제2 어드레스전극(12)은 제3 격벽부재(26a)에 대응하여 신장되고, 다수의 제2 어드레스전극(12) 들은 x 축 방향으로는 방전셀(18, 28)에 대응하는 간격을 유지하면서 서로 나란하게 배치된다.Since the transparent electrode 12a is formed to protrude toward the center of the discharge cell 28 from the bus electrode 12b provided on one side of the discharge cell 28, the transparent electrode 12a is formed of an ITO electrode to minimize the blocking of visible light. Since 12b is provided on the second partition member 26a which is a non-light emitting area, it may be formed of a metal electrode made of an opaque material so as to have excellent conductance. The bus electrode 12b is formed on the inner surface of the front substrate 20 in the y-axis direction at the second address electrode 12, and the transparent electrode 12a is formed on the discharge electrode 28 of the bus electrode 12b. It protrudes toward the center and is covered with a dielectric layer 27 that accumulates wall charges during the addressing period. In addition, the second address electrode 12 is extended in correspondence with the third partition member 26a, and the plurality of second address electrodes 12 are spaced corresponding to the discharge cells 18 and 28 in the x-axis direction. Are placed next to each other while maintaining them.

이 제1, 제2 어드레스전극(11, 12)은 동일한 방전셀(18, 28)의 z 축 방향 양측에 나란히 구비되므로 이들에 각각 인가되는 어드레스 펄스와 주사전극(32)에 인 가되는 스캔 펄스에 의하여, 하나의 방전셀(18, 28)을 어드레싱 할 수 있도록 방전셀(18, 28)의 중심 부분에 대응하는 확장부(11b)와 투명전극(12a)을 교호적으로 각각 구비한다.Since the first and second address electrodes 11 and 12 are disposed on both sides of the same z-axis direction of the same discharge cells 18 and 28, the address pulses applied to them and the scan pulses applied to the scan electrodes 32 respectively. By this, the expansion part 11b and the transparent electrode 12a corresponding to the center part of the discharge cells 18 and 28 are alternately provided so that one discharge cell 18 and 28 may be addressed, respectively.

하나의 방전셀(18, 28) 양측에 제1, 제2 어드레스전극(11, 12)이 배치되지만, 제1 어드레스전극(11)의 확장부(11b)는 연속 배치되는 방전셀(18, 28)의 짝수 군(群)에 대응하여 형성되고, 제2 어드레스전극(12)의 투명전극(12a)은 연속 배치되는 방전셀(18, 28)의 홀수 군(群)에 대응하여 형성되며, 또는 서로 바뀌어 배치될 수도 있다. 이 제1, 제2 어드레스전극(11, 12)은 공유되는 주사전극(32)과의 상호 작용에 의하여 어드레싱 작용하므로 제1 어드레스전극(11)의 확장부(11b)는 주사전극(32)을 공유하는 일측 방전셀(18a, 28a)의 중심 부분에 대응되고(도 4참조), 제2 어드레스전극(12)의 투명전극(12a)은 상기 같은 주사전극(32)을 공유하는 다른 측 방전셀(18a, 28a)의 중심에 대응된다(도 5참조). 즉 상기 확장부(11b)와 투명전극(12a)은 y 축 방향을 따라 연속적으로 배치되는 방전셀(18, 28)에서 교호적으로 배치된다.Discharge cells 18 and 28 in which the first and second address electrodes 11 and 12 are disposed on both sides of one discharge cell 18 and 28, but the extension part 11b of the first address electrode 11 are continuously arranged. Is formed in correspondence to an even number group of < RTI ID = 0.0 >, < / RTI > and the transparent electrode 12a of the second address electrode 12 is formed in correspondence to an odd group of discharge cells 18, 28 arranged in series. It may be arranged interchangeably. Since the first and second address electrodes 11 and 12 are addressed by interaction with the shared scan electrode 32, the extension 11b of the first address electrode 11 may serve as the scan electrode 32. The transparent electrode 12a of the second address electrode 12 corresponds to the center portion of the shared one side discharge cell 18a, 28a (see FIG. 4), and the other side discharge cell sharing the same scan electrode 32. It corresponds to the center of (18a, 28a) (refer FIG. 5). That is, the expansion part 11b and the transparent electrode 12a are alternately disposed in the discharge cells 18 and 28 which are continuously arranged along the y axis direction.

또한, 상기 제1 어드레스전극(11)이 배면기판(10) 측에 구비되므로 이의 확장부(11b)는 방전셀(18)의 배면기판(10) 측에서 어드레싱 작용하고, 상기 제2 어드레스전극(12)이 전면기판(20) 측에 구비되므로 이의 투명전극(12a)은 방전셀(28)의 전면기판(10) 측에서 어드레싱 작용한다. 이 제1, 제2 어드레스전극(11, 12)은 방전셀(18, 28)의 중심 부분에 대응하는 각각의 확장부(11b)와 투명전극(12a)을 구비하며, 이 확장부(11b)와 투명전극(12a)은 두 방전셀(18, 28)에 공유되는 주사전극 (32)의 양측에 위치한다. 따라서 제1, 제2 어드레스전극(11, 12)의 각 확장부(11b)와 투명전극(12a)은 각각에 인가되는 어드레스 펄스를 방전셀(18, 28) 내에 인가시키는 부분으로서, 주사전극(32)에 스캔 펄스가 인가되고 제1, 제2 어드레스전극(11, 12)에 어드레스 펄스가 인가되면, 1 스캔으로 2 어드레싱을 구현한다.In addition, since the first address electrode 11 is provided on the rear substrate 10 side, the expansion part 11b thereof has an addressing action on the rear substrate 10 side of the discharge cell 18 and the second address electrode ( Since 12) is provided on the front substrate 20 side, its transparent electrode 12a has an addressing action on the front substrate 10 side of the discharge cell 28. The first and second address electrodes 11 and 12 have respective extension portions 11b and transparent electrodes 12a corresponding to the central portions of the discharge cells 18 and 28, and the extension portions 11b. And the transparent electrode 12a are positioned at both sides of the scan electrode 32 shared by the two discharge cells 18 and 28. Accordingly, each of the extension portions 11b and the transparent electrodes 12a of the first and second address electrodes 11 and 12 is a portion for applying the address pulses applied to the discharge cells 18 and 28 to the scan electrodes (eg When a scan pulse is applied to 32 and an address pulse is applied to the first and second address electrodes 11 and 12, two addressing is implemented in one scan.

한편, 유지전극(31)과 주사전극(32)은 배면기판(10)과 전면기판(20)의 z 축 방향에 대하여, 양측 방전셀(18, 28)을 구성하는 배면판 격벽(16)과 전면판 격벽(26) 사이에서 형성되고, 제1, 제2 어드레스전극(11, 12)과 전기적으로 절연되면서 이와 교차하는 방향(x 축 방향)을 따라 길게 형성된다. 이 유지전극(31)은 방전셀(18, 28)의 일측에 배치되고, 주사전극(32)은 방전셀(18, 28)의 다른 일측에서 유지전극(31)과 나란하게 배치된다. 이 유지전극(31)과 주사전극(32)은 연속적으로 배치되는 방전셀(18, 28)에서 이웃 방전셀(18, 28)에 공유되어 교호적으로 배치된다. 즉, 연속 배치되는 2개의 방전셀(18, 28)을 기준으로 보면, 주사전극(32)은 두 방전셀(18, 28)을 중간에서 구획하는 제2, 제4 격벽부재(16b, 26b) 사이에 구비되고, 유지전극(31)은 두 방전셀(18, 28)의 양측에 구비된다. 물론, 이 유지전극(31) 또한 이웃하는 두 방전셀(18, 28)을 중간에서 구획하는 제2, 제4 격벽부재(16b, 26b)에 구비된다. 따라서 제1, 제2 어드레스전극(11, 12)에 어드레스 펄스를 인가하고 주사전극(32)에 스캔 펄스를 인가하면, 1 스캔으로 이웃하는 2개의 방전셀(18, 28)을 선택하는 2 어드레싱이 구현되어, 어드레싱 기간이 단축된다. 또한 주사전극(32)에 리셋 펄스를 인가하면, 이 주사전극(32)에 의하여 공유되는 2개의 방전셀(18, 28)이 리셋되어 리셋 기간이 단축된다. 이와 같이 리셋 기간 및 어드레싱 기간이 단축되므로 유지 기간이 길어지고, 이 유지 기간의 연장은 유지 펄스의 개수를 증대시켜 계조 표현력을 향상시킨다.On the other hand, the sustain electrode 31 and the scan electrode 32 are formed on the back plate partition wall 16 constituting the discharge cells 18, 28 on both sides of the back substrate 10 and the front substrate 20 in the z-axis direction. It is formed between the front plate partition wall 26 and is formed long along the direction (x axis direction) which is electrically insulated from the first and second address electrodes 11 and 12 and intersects it. The sustain electrode 31 is disposed on one side of the discharge cells 18, 28, and the scan electrode 32 is disposed side by side with the sustain electrode 31 on the other side of the discharge cells 18, 28. The sustain electrode 31 and the scan electrode 32 are shared by neighboring discharge cells 18, 28 alternately in discharge cells 18, 28 arranged in succession. That is, when the two discharge cells 18 and 28 are continuously arranged as a reference, the scan electrode 32 divides the second and fourth partition members 16b and 26b which divide the two discharge cells 18 and 28 in the middle. It is provided between, and the sustain electrode 31 is provided on both sides of the two discharge cells (18, 28). Of course, the sustain electrode 31 is also provided in the second and fourth partition members 16b and 26b which divide two adjacent discharge cells 18 and 28 in the middle. Therefore, when address pulses are applied to the first and second address electrodes 11 and 12 and scan pulses are applied to the scan electrodes 32, two addressing for selecting two neighboring discharge cells 18 and 28 in one scan. This is implemented, so that the addressing period is shortened. When a reset pulse is applied to the scan electrode 32, the two discharge cells 18 and 28 shared by the scan electrode 32 are reset to shorten the reset period. In this way, the reset period and the addressing period are shortened, so the sustain period is long, and the extension of the sustain period increases the number of sustain pulses, thereby improving the gray scale expressive power.

도 6에 도시된 바와 같이, 유지전극(31)과 주사전극(32)은 y 축 방향으로 이웃하는 방전셀(18, 28)에 대하여 1 스캔 작용으로 2 어드레싱을 구현하도록 형성 및 배치된다. 이 주사전극(32)을 공유하는 일측 방전셀(18, 28)에는 제1 어드레스전극(11)의 확장부(11b)가 구비되고, 상기 공유 주사전극(32)의 다른 측 방전셀(18, 28)에는 제2 어드레스전극(12)의 투명전극(12a)이 구비된다.As shown in FIG. 6, the sustain electrode 31 and the scan electrode 32 are formed and arranged to implement two addressing in one scan action with respect to the discharge cells 18 and 28 neighboring in the y-axis direction. One side discharge cell 18, 28 sharing the scan electrode 32 is provided with an extension 11b of the first address electrode 11, and the other side discharge cell 18, of the shared scan electrode 32. 28 is provided with a transparent electrode 12a of the second address electrode 12.

이 유지전극(31)과 주사전극(32)은 제2 격벽부재(16b)와 제4 격벽부재(26b) 사이에서 이들과 나란한 방향(x 축 방향)으로 길게 이어져 형성되어, 연속적으로 배치되는 방전셀(18, 28)에 교호적으로 배치된다. 본 실시예에서 유지전극(31)과 주사전극(32)은 상기 제2 격벽부재(16b)와 제4 격벽부재(26) 사이에 배치되므로 제1, 제2 어드레스전극(11, 12)의 길이 방향(y 축 방향)으로 이웃하는 방전셀(18, 28)들을 구분하는 기준이 될 수 있고, 이 방향으로 이웃하는 방전셀(18, 18)에 공유되어 두 방전셀(18, 18)의 유지방전에 작용하게 된다.The sustain electrode 31 and the scan electrode 32 are formed to extend between the second partition member 16b and the fourth partition member 26b in parallel with them (x-axis direction), and are continuously disposed. Alternately arranged in cells 18 and 28. In the present exemplary embodiment, the sustain electrode 31 and the scan electrode 32 are disposed between the second partition member 16b and the fourth partition member 26, so that the lengths of the first and second address electrodes 11 and 12 are different. It can be a reference for distinguishing the discharge cells 18, 28 neighboring in the direction (y-axis direction), and is shared by the discharge cells 18, 18 neighboring in this direction to maintain the two discharge cells 18, 18. It works before.

이 주사전극(32)은 제1, 제2 어드레스전극(11, 12)과 함께 어드레싱 기간의 어드레싱에 관여하여 켜질 방전셀(18, 28)을 선택하는 역할을 수행하고, 유지전극(31)과 주사전극(32)은 유지기간의 유지방전에 관여하여 화면을 표시하는 역할을 한다. 즉 유지전극(31)에는 유지기간에 유지 펄스가 인가되고, 주사전극(32)은 유지기간에 유지 펄스가 인가되고 스캔 기간에서 스캔 펄스가 인가된다. 그러나 각 전극들은 이에 인가되는 신호 전압에 따라 그 역할을 달리 수행할 수 있으므로 본 발명이 이상에 한정될 필요는 없다.The scan electrode 32, together with the first and second address electrodes 11 and 12, plays a role in selecting discharge cells 18 and 28 to be turned on by being involved in the addressing of the addressing period. The scan electrode 32 serves to display the screen by participating in the sustain discharge during the sustain period. That is, the sustain pulse is applied to the sustain electrode 31 in the sustain period, the sustain pulse is applied in the sustain period, and the scan pulse is applied in the scan period. However, since the electrodes may perform their roles differently according to the signal voltage applied thereto, the present invention does not need to be limited to the above.

이 유지전극(31)과 주사전극(32)은 실질적으로 하나인 방전셀(18, 28)을 양측으로 구획하도록 양 기판(10, 20) 사이에 구비되어, 대향방전 구조를 형성하므로 유지방전을 위한 방전개시전압을 낮출 수 있다. 이를 위하여, 유지전극(31)과 주사전극(32)은 보다 넓은 면적에 대향방전을 유도하기 위하여, 각 방전셀(18, 28)에 대응되는 부분에 배면기판(10) 및 전면기판(20)에 수직한 방향(z 축 방향)으로 절단한 단면 구조에서 이의 수직 방향의 길이(hv)가 이의 수평 방향의 길이(hh)보다 긴 단면 구조를 가진다. 이 유지전극(31) 및 주사전극(32)에서 넓게 형성되는 대향 방전은 강한 진공자외선을 생성하고, 이 강한 진공자외선은 방전셀(18, 28) 내부의 넓은 면적에 걸쳐 형광체층(19, 29)에 충돌되어 발생되는 가시광의 광량을 증대시킨다.The sustain electrode 31 and the scan electrode 32 are provided between the substrates 10 and 20 so as to partition the discharge cells 18 and 28 which are substantially one to both sides. The discharge start voltage can be lowered. To this end, the sustain electrode 31 and the scan electrode 32 have a rear substrate 10 and a front substrate 20 at portions corresponding to the respective discharge cells 18 and 28 in order to induce opposite discharge in a larger area. In the cross-sectional structure cut in the direction perpendicular to the (z-axis direction), its vertical length (h v ) has a cross-sectional structure longer than its horizontal length (h h ). Opposite discharges, which are widely formed in the sustain electrode 31 and the scan electrode 32, generate strong vacuum ultraviolet rays, and the strong vacuum ultraviolet rays cover the phosphor layers 19 and 29 over a large area inside the discharge cells 18 and 28. Increases the amount of visible light generated by collision with

이 유지전극(31) 및 주사전극(32)은 비방전영역인 제2 격벽부재(16b)와 제4 격벽부재(26a) 사이에 구비되므로 방전셀(18, 28)에서 발생되는 가시광을 차단하는 부작용을 가지지 않기 때문에 불투명 재질로 형성될 수 있고, 통전성이 우수한 금속 전극으로 형성될 수도 있다.Since the sustain electrode 31 and the scan electrode 32 are provided between the second partition member 16b and the fourth partition member 26a which are non-discharge regions, side effects of blocking visible light generated in the discharge cells 18 and 28 are prevented. Because it does not have a may be formed of an opaque material, it may be formed of a metal electrode having excellent electrical conductivity.

이 유지전극(31)과 주사전극(32)은 방전셀(18, 28) 내에서 대향방전을 형성하여 방전개시전압을 낮추고, 주사전극(32)을 공유하는 2개의 방전셀(18, 28)에서 1 리셋으로 2 리셋을 구현하고, 1 스캔으로 2 어드레싱을 구현하므로 리셋 기간 및 어드레싱 기간을 단축시킬 수 있다.The sustain electrode 31 and the scan electrode 32 form opposite discharges in the discharge cells 18 and 28 to lower the discharge start voltage, and the two discharge cells 18 and 28 sharing the scan electrode 32. Implementing 2 resets in 1 reset and 2 addressing in 1 scan can reduce the reset period and addressing period.

이 유지전극(31)과 주사전극(32)은 그 외면에 유전층(34)을 형성한다. 이 유전층(34)은 벽전하를 축적하고, 유지전극(31)과 주사전극(32)을 감싸며, 이 전극(31, 32)들이 구비되지 않는 측에도 유전층(35)이 구비되어, 각각 독립적으로 형성되는 방전셀(18, 28)에 상응하는 격자 구조를 형성한다. 이 유전층(35)은 상기 유전층(34)의 z 축 방향의 높이에 상응하도록 제1, 제3 격벽부재(16a, 26a) 사이에 상기 유전층(34)과 교차하는 방향으로 형성된다. 이들 유지전극(31)과 주사전극(32)은 TFCS(Thick Film Ceramic Sheet)법으로 제작이 가능하다. 즉 유지전극(31)과 주사전극(32)은 따로 제작된 후, 배면판 격벽(16)이 형성되어 있는 배면기판(10)에 결합될 수도 있다.The sustain electrode 31 and the scan electrode 32 form a dielectric layer 34 on the outer surface thereof. The dielectric layer 34 accumulates wall charges, surrounds the sustain electrode 31 and the scan electrode 32, and is provided with a dielectric layer 35 on the side where the electrodes 31 and 32 are not provided, respectively. A lattice structure corresponding to the discharge cells 18 and 28 is formed. The dielectric layer 35 is formed in the direction crossing the dielectric layer 34 between the first and third partition members 16a and 26a to correspond to the height of the dielectric layer 34 in the z-axis direction. These sustain electrodes 31 and the scan electrodes 32 can be manufactured by the TFCS (Thick Film Ceramic Sheet) method. That is, the sustain electrode 31 and the scan electrode 32 may be separately manufactured and then coupled to the rear substrate 10 having the rear plate partition 16 formed thereon.

이 유지전극(31)과 주사전극(32)을 각각 덮고 있는 유전층(34) 및 상기 유전층(35)의 표면에는 MgO 보호막(36)이 형성될 수 있다. 특히 MgO 보호막(36)은 방전셀(18) 내부의 방전공간에서 일어나는 플라즈마 방전에 노출되는 부분에 형성될 수 있다. 본 실시예에서 유지전극(31)과 주사전극(32)은 전면기판(20) 및 배면기판(10)에 형성되는 것이 아니고 양 기판(10, 20) 사이에 구비되므로 이들 유지전극(31)과 주사전극(32)을 덮고 있는 유전층(34) 및 상기 유전층(35)에 도포되는 MgO 보호막(36)은 가시광 비투과성의 특성을 갖는 MgO로 이루어질 수 있다. 이 가시광 비투과성 MgO는 가시광 투과성 MgO에 비하여 훨씬 높은 이차전자 방출계수(secondary electron emission coefficient) 값을 가지며, 따라서 방전개시전압을 더욱 낮출 수 있다.An MgO passivation layer 36 may be formed on the dielectric layer 34 and the surface of the dielectric layer 35 respectively covering the sustain electrode 31 and the scan electrode 32. In particular, the MgO passivation layer 36 may be formed in a portion exposed to the plasma discharge occurring in the discharge space inside the discharge cell 18. In the present embodiment, the sustain electrode 31 and the scan electrode 32 are not formed on the front substrate 20 and the rear substrate 10, but are provided between the substrates 10 and 20, so that the sustain electrodes 31 and The dielectric layer 34 covering the scan electrode 32 and the MgO protective layer 36 applied to the dielectric layer 35 may be made of MgO having visible light impermeability. This visible light-transmissive MgO has a much higher secondary electron emission coefficient value than the visible light-transmissive MgO, and thus the discharge start voltage can be further lowered.

도 7에 도시된 바와 같이, 상기 제1 어드레스전극(11)은 기판(10, 20)의 일 측으로 인출되어 제1 어드레스전극 드라이버(11c)에 연결되고, 제2 어드레스전극(12)은 기판(10, 20)의 다른 일측으로 인출되어 제2 어드레스전극 드라이버(12c)에 연결되어, 주사전극(32)을 공유하는 인접 방전셀(18, 28)을 1 스캔으로 2 어드레싱을 가능하게 한다. 이와 같이 제1, 제2 어드레스전극(11, 12)이 기판(10, 20)의 양측으로 인출되어 각각의 어드레스 펄스를 인가하므로 전자파 노이즈를 줄일 수 있다.As illustrated in FIG. 7, the first address electrode 11 is drawn out to one side of the substrates 10 and 20 to be connected to the first address electrode driver 11c, and the second address electrode 12 is connected to the substrate ( 10 and 20 are connected to the second address electrode driver 12c and are connected to the second address electrode driver 12c to enable two addressing of the adjacent discharge cells 18 and 28 sharing the scan electrode 32 in one scan. As described above, since the first and second address electrodes 11 and 12 are drawn to both sides of the substrates 10 and 20 to apply respective address pulses, electromagnetic wave noise can be reduced.

상기와 같이 구성되는 PDP의 구동방법은 도 8에 도시된 바와 같이, 어드레싱 기간에서, 이웃하는 일측 방전셀(18, 28)과 다른 방전셀(18, 28)에 공유되는 주사전극(32)에 스캔 펄스(Vsc)를 인가하는 단계와, 이 스캔 펄스가 인가된 상기 일측 방전셀(18, 28)과 다른 측 방전셀(18, 28)을 어드레싱 하는 단계를 포함한다.As shown in FIG. 8, the driving method of the PDP configured as described above is provided to the scan electrode 32 shared by the adjacent one side discharge cells 18 and 28 and the other discharge cells 18 and 28 in the addressing period. Applying a scan pulse (V sc ) and addressing the one side discharge cells (18, 28) and the other side discharge cells (18, 28) to which the scan pulse has been applied.

이 어드레싱 단계는 이웃하는 두개의 방전셀(18, 28) 중 일측 방전셀(18, 28)을 제1 어드레스전극(11)에 인가되는 어드레스 펄스(Va1)로 어드레싱하고, 다른측 방전셀(18, 28)을 제2 어드레스전극(12)에 인가되는 어드레스 펄스(Va2)로 어드레싱 한다.In this addressing step, one of the two discharge cells 18 and 28 adjacent to each other is addressed by an address pulse V a1 applied to the first address electrode 11, and the other side discharge cell ( 18 and 28 are addressed by an address pulse V a2 applied to the second address electrode 12.

상기와 같은 스캔 및 어드레싱 단계 이전에 진행되는 리셋 단계에서는 하나의 주사전극(32)에 리셋 펄스(Vr)를 인가함으로써 이 주사전극(32)의 양측에 구비되는 유지전극(31)과 상호 작용하여 이웃하는 두개의 방전셀(18, 28)을 동시에 리셋 작용한다. 이 리셋 기간에 인가되는 리셋 펄스(Vr)는 공지의 파형이 이용될 수 있 고, 유지 기간에 인가되는 유지 펄스(Vs)는 공지의 파형이 이용될 수 있다.In the reset step performed before the scan and addressing step, the reset pulse V r is applied to one scan electrode 32 to interact with the sustain electrodes 31 provided on both sides of the scan electrode 32. Thus, two neighboring discharge cells 18 and 28 are simultaneously reset. A known waveform may be used for the reset pulse V r applied in this reset period, and a known waveform may be used for the sustain pulse V s applied in the sustain period.

한편, 전면기판(20) 측에는 도 2에 도시된 바와 같이 콘트라스트를 향상시키기 위하여 흑색층(37)이 형성될 수 있다. 이 흑색층(37)은 도 2에서와 같이 전면기판(20)의 표면에 형성된 후 제1 격벽층(26) 또는 제2 형광체층(29)으로 덮여지는 구조로 형성될 수 있고, 전면기판(20)에 제2 형광체층(29)을 형성한 후 이 제2 형광체층(29) 위에 형성(미도시)될 수도 있다.Meanwhile, a black layer 37 may be formed on the front substrate 20 side to improve contrast as shown in FIG. 2. The black layer 37 may be formed on the surface of the front substrate 20 as shown in FIG. 2 and then covered with the first partition layer 26 or the second phosphor layer 29. 20 may be formed (not shown) on the second phosphor layer 29 after the second phosphor layer 29 is formed.

이상을 통해 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형 또는 변경하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.Although the preferred embodiments of the present invention have been described above, the present invention is not limited thereto, and various modifications or changes can be made within the scope of the claims and the detailed description of the invention and the accompanying drawings. It goes without saying that it belongs to the scope of the present invention.

이상 설명한 바와 같이 본 발명에 따른 플라즈마 디스플레이 패널에 의하면, 배면기판과 전면기판 사이에 전극들을 구비하며, 이 전극들 중에서, 유지전극을 방전셀의 일측에 구비하고 주사전극을 방전셀의 다른 측에 대향방전 구조로 구비하며 이 유지전극과 주사전극을 이웃하는 방전셀에 공유하여 교호적으로 배치하고, 배면기판 측과 전면기판 측에 구비되는 제1, 제2 어드레스전극 각각을 짝수군 방전셀과 홀수군 방전셀의 어드레싱에 각각 관여케 하므로, 유지전극과 주사전극의 대향방전에 의하여 방전개시전압을 낮추고, 주사전극이 이웃하는 방전셀에 공유되어 동시에 짝수군 방전셀과 홀수군 방전셀을 동시에 리셋시키므로 리셋 기간을 단축시키며, 또한 제1 어드레스전극과 제2 어드레스전극이 짝수군 방전셀과 홀수군 방전셀을 동시에 어드레싱 하므로 어드레싱 기간을 단축시키는 효과가 있다. 이와 같이 리셋 기간 및 어드레싱 기간의 단축은 유지 지간을 연장시키게 되어 계조 표현력을 향상시키게 된다.As described above, according to the plasma display panel according to the present invention, electrodes are provided between a rear substrate and a front substrate, and among these electrodes, a sustain electrode is provided on one side of the discharge cell and a scan electrode is placed on the other side of the discharge cell. It is provided with a counter discharge structure, and the sustain electrode and the scan electrode are alternately arranged by neighboring discharge cells, and each of the first and second address electrodes provided on the rear substrate side and the front substrate side has an even group discharge cell; Since each discharge cell is involved in the addressing of odd-numbered discharge cells, the discharge start voltage is lowered by opposing discharges of sustain electrodes and scan electrodes, and the scan electrodes are shared by neighboring discharge cells. The reset period shortens the reset period, and the first address electrode and the second address electrode simultaneously dispose the even group discharge cells and the odd group discharge cells. Lessing, because the effect of reducing the addressing periods. The shortening of the reset period and the addressing period in this way extends the holding interval, thereby improving the gray scale expressive power.

Claims (17)

대향 배치되는 제1 기판 및 제2 기판;A first substrate and a second substrate disposed to face each other; 상기 제1 기판에 인접하여 다수의 방전공간을 구획하는 제1 격벽층;A first barrier rib layer partitioning a plurality of discharge spaces adjacent to the first substrate; 상기 제2 기판에 인접하여 상기 방전공간에 대향하는 방전공간을 구획하는 제2 격벽층;A second partition wall layer adjacent to the second substrate and partitioning a discharge space facing the discharge space; 상기 양측 방전공간에 의하여 형성되는 방전셀의 내부에 형성되는 형광체층;A phosphor layer formed inside discharge cells formed by the discharge spaces on both sides; 상기 제1 격벽층과 제2 격벽층 사이에서, 상기 방전셀의 양측에 서로 나란히 교호적으로 배치되어 서로 이웃하는 방전셀에 각각 공유되는 제1 전극과 제2 전극;A first electrode and a second electrode between the first barrier layer and the second barrier layer, which are alternately disposed on both sides of the discharge cell and shared by the adjacent discharge cells; 상기 제1 전극 및 제2 전극과 교차하는 방향으로 신장되어 상기 제1 기판 측에 구비되는 제1 어드레스전극; 및A first address electrode extending in a direction crossing the first electrode and the second electrode and provided on the first substrate side; And 상기 제1 어드레스전극과 나란하게 신장되어 상기 제2 기판에 구비되고, 상기 신장 방향으로 배치되는 방전셀에 대하여 상기 제1 어드레스전극과 교호적으로 대응되는 제2 어드레스전극을 포함하는 플라즈마 디스플레이 패널.And a second address electrode provided on the second substrate and extending in parallel with the first address electrode and alternately corresponding to the first address electrode with respect to the discharge cell arranged in the stretching direction. 제 1 항에 있어서,The method of claim 1, 상기 제1 어드레스전극은 상기 제1 전극 및 제2 전극과 교차하는 방향으로 신장되는 신장부와,The first address electrode may include an extension part extending in a direction crossing the first electrode and the second electrode; 상기 신장부에서 각 방전셀의 중심 부분에 대응하여 확장되는 확장부를 포함하는 플라즈마 디스플레이 패널.And an extension part extending from the extension part to correspond to a central portion of each discharge cell. 제 1 항에 있어서,The method of claim 1, 상기 제1 어드레스전극은 금속 전극으로 형성되는 플라즈마 디스플레이 패널.And the first address electrode is formed of a metal electrode. 제 1 항에 있어서,The method of claim 1, 상기 제1 어드레스전극은 상기 제1 기판의 내표면에 형성되고, 유전층으로 덮여지는 플라즈마 디스플레이 패널.And the first address electrode is formed on an inner surface of the first substrate and is covered with a dielectric layer. 제 1 항에 있어서,The method of claim 1, 상기 제2 어드레스전극은 상기 대응 방전셀의 중심으로 돌출되는 투명전극과,The second address electrode may include a transparent electrode protruding toward the center of the corresponding discharge cell; 상기 투명전극 상에 구비되는 버스전극을 포함하는 플라즈마 디스플레이 패널.And a bus electrode provided on the transparent electrode. 제 5 항에 있어서,The method of claim 5, 상기 버스전극은 상기 제2 격벽층에서 상기 제2 어드레스전극과 나란하게 형성되는 일측 부재에 대응하여 신장 형성되는 플라즈마 디스플레이 패널.And the bus electrode extends in correspondence with one side member formed in parallel with the second address electrode in the second partition wall layer. 제 5 항에 있어서,The method of claim 5, 상기 투명전극은 ITO 전극으로 형성되고, 상기 버스전극은 금속 전극으로 형성되는 플라즈마 디스플레이 패널.And the transparent electrode is formed of an ITO electrode, and the bus electrode is formed of a metal electrode. 제 1 항에 있어서,The method of claim 1, 상기 제2 어드레스전극은 상기 제2 기판의 내표면에 형성되고, 유전층으로 덮여지는 플라즈마 디스플레이 패널.And the second address electrode is formed on an inner surface of the second substrate and covered with a dielectric layer. 제 1 항에 있어서,The method of claim 1, 상기 제1 전극 및 제2 전극은 상기 제1 기판과 제2 기판의 수직 방향으로 절단한 단면 구조에서 이의 수직 방향의 길이(hv)가 이의 수평 방향의 길이(hh)보다 긴 단면 구조를 가지는 플라즈마 디스플레이 패널.The first electrode and the second electrode have a cross-sectional structure in which the vertical length h v of the first and second electrodes is cut in the vertical direction of the first substrate and the second substrate, which is longer than the horizontal length h h . Plasma display panel. 제 1 항에 있어서,The method of claim 1, 상기 제1 전극과 제2 전극은 금속 전극으로 형성되는 플라즈마 디스플레이 패널.The first electrode and the second electrode is a plasma display panel formed of a metal electrode. 제 1 항에 있어서,The method of claim 1, 상기 제1 전극과 제2 전극은 유전층으로 둘러싸이는 플라즈마 디스플레이 패널.And the first electrode and the second electrode are surrounded by a dielectric layer. 제 11 항에 있어서,The method of claim 11, 상기 유전층은 MgO 보호막으로 덮여지는 플라즈마 디스플레이 패널.And the dielectric layer is covered with an MgO protective film. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 11, 상기 제1 격벽층에 의하여 형성되는 방전공간보다 상기 제2 격벽층에 의하여 형성되는 방전공간이 더 큰 용적으로 형성되는 플라즈마 디스플레이 패널.And a discharge space formed by the second barrier layer is larger than a discharge space formed by the first barrier layer. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 11, 상기 제1 격벽층은 상기 제2 어드레스전극의 버스전극과 나란히 형성되는 제1 격벽부재와 이 제1 격벽부재와 교차하도록 형성되는 제2 격벽부재로 이루어지고,The first partition layer is formed of a first partition member formed in parallel with the bus electrode of the second address electrode and a second partition member formed to cross the first partition member, 상기 제2 격벽층은 상기 제1 격벽부재에 대응하여 형성되는 제3 격벽부재와 이 제3 격벽부재와 교차하도록 형성되는 제4 격벽부재로 이루어지는 플라즈마 디스플레이 패널.And the second partition layer comprises a third partition member formed corresponding to the first partition member and a fourth partition member intersecting the third partition member. 방전셀의 양측에 서로 나란히 교호적으로 배치되어 서로 이웃하는 방전셀에 각각 공유되는 제1 전극 및 제2 전극과, 상기 제1 전극 및 제2 전극과 교차하고 상기 각 방전셀에 대응하여 서로 나란하며 제1 기판 측과 제2 기판 측에 각각 배치되는 제1 어드레스전극과 제2 어드레스전극을 포함하는 플라즈마 디스플레이 패널의 구동방법에 있어서,A first electrode and a second electrode, which are alternately arranged on both sides of the discharge cell and are shared by neighboring discharge cells, and intersect the first electrode and the second electrode and are parallel to each other in response to the respective discharge cells; And a first address electrode and a second address electrode disposed on a first substrate side and a second substrate side, respectively. 어드레싱 기간에서, 이웃하는 일측 방전셀과 다른 방전셀에 공유되는 제2 전극에 스캔 펄스를 인가하는 단계; 및In the addressing period, applying a scan pulse to a second electrode shared by a discharge cell adjacent to one neighboring discharge cell; And 상기 스캔 펄스가 인가되는 상기 일측 방전셀과 다른측 방전셀을 어드레싱 하는 단계를 포함하는 플라즈마 디스플레이 패널 구동방법.And addressing the one side discharge cell and the other side discharge cell to which the scan pulse is applied. 제 15 항에 있어서,The method of claim 15, 상기 이웃하는 방전셀 중 일측 방전셀은 제1 어드레스전극으로 어드레싱 하는 플라즈마 디스플레이 패널 구동방법.And driving one side of the neighboring discharge cells to a first address electrode. 제 15 항에 있어서,The method of claim 15, 상기 이웃하는 방전셀 중 다른측 방전셀은 제2 어드레스전극으로 어드레싱 하는 플라즈마 디스플레이 패널 구동방법.And the other side of the neighboring discharge cells is addressed to a second address electrode.
KR1020040111384A 2004-12-23 2004-12-23 A plasma display panel and driving method of the same KR100684723B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040111384A KR100684723B1 (en) 2004-12-23 2004-12-23 A plasma display panel and driving method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040111384A KR100684723B1 (en) 2004-12-23 2004-12-23 A plasma display panel and driving method of the same

Publications (2)

Publication Number Publication Date
KR20060072678A KR20060072678A (en) 2006-06-28
KR100684723B1 true KR100684723B1 (en) 2007-02-20

Family

ID=37165838

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040111384A KR100684723B1 (en) 2004-12-23 2004-12-23 A plasma display panel and driving method of the same

Country Status (1)

Country Link
KR (1) KR100684723B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000011785A (en) * 1998-07-16 2000-02-25 우에시마 세이스케 Musical tone synthesizing apparatus, musical tone synthesizing method and storage medium

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000011785A (en) * 1998-07-16 2000-02-25 우에시마 세이스케 Musical tone synthesizing apparatus, musical tone synthesizing method and storage medium

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
실용신안공보 2020000011785

Also Published As

Publication number Publication date
KR20060072678A (en) 2006-06-28

Similar Documents

Publication Publication Date Title
KR100599630B1 (en) Plasma display panel
JP4325809B2 (en) Plasma display panel and driving method thereof
KR100578974B1 (en) Plasma display panel
KR100684723B1 (en) A plasma display panel and driving method of the same
KR100637466B1 (en) Plasma display panel
KR100599627B1 (en) Plasma display panel
KR100599626B1 (en) A plasma display panel and driving method of the same
KR100669465B1 (en) A plasma display panel and driving method of the same
KR100578983B1 (en) Plasma display panel
KR100612288B1 (en) Plasma display panel and driving method of the same
KR100560528B1 (en) A plasma display panel and driving method of the same
KR100637465B1 (en) Plasma display panel
KR100669334B1 (en) A plasma display panel and driving method of the same
KR100612394B1 (en) Plasma display panel
KR100590095B1 (en) Plasma display panel
KR100590036B1 (en) Plasma display panel
KR100927713B1 (en) Plasma Display Panel and Driving Method thereof
KR100658745B1 (en) Plasma display panel and driving method thereof
KR100658724B1 (en) Plasma display panel
KR100684782B1 (en) Plasma display panel and driving method thereof
KR100599629B1 (en) A plasma display panel
KR100599628B1 (en) Plasma display panel
KR100669412B1 (en) Plasma display panel
KR100649230B1 (en) Plasma display panel
KR100778410B1 (en) Plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee