KR100532629B1 - Apparatus for processing packet in RPR network - Google Patents

Apparatus for processing packet in RPR network Download PDF

Info

Publication number
KR100532629B1
KR100532629B1 KR10-2002-0083361A KR20020083361A KR100532629B1 KR 100532629 B1 KR100532629 B1 KR 100532629B1 KR 20020083361 A KR20020083361 A KR 20020083361A KR 100532629 B1 KR100532629 B1 KR 100532629B1
Authority
KR
South Korea
Prior art keywords
packet
rpr
node
packets
processing
Prior art date
Application number
KR10-2002-0083361A
Other languages
Korean (ko)
Other versions
KR20040056792A (en
Inventor
이상우
이형섭
이형호
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR10-2002-0083361A priority Critical patent/KR100532629B1/en
Publication of KR20040056792A publication Critical patent/KR20040056792A/en
Application granted granted Critical
Publication of KR100532629B1 publication Critical patent/KR100532629B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42Loop networks
    • H04L12/437Ring fault isolation or reconfiguration

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)

Abstract

본 발명은 RPR 네트워크에서 각 노드의 패킷을 처리하기 위한 RPR 네트워크에서의 패킷 처리장치에 관한 것으로, 이중링 접속 기능을 갖고 양방향 패킷 전송이 가능한 노드들로 이루어진 RPR 네트워크에서 패킷을 처리하기 위한 장치에 있어서, 이중링과 노드를 물리적으로 정합시키기 위한 물리층 접속부; RPR 패킷을 처리하며 입력된 패킷중 페어니스(Fairness) 패킷을 처리하고 IPS 패킷일 경우 노드 프로세서로 전달하며, 입력된 패킷이 데이터 패킷과 토폴로지(topology) 패킷일 경우 패킷 검사부로 전달하는 RPR MAC; RPR MAC에서 전달된 IPS패킷 및 패킷검사부에서 전달된 토폴로지(topology) 패킷을 처리하고 생성하기 위한 노드 프로세서; 상기 RPR MAC으로부터 입력되는 패킷을 분류하여 토폴로지(topology) 패킷은 상기 노드 프로세서로 전달하고, 데이터 패킷은 이더넷 프레임 형태로 호스트 프로세서로 전달하며, 상기 호스트 프로세서로부터 입력된 데이터 패킷에 RPR 헤더를 첨가하여 상기 RPR MAC으로 전달하는 패킷 검사부; 및 패킷 검사부에서 전달된 데이터 패킷을 처리하고 생성하는 호스트 프로세서;로 구성함으로써 본 발명은 상기 호스트 프로세서의 RPR 지원 여부와 관계없이 RPR 노드를 구성하고 패킷을 처리할 수 있다.The present invention relates to a packet processing apparatus in an RPR network for processing a packet of each node in an RPR network. The present invention relates to an apparatus for processing a packet in an RPR network including nodes having a dual ring connection function and capable of bidirectional packet transmission. A physical layer connection for physically matching a double ring and a node; An RPR MAC that processes an RPR packet and processes a fairness packet among the input packets and delivers it to the node processor when the packet is an IPS packet, and delivers the packet to the packet inspecting unit when the input packet is a data packet and a topology packet; A node processor for processing and generating an IPS packet delivered from an RPR MAC and a topology packet delivered from a packet inspecting unit; Packets input from the RPR MAC are classified, and topology packets are transmitted to the node processor, data packets are transmitted to the host processor in the form of an Ethernet frame, and an RPR header is added to the data packet input from the host processor. A packet inspecting unit for transmitting to the RPR MAC; And a host processor for processing and generating a data packet transmitted from the packet inspecting unit, the present invention can configure an RPR node and process a packet regardless of whether the host processor supports RPR.

Description

알피알 네트워크에서의 패킷 처리장치{Apparatus for processing packet in RPR network} Apparatus for processing packet in RPR network

본 발명은 RPR(Resilient Packet Ring) 네트워크에서 각 노드의 패킷을 처리하기 위한 장치에 관한 것으로, 상세하게는 이중링 접속 기능을 갖고 양방향 패킷 전송이 가능한 노드들로 이루어진 RPR 네트워크에서 각 노드에 입력되는 패킷과 출력되는 패킷의 처리시 노드의 내부에 패킷 처리부를 두어 IPS 패킷과 토폴로지(topology) 패킷은 노드 프로세서가 처리하도록 하고 데이터 패킷은 호스트 프로세서로 전달하여 처리할 수 있도록 하는 RPR 네트워크의 패킷 처리장치에 관한 것이다.The present invention relates to an apparatus for processing a packet of each node in a resilient packet ring (RPR) network, and more particularly, is input to each node in an RPR network composed of nodes having a dual ring connection function and capable of bidirectional packet transmission. Packet processing device of RPR network that has a packet processing unit inside node when processing packet and output packet so that IPS packet and topology packet can be processed by node processor and data packet can be delivered to host processor for processing It is about.

도 1a는 6개의 노드(101, 102, 103, 104, 105, 106)들로 구성된 일반적인 RPR 네트워크의 구성을 보인 것이고, 도 1b는 RPR 패킷(130)의 형식을 보인 것이다.FIG. 1A shows a configuration of a general RPR network composed of six nodes 101, 102, 103, 104, 105, and 106, and FIG. 1B shows the format of an RPR packet 130.

도면을 참조하면, 상기한 노드(101, 102, 103, 104, 105, 106)들은 각각 아웃링과 인너링을 갖는 2개의 링크(111,121), (112, 122), (113, 123), (114, 124), (115,125), (116, 126)에 의해 인접하는 노드들과 연결되어 있고, 각각의 노드들은 데이터 패킷과 제어 패킷을 각각 반대 방향으로 전송한다.Referring to the drawings, the nodes 101, 102, 103, 104, 105, 106 are two links 111, 121, 112, 122, 113, 123, and (outer and inner ring), respectively. 114, 124, 115, 125, and 116, 126 are connected to adjacent nodes, each of which transmits a data packet and a control packet in opposite directions, respectively.

예를 들면, 각각의 노드들이 인접하는 노드에 아웃링(111, 112, 113, 114, 115, 116)을 통해 시계 방향으로 제어 패킷을 전달할 경우 데이터 패킷은 인너링(121, 122, 123, 124, 125, 126)을 통해 반시계 방향으로 전달된다.For example, if each node delivers a control packet in a clockwise direction through an out ring 111, 112, 113, 114, 115, 116 to an adjacent node, the data packet is an inner ring 121, 122, 123, 124. Through 125, 126 in the counterclockwise direction.

상기 패킷(130)은 도 1b와 같이 RPR헤더, 목적지 주소, 송신지 주소, 프로토콜 타입, 데이터, 및 FCS로 이루어진 구조를 갖게 되며, 각각의 노드들은 자신의 노드로 입력되는 패킷(130)의 목적지 주소를 검사하게 되며, 만약, 입력된 패킷(130)이 자신의 주소일 경우 이 패킷을 링크에서 제거하여 처리하고 자신의 주소가 아닐 경우는 다음 노드로 전달한다.The packet 130 has a structure consisting of an RPR header, a destination address, a source address, a protocol type, data, and an FCS as shown in FIG. 1B, and each node has a destination of the packet 130 input to its node. If the input packet 130 is its own address, the address is checked and the packet is removed from the link, and if it is not its own address, the packet is forwarded to the next node.

도 1a를 참조하면, 노드1(101)이 노드3(103)으로 패킷을 전송할 경우 노드1(101)은 링크(111)를 통해 노드2(102)로 전송하고 노드2(102)는 패킷의 목적지가 자기 노드가 아니므로 이를 링크(112)를 통해 노드3(103)으로 전달한다. 이때 자기 노드에서 패킷을 발생시켜 링크로 보내는 것을 전송(transmission)이라 하고, 상위 노드로부터 보내진 패킷을 다음 노드로 보내는 것을 전달(transition)이라 정의한다.Referring to FIG. 1A, when node 1 101 transmits a packet to node 3 103, node 1 101 transmits to node 2 102 over link 111 and node 2 102 transmits the packet. Since the destination is not its own node, it forwards it to node 3 103 via link 112. In this case, a packet is generated from its own node and sent to the link, and a packet sent from a higher node to a next node is defined as a transition.

도 2는 종래의 RPR 네트워크에서 패킷들을 처리하기 위한 패킷 처리장치를 보인 블록도이다. 도면을 참조하면, 패킷 처리장치는 인너링 처리부(201, 202, 203), 아웃링 처리부(204, 205, 206) 및 노드 프로세서(207)로 구성되며, 각각의 링 처리부들은 그 기능에 따라 물리층 접속부(201, 204), RPR MAC(Medium Access Control)(202, 205) 및 호스트 프로세서(203, 206)로 구성된다. 2 is a block diagram showing a packet processing apparatus for processing packets in a conventional RPR network. Referring to the drawings, the packet processing apparatus is composed of the inner processing unit 201, 202, 203, the outer ring processing unit (204, 205, 206) and the node processor 207, each ring processing unit according to the function of the physical layer The connection unit 201, 204, RPR Medium Access Control (MAC) 202, 205 and the host processor (203, 206).

여기서, RPR MAC(202, 205)와 호스트 프로세서(203, 206)는 하나의 칩으로 구현될 수도 있고, 각각 별도의 칩으로 구현될 수도 있다. 상기 물리층 접속부(201, 204)는 이더넷(Ethernet)이나 POS(Packet over SONET) 등의 물리적 정합 기능을 지원하며 호스트 프로세서는 네트워크 프로세서나 일반적인 마이크로-프로세서 등이 될 수 있다. The RPR MACs 202 and 205 and the host processors 203 and 206 may be implemented as one chip or may be implemented as separate chips. The physical layer connection units 201 and 204 support a physical matching function such as Ethernet or Packet over SONET, and the host processor may be a network processor or a general micro-processor.

이와 같이 구성된 종래의 노드에서 패킷의 흐름을 설명하면, 물리층 접속부(201, 204)를 통해 입력된 패킷은 각각 RPR MAC(202, 205)로 전달되며 RPR MAC(202, 205)는 입력된 패킷의 헤더를 검사하여 IPS 패킷일 경우 노드 프로세서로 전달하고 토폴로지(topology) 패킷이나 데이터 패킷의 경우 호스트 프로세서(203, 206)로 전달하게 되며, 페어니스(Fairness) 패킷은 RPR MAC(202, 205)에서 처리된다. Referring to the flow of packets in the conventional node configured as described above, the packets input through the physical layer connection unit 201, 204 are delivered to the RPR MAC (202, 205), respectively, the RPR MAC (202, 205) of the input packet The header is inspected and forwarded to the node processor in case of IPS packet and to the host processor (203, 206) in case of topology packet or data packet, and the fairness packet is transmitted to RPR MAC (202, 205). Is processed.

각 노드의 호스트 프로세서(203, 206)는 데이터 패킷, IPS 패킷 및 토폴로지(topology) 패킷을 발생시키며 이들 패킷은 RPR MAC(202, 205)와 물리층 접속부(201, 204)를 통하여 해당 링으로 전송된다. The host processor 203, 206 of each node generates data packets, IPS packets, and topology packets, which are transmitted to the corresponding ring through the RPR MAC 202, 205 and the physical layer connections 201, 204. .

이와 같이 이중링 접속 기능을 갖고 양방향 패킷 전송이 가능한 노드들로 이루어진 RPR 네트워크에서 상기와 같이 패킷을 처리하도록 노드를 구성할 경우 호스트 프로세서는 IPS패킷과 토폴로지(topology) 패킷의 생성 및 RPR관련 프로토콜을 처리하여야 하므로 호스트 프로세서의 기능이 복잡해지고, 호스트 프로세서의 종류에 따라 처리해야 하는 방법을 달리해야 하는 등의 단점이 있다. When a node is configured to process a packet as described above in an RPR network composed of nodes having a dual ring connection and capable of bidirectional packet transmission, the host processor generates an IPS packet and a topology packet, and generates an RPR related protocol. Since the processing of the host processor is complicated, the method of processing must be changed according to the type of the host processor.

본 발명은 RPR 네트워크 있어서, 각 노드의 호스트 프로세서에서 이더넷 프레임 구조로 데이터 패킷만을 생성, 처리하고 IPS패킷 및 토폴로지(topology) 패킷을 비롯한 RPR 프로토콜과 관련된 모든 프로토콜 기능은 노드 프로세서에서 생성하도록 함으로써 호스트 프로세서의 RPR 지원 여부와 무관하게 RPR 노드를 구성하고 패킷을 처리할 수 있도록 하는 RPR 네트워크에서의 패킷 처리장치를 제공하는데 그 목적이 있다.In the RPR network, the host processor generates and processes only data packets in an Ethernet frame structure in the host processor of each node, and all protocol functions related to the RPR protocol, including IPS packets and topology packets, are generated by the node processor. It is an object of the present invention to provide a packet processing apparatus in an RPR network that can configure an RPR node and process a packet regardless of whether RPR is supported.

상기 목적을 달성하기 위한 본 발명의 RPR 네트워크의 패킷 처리장치는 이중링 접속 기능을 갖고 양방향 패킷 전송이 가능한 노드들로 이루어진 RPR 네트워크에서 패킷을 처리하기 위한 장치에 있어서, 이중링과 노드를 물리적으로 정합시키기 위한 물리층 접속부; RPR 패킷을 처리하며 입력된 패킷중 페어니스(Fairness) 패킷을 처리하고 IPS 패킷일 경우 노드 프로세서로 전달하며, 입력된 패킷이 데이터 패킷과 토폴로지(topology) 패킷일 경우 패킷 검사부로 전달하는 RPR MAC; 상기 RPR MAC에서 전달된 IPS패킷 및 패킷검사부에서 전달된 토폴로지(topology) 패킷을 처리하고 생성하기 위한 노드 프로세서; 상기 RPR MAC으로부터 입력되는 패킷을 분류하여 토폴로지(topology) 패킷은 상기 노드 프로세서로 전달하고, 데이터 패킷은 이더넷 프레임 형태로 호스트 프로세서로 전달하며, 상기 호스트 프로세서로부터 입력된 데이터 패킷에 RPR 헤더를 첨가하여 상기 RPR MAC으로 전달하는 패킷 검사부; 및 상기 패킷 검사부에서 전달된 데이터 패킷을 처리하고 생성하는 호스트 프로세서; 를 포함하는 것을 특징으로 한다.An apparatus for processing a packet in an RPR network of the present invention for achieving the above object is an apparatus for processing a packet in an RPR network composed of nodes having a dual ring connection function and capable of bidirectional packet transmission, wherein the dual ring and a node are physically A physical layer connection for matching; An RPR MAC that processes an RPR packet and processes a fairness packet among the input packets and delivers it to the node processor when the packet is an IPS packet, and delivers the packet to the packet inspecting unit when the input packet is a data packet and a topology packet; A node processor for processing and generating an IPS packet delivered from the RPR MAC and a topology packet delivered from a packet inspecting unit; Packets input from the RPR MAC are classified, and topology packets are transmitted to the node processor, data packets are transmitted to the host processor in the form of an Ethernet frame, and an RPR header is added to the data packet input from the host processor. A packet inspecting unit for transmitting to the RPR MAC; And a host processor for processing and generating the data packet transferred from the packet inspecting unit. Characterized in that it comprises a.

또한, 상기 패킷 검사부는 호스트 프로세서와 이더넷 형식의 패킷을 주고받기 위한 호스트 프로세서 정합부, 노드 프로세서와 패킷을 주고받기 위한 노드 프로세서 정합부, RPR MAC과 RPR 패킷을 주고받기 위한 MAC 정합부 및 헤더를 검사하여 패킷을 분류하고 데이터 패킷의 경우 헤더를 생성하고 제거하는 패킷분류 및 처리부로 구성된다.The packet inspecting unit may further include a host processor matching unit for exchanging packets of an Ethernet type with a host processor, a node processor matching unit for exchanging packets with a node processor, a MAC matching unit and headers for exchanging RPR MACs with RPR packets. It consists of a packet classification and processing unit for classifying and classifying packets and generating and removing headers for data packets.

이러한 구성에 의하면, 본 발명은 RPR MAC으로부터 입력되는 패킷의 헤더를 검사하여 토폴로지(topology) 패킷일 경우 패킷을 변경하지 않고 노드 프로세서로 전달하며, 데이터 패킷일 경우 RPR헤더를 제거한 후 이더넷 프레임 형태로 호스트 프로세서로 전달한다. 이 경우 종래의 방법에서 호스트 프로세서에서 처리하던 IPS 패킷과 토폴로지(topology) 패킷의 생성 및 처리를 본 발명에서는 노드 프로세서에서 처리할 수 있도록 함으로써 호스트 프로세서는 RPR 지원 여부와 관계없이 RPR 노드를 구성하고 패킷을 처리할 수 있어 전체 네트워크에서 패킷 처리에 따른 병목현상을 방지할 수 있는 등 데이터 전송 속도를 향상시킬 수 있다. According to this configuration, the present invention examines the header of the packet input from the RPR MAC and passes it to the node processor without changing the packet in the case of the topology packet, and removes the RPR header in the form of the Ethernet frame in the case of the data packet. Pass to host processor. In this case, the node processor can generate and process the IPS packet and the topology packet processed by the host processor in the conventional method, so that the host processor configures the RPR node regardless of whether RPR is supported or not. It can improve the data transmission speed by preventing the bottleneck caused by packet processing in the whole network.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명에 따른 RPR 네트워크의 패킷 처리장치를 보인 블록도이다. 도면을 참조하면, 본 발명은 기존의 패킷 장치에 패킷 검사부(303, 307)를 부가하고 있다. 상기 패킷 검사부(303, 307)는 하나의 칩으로 구현될 수도 있고 인너 패킷 검사부와 아웃 패킷 검사부로 각각 구분되는 두개의 칩으로 구현될 수도 있다. 본 발명은 이중링과 노드를 물리적으로 정합시키기 위한 물리층 접속부(301, 305); RPR 패킷을 처리하며 입력된 패킷중 페어니스(Fairness) 패킷을 처리하고 IPS 패킷일 경우 노드 프로세서(309)로 전달하며, 입력된 패킷이 데이터 패킷과 토폴로지(topology) 패킷일 경우 패킷 검사부로 전달하는 RPR MAC(302,306); 상기 RPR MAC(302,305)에서 전달된 IPS패킷 및 패킷검사부(303,307)에서 전달된 토폴로지(topology) 패킷을 처리하고 생성하기 위한 노드 프로세서(309); 상기 RPR MAC으로부터 입력되는 패킷을 분류하여 토폴로지(topology) 패킷은 상기 노드 프로세서(309)로 전달하고, 데이터 패킷은 이더넷 프레임 형태로 호스트 프로세서(304,308)로 전달하며, 상기 호스트 프로세서로부터 입력된 데이터 패킷에 RPR 헤더를 첨가하여 상기 RPR MAC으로 전달하는 패킷 검사부(303,307); 및 상기 패킷 검사부에서 전달된 데이터 패킷을 생성하고 처리하는 호스트 프로세서로 구성된다.3 is a block diagram showing a packet processing apparatus of an RPR network according to the present invention. Referring to the drawings, the present invention adds packet inspection units 303 and 307 to existing packet devices. The packet inspecting units 303 and 307 may be implemented as one chip or two chips each divided into an inner packet inspecting unit and an out packet inspecting unit. The present invention includes physical layer connections 301 and 305 for physically matching the double ring and the node; Processes RPR packet and processes fairness packet among input packets and delivers it to node processor 309 in case of IPS packet, and transmits to packet inspection unit when input packet is data packet and topology packet. RPR MAC 302, 306; A node processor (309) for processing and generating an IPS packet delivered from the RPR MAC (302, 305) and a topology packet delivered from a packet inspection unit (303, 307); Packets input from the RPR MAC are classified, and the topology packets are transmitted to the node processor 309, the data packets are transmitted to the host processors 304 and 308 in the form of Ethernet frames, and the data packets input from the host processor. A packet checker (303, 307) for adding an RPR header to the RPR MAC and transmitting the same to the RPR MAC; And a host processor generating and processing the data packet transferred from the packet inspecting unit.

이와 같이 구성된 본 발명은 인너링과 아웃링을 통해 입력된 패킷이 각각 물리층 접속부(301, 305)로 전달되고, 상기 물리층 접속부(301, 305)로 입력된 패킷은 RPR MAC(302, 306)으로 전달된다. 여기서 입력된 패킷이 페어니스(Fairness) 패킷일 경우 RPR MAC(303, 306)에서 처리하고, 입력된 패킷이 IPS 패킷일 경우에는 노드 프로세서(309)로 전달한다.In the present invention configured as described above, the packets input through the inner ring and the outer ring are transferred to the physical layer connection units 301 and 305, respectively, and the packets input to the physical layer connection units 301 and 305 are transmitted to the RPR MACs 302 and 306. Delivered. If the input packet is a fairness packet, the RPR MACs 303 and 306 process it. If the input packet is an IPS packet, the packet is transmitted to the node processor 309.

그리고, 토폴로지(topology) 패킷과 데이터 패킷은 패킷 검사부(303, 307)로 전달되며, 이 패킷 검사부(303, 307)에서는 전달된 토폴로지(topology) 패킷과 데이터 패킷을 분류하여 토폴로지(topology) 패킷은 노드 프로세서(309)로 데이터 패킷은 RPR 헤더를 제거한 후 이더넷 프레임 구조로 호스트 프로세서(304, 308)에 전달한다. The topology packet and the data packet are delivered to the packet inspecting units 303 and 307, and the packet inspecting units 303 and 307 classify the transmitted topology packets and data packets to form the topology packet. The data packet to the node processor 309 removes the RPR header and forwards the data packet to the host processors 304 and 308 in an Ethernet frame structure.

이와 같은 과정을 통해 호스트 프로세서(304, 308)에서는 RPR 프로토콜과 무관한 데이터 패킷을 전달받는다. 만약, 상기 호스트 프로세서(304, 308)가 전송할 패킷이 있을 경우 이를 이더넷 프레임 형태로 패킷 검사부(303, 307)에 전달하게 되는데, 이때 패킷 검사부(303, 307)에서는 호스트 프로세서(304, 308)에서 전달된 패킷에 RPR 헤더를 붙여 RPR MAC(303, 306)으로 전달한다. Through this process, the host processors 304 and 308 receive data packets irrelevant to the RPR protocol. If there is a packet to be transmitted by the host processor 304 or 308, the host processor 304 or 308 transmits the packet to the packet inspecting unit 303 or 307 in the form of an Ethernet frame. The RPR header is attached to the forwarded packet and transmitted to the RPR MACs 303 and 306.

그리고 노드 프로세서(309)는 RPR MAC(302, 306)으로부터 IPS 패킷을 패킷 검사부(303, 307)로부터 토폴로지(topology) 패킷을 각각 전달받아 이를 처리하고, 또한 IPS 패킷과 토폴로지(topology) 패킷을 생성하여 이를 패킷 검사부(303, 307)로 전달하는 시스템을 개시함으로써 호스트 프로세서의 RPR 프로토콜 지원 여부에 관계없이 RPR 노드를 구성할 수 있다. The node processor 309 receives the IPS packet from the RPR MACs 302 and 306 and receives the topology packet from the packet inspecting units 303 and 307, respectively, and processes the IPS packet and the topology packet. By initiating a system that delivers the packet to the packet inspecting units 303 and 307, the RPR node can be configured regardless of whether the host processor supports the RPR protocol.

도 4는 본 발명의 패킷 검사부를 보인 세부 블록 구성도이다. 패킷 검사부(303, 307)는 각각 노드 프로세서 정합부(401), MAC 정합부(402), 패킷분류 및 처리부(403) 및 호스트 프로세서 정합부(404)로 구성된다.4 is a detailed block diagram illustrating a packet inspecting unit of the present invention. The packet inspecting units 303 and 307 are composed of a node processor matching unit 401, a MAC matching unit 402, a packet classification and processing unit 403, and a host processor matching unit 404, respectively.

상기 노드 프로세서 정합부(401), MAC 정합부(402) 및 호스트 프로세서 정합부(404)는 각 인터페이스에 맞도록 데이터와 제어 신호를 생성하게 되며, 패킷분류 및 처리부(403)는 입력된 패킷의 헤더를 검사하여 토폴로지(topology) 패킷일 경우 이를 노드 프로세서 정합부(401)로 전달하고 데이터 패킷일 경우 RPR 헤더를 제거한 후 이를 호스트 프로세서 정합부(404)로 전달한다. The node processor matching unit 401, the MAC matching unit 402, and the host processor matching unit 404 generate data and control signals for each interface, and the packet classification and processing unit 403 is configured to generate an input packet. The header is inspected and transmitted to the node processor matching unit 401 in the case of the topology packet, and the RPR header is removed in the case of the data packet and then transferred to the host processor matching unit 404 in the case of the data packet.

상기 호스트 프로세서 정합부(404)로부터 전달된 데이터 패킷은 패킷분류 및 처리부(403)에서 RPR 헤더를 첨가한 후 MAC 정합부(402)로 전달된다. 노드 프로세서 정합부(401)로부터 전달된 IPS 패킷과 토폴로지(topology) 패킷은 패킷분류 및 처리부(403)를 통해 MAC 정합부(402)로 전달된다. 이때 패킷분류 및 처리부(403)에서는 데이터 패킷과 IPS, 토폴로지(topology) 패킷간에 우선순위를 두어 동시에 입력이 될 경우 IPS 패킷과 토폴로지(topology) 패킷이 우선적으로 MAC 정합부(402)로 전달된다. The data packet transmitted from the host processor matching unit 404 is added to the MAC matching unit 402 after the RPR header is added by the packet classification and processing unit 403. The IPS packet and the topology packet transmitted from the node processor matching unit 401 are delivered to the MAC matching unit 402 through the packet classification and processing unit 403. In this case, the packet classification and processing unit 403 gives priority to the data packet, the IPS, and the topology packet, and simultaneously inputs the IPS packet and the topology packet to the MAC matching unit 402.

이와 같이 본 발명은 종래의 패킷 처리장치에 패킷 검사부를 부가하여 이더넷 프로토콜의 형태로 RPR 패킷을 처리하므로서 네트워크의 구조 및 호스트 프로세서의 종류, 기능에 무관하게 RPR 네트워크에 적용하여 신뢰성 있는 데이터 전송기능을 수행할 수 있다. As described above, the present invention processes a RPR packet in the form of an Ethernet protocol by adding a packet inspecting unit to a conventional packet processing apparatus, thereby applying a reliable data transmission function to an RPR network regardless of the structure of the network, the type and function of the host processor. Can be done.

이상에서 설명한 바와 같이 본 발명은 각 노드에 입력되는 패킷과 출력되는 패킷의 처리시 노드의 내부에 패킷 처리부를 두어 IPS 패킷과 토폴로지(topology) 패킷은 노드 프로세서가 처리하도록 하고 데이터 패킷의 처리 및 생성을 호스트 프로세서에서 처리할 수 있도록 함으로써 호스트 프로세서와 무관하게 RPR 제어 패킷을 처리할 수 있고, 이로 인해 데이터 전송의 신뢰성을 높일 수 있다.As described above, the present invention provides a packet processing unit inside a node when processing an input packet and an output packet to each node so that a node processor processes an IPS packet and a topology packet, and processes and generates a data packet. By allowing the host processor to process RPR control packets independently of the host processor, the reliability of data transmission can be improved.

이상에서 설명한 것은 본 발명에 따른 알피알 네트워크에서의 패킷 처리장치를 설명한 하나의 실시 예에 불과한 것으로써, 본 발명은 상기한 실시 예에 한정되지 않고, 이하의 특허 청구의 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 사상이 미친다고 할 것이다. What has been described above is only one embodiment for explaining a packet processing apparatus in an RLP network according to the present invention, and the present invention is not limited to the above-described embodiment, but the present invention is claimed in the following claims. Without departing from the gist of the present invention, those skilled in the art to which the present invention pertains to the spirit of the present invention to the extent that various changes can be made.

도 1a는 일반적인 RPR 네트워크의 구성 예를 보인 도면, 도 1b는 RPR 패킷의 형식을 보인 도면,Figure 1a is a view showing the configuration example of a general RPR network, Figure 1b is a view showing the format of an RPR packet,

도 2는 종래의 패킷 처리장치를 보인 블록 구성도,2 is a block diagram showing a conventional packet processing apparatus;

도 3은 본 발명에 따른 패킷 처리장치를 블록 구성도,3 is a block diagram of a packet processing apparatus according to the present invention;

도 4는 본 발명에 따른 패킷 검사부의 구성을 보인 블록도이다.4 is a block diagram showing the configuration of a packet inspection unit according to the present invention.

*도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on main parts of drawing

301, 305;물리층 접속부 302, 306;RPR MAC301, 305; physical layer connection 302, 306; RRP MAC

303, 307;패킷 검사부 304, 308;호스트 프로세서303, 307; Packet inspection unit 304, 308; Host processor

309;노드 프로세서309; node processor

Claims (4)

이중링 접속 기능을 갖고 양방향 패킷 전송이 가능한 노드들로 이루어진 RPR 네트워크에서 패킷을 처리하기 위한 장치에 있어서,An apparatus for processing a packet in an RPR network consisting of nodes having a dual ring connection function and capable of bidirectional packet transmission, 이중링과 노드를 물리적으로 정합시키기 위한 물리층 접속부; A physical layer connection for physically matching the double ring and the node; RPR 패킷을 처리하며 입력된 패킷중 페어니스(Fairness) 패킷을 처리하고 IPS 패킷일 경우 노드 프로세서로 전달하며, 입력된 패킷이 데이터 패킷과 토폴로지(topology) 패킷일 경우 패킷 검사부로 전달하는 RPR MAC;An RPR MAC that processes an RPR packet and processes a fairness packet among the input packets and delivers it to the node processor when the packet is an IPS packet, and delivers the packet to the packet inspecting unit when the input packet is a data packet and a topology packet; 상기 RPR MAC에서 전달된 IPS 패킷 및 토폴로지(topology) 패킷을 생성하고 처리하기 위한 노드 프로세서; A node processor for generating and processing an IPS packet and a topology packet delivered from the RPR MAC; 상기 RPR MAC으로부터 입력되는 패킷을 분류하여 토폴로지(topology) 패킷은 상기 노드 프로세서로 전달하고, 데이터 패킷은 이더넷 프레임 형태로 호스트 프로세서로 전달하며, 상기 호스트 프로세서로부터 입력된 데이터 패킷에 RPR 헤더를 첨가하여 상기 RPR MAC으로 전달하는 패킷 검사부; 및 Packets input from the RPR MAC are classified, and topology packets are transmitted to the node processor, data packets are transmitted to the host processor in the form of an Ethernet frame, and an RPR header is added to the data packet input from the host processor. A packet inspecting unit for transmitting to the RPR MAC; And 상기 패킷 검사부에서 전달된 데이터 패킷을 처리하고 생성하는 호스트 프로세서;A host processor for processing and generating a data packet transferred from the packet inspecting unit; 를 포함하는 것을 특징으로 하는 RPR 네트워크에서의 패킷 처리장치.Packet processing apparatus in the RPR network, comprising a. 제 1항에 있어서, 상기 패킷 검사부는, The method of claim 1, wherein the packet inspection unit, 호스트 프로세서와 이더넷 형식의 패킷을 주고받기 위한 호스트 프로세서 정합부, 노드 프로세서와 패킷을 주고받기 위한 노드 프로세서 정합부, RPR MAC과 RPR 패킷을 주고받기 위한 MAC 정합부 및 헤더를 검사하여 패킷을 분류하고 데이터 패킷의 경우 헤더를 생성하고 제거하는 패킷분류 및 처리부로 구성되는 것을 특징으로 하는 RPR 네트워크에서의 패킷 처리장치.Packet classification is performed by examining the host processor matching unit for exchanging packets with the host processor and the Ethernet processor, the node processor matching unit for exchanging packets with the node processor, the MAC matching unit and headers for exchanging RPR MACs with RPR packets, and headers. The packet processing apparatus of the RPR network, characterized in that the data packet comprises a packet classification and processing unit for generating and removing the header. 제 2항에 있어서, 상기 패킷분류 및 처리부는, 데이터 패킷과 IPS, 토폴로지(topology) 패킷간에 우선순위를 두어 동시에 입력이 될 경우 IPS, 토폴로지(topology) 패킷을 우선 처리하는 것을 특징으로 하는 RPR 네트워크에서의 패킷 처리장치.The RPR network according to claim 2, wherein the packet classification and processing unit prioritizes an IPS and a topology packet when priority is input between data packets, an IPS and a topology packet, and is simultaneously input. Packet processing device in. 제 1항 내지 제 3항 중 어느 하나의 항에 있어서, 상기 패킷 검사부는 하나 또는 두 개의 칩으로 구성되는 것을 특징으로 하는 RPR 네트워크에서의 패킷 처리장치. The apparatus according to any one of claims 1 to 3, wherein the packet inspecting unit comprises one or two chips.
KR10-2002-0083361A 2002-12-24 2002-12-24 Apparatus for processing packet in RPR network KR100532629B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0083361A KR100532629B1 (en) 2002-12-24 2002-12-24 Apparatus for processing packet in RPR network

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0083361A KR100532629B1 (en) 2002-12-24 2002-12-24 Apparatus for processing packet in RPR network

Publications (2)

Publication Number Publication Date
KR20040056792A KR20040056792A (en) 2004-07-01
KR100532629B1 true KR100532629B1 (en) 2005-12-01

Family

ID=37349429

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0083361A KR100532629B1 (en) 2002-12-24 2002-12-24 Apparatus for processing packet in RPR network

Country Status (1)

Country Link
KR (1) KR100532629B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100401710C (en) * 2005-11-08 2008-07-09 华为技术有限公司 Method and apparatus for building RPR node
CN101110752B (en) * 2006-07-18 2011-07-20 华为技术有限公司 Method and device for sensing neighbor connectivity on elastic packet ring
KR101033482B1 (en) * 2009-05-11 2011-05-12 정병직 Optical fiber network system

Also Published As

Publication number Publication date
KR20040056792A (en) 2004-07-01

Similar Documents

Publication Publication Date Title
US8427972B2 (en) Resource allocation in virtual routers
US7599289B2 (en) Electronic communication control
Dielissen et al. Concepts and implementation of the Philips network-on-chip
US6188675B1 (en) System and method for self-identifying and configuring the nodes of a network
US9544216B2 (en) Mesh mirroring with path tags
EP2003823B1 (en) Autonegotiation over an interface for which no autonegotiation standard exists
US20110188504A1 (en) Smart routing between peers in a point-to-point link based system
US20110110372A1 (en) Systems and methods to perform hybrid switching and routing functions
JP2009506645A (en) Full protocol engine for reconfigurable bitstream processing in high-speed networks
US20040019704A1 (en) Multiple processor integrated circuit having configurable packet-based interfaces
KR100532629B1 (en) Apparatus for processing packet in RPR network
US6738843B2 (en) Method and system for generating multiple self-ID packets on the 1394 bus using a standard PHY chip
WO2016074126A1 (en) Controller, serving node and data packet forwarding method
US6809547B2 (en) Multi-function interface and applications thereof
JP6847334B2 (en) Network equipment, network systems, network methods, and network programs
US7971008B2 (en) Flexible queue and stream mapping systems and methods
US7164698B1 (en) High-speed line interface for networking devices
JP2010500641A (en) Electronic device and communication synchronization method
US9497109B2 (en) Switching mesh with user-configurable paths
CN112737889B (en) Flow processing method, flow monitoring method, device, system and storage medium
US7969994B2 (en) Method and apparatus for multiple connections to group of switches
US7038487B2 (en) Multi-function interface
CN107241249A (en) Ether bus switch, ether bus architecture and data communication method
CN101072159A (en) System and apparatus for managing internal virtual local area network
Mariño et al. Elastic Gateway SoC design: A HW-centric architecture for inline In-Vehicle Network processing

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081104

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee