KR100531484B1 - Method and Apparatus for Driving Plasma Display Panel - Google Patents

Method and Apparatus for Driving Plasma Display Panel Download PDF

Info

Publication number
KR100531484B1
KR100531484B1 KR10-2003-0089889A KR20030089889A KR100531484B1 KR 100531484 B1 KR100531484 B1 KR 100531484B1 KR 20030089889 A KR20030089889 A KR 20030089889A KR 100531484 B1 KR100531484 B1 KR 100531484B1
Authority
KR
South Korea
Prior art keywords
subfields
selective
video data
subfield
selective write
Prior art date
Application number
KR10-2003-0089889A
Other languages
Korean (ko)
Other versions
KR20050056827A (en
Inventor
김환유
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2003-0089889A priority Critical patent/KR100531484B1/en
Publication of KR20050056827A publication Critical patent/KR20050056827A/en
Application granted granted Critical
Publication of KR100531484B1 publication Critical patent/KR100531484B1/en

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2018Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0257Reduction of after-image effects
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0271Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping

Abstract

본 발명은 컨투어 노이즈를 방지하고 계조 표현력을 증대시키면서도 서브필드 수를 감소시킬 수 있는 플라즈마 디스플레이 패널 구동 방법 및 장치에 관한 것이다.The present invention relates to a method and apparatus for driving a plasma display panel capable of reducing the number of subfields while preventing contour noise and increasing gradation expression power.

이 플라즈마 디스플레이 패널 구동 방법은 입력 비디오 데이터를 역감마 보정하는 단계와; 상기 역감마 보정된 비디오 데이터 중 일부의 하위 비트와, 인접 화소의 데이터에 서로 다른 가중치를 부여하여 산출된 오차 확산 계수들을 가산하여 캐리 신호를 발생하고 상기 캐리 신호를 상기 비디오 데이터 중 나머지 상위 비트들과 가산하여 오차 확산시키는 오차 확산 단계와; 상기 오차 확산된 비디오 데이터를 제1 내지 제4 선택적 쓰기 서브필드, 제5 및 제6 선택적 소거 서브필드, 제7 선택적 쓰기 서브필드, 그리고 제8 선택적 소거 서브필드의 순서로 배열된 서브필드 패턴에 맵핑시켜 상기 플라즈마 디스플레이 패널에 표시되게 하는 단계를 포함한다. The plasma display panel driving method includes inverse gamma correction of input video data; A carry signal is generated by adding lower bits of some of the inverse gamma corrected video data and error diffusion coefficients calculated by giving different weights to data of adjacent pixels to generate a carry signal, and apply the carry signal to the remaining upper bits of the video data. An error diffusion step of adding and error diffusion; The error-diffused video data is included in a subfield pattern arranged in the order of first to fourth selective write subfields, fifth and sixth selective erase subfields, seventh selective write subfields, and eighth selective erase subfields. Mapping to display on the plasma display panel.

Description

플라즈마 디스플레이 패널의 구동 방법 및 장치{Method and Apparatus for Driving Plasma Display Panel} Method and apparatus for driving plasma display panel {Method and Apparatus for Driving Plasma Display Panel}

본 발명은 플라즈마 디스플레이 패널의 구동 장치에 관한 것으로 특히, 컨투어 노이즈(Contour Noise)를 감소시킴과 아울러 계조 표현력을 향상시킬 수 있는 플라즈마 디스플레이 패널의 구동 방법 및 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driving apparatus for a plasma display panel, and more particularly, to a method and apparatus for driving a plasma display panel capable of reducing contour noise and improving gray scale expression.

최근, 평판 디스플레이 장치로서 대형 패널의 제작이 용이한 플라즈마 디스플레이 패널(Plasma Display Panel; 이하, PDP)이 주목받고 있다. PDP는 디지털 비디오 데이터에 따라 화소들 각각의 가스 방전 기간을 조절함으로써 화상을 표시한다. 이러한 PDP로는 도 1과 같이 3전극을 구비하고 교류 전압으로 구동되는 PDP가 대표적이다.Recently, a plasma display panel (PDP), which is easy to manufacture a large panel, has attracted attention as a flat panel display device. The PDP displays an image by adjusting the gas discharge period of each of the pixels according to the digital video data. As such a PDP, a PDP having three electrodes as shown in FIG. 1 and driven by an AC voltage is representative.

도 1에 도시된 교류형 PDP의 방전셀은 상부 기판(10)에 형성된 서스테인 전극쌍(12A, 12B)과, 하부 기판(18)에 형성된 데이터 전극(20)을 구비한다.The discharge cell of the AC PDP shown in FIG. 1 includes sustain electrode pairs 12A and 12B formed on the upper substrate 10 and data electrodes 20 formed on the lower substrate 18.

서스테인 전극쌍(12A, 12B) 각각은 투명 전극과 금속 전극의 이중층 구조를 갖는다. 이러한 서스테인 전극쌍(12A, 12B)은 어드레스 방전을 위한 스캔 신호와 서스테인 방전을 위한 서스테인 신호를 공급받는 스캔 전극(12A)과, 그 스캔 전극(12A)과 교번적으로 서스테인 신호를 공급받는 서스테인 전극(12B)으로 분리된다. 데이터 전극(20)은 서스테인 전극쌍(12A, 12B)과 교차하게 형성되어 어드레스 방전을 위한 데이터 신호를 공급한다.Each of the sustain electrode pairs 12A and 12B has a double layer structure of a transparent electrode and a metal electrode. The sustain electrode pairs 12A and 12B have a scan electrode 12A supplied with a scan signal for address discharge and a sustain signal for sustain discharge, and a sustain electrode supplied with a sustain signal alternately with the scan electrode 12A. Separated by 12B. The data electrode 20 is formed to intersect with the sustain electrode pairs 12A and 12B to supply a data signal for address discharge.

서스테인 전극쌍(12A, 12B)이 형성된 상부 기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층되고, 데이터 전극(20)이 형성된 하부 기판(18)에는 하부 유전체층(22)이 형성된다. 상부 유전체층(14)과 하부 유전체층(22)은 방전으로 생성된 전하들을 축적한다. 보호막(16)은 방전시 플라즈마 입자들의 스퍼터링으로 인한 상부 유전체층(14)의 손상을 방지하고 2차 전자의 방출 효율을 증가시킨다. 이러한 유전체층(14, 22)과 보호막(16)은 외부에서 인가되는 구동 전압을 낮출 수 있게 한다.An upper dielectric layer 14 and a passivation layer 16 are stacked on the upper substrate 10 on which the sustain electrode pairs 12A and 12B are formed, and a lower dielectric layer 22 is formed on the lower substrate 18 on which the data electrode 20 is formed. do. The upper dielectric layer 14 and the lower dielectric layer 22 accumulate charges generated by the discharge. The protective film 16 prevents damage to the upper dielectric layer 14 due to sputtering of plasma particles during discharge and increases the emission efficiency of secondary electrons. The dielectric layers 14 and 22 and the protective layer 16 may lower the driving voltage applied from the outside.

하부 유전체층(22)이 형성된 하부 기판(18)에는 격벽(24)이 형성되고, 그 하부 유전체층(22) 및 격벽(24)의 표면에는 형광체층(26)이 형성된다. 격벽(24)은 방전 공간을 분리하여 가스 방전으로 생성된 자외선이 인접한 방전 공간으로 누설되는 것을 방지한다. 형광체층(26)은 가스 방전으로 생성된 자외선에 의해 발광하여 적색(R), 녹색(G) 또는 청색(B) 가시광을 발생한다. 그리고, 방전 공간에는 가스 방전을 위한 불활성 가스가 충진된다.A partition wall 24 is formed on the lower substrate 18 on which the lower dielectric layer 22 is formed, and a phosphor layer 26 is formed on the lower dielectric layer 22 and the surfaces of the partition wall 24. The partition wall 24 separates the discharge space to prevent the ultraviolet rays generated by the gas discharge from leaking into the adjacent discharge space. The phosphor layer 26 emits light by ultraviolet rays generated by gas discharge to generate red (R), green (G), or blue (B) visible light. The discharge space is filled with an inert gas for gas discharge.

이러한 방전셀은 데이터 전극(20)과 스캔 전극(12A)에 의한 어드레스 방전으로 선택되고, 선택된 방전셀은 서스테인 전극쌍(12A, 12B)에 의한 서스테인 방전으로 방전을 유지한다. 그리고, 방전셀은 서스테인 방전시 생성된 자외선으로 형광체(26)를 발광시켜 적색(R), 녹색(G) 및 청색(B)의 가시광을 방출한다. 이 경우, 방전셀은 비디오 데이터에 따라 서스테인 방전 기간, 즉 서스테인 방전 횟수를 조절하여 영상 표시에 필요한 계조(Gray Scale)를 구현한다. 그리고 적색(R), 녹색(G) 및 청색(B) 형광체(26)가 각각 도포된 3개의 방전셀들의 조합으로 한 화소의 컬러를 구현한다.This discharge cell is selected by address discharge by the data electrode 20 and the scan electrode 12A, and the selected discharge cell maintains the discharge by sustain discharge by the sustain electrode pairs 12A and 12B. The discharge cell emits the fluorescent material 26 with ultraviolet rays generated during the sustain discharge to emit visible light of red (R), green (G), and blue (B). In this case, the discharge cell adjusts the sustain discharge period, that is, the number of sustain discharges according to the video data, thereby implementing gray scale for displaying an image. A color of one pixel is realized by a combination of three discharge cells coated with red (R), green (G), and blue (B) phosphors 26, respectively.

이러한 PDP를 구동하는 방법으로는 어드레스 기간과 디스플레이 기간, 즉 서스테인 기간으로 분리시켜 구동하는 ADS(Address and Display Separation) 구동 방법이 대표적이다. ADS 구동 방법은 도 2와 같이 한 프레임(1F)을 비디오 데이터의 각 비트에 해당하는 다수의 서브필드들(SF1 내지 SF8)로 분할한다. 그리고, 서브필드들(SF1 내지 SF8) 각각은 다시 방절셀 초기화를 위한 리셋 기간(RPD)과, 방전셀 선택을 위한 어드레스 기간(APD)과, 그리고 선택된 방전셀의 방전 유지를 위한 서스테인 기간(SPD)으로 분할된다. 여기서, 서스테인 기간(SPD)에 서브필드들(SF1 내지 SF8) 별로 다른 가중치를 부여하고, 비디오 데이터에 따라 그 서스테인 기간(SPD)을 조합함으로써 PDP는 해당 계조를 구현한다.As a method of driving such a PDP, an ADS (Address and Display Separation) driving method that is driven by being divided into an address period and a display period, that is, a sustain period is typical. As shown in FIG. 2, the ADS driving method divides one frame 1F into a plurality of subfields SF1 to SF8 corresponding to each bit of video data. Each of the subfields SF1 to SF8 again has a reset period RPD for initializing a radiation cell, an address period APD for selecting a discharge cell, and a sustain period SPD for maintaining the discharge of the selected discharge cell. Is divided into Here, the PDP implements the corresponding gradation by assigning different weights to the subfields SF1 to SF8 in the sustain period SPD and combining the sustain period SPD according to the video data.

이와 같은 PDP의 구동방법은 어드레스 방전에 의해 선택되는 방전셀의 발광여부에 따라 선택적 쓰기(Selective writing; 이하, SW) 방식과 선택적 소거(Selective erasing;이하, SE) 방식으로 대별된다. Such a driving method of a PDP is roughly classified into a selective writing (SW) method and a selective erasing (SE) method according to whether or not the discharge cells are selected by the address discharge.

SW 방식은 리셋 기간에 전화면을 끈 후, 어드레스 기간에 선택된 방전셀들을 켜게 된다. 서스테인 기간에는 어드레스 방전에 의해 선택된 방전셀들의 방전을 유지시킴으로써 화상을 표시하게 된다. The SW method turns off the full screen in the reset period and then turns on the selected discharge cells in the address period. In the sustain period, an image is displayed by maintaining the discharge of the discharge cells selected by the address discharge.

이와 같은 SW 방식에서는 스캔 펄스(Scan pulse)의 폭을 비교적 넓게(예를 들어 3㎲) 설정하여 방전셀 내에 충분한 벽전하가 형성되도록 한다. 하지만, 스캔 펄스의 폭이 넓게 설정되면 어드레스 기간이 길게 설정되고, 휘도에 기여하는 서스테인 기간이 상대적으로 짧게 설정되는 문제점이 있다. In such a SW method, the width of the scan pulse is set relatively wide (for example, 3 mW) so that sufficient wall charges are formed in the discharge cell. However, when the width of the scan pulse is set wide, the address period is set long, and the sustain period which contributes to the luminance is set relatively short.

SE 방식은 리셋 기간에 전화면을 쓰기 방전시켜 전화면을 켠 후에, 어드레스 기간에 선택된 방전셀들을 끄게 된다. 이어서, 서스테인 기간에는 어드레스 방전에 의해 선택되지 않은 방전셀들만을 서스테인 방전시킴으로써 화상을 표시하게 된다.The SE method turns off the selected discharge cells in the address period after turning on the full screen by writing and discharging the full screen in the reset period. Subsequently, in the sustain period, images are displayed by sustaining discharge only those discharge cells not selected by the address discharge.

이와 같은 SE 방식에서는 스캔 펄스의 폭을 비교적 좁게(예를 들어 1㎲) 설정하여 방전셀 내에서 소거 방전을 일으키도록 한다. 이에 따라, 어드레스 기간을 짧게 설정할 수 있고, 휘도에 기여하는 서스테인 기간에 비교적 긴 시간을 할당할 수 있다. 하지만, SE 방식은 비표시 기간인 리셋 기간에 전화면이 켜지게 되므로 콘트라스트가 낮은 단점이 있다.In this SE method, the width of the scan pulse is set to be relatively narrow (for example, 1 ms) to cause erase discharge in the discharge cell. As a result, the address period can be set short, and a relatively long time can be allocated to the sustain period which contributes to the luminance. However, the SE method has a disadvantage of low contrast because the full screen is turned on in the reset period, which is a non-display period.

그리고, PDP는 서브필드들의 조합으로 계조를 구현하는 특성 때문에 동영상에서 컨투어 노이즈가 발생되어 표시 품질이 떨어지게 된다. 예를 들어, 화면의 좌측반이 128의 계조값으로 표시되고 화면의 우측반이 127의 계조값으로 표시된 후, 화면이 좌측으로 이동되면 계조값 128과 127 사이의 경계 부분에 흰띠가 나타난다. 이와 반대로, 화면의 좌측반이 128의 계조값으로 표시되고 화면의 우측반이 127의 계조값으로 표시된 화면이 우측으로 이동되면 계조값 127과 128 사이의 경계 부분에 검은띠가 나타난다.In addition, the PDP generates a gray level using a combination of subfields, so that a contour noise is generated in a video, thereby degrading display quality. For example, when the left half of the screen is displayed with a gradation value of 128 and the right half of the screen is displayed with a gradation value of 127, when the screen is moved to the left side, a white band appears at the boundary between the gradation values 128 and 127. On the contrary, when the left half of the screen is displayed with a gradation value of 128 and the right half of the screen is displayed with a gradation value of 127, a black band appears at the boundary between the gradation values 127 and 128 when the screen is moved to the right.

이러한 컨투어 노이즈를 제거하는 방법으로 하나의 서브필드를 분할하여 1∼2개의 서브필드를 추가하는 방법, 서브필드의 순서를 재배열하는 방법, 서브필드를 추가하고 서브필드의 순서를 재배열하는 방법, 그리고 오차 확산 방법 등이 제안되고 있다. 이들 중 서브필드를 추가하는 방법을 이용하는 경우 SW 방식에서는 서스테인 기간이 부족하게 되거나 서스테인 기간이 할당될 수 없게 된다. As a method of removing such contour noise, one subfield is divided to add one or two subfields, a rearranged order of subfields, a subfield added, and a rearranged order of subfields. And error diffusion methods have been proposed. In the case of using the method of adding subfields among them, the sustain period becomes insufficient or the sustain period cannot be allocated in the SW method.

예를 들어, SW 방식에서 8개의 서브필드들 중 2개의 서브필드들이 분할되어 한 프레임이 10개의 서브필드들을 포함하게 되는 경우 서스테인 기간이 다음과 같이 절대적으로 부족하게 된다. 한 프레임이 10개의 서브필드들을 포함하는 경우 어드레스 기간은 한 프레임당 3㎲(스캔 펄스의 펄스폭)×480라인(VGA급)×10(서브필드 수)으로 산출된 14.4ms이다. 이에 비하여, 서스테인 기간은 한 프레임당 14.4ms의 어드레스 기간, 0.3ms의 1회 리셋기간, 100㎲×10(서브필드 수)의 소거기간 및 1ms의 수직 동기 신호(Vsync) 여유 기간을 뺀(16.67ms-14.4ms-0.3ms-1ms-1ms) 나머지 기간인 -0.03ms이다. 이와 같이 SW 방식에서는 한 프레임이 8개의 서브필드들로 구성되면 3ms 정도의 서스테인 기간이 확보될 수 있으나, 10개의 서브필드들로 구성되면 서스테인 기간 확보가 불가능하게 된다. 이러한 문제점을 해결하기 위하여 한 화면을 분할하여 듀얼 스캔(Dual Scan)하는 구동 방법이 있으나, 이 경우 구동 드라이브 IC들이 그 만큼 추가되어야 하므로 제조원가가 증가되는 또 다른 문제점이 있다. For example, in the SW method, when two subfields of eight subfields are divided so that one frame includes ten subfields, the sustain period is absolutely insufficient as follows. When one frame includes ten subfields, the address period is 14.4 ms calculated as 3 ms (pulse width of scan pulse) x 480 lines (VGA class) x 10 (number of subfields) per frame. In contrast, the sustain period is obtained by subtracting an address period of 14.4 ms per frame, one reset period of 0.3 ms, an erase period of 100 ms x 10 (number of subfields), and a 1 ms vertical sync signal (Vsync) margin period (16.67). ms-14.4ms-0.3ms-1ms-1ms) The remaining period is -0.03ms. As described above, in the SW method, if a frame is composed of eight subfields, a sustain period of about 3ms can be secured. However, if a frame is composed of ten subfields, it is impossible to secure a sustain period. In order to solve this problem, there is a driving method in which a single screen is divided and dual-scanned. However, in this case, since driving drive ICs have to be added as much as that, there is another problem of increasing manufacturing cost.

이와 같은 종래의 SW 방식이나 SE 방식 각각의 문제점을 해결하고자, 본원 출원인은 기출원된 대한민국 특허 출원 제2000-12669호, 제2000-53214호, 제2001-3003호, 제2001-6492호 등을 통하여 한 프레임 기간 내에 다수의 SW 서브필드와 다수의 SE 서브필드를 배치하여 고속 구동과 고 콘트라스트를 모두 만족할 수 있는 방안(이하, SWSE 방식)을 제안한 바 있다.In order to solve the problems of each of the conventional SW method or SE method, the applicant of the present application is the Korean Patent Application No. 2000-12669, 2000-53214, 2001-3003, 2001-6492, etc. Through the arrangement of a plurality of SW subfields and a plurality of SE subfields within one frame period, a method for satisfying both high-speed driving and high contrast (hereinafter referred to as SWSE method) has been proposed.

도 3은 상기 대한민국 특허 출원 제2001-6492에서 제안된 SWSE 방식에 따한 한 프레임의 구성을 도시한 것이다. Figure 3 shows the configuration of one frame according to the SWSE method proposed in the Republic of Korea Patent Application No. 2001-6492.

도 3에 있어서, 한 프레임은 12개의 서브필드, 즉 SW 방식의 6개의 서브필드들(SF1 내지 SF6)과 SE 방식의 6개의 서브필드들(SF7 내지 SF12)로 분할된다. 제1 서브필드(SF1)는 전화면을 끄는 리셋기간, 선택된 방전셀들을 켜는 SW 어드레스 기간, 어드레스 방전에 의해 선택된 방전셀에 대하여 서스테인 방전시키는 서스테인 기간 그리고 서스테인 방전을 소거시키는 소거기간으로 나뉘어진다. 제2 내지 제5 서브필드들(SF2 내지 SF5) 각각은 SW 어드레스 기간, 서스테인 기간 및 소거기간으로 나뉘어진다. 그리고 제6 서브필드(SF6)는 SW 어드레스 기간과 서스테인 기간으로 나뉘어진다. 제1 내지 제6 서브필드들(SF1 내지 SF6)에 있어서 SW 어드레스 기간과 소거기간은 각 서브필드마다 동일한 반면에 서스테인 기간은 각 서브필드에서 2n(n=0,1,2,3,4,5)의 비율로 증가된다. 제7 내지 제12 서브필드들(SF7 내지 SF12)은 전화면이 라이팅되는 전면 라이팅 기간 없이 선택된 방전셀들을 끄는 SE 어드레스 기간과 어드레스 방전에 의해 선택된 방전셀들 이외의 방전셀들을 서스테인 방전시키는 서스테인 기간으로 나뉘어진다. 제7 내지 제12 서브필드들(SF7 내지 SF12)에 있어서 SE 어드레스 기간은 물론 서스테인 기간도 동일하게 설정된다. 제7 내지 제12 서브필드들(SF7 내지 SF6)의 서스테인 기간은 제6 서브필드(SF6)와 동일한 휘도 상대비를 갖도록 25의 휘도 상대비로 설정된다.In FIG. 3, one frame is divided into 12 subfields, that is, six subfields SF1 to SF6 of the SW method and six subfields SF7 to SF12 of the SE method. The first subfield SF1 is divided into a reset period for turning off the full screen, a SW address period for turning on the selected discharge cells, a sustain period for sustaining discharge discharge for the discharge cell selected by the address discharge, and an erasing period for erasing the sustain discharge. Each of the second to fifth subfields SF2 to SF5 is divided into a SW address period, a sustain period, and an erase period. The sixth subfield SF6 is divided into a SW address period and a sustain period. In the first to sixth subfields SF1 to SF6, the SW address period and the erase period are the same for each subfield, while the sustain period is 2 n (n = 0, 1, 2, 3, 4) in each subfield. Is increased by 5). The seventh to twelfth subfields SF7 to SF12 have an SE address period for turning off the selected discharge cells without a full surface writing period in which the full screen is lit, and a sustain period for sustaining discharge cells other than the discharge cells selected by the address discharge. Divided into. In the seventh to twelfth subfields SF7 to SF12, not only the SE address period but also the sustain period are set equally. The sustain period of the seventh to twelfth subfields SF7 to SF6 is set to a luminance relative ratio of 2 5 to have the same luminance relative ratio as that of the sixth subfield SF6.

아래의 표 1은 제1 내지 제12 서브필드들(SF1 내지 F12)에서 표현되는 계조와 코딩방법을 나타낸다. Table 1 below shows gray levels and coding methods expressed in the first to twelfth subfields SF1 to F12.

계조Gradation SF1(1)SF1 (1) SF2(2)SF2 (2) SF3(4)SF3 (4) SF4(8)SF4 (8) SF5(16)SF5 (16) SF6(32)SF6 (32) SF7(32)SF7 (32) SF8(32)SF8 (32) SF9(32)SF9 (32) SF10(32)SF10 (32) SF11(32)SF11 (32) SF12(32)SF12 (32) 0∼310 to 31 바이너리코딩Binary coding ×× ×× ×× ×× ×× ×× ×× 32∼6332-63 바이너리코딩Binary coding ×× ×× ×× ×× ×× ×× 64∼9564 to 95 바이너리코딩Binary coding ×× ×× ×× ×× ×× 96∼12796-127 바이너리코딩Binary coding ×× ×× ×× ×× 128∼159128-159 바이너리코딩Binary coding ×× ×× ×× 160∼191160-191 바이너리코딩Binary coding ×× ×× 192∼223192-223 바이너리코딩Binary coding ×× 224∼255224-255 바이너리코딩Binary coding

표 1에서 알 수 있는 바, 제1 내지 제12 서브필드들(SF1 내지 SF12) 중 프레임의 앞쪽에 배치된 제1 내지 제5 서브필드들(SF1 내지 SF5)은 바이너리 코딩(Binary coding)되며, 제6 내지 제12 서브필드들(SF6 내지 SF12)은 리니어 코딩(Linear coding)된다. 즉, SE 방식으로 구동되는 제7 내지 제12 서브필드들(SF7 내지 SF12) 각각은 서브필드들이 연속될 때마다 필요없는 방전셀들을 끌 수 있도록 이전 서브필드가 반드시 켜져 있어야만 한다. 예를 들어, 제7 서브필드(SF7)가 켜지기 위해서는 이전 서브필드인 SW 방식으로 구동되는 제6 서브필드(SF6)가 켜져야만 한다. 이렇게 제6 서브필드(SF6)가 켜진 후, 제7 내지 제12 서브필드들(SF7 내지 SF12)에서 필요 없는 방전셀들을 꺼나가게 된다. 이를 위하여, SE 서브필드(ESF)가 사용되기 위해서는 마지막 SW 서브필드(WSF)인 제6 서브필드(WSF)에서 켜진 셀들이 서스테인 방전에 의해 켜진 상태가 유지되어야 한다. 따라서, 제7 서브필드(SF7)는 SE 어드레스를 위한 별도의 라이팅 방전이 필요 없게 된다. 또한, 제8 내지 제12 서브필드들(SF8 내지 SF12)도 전면 라이팅없이 이전 서브필드에서 켜져 있는 셀들을 선택적으로 끄게 된다. 예를 들어, 계조값 74를 표시한다면, 바이너리 코딩에 의해 제1 내지 제5 서브필드들(SF1 내지 SF5) 중, 제2 및 제4 서브필드(SF2,SF4)가 켜지게 되고 제6 및 제7 서브필드(SF6,SF7)가 연속적으로 켜지게 된다.As can be seen from Table 1, the first to fifth subfields SF1 to SF5 disposed in front of the frame among the first to twelfth subfields SF1 to SF12 are binary coded. The sixth to twelfth subfields SF6 to SF12 are linearly coded. That is, each of the seventh to twelfth subfields SF7 to SF12 driven by the SE method must turn on the previous subfield so that unnecessary discharge cells can be turned off whenever the subfields are consecutive. For example, in order for the seventh subfield SF7 to be turned on, the sixth subfield SF6 driven by the previous subfield SW method should be turned on. After the sixth subfield SF6 is turned on, the unnecessary discharge cells are turned off in the seventh to twelfth subfields SF7 to SF12. For this purpose, in order for the SE subfield ESF to be used, the cells turned on in the sixth subfield WSF, which is the last SW subfield WSF, must be turned on by the sustain discharge. Therefore, the seventh subfield SF7 does not need a separate writing discharge for the SE address. In addition, the eighth to twelfth subfields SF8 to SF12 also selectively turn off cells that are turned on in the previous subfield without front lighting. For example, if the gray scale value 74 is displayed, the second and fourth subfields SF2 and SF4 of the first to fifth subfields SF1 to SF5 are turned on by the binary coding, and the sixth and fifth subfields are turned on. 7 Subfields SF6 and SF7 are turned on in succession.

이러한 SWSE 방식으로 VGA 급(480 스캔 라인)의 PDP를 구동하는 경우 어드레스 기간으로는 총 11.52ms 정도가 필요하므로, 서스테인 기간으로는 총 3.35ms가 할당될 수 있게 된다. 그러나, 상기 SWSE 방식으로 720 스캔 라인 이상의 HD급 PDP를 구동하는 경우 어드레스 기간이 증대되어 서스테인 기간이 부족해지게 되는 문제점이 발생한다. 이에 따라, 상기 SWSE 방식을 채택하여 컨투어 노이즈를 감소시키면서도 서브필드 수를 줄여 HD급 이상의 PDP를 싱글 스캔으로 구동할 수 있는 방안이 요구된다. 더불어, 서브필드 수가 줄어든 만큼 감소된 계조 표현력을 서브필드의 증가없이 증대시킬 수 있는 방안도 요구된다.When driving a PDP of VGA level (480 scan lines) using the SWSE method, a total of about 11.52 ms is required for the address period, so that a total of 3.35 ms can be allocated for the sustain period. However, when the HD class PDP of 720 scan lines or more is driven by the SWSE method, an address period is increased and a sustain period is insufficient. Accordingly, there is a demand for a method capable of driving a PDP or higher in HD class or higher by reducing the number of subfields while reducing contour noise by adopting the SWSE method. In addition, there is a need for a method of increasing the gray scale expression power reduced as the number of subfields decreases without increasing the number of subfields.

따라서, 본 발명의 목적은 컨투어 노이즈를 감소시키면서도 서브필드 수를 감소시킬 수 있는 PDP 구동 방법 및 장치를 제공하는 것이다.Accordingly, it is an object of the present invention to provide a PDP driving method and apparatus capable of reducing the number of subfields while reducing contour noise.

본 발명의 다른 목적은 서브필드의 증가없이 계조 표현력을 증대시킬 수 있는 PDP 구동 방법 및 장치를 제공하는 것이다. Another object of the present invention is to provide a PDP driving method and apparatus capable of increasing gray scale expression power without increasing a subfield.

상기 목적을 달성하기 위하여, 본 발명에 따른 PDP 구동 방법은 선택적 쓰기 서브필드들과 선택적 소거 서브필드들의 조합으로 PDP의 구동 방법에 있어서, 입력 비디오 데이터를 역감마 보정하는 단계와; 상기 역감마 보정된 비디오 데이터 중 일부의 하위 비트와, 인접 화소의 데이터에 서로 다른 가중치를 부여하여 산출된 오차 확산 계수들을 가산하여 캐리 신호를 발생하고 상기 캐리 신호를 상기 비디오 데이터 중 나머지 상위 비트들과 가산하여 오차 확산시키는 오차 확산 단계와; 상기 오차 확산된 비디오 데이터를 제1 내지 제4 선택적 쓰기 서브필드, 제5 및 제6 선택적 소거 서브필드, 제7 선택적 쓰기 서브필드, 그리고 제8 선택적 소거 서브필드의 순서로 배열된 서브필드 패턴에 맵핑시켜 상기 PDP에 표시되게 하는 단계를 포함한다. 상기 제1 내지 제4 선택적 쓰기 서브필드와 상기 제7 선택적 쓰기 서브필드의 휘도 가중치는 순차적으로 증가하도록 설정된다. 상기 제5 및 제6 선택적 소거 서브필드는 상기 제4 선택적 쓰기 서브필드와 동일한 휘도 가중치를 갖고, 상기 제8 선택적 소거 서브필드는 상기 제7 선택적 쓰기 서브필드와 동일한 휘도 가중치를 갖도록 설정된다. 상기 제1 내지 제4 선택적 쓰기 서브필드와 상기 제7 선택적 쓰기 서브필드는 전화면의 셀들을 초기화하기 위한 리셋기간과; 선택된 셀들을 온시키기 위한 어드레스기간과; 상기 어드레스기간에 선택된 셀들의 방전을 해당 휘도 가중치에 따라 유지시키기 위한 서스테인 기간을 포함한다. 제1 내지 제3 선택적 쓰기 서브필드는 상기 서스테인 기간 다음으로 모든 방전을 소거시키는 소거 기간을 추가로 포함한다. 상기 제5 및 제6 선택적 소거 서브필드와 상기 제8 선택적 소거 서브필드는 이전 서브필드로부터 온 상태를 유지하는 셀들 중 선택된 셀들을 끄기 위한 어드레스기간과; 상기 선택된 셀 이외로 온 상태를 유지하는 셀들의 방전을 해당 휘도 가중치에 따라 유시키기 위한 서스테인 기간을 포함한다. 본 발명에 따른 PDP 구동 방법은 선택적 쓰기 서브필드들과 선택적 소거 서브필드들의 조합으로 PDP를 구동하는 방법에 있어서, 입력 비디오 데이터를 역감마 보정하는 단계와; 상기 역감마 보정된 비디오 데이터 중 일부의 하위 비트들을 이용하여 다수의 디더 마스크 패턴들 중 해당 계조 및 해당 프레임의 디더 마스크 패턴에서 해당 위치의 디더값을 선택하고, 상기 비디오 데이터 중 나머지 일부의 상위 비트들에 상기 선택된 디더값을 가산하여 디더링하는 디더링 단계와; 상기 오차 확산된 비디오 데이터를 제1 내지 제4 선택적 쓰기 서브필드, 제5 및 제6 선택적 소거 서브필드, 제7 선택적 쓰기 서브필드, 그리고 제8 선택적 소거 서브필드의 순서로 배열된 서브필드 패턴에 맵핑시켜 상기 PDP에 표시되게 하는 단계를 포함한다. 본 발명에 따른 PDP 구동 장치는 입력 비디오 데이터를 역감마 보정하는 감마 보정부와; 상기 역감마 보정된 비디오 데이터 중 일부의 하위 비트와, 인접 화소의 데이터에 서로 다른 가중치를 부여하여 산출된 오차 확산 계수들을 가산하여 캐리 신호를 발생하고, 발생된 캐리 신호를 상기 비디오 데이터 중 나머지 상위 비트들과 가산하여 출력하는 오차 확산부와; 상기 오차 확산된 비디오 데이터를 제1 내지 제4 선택적 쓰기 서브필드, 제5 및 제6 선택적 소거 서브필드, 제7 선택적 쓰기 서브필드, 그리고 제8 선택적 소거 서브필드의 순서로 배열된 서브필드 패턴에 맵핑시켜 출력하는 서브필드 맵핑부와; 상기 서브필드 맴핑부로부터 출력되는 비디오 데이터에 따라 상기 플라즈마 디스플레이 패널을 구동하는 데이터 구동부를 구비하는 것을 특징으로 서브필드 맴핑부를 구비한다. 본 발명에 따른 PDP 구동 장치는 입력 비디오 데이터를 역감마 보정하는 감마 보정부와; 상기 역감마 보정된 비디오 데이터 중 일부의 하위 비트들을 이용하여 다수의 디더 마스크 패턴들 중 해당 계조 및 해당 프레임의 디더 마스크 패턴에서 해당 위치의 디더값을 선택하고, 상기 비디오 데이터 중 나머지 일부의 상위 비트들에 상기 선택된 디더값을 가산하여 출력하는 디더링부와; 상기 디더링된 비디오 데이터를 제1 내지 제4 선택적 쓰기 서브필드, 제5 및 제6 선택적 소거 서브필드, 제7 선택적 쓰기 서브필드, 그리고 제8 선택적 소거 서브필드의 순서로 배열된 서브필드 패턴에 맵핑시켜 출력하는 서브필드 맵핑부와; 상기 서브필드 맴핑부로부터 출력되는 비디오 데이터에 따라 상기 플라즈마 디스플레이 패널을 구동하는 데이터 구동부를 구비하는 것을 특징으로 서브필드 맴핑부를 구비한다. In order to achieve the above object, the PDP driving method according to the present invention comprises a method of driving a PDP with a combination of selective write subfields and selective erase subfields, comprising: performing inverse gamma correction on input video data; A carry signal is generated by adding lower bits of some of the inverse gamma corrected video data and error diffusion coefficients calculated by giving different weights to data of adjacent pixels to generate a carry signal, and apply the carry signal to the remaining upper bits of the video data. An error diffusion step of adding and error diffusion; The error-diffused video data is included in a subfield pattern arranged in the order of first to fourth selective write subfields, fifth and sixth selective erase subfields, seventh selective write subfields, and eighth selective erase subfields. Mapping to display on the PDP. The luminance weights of the first to fourth selective write subfields and the seventh selective write subfield are set to increase sequentially. The fifth and sixth selective erase subfields are set to have the same luminance weight as the fourth selective write subfield, and the eighth selective erase subfield is set to have the same luminance weight as the seventh selective write subfield. The first to fourth selective write subfields and the seventh selective write subfield comprise a reset period for initializing cells of a full screen; An address period for turning on selected cells; And a sustain period for maintaining the discharges of the cells selected in the address period according to the luminance weight. The first to third selective write subfields further include an erase period for erasing all discharges after the sustain period. The fifth and sixth selective erase subfields and the eighth selective erase subfields each of which comprises: an address period for turning off selected cells among cells which remain on from a previous subfield; And a sustain period for causing discharges of cells that remain in the on state other than the selected cell according to the luminance weight. According to an aspect of the present invention, there is provided a method of driving a PDP using a combination of selective write subfields and selective erase subfields, the method comprising: performing inverse gamma correction on input video data; The lower bit of the reverse gamma corrected video data is used to select the corresponding gray level among the dither mask patterns and the dither value of the corresponding position in the dither mask pattern of the frame, and the upper bit of the remaining part of the video data. Dithering the dither by adding the selected dither value to each field; The error-diffused video data is included in a subfield pattern arranged in the order of first to fourth selective write subfields, fifth and sixth selective erase subfields, seventh selective write subfields, and eighth selective erase subfields. Mapping to display on the PDP. According to an aspect of the present invention, there is provided a PDP driving apparatus comprising: a gamma correction unit configured to inverse gamma correct an input video data; A carry signal is generated by adding lower bits of some of the inverse gamma corrected video data and error diffusion coefficients calculated by giving different weights to data of adjacent pixels, and generating the carry signal by applying the generated carry signal to the rest of the video data. An error diffusion unit for adding and outputting bits; The error-diffused video data is included in a subfield pattern arranged in the order of first to fourth selective write subfields, fifth and sixth selective erase subfields, seventh selective write subfields, and eighth selective erase subfields. A subfield mapping unit for mapping and outputting; And a data driver driving the plasma display panel according to the video data output from the subfield mapping unit. According to an aspect of the present invention, there is provided a PDP driving apparatus comprising: a gamma correction unit configured to inverse gamma correct an input video data; The lower bit of the reverse gamma corrected video data is used to select the corresponding gray level among the dither mask patterns and the dither value of the corresponding position in the dither mask pattern of the frame, and the upper bit of the remaining part of the video data. A dithering unit which adds and outputs the selected dither value; The dithered video data is mapped to subfield patterns arranged in the order of first to fourth selective write subfields, fifth and sixth selective erase subfields, seventh selective write subfields, and eighth selective erase subfields. A subfield mapping unit to output the result; And a data driver driving the plasma display panel according to the video data output from the subfield mapping unit.

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above objects will become apparent from the description of the embodiments with reference to the accompanying drawings.

이하, 본 발명의 바람직한 실시예를 첨부한 도 4 내지 도 ?를 참조하여 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings, preferred embodiments of the present invention will be described in detail.

도 4는 본 발명의 실시예에 따른 PDP 구동 방법의 한 프레임 구성을 도시한 것이다. 4 illustrates a frame configuration of a PDP driving method according to an embodiment of the present invention.

도 4에 있어서, 본 발명에 따른 PDP의 한 프레임은 8개의 서브필드, 즉 5개의 SW 서브필드들(SF1 내지 SF4, SF7) 및 3개의 SE 서브필드들(SF5, SF6, SF8)로 분할된다. In FIG. 4, one frame of the PDP according to the present invention is divided into eight subfields, that is, five SW subfields SF1 through SF4 and SF7 and three SE subfields SF5, SF6 and SF8. .

SW 서브필드 중 제1 내지 제3 서브필드(SF1 내지 SF3)은 전화면의 셀들에 일정한 양의 벽전하를 균일하게 형성하기 위한 리셋기간, 쓰기 방전으로 온-셀(on-cells)을 선택하는 SW 어드레스 기간, 선택된 온-셀에 대하여 서스테인 방전을 일으키는 서스테인 기간 및 서스테인 방전 후 셀 내의 벽전하를 소거시키기 위한 소거기간을 포함한다. 그리고, SW 서브필드 중 SE 서브필드의 이전에 배치되는 제4 및 제7 서브필드(SF4, SF7)는 상기 SW 서브필드들과 달리 소거기간이 제외된 리셋기간, SW 어드레스기간 및 서스테인 기간을 포함한다. 이러한 SW 서브필드(SF1 내지 SF4, SF7)에서 리셋기간, SW 어드레스 기간 및 소거기간은 각 서브필드마다 동일하게 설정된 반면에, 서스테인 기간은 서로 다른 휘도 가중치를 갖도록 설정된다. 예를 들면, 제1 내지 제4 서브필드(SF1 내지 SF4)의 서스테인 기간은 각각 1, 2, 4, 8의 휘도 가중치를 갖고, 제7 서브필드(SF7)은 16의 휘도 가중치를 갖도록 설정된다. The first to third subfields SF1 to SF3 of the SW subfields are reset periods for uniformly forming a predetermined amount of wall charges in the cells of the full screen and select on-cells as write discharges. A SW address period, a sustain period for causing sustain discharge for the selected on-cell, and an erase period for erasing wall charges in the cell after the sustain discharge. The fourth and seventh subfields SF4 and SF7 disposed before the SE subfield among the SW subfields, unlike the SW subfields, include a reset period, a SW address period, and a sustain period except for an erase period. do. In the SW subfields SF1 to SF4 and SF7, the reset period, the SW address period, and the erase period are set the same for each subfield, while the sustain period is set to have different luminance weights. For example, the sustain periods of the first to fourth subfields SF1 to SF4 have luminance weights of 1, 2, 4, and 8, and the seventh subfield SF7 has a luminance weight of 16, respectively. .

SE 방식의 제5, 6, 제8 서브필드(SF5, SF6, SF8) 각각은 소거 방전으로 오프-셀(off-cell)을 선택하기 위한 SE 어드레스 기간 및 온 상태를 유지하는 셀에 대하여 서스테인 방전을 일으키기 위한 서스테인 기간을 포함한다. 이러한 SE 서브필드들(SF5, SF6, SF8)에서는 각 서브필드마다 SE 어드레스 기간이 동일하게 설정되고, 서스테인 기간은 휘도 상대비에 따라 동일하게 설정되거나 상이하게 설정된다. 여기서는 제5 및 제6 서브필드(SF5, SF6)는 이전 서브필드인 SW 방식의 제4 서브필드(SF4)의 서스테인 기간과 동일한 휘도 가중치, 즉 8을 갖도록 설정되고, 제8 서브필드(SF8)은 이전 서브필드인 SW 방식의 제7 서브필드(SF7)의 서스테인 기간과 동일한 휘도 가중치, 즉 16을 갖도록 설정된다. 이러한 SE 방식의 서브필드들(SF5, SF6, SF8) 각각은 이전 서브필드에서 온 상태를 유지하는 방전셀들에 대해서만 선택적으로 오프시키게 된다. Each of the fifth, sixth, and eighth subfields SF5, SF6, and SF8 of the SE method has a sustain period for the cell maintaining the on-state and the SE address period for selecting the off-cell as the erase discharge. Includes a sustain period to produce In these SE subfields SF5, SF6, SF8, the SE address period is set to be the same for each subfield, and the sustain period is set to be the same or different according to the luminance relative ratio. Here, the fifth and sixth subfields SF5 and SF6 are set to have the same luminance weight as that of the sustain period of the fourth subfield SF4 of the SW method that is the previous subfield, that is, the eighth subfield SF8. Is set to have the same luminance weight, that is, 16, as the sustain period of the seventh subfield SF7 of the SW method, which is the previous subfield. Each of the SE-type subfields SF5, SF6, SF8 is selectively turned off only for the discharge cells which remain on in the previous subfield.

예를 들면, 제5 서브필드(SF5)는 제4 서브필드(SF4)에서 온 상태를 유지했던 셀들을 선택적으로 오프시키고, 제6 서브필드(SF6)는 제5 서브필드(SF5)에서 온 상태를 유지했던 셀들을 선택적으로 오프시키며, 제8 서브필드(SF8)은 제7 서브필드(SF7)에서 온 상태를 유지했던 셀들을 선택적으로 오프시키게 된다. For example, the fifth subfield SF5 selectively turns off cells that have remained in the fourth subfield SF4, and the sixth subfield SF6 is in the fifth subfield SF5. Selectively turn off the cells that have maintained, and the eighth subfield SF8 selectively turns off the cells that have remained in the seventh subfield SF7.

이에 따라, SE 방식의 서브필드들(SF5, SF6, SF8)에서는 SE 어드레스를 위한 별도의 전면 라이팅 기간이 필요없게 됨으로써 그로 인한 콘트라스트 저하를 방지할 수 있게 된다.Accordingly, in the subfields SF5, SF6, and SF8 of the SE scheme, a separate front writing period for the SE address is not required, thereby reducing the contrast.

이러한 5개의 SW 서브필드(SF1 내지 SF4, SF7) 및 3개의 SE 서브필드(SF5, SF6, SF8)의 휘도 가중치 조합으로 본 발명의 PDP 구동 방법은 1+2+4+8+8+8+16+16 = 64개의 기본 계조를 표현한다. 기본 64계조를 구현하기 위한 서브필드 맵핑 방법을 예로 들면 다음 표 2와 같다. The combination of the luminance weights of the five SW subfields SF1 to SF4 and SF7 and the three SE subfields SF5, SF6 and SF8 makes the PDP driving method of the present invention 1 + 2 + 4 + 8 + 8 + 8 +. 16 + 16 = 64 basic gradations. For example, the subfield mapping method for implementing the basic 64 gradations is shown in Table 2 below.

표 2에서 알 수 있는 바와 같이, 제1 내지 제8 서브필드들(SF1 내지 SF8) 중 제1 내지 제4 서브필드들(SF1 내지 SF4)와, 제7 서브필드(SF7)는 바이너리 코딩(Binary coding)되며, 제5 및 제6 서브필드(SF5, SF6)와 제8 서브필드(SF8)는 이전 서브필드에 종속되어 리니어 코딩(Linear coding)된다. 즉, SE 방식으로 구동되는 제5 및 제6 서브필드(SF5, SF6)와 제8 서브필드(SF8) 각각은 이전 서브필드가 반드시 켜져 있어야만 선택적으로 오프시킬 수 있게 된다. 예를 들어, 계조값 32을 표시하는 경우 바이너리 코딩에 의해 제1 내지 제3 서브필드(SF1 내지 SF3)에서는 오프, 제4 및 제7 서브필드(SF4, SF7)에서 온되고, 리니어 코딩에 의해 제4 서브필드(SF4)에 연속되는 제5 서브필드(SF5)가 온되며, 제6 및 제8 서브필드(SF6,SF7)에서는 오프된다.As can be seen in Table 2, the first to fourth subfields SF1 to SF4 and the seventh subfield SF7 among the first to eighth subfields SF1 to SF8 are binary-coded. The fifth and sixth subfields SF5 and SF6 and the eighth subfield SF8 are linearly coded depending on the previous subfield. That is, each of the fifth and sixth subfields SF5 and SF6 and the eighth subfield SF8 driven by the SE method may be selectively turned off only when the previous subfield is turned on. For example, in the case of displaying the gradation value 32, it is turned off in the first to third subfields SF1 to SF3 by the binary coding, turned on in the fourth and seventh subfields SF4 and SF7, and by linear coding. The fifth subfield SF5 subsequent to the fourth subfield SF4 is turned on, and is turned off in the sixth and eighth subfields SF6 and SF7.

한편, 표 2와 같이 서브필드를 맵핑하는 경우 계조값 7 및 8과, 15 및 16 등에서 컨투어 노이즈가 발생할 수 있으나, 이는 뒤 계조값을 앞 계조값과 발광 패턴이 유사한 2개의 프레임 조합 방법(AB Mapping)으로 재배열함으로써 방지할 수 있게 된다. 예를 들면, 7과 인접한 8계조를 표현하는 경우 제1 프레임에서는 12계조를 구현하고, 제2 프레임에서는 6계조를 구현하도록 재배열한 후, 그 제1 및 제2 프레임의 조합으로 구현함으로써 컨투어 노이즈를 방지할 수 있게 된다. On the other hand, when the subfields are mapped as shown in Table 2, contour noise may occur at grayscale values 7 and 8, 15, and 16, etc., but this is because two frame combination methods similar to the previous grayscale value and the emission pattern (AB) are used. This can be prevented by rearranging with mapping. For example, in the case of expressing 8 gradations adjacent to 7, the rear frame is rearranged to implement 12 gradations in the first frame, and 6 gradations in the second frame, and then implemented as a combination of the first and second frames. Can be prevented.

이와 같이, 본 발명에 따른 PDP 구동 방법에서는 5개의 SW 서브필드(SF1 내지 SF4, SF7) 및 3개의 SE 서브필드(SF5, SF6, SF8) 조합으로 64개의 기본 계조를 구현한다. 그리고, 기본 계조는 오차 확산 방법 또는 디더링 방법를 이용하여 세분화시킴으로써 256계조로 확장시키게 된다. 다시 말하여, 본 발명에 따른 PDP 구동 방법은 도 5와 같이 256계조를 64등분한 기본 계조를 전술한 서브필드 맵핑 방법으로 구현하고, 그 기본 계조들 사이의 적어도 4단계의 계조는 LSB 2비트를 오차 확산 방법 또는 디더링 방법으로 보상하여 구현하게 된다. 이 결과, 본 발명에 따른 PDP 구동 방법에서는 한 프레임을 구성하는 서브필드의 수는 총 8개이므로 어드레스 기간을 충분히 확보할 수 있으므로 싱글 스캔 방법으로도 720 주사 라인 이상의 HD급 PDP도 구동할 수 있게 한다.As described above, in the PDP driving method according to the present invention, 64 basic grayscales are implemented by combining five SW subfields SF1 to SF4 and SF7 and three SE subfields SF5, SF6 and SF8. The basic gradation is extended to 256 gradations by subdividing using an error diffusion method or a dithering method. In other words, the PDP driving method according to the present invention implements the basic gradation obtained by dividing the 256 gradations into 64 as shown in FIG. 5 using the subfield mapping method described above, and at least four levels of gradations between the basic gradations are LSB 2-bit. Is implemented by compensating with an error diffusion method or a dithering method. As a result, in the PDP driving method according to the present invention, since the total number of subfields constituting one frame is eight, the address period can be sufficiently secured, so that even a single scan method can drive an HD PDP of 720 scan lines or more. do.

도 6은 본 발명의 실시 예에 따른 PDP 구동 장치를 도시한 것이다. 도 6에 도시된 PDP 구동 장치는 비디오 데이터의 입력 라인과 PDP(38) 사이에 접속된 감마 보정부(30), 오차 확산부(32), 서브필드 맵핑부(34), 데이터 구동부(36)를 구비한다.6 illustrates a PDP driving apparatus according to an embodiment of the present invention. The PDP driving apparatus shown in FIG. 6 includes a gamma correction unit 30, an error diffusion unit 32, a subfield mapping unit 34, and a data driver 36 connected between an input line of video data and the PDP 38. It is provided.

감마 보정부(30)에는 외부로부터 음극선관(CRT)의 휘도 특성에 적합하도록 감마 보정된 디지털 비디오 데이터, 즉 PDP(38)를 구성하는 셀(서브 화소)들 각각에 공급되어질 비디오 데이터들이 입력된다. 감마 보정부(30)는 입력된 비디오 데이터들 각각을 역감마 보정하여 비디오 데이터에 따른 휘도 특성이 선형성을 갖게 한다. 예를 들면, 감마 보정부(30)는 비디오 데이터에 따른 휘도 특성이 2.2 감마 곡선을 따르도록 미리 설정된 룩업 테이블(LUT)을 이용하여 입력 비디오 데이터에 대응하는 역감마 보정 비디오 데이터를 출력한다.The gamma correction unit 30 receives digital video data gamma-corrected to suit the luminance characteristic of the cathode ray tube (CRT) from outside, that is, video data to be supplied to each of the cells (sub pixels) constituting the PDP 38. . The gamma correction unit 30 performs inverse gamma correction on each of the input video data to make the luminance characteristic according to the video data linear. For example, the gamma correction unit 30 outputs inverse gamma corrected video data corresponding to the input video data by using a lookup table (LUT) that is set so that luminance characteristics according to the video data follow a 2.2 gamma curve.

오차 확산부(32)는 감마 보정부(30)로부터의 비디오 데이터들 각각을 오차 확산 방법으로 보정함으로써 비트수가 감소된 비디오 데이터들을 출력하게 된다. 다시 말하여, 오차 확산부(32)는 감마 보정부(30)로부터의 비디오 데이터와 오차 확산 필터를 통해 산출된 인접한 화소들의 오차 확산 계수를 연산하여 오차 확산시킴으로써 비디오 데이터의 비트수를 감소시켜 출력한다. The error diffusion unit 32 outputs video data having a reduced number of bits by correcting each of the video data from the gamma correction unit 30 by an error diffusion method. In other words, the error diffusion unit 32 calculates the error diffusion coefficients of the video data from the gamma correction unit 30 and the adjacent pixels calculated through the error diffusion filter to reduce the number of bits of the video data by outputting the error diffusion coefficient. do.

예를 들면, 오차 확산부(32)는 감마 보정부(30)로부터 입력되는 8비트의 비디오 데이터 중 하위 2비트를 내장한 라인 메모리에 저장하여 그와 인접한 화소들의 오차 확산 연산에 이용되게 한다. 그리고, 오차 확산부(32)는 라인 메모리에 저장된 인접한 비디오 데이터들의 하위 2비트들을 읽어 들이고 도 7과 같이 화소들의 위치에 따라 다른 가중치를 부여하여 오차 확산 계수들을 산출한다. 도 7을 참조하면, 오차 확산부(32)는 현재 P5 화소에 대한 오차 확산 연산을 수행하는 경우 그 P5 화소에 인접한 P1 화소의 하위 2비트에 1/16의 가중치를, P2 화소의 하위 2비트에 5/16의 가중치를, P3 화소의 하위 2비트에 3/16의 가중치를, P4의 하위 2비트에 7/16의 가중치를 부여하여 상기 P1 내지 P4 화소 각각에 대한 오차 확산 계수를 산출해낸다. 그리고, 오차 확산부(42)는 산출된 인접한 화소들(P1 내지 P4)의 오차 확산 계수들을 현재 화소(P6) 데이터의 하위 2비트와 가산하여 캐리 신호 "0" 또는 "1"을 발생한다. 이어서, 발생된 캐리 신호를 현재 비디오 데이터의 상위 6비트에 부가하여 6비트의 비디오 데이터를 출력한다.For example, the error diffusion unit 32 stores the lower two bits of the 8-bit video data input from the gamma correction unit 30 in a built-in line memory to be used for the error diffusion operation of pixels adjacent thereto. The error diffusion unit 32 reads the lower two bits of adjacent video data stored in the line memory and calculates error diffusion coefficients by assigning different weights according to the positions of the pixels as shown in FIG. 7. Referring to FIG. 7, when performing an error diffusion operation on the current P5 pixel, the error diffusion unit 32 assigns a weight of 1/16 to the lower 2 bits of the P1 pixel adjacent to the P5 pixel, and lower 2 bits of the P2 pixel. Gives a weight of 5/16, a weight of 3/16 in the lower 2 bits of the P3 pixel, and a weight of 7/16 in the lower 2 bits of the P4 to calculate an error diffusion coefficient for each of the P1 to P4 pixels. . The error diffusion unit 42 adds the calculated error diffusion coefficients of the adjacent pixels P1 to P4 to the lower two bits of the current pixel P6 data to generate a carry signal “0” or “1”. Subsequently, the generated carry signal is added to the upper six bits of the current video data to output six bits of video data.

서브필드 맵핑부(34)는 오차 확산부(32)로부터의 비디오 데이터들 각각을 미리 설정된 서브필드 패턴에 맵핑하여 출력한다. 특히, 서브필드 맴핑부(34)는 계조값 7 및 8과, 15 및 16 등과 같이 컨투어 노이즈를 유발하는 비디오 데이터를 맴핑하는 경우에는 전술한 바와 같이 2개의 프레임 조합 방법(AB Mapping)으로 미리 설정된 서브필드 패턴에 맵핑하여 출력한다.The subfield mapping unit 34 maps each of the video data from the error diffusion unit 32 to a preset subfield pattern and outputs the mapping. In particular, when the subfield mapping unit 34 maps video data causing contour noise such as grayscale values 7 and 8, 15 and 16, and the like, the subfield mapping unit 34 is previously set by the two frame combining method (AB Mapping). Outputs the mapping to the subfield pattern.

데이터 구동부(36)는 서브필드 맵핑부(34)에서 서브필드 패턴에 따라 비트별로 분리되어 입력된 데이터를 래치한 후 래치된 데이터를 한 라인분씩 한 수평라인이 구동되는 기간마다 PDP(38)의 어드레스 전극라인들로 공급한다.The data driver 36 latches the input data which is separated bit by bit according to the subfield pattern in the subfield mapping unit 34, and then, when the horizontal line drives the latched data line by line, Supply to address electrode lines.

PDP(38)는 어드레스 전극라인과, 그 어드레스 전극라인과 방전 공간을 사이에 두고 교차하는 서스테인 전극라인 쌍을 구비한다. 그리고, 어드레스 전극라인과 서스테인 전극라인 쌍의 교차부마다 서브화소에 해당되는 방전공간을 갖는 셀이 형성된다. 이러한 PDP(38)는 각 서브필드의 어드레스 기간에서 서스테인 전극라인 쌍 중 스캔 전극라인이 구동될 때마다 상기 데이터 구동부(36)로부터 어드레스 전극라인에 공급된 데이터에 따른 어드레스 방전으로 온 또는 오프되어질 셀들을 선택한다. 그리고, PDP(38)는 상기 어드레스 기간에서 온되거나, 온 상태를 유지하는 셀들이 서스테인 전극라인 쌍의 구동으로 각 서브필드의 서스테인 기간에서 방전을 유지하게 한다. 이 경우, 비디오 데이터의 비트수가 감소된 만큼 한 프레임을 구성하는 서브필드의 수가 8개로 감소하여 어드레스 기간을 충분히 확보할 수 있으므로 싱글 스캔 방법으로도 HD급의 PDP(38)이 구동이 가능하다. 또한, 8개의 서브필드 조합으로 구현되는 64개의 기본 계조들 사이는 상기 오차 확산부(32)에 의해 세분화됨으로써 256계조를 표현할 수 있게 된다.The PDP 38 includes an address electrode line and a pair of sustain electrode lines intersecting the address electrode line with the discharge space therebetween. Each cell having a discharge space corresponding to the subpixel is formed at each intersection of the address electrode line and the sustain electrode line pair. The PDP 38 is a cell to be turned on or off by the address discharge according to the data supplied from the data driver 36 to the address electrode line whenever the scan electrode line of the sustain electrode line pair is driven in the address period of each subfield. Select them. The PDP 38 causes the cells that are on or remain in the address period to maintain the discharge in the sustain period of each subfield by driving the sustain electrode line pair. In this case, as the number of bits of video data is reduced, the number of subfields constituting one frame is reduced to eight, so that the address period can be sufficiently secured, so that the HD class PDP 38 can be driven even by the single scan method. In addition, the 64 basic gray scales implemented by the eight subfield combinations are divided by the error diffusion unit 32 to represent 256 gray scales.

이렇게 계조 표현력을 증대시키는 오차 확산부(32)는 도 8과 같이 디더링부(42)로 대체될 수 있다. 도 8에 도시된 디더링부(42)는 8비트의 비디오 데이터 중 하위 2비트를 대응되는 2×2셀 크기를 갖는 디더 마스크 패턴을 이용하여 나머지 상위 6비트에 부가되는 캐리 신호를 발생하게 된다. 이를 위하여, 디더링부(42)는 계조별 및 프레임별로 패턴이 다른 디더 마스크 패턴들을 테이블 형태로 저장한다. 예를 들면, 디더링부(42)는 2×2의 셀의 크기를 갖으며, 비디오 데이터의 하위 2비트에 대응하여 0 내지 3과 같이 4개의 계조별로 분리되고, 그 4개의 디더 마스크 패턴들 각각이 다시 적어도 2개의 프레임별로 분리된 디더 마스크 패턴을 저장한다. 이러한 디더 마스크 패턴에 의해 "1"에 해당되는 온(On) 셀의 위치를 공간적 및 시간적으로 분산됨으로써 계조 표현력을 증대시킬 수 있게 된다. 이러한 디더링부(42)는 역감마 보정부(30)로부터 입력된 8비트의 비디오 데이터 중 하위 2비트와, 해당 프레임에 대응되는 디더 마스크 패턴 중 해당 위치의 디더값(0 또는 1)을 선택하고, 선택된 디더값을 나머지 상위 6비트의 비디오 데이터에 가산하여 서브필드 맴핑부(34)로 출력한다. The error diffusion unit 32 that increases the gray scale expression power may be replaced by the dithering unit 42 as shown in FIG. 8. The dithering unit 42 shown in FIG. 8 generates a carry signal added to the remaining upper 6 bits by using a dither mask pattern having a lower 2 bits of 8-bit video data having a corresponding 2x2 cell size. To this end, the dithering unit 42 stores dither mask patterns having different patterns for each gray level and for each frame in a table form. For example, the dithering unit 42 has a cell size of 2 × 2, and is divided into four gray levels, such as 0 to 3, corresponding to the lower two bits of the video data, and each of the four dither mask patterns. The dither mask pattern separated by at least two frames is stored again. By using the dither mask pattern, the position of the on cell corresponding to "1" is distributed spatially and temporally, thereby increasing the gray scale expression power. The dithering unit 42 selects the lower 2 bits of the 8-bit video data input from the inverse gamma correction unit 30 and the dither value (0 or 1) of the corresponding position among the dither mask patterns corresponding to the frame. The selected dither value is added to the remaining upper six bits of video data and output to the subfield mapping unit 34.

상술한 바와 같이, 본 발명에 따른 PDP 구동 방법 및 장치는 5개의 SW 서브필드들과 3개의 SE 서브필드의 조합으로 컨투어 노이즈가 제거된 64개의 기본 계조를 구현할 수 있게 된다. 또한, 본 발명에 따른 PDP 구동 방법 및 장치는 오차 확산 방법 또는 디더링 방법을 이용하여 기본 계조들 사이를 세분화시킴으로써 계조 표현력을 증대시킬 수 있게 된다. 이 결과, 본 발명에 따른 PDP 구동 방법 및 장치는 서브필드의 수를 감소시키면서도 컨투어 노이즈를 방지함과 아울러 계조 표현력을 증대시킴으로써 720라인 이상의 HD급 PDP를 싱글 스캔 방법으로 구동할 수 있게 된다. As described above, the PDP driving method and apparatus according to the present invention can implement 64 basic gray levels in which contour noise is removed by combining five SW subfields and three SE subfields. In addition, the PDP driving method and apparatus according to the present invention can increase the gradation expression power by subdividing the basic gradations using an error diffusion method or a dithering method. As a result, the method and apparatus for driving PDPs according to the present invention can drive HD-grade PDPs of 720 lines or more in a single scan method by reducing the number of subfields while preventing contour noise and increasing gray scale expression power.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 도시한 사시도.1 is a perspective view showing a discharge cell structure of a conventional three-electrode AC surface discharge type plasma display panel.

도 2는 종래의 플라즈마 디스플레이 패널 구동 방법을 위한 한 프레임의 구성을 도시한 도면.2 is a diagram showing the configuration of one frame for a conventional plasma display panel driving method.

도 3은 종래의 다른 종래의 플라즈마 디스플레이 패널 구동 방법을 위한 한 프레임의 구성을 도시한 도면.3 is a diagram illustrating a structure of one frame for another conventional plasma display panel driving method.

도 4는 본 발명의 실시 예에 따른 플라즈마 디스플레이 패널 구동 방법을 위한 한 프레임의 구성을 도시한 도면.4 is a diagram illustrating the configuration of one frame for a plasma display panel driving method according to an exemplary embodiment of the present invention.

도 5는 본 발명의 실시 예에 따른 플라즈마 디스플레이 패널의 방법에 의해 구현되는 기본 계조를 도시한 도면.5 is a diagram illustrating basic gray scales implemented by a method of a plasma display panel according to an exemplary embodiment of the present invention.

도 6은 본 발명의 실시 예에 따른 플라즈마 디스플레이 패널 구동 장치를 도시한 블록도.6 is a block diagram illustrating a plasma display panel driving apparatus according to an exemplary embodiment of the present invention.

도 7은 도 6에 도시된 오차 확산부의 오차 확산 방법을 설명하기 위한 도면.7 is a view for explaining an error diffusion method of an error diffusion unit illustrated in FIG. 6.

도 8은 본 발명의 다른 실시 예에 따른 플라즈마 디스플레이 패널 구동 장치를 도시한 블록도.8 is a block diagram illustrating a plasma display panel driving apparatus according to another exemplary embodiment of the present invention.

<도면의 주요부분에 대한 부호의 간단한 설명><Brief description of symbols for the main parts of the drawings>

10 : 상부 기판 18 : 하부 기판10: upper substrate 18: lower substrate

12A : 스캔 전극 12B : 서스테인 전극12A: Scanning electrode 12B: Sustaining electrode

14 : 상부 유전체층 16 : 보호막14 upper dielectric layer 16 protective film

20 : 데이터 전극 22 : 하부 유전체층20: data electrode 22: lower dielectric layer

24 : 격벽 26 : 형광체24: partition 26: phosphor

30 : 감마 보정부 32 : 오차 확산부30: gamma correction unit 32: error diffusion unit

34 : 서브필드 맵핑부 36 : 데이터 구동부34: subfield mapping unit 36: data driver

38 : PDP 42 : 디더링부38: PDP 42: dithering unit

Claims (17)

선택적 쓰기 서브필드들과 선택적 소거 서브필드들의 조합으로 플라즈마 디스플레이 패널을 구동하는 방법에 있어서,A method of driving a plasma display panel with a combination of selective write subfields and selective erase subfields, the method comprising: 입력 비디오 데이터를 역감마 보정하는 단계와;Inverse gamma correction of the input video data; 상기 역감마 보정된 비디오 데이터 중 일부의 하위 비트와, 인접 화소의 데이터에 서로 다른 가중치를 부여하여 산출된 오차 확산 계수들을 가산하여 캐리 신호를 발생하고 상기 캐리 신호를 상기 비디오 데이터 중 나머지 상위 비트들과 가산하여 오차 확산시키는 오차 확산 단계와; A carry signal is generated by adding lower bits of some of the inverse gamma corrected video data and error diffusion coefficients calculated by giving different weights to data of adjacent pixels to generate a carry signal, and apply the carry signal to the remaining upper bits of the video data. An error diffusion step of adding and error diffusion; 상기 오차 확산된 비디오 데이터를 제1 내지 제4 선택적 쓰기 서브필드, 제5 및 제6 선택적 소거 서브필드, 제7 선택적 쓰기 서브필드, 그리고 제8 선택적 소거 서브필드의 순서로 배열된 서브필드 패턴에 맵핑시켜 상기 플라즈마 디스플레이 패널에 표시되게 하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.The error-diffused video data is included in a subfield pattern arranged in the order of first to fourth selective write subfields, fifth and sixth selective erase subfields, seventh selective write subfields, and eighth selective erase subfields. And mapping the display on the plasma display panel. 제 1 항에 있어서,The method of claim 1, 상기 제1 내지 제4 선택적 쓰기 서브필드와 상기 제7 선택적 쓰기 서브필드의 휘도 가중치는 순차적으로 증가하도록 설정된 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법. And the luminance weights of the first to fourth selective write subfields and the seventh selective write subfield are sequentially increased. 제 1 항에 있어서,The method of claim 1, 상기 제5 및 제6 선택적 소거 서브필드는 상기 제4 선택적 쓰기 서브필드와 동일한 휘도 가중치를 갖고,The fifth and sixth selective erasure subfields have the same brightness weight as the fourth selective write subfield, 상기 제8 선택적 소거 서브필드는 상기 제7 선택적 쓰기 서브필드와 동일한 휘도 가중치를 갖도록 설정된 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.And the eighth selective erasing subfield is set to have the same brightness weight as that of the seventh selective writing subfield. 제 1 항에 있어서,The method of claim 1, 상기 제1 내지 제4 선택적 쓰기 서브필드와 상기 제7 선택적 쓰기 서브필드는 The first to fourth selective write subfields and the seventh selective write subfield are 전화면의 셀들을 초기화하기 위한 리셋기간과;A reset period for initializing the cells of the full screen; 선택된 셀들을 온시키기 위한 어드레스기간과;An address period for turning on selected cells; 상기 어드레스기간에 선택된 셀들의 방전을 해당 휘도 가중치에 따라 유지시키기 위한 서스테인 기간을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법. And a sustain period for maintaining the discharge of the cells selected in the address period according to the luminance weight. 제 4 항에 있어서,The method of claim 4, wherein 상기 제1 내지 제3 선택적 쓰기 서브필드는 상기 서스테인 기간 다음으로 모든 방전을 소거시키는 소거 기간을 추가로 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.And the first to third selective write subfields further include an erase period for erasing all discharges after the sustain period. 제 1 항에 있어서,The method of claim 1, 상기 제5 및 제6 선택적 소거 서브필드와 상기 제8 선택적 소거 서브필드는The fifth and sixth selective erasure subfields and the eighth selective erasure subfields are 이전 서브필드로부터 온 상태를 유지하는 셀들 중 선택된 셀들을 끄기 위한 어드레스기간과;An address period for turning off selected ones of the cells which remain on from the previous subfield; 상기 선택된 셀 이외로 온 상태를 유지하는 셀들의 방전을 해당 휘도 가중치에 따라 유시키기 위한 서스테인 기간을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.And a sustain period for causing discharge of cells that remain in an on state other than the selected cell according to a corresponding luminance weight. 삭제delete 삭제delete 삭제delete 선택적 쓰기 서브필드들과 선택적 소거 서브필드들의 조합으로 플라즈마 디스플레이 패널을 구동하는 방법에 있어서,A method of driving a plasma display panel with a combination of selective write subfields and selective erase subfields, the method comprising: 입력 비디오 데이터를 역감마 보정하는 단계와;Inverse gamma correction of the input video data; 상기 역감마 보정된 비디오 데이터 중 일부의 하위 비트들을 이용하여 다수의 디더 마스크 패턴들 중 해당 계조 및 해당 프레임의 디더 마스크 패턴에서 해당 위치의 디더값을 선택하고, 상기 비디오 데이터 중 나머지 일부의 상위 비트들에 상기 선택된 디더값을 가산하여 디더링하는 디더링 단계와; The lower bit of the reverse gamma corrected video data is used to select the corresponding gray level among the dither mask patterns and the dither value of the corresponding position in the dither mask pattern of the frame, and the upper bit of the remaining part of the video data. Dithering the dither by adding the selected dither value to each field; 상기 오차 확산된 비디오 데이터를 제1 내지 제4 선택적 쓰기 서브필드, 제5 및 제6 선택적 소거 서브필드, 제7 선택적 쓰기 서브필드, 그리고 제8 선택적 소거 서브필드의 순서로 배열된 서브필드 패턴에 맵핑시켜 상기 플라즈마 디스플레이 패널에 표시되게 하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.The error-diffused video data is included in a subfield pattern arranged in the order of first to fourth selective write subfields, fifth and sixth selective erase subfields, seventh selective write subfields, and eighth selective erase subfields. And mapping the display on the plasma display panel. 선택적 쓰기 서브필드들과 선택적 소거 서브필드들의 조합으로 플라즈마 디스플레이 패널을 구동하는 장치에 있어서,An apparatus for driving a plasma display panel with a combination of selective write subfields and selective erase subfields, the apparatus comprising: 입력 비디오 데이터를 역감마 보정하는 감마 보정부와;A gamma correction unit configured to inverse gamma correct the input video data; 상기 역감마 보정된 비디오 데이터 중 일부의 하위 비트와, 인접 화소의 데이터에 서로 다른 가중치를 부여하여 산출된 오차 확산 계수들을 가산하여 캐리 신호를 발생하고, 발생된 캐리 신호를 상기 비디오 데이터 중 나머지 상위 비트들과 가산하여 출력하는 오차 확산부와; A carry signal is generated by adding lower bits of some of the inverse gamma corrected video data and error diffusion coefficients calculated by giving different weights to data of adjacent pixels, and generating the carry signal by applying the generated carry signal to the rest of the video data. An error diffusion unit for adding and outputting bits; 상기 오차 확산된 비디오 데이터를 제1 내지 제4 선택적 쓰기 서브필드, 제5 및 제6 선택적 소거 서브필드, 제7 선택적 쓰기 서브필드, 그리고 제8 선택적 소거 서브필드의 순서로 배열된 서브필드 패턴에 맵핑시켜 출력하는 서브필드 맵핑부와;The error-diffused video data is included in a subfield pattern arranged in the order of first to fourth selective write subfields, fifth and sixth selective erase subfields, seventh selective write subfields, and eighth selective erase subfields. A subfield mapping unit for mapping and outputting; 상기 서브필드 맴핑부로부터 출력되는 비디오 데이터에 따라 상기 플라즈마 디스플레이 패널을 구동하는 데이터 구동부를 구비하는 것을 특징으로 서브필드 맴핑부를 구비하는 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치.And a data driver for driving the plasma display panel according to the video data output from the subfield mapping unit. 제 11 항에 있어서,The method of claim 11, 상기 제1 내지 제4 선택적 쓰기 서브필드와 상기 제7 선택적 쓰기 서브필드의 휘도 가중치는 순차적으로 증가하도록 설정된 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치. And the luminance weights of the first to fourth selective write subfields and the seventh selective write subfield are sequentially increased. 제 11 항에 있어서,The method of claim 11, 상기 제5 및 제6 선택적 소거 서브필드는 상기 제4 선택적 쓰기 서브필드와 동일한 휘도 가중치를 갖고,The fifth and sixth selective erasure subfields have the same brightness weight as the fourth selective write subfield, 상기 제8 선택적 소거 서브필드는 상기 제7 선택적 쓰기 서브필드와 동일한 휘도 가중치를 갖도록 설정된 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치.And the eighth selective erasing subfield is set to have the same brightness weight as that of the seventh selective writing subfield. 삭제delete 삭제delete 삭제delete 선택적 쓰기 서브필드들과 선택적 소거 서브필드들의 조합으로 플라즈마 디스플레이 패널을 구동하는 장치에 있어서,An apparatus for driving a plasma display panel with a combination of selective write subfields and selective erase subfields, the apparatus comprising: 입력 비디오 데이터를 역감마 보정하는 감마 보정부와;A gamma correction unit configured to inverse gamma correct the input video data; 상기 역감마 보정된 비디오 데이터 중 일부의 하위 비트들을 이용하여 다수의 디더 마스크 패턴들 중 해당 계조 및 해당 프레임의 디더 마스크 패턴에서 해당 위치의 디더값을 선택하고, 상기 비디오 데이터 중 나머지 일부의 상위 비트들에 상기 선택된 디더값을 가산하여 출력하는 디더링부와; The lower bit of the reverse gamma corrected video data is used to select the corresponding gray level among the dither mask patterns and the dither value of the corresponding position in the dither mask pattern of the frame, and the upper bit of the remaining part of the video data. A dithering unit which adds and outputs the selected dither value; 상기 디더링된 비디오 데이터를 제1 내지 제4 선택적 쓰기 서브필드, 제5 및 제6 선택적 소거 서브필드, 제7 선택적 쓰기 서브필드, 그리고 제8 선택적 소거 서브필드의 순서로 배열된 서브필드 패턴에 맵핑시켜 출력하는 서브필드 맵핑부와;The dithered video data is mapped to subfield patterns arranged in the order of first to fourth selective write subfields, fifth and sixth selective erase subfields, seventh selective write subfields, and eighth selective erase subfields. A subfield mapping unit to output the result; 상기 서브필드 맴핑부로부터 출력되는 비디오 데이터에 따라 상기 플라즈마 디스플레이 패널을 구동하는 데이터 구동부를 구비하는 것을 특징으로 서브필드 맴핑부를 구비하는 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치.And a data driver for driving the plasma display panel according to the video data output from the subfield mapping unit.
KR10-2003-0089889A 2003-12-10 2003-12-10 Method and Apparatus for Driving Plasma Display Panel KR100531484B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0089889A KR100531484B1 (en) 2003-12-10 2003-12-10 Method and Apparatus for Driving Plasma Display Panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0089889A KR100531484B1 (en) 2003-12-10 2003-12-10 Method and Apparatus for Driving Plasma Display Panel

Publications (2)

Publication Number Publication Date
KR20050056827A KR20050056827A (en) 2005-06-16
KR100531484B1 true KR100531484B1 (en) 2005-11-28

Family

ID=37251381

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0089889A KR100531484B1 (en) 2003-12-10 2003-12-10 Method and Apparatus for Driving Plasma Display Panel

Country Status (1)

Country Link
KR (1) KR100531484B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100740102B1 (en) 2005-11-08 2007-07-16 삼성에스디아이 주식회사 Driving method of plasma display
KR100740105B1 (en) 2005-11-08 2007-07-16 삼성에스디아이 주식회사 Plasma display and driving method thereof

Also Published As

Publication number Publication date
KR20050056827A (en) 2005-06-16

Similar Documents

Publication Publication Date Title
KR100499102B1 (en) Apparatus and Method of Driving Plasma Display Panel
EP1536400B1 (en) Method for processing a gray level in a plasma display panel and apparatus using the same
JPH10153982A (en) Gradation display method and gradation display device
KR100433212B1 (en) Driving Method And Apparatus For Reducing A Consuming Power Of Address In Plasma Display Panel
KR100552908B1 (en) Method and Apparatus for Driving Plasma Display Panel
JP3430593B2 (en) Display device driving method
KR100512104B1 (en) Method for processing a gray scale in a display device and apparatus using the same
KR100445096B1 (en) Method AND Apparatus For Expressing Gray Level In Plasma Display Panel
US7456808B1 (en) Images on a display
US8305301B1 (en) Gamma correction
JP4754192B2 (en) Display panel driving method and driving apparatus
KR100531484B1 (en) Method and Apparatus for Driving Plasma Display Panel
EP1542199A2 (en) Method and apparatus for driving plasma display panel
US8289233B1 (en) Error diffusion
KR100570968B1 (en) Method and apparatus for processing video data of plasma display panel
KR100505989B1 (en) Method And Apparatus of Processing Video Data For Plasma Display Panel
KR20040057797A (en) Method for driving plasma display panel
KR100512105B1 (en) Method for processing a gray scale in a display device and apparatus using the same
KR100482345B1 (en) Method for driving plasma display panel using liquid crystal
KR100508242B1 (en) Method of Driving Plasma Display Panel
JP3905104B2 (en) Driving method of plasma display panel
KR20020061907A (en) Driving Method For Reducing Contour Noise of Plasma Display Panel and Multi Path Driving Apparatus Using the same
KR20070110754A (en) Plasma display apparatus
KR20060083046A (en) Apparatus and method of driving plasma display panel
KR20040006576A (en) METHOD Of DRIVING PLASMA DISPLAY PANEL

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080926

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee