KR100531011B1 - apparatus capable of removing a chattering signal for a matrix switching circuit and method therefore - Google Patents

apparatus capable of removing a chattering signal for a matrix switching circuit and method therefore Download PDF

Info

Publication number
KR100531011B1
KR100531011B1 KR10-1999-0001003A KR19990001003A KR100531011B1 KR 100531011 B1 KR100531011 B1 KR 100531011B1 KR 19990001003 A KR19990001003 A KR 19990001003A KR 100531011 B1 KR100531011 B1 KR 100531011B1
Authority
KR
South Korea
Prior art keywords
interrupt
matrix switching
switching unit
state
time
Prior art date
Application number
KR10-1999-0001003A
Other languages
Korean (ko)
Other versions
KR20000050871A (en
Inventor
김홍균
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR10-1999-0001003A priority Critical patent/KR100531011B1/en
Publication of KR20000050871A publication Critical patent/KR20000050871A/en
Application granted granted Critical
Publication of KR100531011B1 publication Critical patent/KR100531011B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60Control of cameras or camera modules
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M11/00Coding in connection with keyboards or like devices, i.e. coding of the position of operated keys
    • H03M11/003Phantom keys detection and prevention
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01HELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H2239/00Miscellaneous
    • H01H2239/004High frequency adaptation or shielding

Abstract

매트릭스 스위칭 장치의 채터링 제거 장치는 다수개의 스위치가 n×m 매트릭스 형태로 연결된 매트릭스 스위칭부와, 매트릭스 스위칭부와 연결된 제어부로 이루어져, 제어부는 설정된 인터럽트 주기가 되면, 매트릭스 스위칭부의 스위칭 신호를 설정된 시간 동안 스캐닝한 후 다시 해당하는 연산 동작을 실행하고, 다시 인터럽트가 발생했는지를 판단하므로, 스위칭부에서 출력되는 신호중 채터링 신호를 제거하기 위한 별도의 지연 시간 없이 연산 동작을 실행하면서 극히 짧은 시간동안 스캐닝 동작을 주기적으로 실행하여 스캐닝 시간과 채터링 제거 시간을 최소화하므로, 실시간의 제어가 가능하고, 동작의 응답성을 향상시키며 정확한 제어 동작을 실행할 수 있는 효과가 발생한다.The chattering removing device of the matrix switching device includes a matrix switching unit in which a plurality of switches are connected in an n × m matrix form, and a control unit connected to the matrix switching unit. After scanning for a while, the corresponding calculation operation is executed again and it is determined whether an interrupt has occurred again. Therefore, the scanning operation is executed for a very short time while executing the calculation operation without a separate delay time for removing the chattering signal among the signals output from the switching unit. Since the operation is performed periodically to minimize scanning time and chatter removal time, real-time control is possible, the response of the operation is improved, and an effect of executing an accurate control operation occurs.

Description

매트릭스 스위칭 장치의 채터링 제거 장치 및 그 방법{apparatus capable of removing a chattering signal for a matrix switching circuit and method therefore}Apparatus capable of removing a chattering signal for a matrix switching circuit and method therefore}

이 발명은 n×m 매트릭스(matrix) 스위칭 장치에 관한 것으로써, 더욱 상세하게 말하자면, 매트릭스 스위칭 신호를 실시간에 스캐닝(scanning)하면서 채터링(chattering)을 제거할 수 있도록 하는 매트릭스 스위칭 장치에 관한 것이다.The present invention relates to an n × m matrix switching device, and more particularly, to a matrix switching device that enables to eliminate chattering while scanning a matrix switching signal in real time. .

일반적으로 비디오 카메라(video camera)나 디지탈 스틸 카메라(digital sill camera)와 같은 전자 카메라는 필름을 이용하여 촬영된 정보를 보관하는 대신에, 메모리 장치나 자기 테이프를 이용하여 촬영 정보를 기억한다.In general, an electronic camera such as a video camera or a digital sill camera stores recording information using a memory device or a magnetic tape instead of storing information photographed using a film.

그로 인해, 외부의 출력 장치를 통해 촬영된 영상을 볼 수 있으며, 촬영된 영상을 원하는 상태로 편집하거나 수정이 용이하다.Therefore, the captured image can be viewed through an external output device, and the captured image can be easily edited or modified in a desired state.

이와 같은 전자 카메라에는 약 15 내지 20개의 스위치가 부착되어 있어, 원하는 상태로 피사체의 촬영을 제어할 수 있도록 한다.About 15 to 20 switches are attached to the electronic camera, so that the photographing of the subject can be controlled in a desired state.

그러나 이러한 다수개의 스위치 동작을 제어하는 마이크로 컴퓨터와 연결하기 위해서는 다수개의 포트가 필요하지만, 마이크로 컴퓨터의 포트수는 한정되어 있다.However, although a plurality of ports are required to connect with a microcomputer controlling such a plurality of switch operations, the number of ports of the microcomputer is limited.

다수개의 스위치를 n×m 매트릭스 스위칭 회로로 설계하여, 적은 개수의 포트만을 이용하여 효율적인 스위치 입력이 가능할 수 있도록 한다.Multiple switches can be designed with n × m matrix switching circuits to enable efficient switch input using only a small number of ports.

이러한 매트릭스 스위치 회로의 동작을 제어하기 위한 종래 기술로는,In the prior art for controlling the operation of such a matrix switch circuit,

(1) 미국 특허 번호 제 4,918,445호의 "행-열 타입의 키보드 스캐닝",(1) "row-column type keyboard scanning" of US Pat. No. 4,918,445,

(2) 미국 특허 번호 제5,264,845호의 "마이크로 컴퓨터 시스템의 키 스캔 회로 및 방법", 및(2) "Key Scan Circuits and Methods for Microcomputer Systems" of US Pat. No. 5,264,845, and

(3) 미국 특허 번호 제5,235,331호의 "키 스캐닝 장치" 등이 있다.(3) "key scanning apparatus" of US Pat. No. 5,235,331.

그러나 (1)은 스위칭 신호에서 채터링을 제거하기 위해 지연 루틴 방법을 이용하여 채터링을 제거하므로, 실시간 제어를 필요로 하는 디지탈 스틸 카메라의 제어 동작에는 실현이 불가능하고, (2)는 전화기 버튼의 매트릭스 스위칭 회로를 스캐닝하기 위한 것으로 매우 저속으로 스캐닝을 실현한다.However, since (1) eliminates chattering using a delay routine method to remove chattering in the switching signal, it is impossible to realize the control operation of a digital still camera requiring real time control, and (2) a telephone button. Scanning is achieved at very low speed for scanning matrix switching circuits.

또한 (3)은 채터링 처리를 하드웨어적으로 실현하므로, 처리 시간이 길어지고, 하드웨어적인 크기가 증가하는 문제가 발생한다.In addition, since (3) implements the chattering process in hardware, there is a problem that the processing time becomes long and the hardware size increases.

그로 인해, 이와 같은 종래 기술을 이용하여 디지탈 스틸 카메라의 매트릭스 스위칭 회로를 제어할 경우, 많은 시간이 지연되어 실시간 제어를 요구하는 디지탈 스틸 카메라에는 이용이 부적절하고, 채터링 제거를 위해서는 약 10∼20㎳의 시간이 요구되는데 이는 디지탈 스틸 카메라의 영상 처리를 위한 프레임의 수를 감소시켜야 하는 문제를 초래한다. 또한 플래시 장치로 이용되는 스트로보 장치의 충전 여부를 설정 시간마다 체크할 경우 시간 지연에 따른 체크 시간의 편차가 심하게 발생하는 문제가 발생한다.Therefore, when controlling the matrix switching circuit of a digital still camera using such a conventional technique, it is not suitable for a digital still camera that requires a real time control due to a large time delay, and is about 10 to 20 for removing chattering. It takes time, which causes the problem of reducing the number of frames for image processing of a digital still camera. In addition, when checking whether the strobe device used as a flash device is charged at each set time, a problem occurs in that the deviation of the check time due to a time delay occurs severely.

또한, 마이크로 컴퓨터를 이용하여 매트릭스 스위치 회로의 채터링 제거를 실행할 경우, 도 3a에 도시한 것과 같이 마이크로 컴퓨터는 한 주기동안 스위칭 신호의 스캐닝 동작을 실행한 후, 소정 시간 지연하고 다시 스위칭 신호의 스캐닝 동작을 재실행하는 것으로 채터링 제거 동작을 실행한다.In addition, when performing chattering removal of the matrix switch circuit using a microcomputer, as shown in FIG. 3A, the microcomputer executes the scanning operation of the switching signal for one period, and then delays the predetermined time and scans the switching signal again. Executing a chat removes the chattering operation.

그로 인해, 마이크로 컴퓨터는 스위칭 신호의 스캐닝 시간과 채터링 제거 시간뿐만 아니라 소정 시간의 지연시간만큼 정상적인 디지탈 스틸 카메라의 제어 동작을 실행하지 못하므로, 실시간 제어에 많은 영향을 미치고, 동작의 응답성이 감소되는 문제가 발생한다.As a result, the microcomputer does not execute the normal digital still camera's control operation as well as the scanning time and chattering removal time of the switching signal, and thus delays the predetermined time, thereby greatly affecting the real-time control and the responsiveness of the operation. The problem of diminishing arises.

그러므로 이 발명이 이루고자하는 기술적 과제는 n×m 매트릭스 스위칭 회로의 스캐닝 시간을 최소화하고, 채터링 제거를 위한 시간 지연을 제거하기 위한 것이다.Therefore, the technical problem to be achieved by the present invention is to minimize the scanning time of the n × m matrix switching circuit, and to eliminate the time delay for removing chattering.

이러한 과제를 해결하기 위한 이 발명은 매트릭스 스위칭 신호의 스캐닝 시간과 채터링 신호를 제거하기 위한 매우 짧은 시간의 인터럽트 주기를 설정하여, 별도의 지연 시간없이 해당하는 연산 동작을 실행하면서 설정된 인터럽트 주기가 되면 매트릭스 스위칭 신호를 판독하여 채터링 신호가 제거된 정확한 매트릭스 스위칭 신호를 판독하는 것이다. In order to solve this problem, the present invention sets an interrupt period for scanning a matrix switching signal and a very short interrupt period for removing a chattering signal, and executes a corresponding operation without a delay time. The matrix switching signal is read to read the correct matrix switching signal from which the chattering signal has been removed.

바람직하게, 다수개의 스위치가 n×m 매트릭스 형태로 연결된 매트릭스 스위칭부와;Preferably, the matrix switching unit is connected to a plurality of switches in the form of n × m matrix;

상기 매트릭스 스위칭부와 연결되어, 상기 스위칭부의 동작 상태를 체크하기 위한 인터럽트가 발생했는지를 판단하고 상기 인터럽트가 발생한 상태로 판단되면, 설정된 인터럽트 주기동안 다수개의 출력 포트를 통해 설정 신호를 순차적으로 출력하여 다수개의 입력 포트로 각 스캔한 다수개의 스위치 신호를 순차적으로 판독하고 상기 다수개의 출력 포트의 상태를 초기 상태로 절환하여 인터럽트 상태를 해제하고, 인터럽트 상태가 해제되면 해당 연산 동작을 실행하면서 다시 인터럽트가 발생했는지를 판단하는 제어부를 포함하여 이루어진다.Connected to the matrix switching unit, it is determined whether an interrupt for checking the operation state of the switching unit has occurred, and if it is determined that the interrupt has occurred, by sequentially outputting a set signal through a plurality of output ports during the set interrupt period Each scanned switch signal is sequentially read through a plurality of input ports, and the state of the plurality of output ports is switched to an initial state to release an interrupt state. When the interrupt state is canceled, the interrupt is restarted while executing the corresponding operation. It includes a control unit for determining whether it has occurred.

또한 매트릭스 스위칭부에 4×4개의 스위치가 연결되어 있고, 제어부의 처리 시간이 5MHz(8비트)이면, 설정된 인터럽트 주기는 약 10㎲로 하는 것이 바람직하다. If 4 x 4 switches are connected to the matrix switching unit, and the processing time of the control unit is 5 MHz (8 bits), the set interrupt period is preferably about 10 ms.

이러한 과제를 해결하기 위한 방법은,To solve this problem,

인터럽트 주기를 설정하는 단계와;Setting an interrupt period;

설정된 인터럽트가 발생했는지를 판단하는 단계와;Determining whether a set interrupt has occurred;

인터럽트가 발생하면, 설정된 주기동안 다수개의 출력 포트를 통해 설정 신호를 순차적으로 출력하여, 각 연결된 입력 포트를 통해 스캔한 신호를 순차적으로 판독하는 단계와;If an interrupt occurs, sequentially outputting configuration signals through a plurality of output ports for a predetermined period, and sequentially reading signals scanned through each connected input port;

다수개의 출력 포트의 상태를 순차적으로 초기 상태로 변환하는 단계와;Sequentially converting states of the plurality of output ports to an initial state;

해당하는 연산 동작을 실행하면서 다시 인터럽트가 발생했는지를 판단하는 단계를 포함하여 이루어져 있다.And determining whether an interrupt has occurred while executing the corresponding operation.

그러면, 첨부한 도면을 참고로 하여 이 발명의 실시예에 따른 매트릭스 스위칭 장치의 채터링 제거장치 및 그 방법에 대하여 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있는 가장 바람직한 실시예를 상세히 설명한다.Then, a person having ordinary knowledge in the art to which the present invention belongs can easily implement the chattering removing device and method thereof according to an embodiment of the present invention with reference to the accompanying drawings. The most preferred embodiment present will be described in detail.

도 1에 이 발명의 실시예에 따른 디지탈 스틸 카메라에 이용되는 매트릭스 스위치 회로와 마이크로 컴퓨터의 연결 상태를 도시하고,FIG. 1 shows a connection state between a matrix switch circuit and a microcomputer used in a digital still camera according to an embodiment of the present invention.

도 2에는 이 발명의 실시예에 따른 마이크로 컴퓨터의 중앙처리장치의 동작 순서도를 도시한다. 2 shows an operation flowchart of the central processing unit of the microcomputer according to the embodiment of the present invention.

도 1에 도시한 것처럼, 이 발명의 실시예에 따른 구조는 마이크로 컴퓨터(1)의 입력 포트(IN1∼IN4)와 출력 포트(OUT1∼OUT4)에 각각 매트릭스 스위칭부(2)가 연결되어 있다.As shown in Fig. 1, in the structure according to the embodiment of the present invention, the matrix switching unit 2 is connected to the input ports IN1 to IN4 and the output ports OUT1 to OUT4 of the microcomputer 1, respectively.

매트릭스 스위칭부(2)에는, 입력 포트(IN1∼IN4)와 출력 포트(OUT1∼OUT4)가 서로 교차되는 부분에 각각의 스위치(SW11∼SW14, SW21∼SW24, SW31∼SW34, SW41∼SW44)가 연결되고, 전원(Vcc)과 입력 포트(IN1∼IN4) 사이에는 풀업 저항(R1∼R4)이 각각 연결된다.The matrix switching unit 2 includes switches SW11 to SW14, SW21 to SW24, SW31 to SW34, and SW41 to SW44 at portions where the input ports IN1 to IN4 and the output ports OUT1 to OUT4 cross each other. The pull-up resistors R1 to R4 are connected between the power supply Vcc and the input ports IN1 to IN4, respectively.

위의 마이크로 컴퓨터(1)는 다음의 구조로 이루어져 있다.The microcomputer 1 has the following structure.

버스(16)에 제어 동작을 실행하는 중앙처리장치(CPU, 11)가 연결되어 제어 동작을 실행하고, 롬(12)과 램(13)이 연결되어 중앙 처리 장치(11)의 제어 동작에 필요한 프로그램이나 데이터 또는 제어 중 발생하는 데이터 등이 저장된다.A central processing unit (CPU) 11, which executes a control operation, is connected to the bus 16 to execute a control operation, and the ROM 12 and the RAM 13 are connected to each other, which is required for the control operation of the central processing unit 11. Program, data, or data generated during control are stored.

그리고 버스(16)에 입/출력 포트(14)가 연결되어 데이터나 제어 신호의 입/출력 동작이 이루어지고, A/D 변환부(15)가 연결되어 마이크로 컴퓨터(1) 의 입/출력 데이터나 신호의 상태를 이용 가능한 상태로 변환시킨다. 또한, 버스(16)에 타이머(17)가 연결되어 제어 동작 중에 필요한 시간을 카운팅하므로, 채터링 제거를 위한 인터럽트 신호가 발생될 수 있도록 한다.The input / output port 14 is connected to the bus 16 to perform input / output operations of data or control signals, and the A / D converter 15 is connected to input / output data of the microcomputer 1. B convert the state of the signal to an available state. In addition, since the timer 17 is connected to the bus 16 to count the necessary time during the control operation, an interrupt signal for removing chattering may be generated.

이와 같은 구조로 이루어져 있는 이 발명의 실시예에 따른 동작은 도 2를 참고로 하여 설명한다.Operation according to an embodiment of the present invention having such a structure will be described with reference to FIG.

도 2에 도시한 것처럼, 동작이 시작되면, 마이크로 컴퓨터(1)의 중앙처리장치(11)는 먼저 4×4 매트릭스 스위칭부(2)의 출력 포트(OUT1∼OUT4)의 초기 상태를 고레벨인 "하이(High)"상태로 만들고(S11), 인터럽트 주기를 설정한다(S12).As shown in FIG. 2, when the operation starts, the central processing unit 11 of the microcomputer 1 first sets the initial state of the output ports OUT1 to OUT4 of the 4x4 matrix switching unit 2 to a high level " It is made high (S11) and the interrupt period is set (S12).

인터럽트 주기 동안 매트릭스 스위칭부(2)의 스캐닝 동작을 실행하고 채터링을 제거해야 한다.During the interruption period, the scanning operation of the matrix switching unit 2 should be executed and chattering should be removed.

그러나, 스위치(SW11∼SW14, SW21∼SW24, SW31∼SW34, SW41∼SW44)의 반응 속도는 사용자의 스위칭 동작에 의존하기 때문에, 사람이 아무리 빨리 스위치(SW11∼SW14, SW21∼SW24, SW31∼SW34, SW41∼SW44)를 작동시켜도 1초당 수십 번을 작동시킬 수 없기 때문에 인터럽트 주기는 채터링을 충분하게 제거할 수 있는 시간으로 설정하면 무난하다.However, since the reaction speed of the switches SW11 to SW14, SW21 to SW24, SW31 to SW34, and SW41 to SW44 depends on the switching operation of the user, no matter how early a person switches SW11 to SW14, SW21 to SW24 and SW31 to SW34 However, even if SW41 to SW44 are operated, do not operate dozens of times per second, so the interrupt period can be set to a time enough to remove chattering.

이 발명의 실시예에서 처럼, 스위치(SW11∼SW14, SW21∼SW24, SW31∼SW34, SW41∼SW44)가 16개일 경우, 마이크로 컴퓨터(1)의 중앙처리장치(11)의 처리 시간이 5MHz(8비트)이면 인터럽트 주기는 약 10㎲로 설정한다.As in the embodiment of the present invention, when there are 16 switches SW11 to SW14, SW21 to SW24, SW31 to SW34, and SW41 to SW44, the processing time of the central processing unit 11 of the microcomputer 1 is 5 MHz (8). Bit), the interrupt period is set to about 10 ms.

이와 같이 인터럽트 주기가 설정되면, 마이크로 컴퓨터(1)의 중앙처리장치(11)는 인터럽트 주기에 도달했는지를 판단하여(S13), 설정된 인터럽트 주기가 아닐 경우엔, 피사체를 촬영하기 위한 다른 제어 동작을 실행한다(S14).When the interrupt period is set in this way, the central processing unit 11 of the microcomputer 1 determines whether the interrupt period has been reached (S13), and if it is not the set interrupt period, performs another control operation for photographing the subject. It executes (S14).

이 때, 인터럽트 주기를 카운팅하기 위해 마이크로 컴퓨터(1)의 중앙처리장치(11)는 마이크로 컴퓨터(1)에 내장된 타이머(17)를 이용하여 타이머(17)에 의해 카운팅된 값이 설정 시간에 도달했는지를 판단하여 인터럽트 주기를 판단하고, 설정값에 도달하면 카운팅값을 클리어한 후 다시 설정값을 카운팅한다.At this time, in order to count the interrupt period, the central processing unit 11 of the microcomputer 1 uses the timer 17 built in the microcomputer 1 to count the value counted by the timer 17 at the set time. Interrupt period is determined by determining whether it has reached, and when the set value is reached, the count value is cleared and the set value is counted again.

판단된 타이머(17)의 카운팅값이 인터럽트 주기가 아닐 경우, 마이크로 컴퓨터(1)의 중앙처리장치(11)는 디지탈 스틸 카메라의 동작을 제어하기 위해, 스트로보(strobe) 장치의 충전 상태를 체크하거나, 초점 조절 및 휘도 제어 등 일반적인 디지탈 스틸 카메라의 동작을 제어한다.If the counting value of the determined timer 17 is not an interrupt cycle, the central processing unit 11 of the microcomputer 1 checks the state of charge of the strobe device to control the operation of the digital still camera. Controls the behavior of common digital still cameras, including focusing and brightness control.

그러나, 설정된 인터럽트 주기가 되면, 마이크로 컴퓨터(1)의 중앙처리장치(11)는 인터럽트 루틴으로 넘어가 4×4 매트릭스 스위칭부(2)의 각 스위치(SW11∼SW14, SW21∼SW24, SW31∼SW34, SW41∼SW44)의 신호를 스캐닝하여, 매트릭스 스위칭부(2)의 동작 상태를 판단한다.However, when the set interrupt period is reached, the central processing unit 11 of the microcomputer 1 proceeds to the interrupt routine and switches each of the switches SW11 to SW14, SW21 to SW24, SW31 to SW34, of the 4x4 matrix switching unit 2. The signals of SW41 to SW44 are scanned to determine the operation state of the matrix switching unit 2.

그로 인해, 마이크로 컴퓨터(1)의 중앙처리장치(11)는 제1 출력포트(OUT1)와 연결된 스위치(SW11∼SW14, SW21∼SW24, SW31∼SW34, SW41∼SW44)의 신호를 스캐닝하기 위해, 제1 출력포트(OUT1)의 상태를 초기 상태인 고레벨인 "하이"에서 저레벨인 "로우(Low)"로 변환한 후, 각 입력포트(IN1∼IN4)를 통해 입력되는 신호를 판독한다. 그로 인해, 제1 출력포트(OUT1)와 연결된 스위치(SW11∼SW14)의 스캔 동작이 완료되므로 마이크로 컴퓨터(1)는 제1 출력포트(OUT1)를 초기 상태인 고레벨인 "하이"상태로 다시 변화시킨다(S21).Therefore, the central processing unit 11 of the microcomputer 1 scans signals of the switches SW11 to SW14, SW21 to SW24, SW31 to SW34, and SW41 to SW44 connected to the first output port OUT1. After the state of the first output port OUT1 is changed from the high level "high" as the initial state to the low level "Low", the signals input through the respective input ports IN1 to IN4 are read. Therefore, since the scanning operation of the switches SW11 to SW14 connected to the first output port OUT1 is completed, the microcomputer 1 changes the first output port OUT1 back to a high level "high" state which is an initial state. (S21).

그로 인해, 제1 출력 포트(OUT1)와 연결된 각(SW11∼SW14)의 동작 상태를 판단한다.Therefore, the operation state of each SW11 to SW14 connected to the first output port OUT1 is determined.

이와 같은 방법으로, 제2 출력포트(OUT2)부터 제4 출력포트(OUT4)까지 순차적으로, 각 출력 포트(OUT2∼OUT4)에 연결된 스위치(SW21∼SW24, SW31∼SW34, SW41∼SW44)의 상태를 모두 판독한다(S22∼S24).In this manner, the states of the switches SW21 to SW24, SW31 to SW34, and SW41 to SW44 connected to the respective output ports OUT2 to OUT4 sequentially from the second output port OUT2 to the fourth output port OUT4. Read all of them (S22 to S24).

따라서 4×4 매트릭스 스위칭부(2)의 스위칭 신호가 모두 스캐닝되면, 마이크로 컴퓨터(1)의 중앙처리장치(11)는 각 스위치(SW11∼SW14, SW21∼SW24, SW31∼SW34, SW41∼SW44)의 온/오프 상태에 해당하는 제어 동작을 실행하거나, 일반적인 디지탈 스틸 카메라의 제어 동작을 실행한다(S14).Therefore, when all the switching signals of the 4x4 matrix switching unit 2 are scanned, the central processing unit 11 of the microcomputer 1 switches each of the switches SW11 to SW14, SW21 to SW24, SW31 to SW34, and SW41 to SW44. The control operation corresponding to the on / off state of the controller is executed or the control operation of the general digital still camera is executed (S14).

따라서 이와 같은 마이크로 컴퓨터(1)의 제어 타이밍은 도 3b에 도시한 것과 같이, 다른 제어를 실행하다가 인터럽트 주기가 되면, 매트릭스 스위칭부(2)의 신호를 1차로 스캔하여, 각 해당 스위치(SW11∼SW14, SW21∼SW24, SW31∼SW34, SW41∼SW44)의 상태를 판단한 후 작동 상태에 해당하는 제어 동작을 실행할 수 있도록 한 후, 다시 일반적인 다른 제어 신호를 처리한다.Therefore, as shown in FIG. 3B, when the control period of the microcomputer 1 is interrupted while performing other control, the signal of the matrix switching unit 2 is first scanned, and the corresponding switches SW11 to S1 are performed. After determining the states of SW14, SW21 to SW24, SW31 to SW34, and SW41 to SW44, the control operation corresponding to the operating state can be executed, and then other general control signals are processed again.

그런 다음, 다시 인터럽트 주기가 되어 매트릭스 스위칭부(2)의 스위치 상태를 판단하다.Then, the interrupt cycle is again performed to determine the switch state of the matrix switching unit 2.

따라서, 매트릭스 스위칭부(2)의 스위치 신호를 1차로 스캐닝할 때, 채터링에 의해, 온된 스위치의 상태가 오프 상태로 판단될 경우, 2차 매트릭스 스위칭부(2)의 스캐닝 시점에서 다시 스캐닝할 경우, 채터링 신호의 진폭이 매우 적기 때문에 정상적으로 온된 스위치 상태로 판단된다.Therefore, when the switch signal of the matrix switching unit 2 is primarily scanned, when the state of the switched on switch is determined to be off by chattering, the scanning of the secondary matrix switching unit 2 is performed again. In this case, since the amplitude of the chattering signal is very small, it is determined that the switch state is normally turned on.

그로 인해, 채터링 신호에 영향을 받지 않고 정상적인 온된 상태로 해당하는 제어 동작을 실행한다.Therefore, the corresponding control operation is executed in the normal on state without being affected by the chattering signal.

일반적으로 사용자가 하나의 스위치를 온 시킨 후 오프 시키는 시간보다 인터럽트 주기가 휠씬 짧고, 또한 채터링 신호의 폭이 매우 짧기 때문에, 인터럽트 주기를 반복적으로 실행하는 동안 채터링 신호가 없어지므로 정상적인 스위치 신호가 판독되게 된다.In general, since the interrupt period is much shorter than the time when the user turns on and off one switch and the width of the chattering signal is very short, the chattering signal disappears during the interrupt cycle repeatedly, so that the normal switch signal Will be read.

이와 같이, 약 10㎲정도의 매우 짧은 시간의 인터럽트 주기동안만 매트릭스 스위칭부(2)의 스위칭 신호를 스캔하여 채터링 신호를 제거하므로, 스위칭 신호를 스캐닝하기 위한 마이크로 컴퓨터(1)의 중앙처리장치(11)의 스캐닝 시간과 채터링 제거 시간을 최소화할 수 있다.As described above, since the chattering signal is removed by scanning the switching signal of the matrix switching unit 2 only during an interrupt period of about 10 ms, the central processing unit of the microcomputer 1 for scanning the switching signal. The scanning time and chatter removal time of (11) can be minimized.

따라서, 이와 같이 동작하는 이 발명의 효과는 스위칭부에서 출력되는 신호 중 채터링 신호를 제거하기 위한 별도의 지연 시간 없이 연산 동작을 실행하면서 극히 짧은 시간동안 스캐닝 동작을 주기적으로 실행하여 스캐닝 시간과 채터링 제거 시간을 최소화하므로, 실시간의 제어가 가능하고, 동작의 응답성을 향상시키며 정확한 제어 동작을 실행한다.Therefore, the effect of the present invention operating in this way is to perform the scanning operation for a very short time while executing the operation operation without a separate delay time for removing the chattering signal of the signal output from the switching unit to scan time and chatter By minimizing the ring removal time, real-time control is possible, the response of the operation is improved, and accurate control operation is executed.

도 1은 이 발명의 실시예에 따른 매트릭스 스위치 회로의 블럭도이고1 is a block diagram of a matrix switch circuit according to an embodiment of the present invention;

도 2는 이 발명의 실시예에 따른 마이크로 컴퓨터의 중앙처리장치의 동작 순서도이고,2 is an operation flowchart of a central processing unit of a microcomputer according to an embodiment of the present invention,

도 3a는 종래의 채터링 제거를 위한 마이크로 컴퓨터의 동작 타이밍도이고,3A is an operation timing diagram of a microcomputer for removing conventional chattering,

도 3b는 이 발명의 실시예에 따른 마이크로 컴퓨터의 동작 타이밍도이다..3B is an operation timing diagram of a microcomputer according to an embodiment of the present invention.

Claims (3)

다수개의 스위치가 n×m 매트릭스 형태로 연결된 매트릭스 스위칭부와;A matrix switching unit in which a plurality of switches are connected in an n × m matrix form; 상기 매트릭스 스위칭부와 연결되어, 상기 스위칭부의 동작 상태를 체크하기 위한 인터럽트가 발생했는지를 판단하고 상기 인터럽트가 발생한 상태로 판단되면, 설정된 인터럽트 주기동안 다수개의 출력 포트를 통해 설정 신호를 순차적으로 출력하여 다수개의 입력 포트로 각 스캔한 다수개의 스위치 신호를 순차적으로 판독하고 상기 다수개의 출력 포트의 상태를 초기 상태로 절환하여 인터럽트 상태를 해제하고, 인터럽트 상태가 해제되면 해당 연산 동작을 실행하면서 다시 인터럽트가 발생했는지를 판단하는 제어부를 포함하여 이루어져 있는 매트릭스 스위칭 장치의 채터링 제거 장치.Connected to the matrix switching unit, it is determined whether an interrupt for checking the operation state of the switching unit has occurred, and if it is determined that the interrupt has occurred, by sequentially outputting a set signal through a plurality of output ports during the set interrupt period Each scanned switch signal is sequentially read through a plurality of input ports, and the state of the plurality of output ports is switched to an initial state to release an interrupt state. When the interrupt state is canceled, the interrupt is restarted while executing the corresponding operation. A chattering removal device of the matrix switching device, comprising a control unit for determining whether or not it has occurred. 제1항에 있어서, 상기 설정된 인터럽트 주기는,The method of claim 1, wherein the set interrupt period, 상기 매트릭스 스위칭부에 4×4개의 스위치가 연결되어 있고, 상기 제어부의 처리 시간이 5MHz(8비트)이면, 약 10㎲인 것을 특징으로 하는 매트릭스 스위칭 장치의 채터링 제거 장치.And 4x4 switches connected to the matrix switching unit, and the processing time of the control unit is 5 MHz (8 bits). 인터럽트 주기를 설정하는 단계와;Setting an interrupt period; 설정된 인터럽트가 발생했는지를 판단하는 단계와;Determining whether a set interrupt has occurred; 인터럽트가 발생하면, 설정된 주기동안 다수개의 출력 포트를 통해 설정 신호를 순차적으로 출력하여, 각 연결된 입력 포트를 통해 스캔한 신호를 순차적으로 판독하는 단계와;If an interrupt occurs, sequentially outputting configuration signals through a plurality of output ports for a predetermined period, and sequentially reading signals scanned through each connected input port; 다수개의 출력 포트의 상태를 순차적으로 초기 상태로 변환하는 단계와;Sequentially converting states of the plurality of output ports to an initial state; 해당하는 연산 동작을 실행하면서 다시 인터럽트가 발생했는지를 판단하는 단계를 포함하여 이루어져 있는 것을 특징으로 하는 매트릭스 스위칭 장치의 채터링 제거 방법.And determining whether an interrupt has occurred again while executing a corresponding operation operation.
KR10-1999-0001003A 1999-01-15 1999-01-15 apparatus capable of removing a chattering signal for a matrix switching circuit and method therefore KR100531011B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-0001003A KR100531011B1 (en) 1999-01-15 1999-01-15 apparatus capable of removing a chattering signal for a matrix switching circuit and method therefore

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0001003A KR100531011B1 (en) 1999-01-15 1999-01-15 apparatus capable of removing a chattering signal for a matrix switching circuit and method therefore

Publications (2)

Publication Number Publication Date
KR20000050871A KR20000050871A (en) 2000-08-05
KR100531011B1 true KR100531011B1 (en) 2005-11-24

Family

ID=19571402

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0001003A KR100531011B1 (en) 1999-01-15 1999-01-15 apparatus capable of removing a chattering signal for a matrix switching circuit and method therefore

Country Status (1)

Country Link
KR (1) KR100531011B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101654478B1 (en) * 2015-09-03 2016-09-05 김승묵 A method and electrical conducting heating concrete containing graphene

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62160520A (en) * 1986-01-08 1987-07-16 Brother Ind Ltd Matrix switch device
JPH0254179A (en) * 1988-08-17 1990-02-23 Japan Aviation Electron Ind Ltd Inspecting device of switch matrix circuit
JPH0627953A (en) * 1993-02-22 1994-02-04 Kawai Musical Instr Mfg Co Ltd Chattering removal system for electronic musical instrument
KR19980085009A (en) * 1997-05-27 1998-12-05 윤종용 Apparatus and method for preventing key malfunction due to chattering noise

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62160520A (en) * 1986-01-08 1987-07-16 Brother Ind Ltd Matrix switch device
JPH0254179A (en) * 1988-08-17 1990-02-23 Japan Aviation Electron Ind Ltd Inspecting device of switch matrix circuit
JPH0627953A (en) * 1993-02-22 1994-02-04 Kawai Musical Instr Mfg Co Ltd Chattering removal system for electronic musical instrument
KR19980085009A (en) * 1997-05-27 1998-12-05 윤종용 Apparatus and method for preventing key malfunction due to chattering noise

Also Published As

Publication number Publication date
KR20000050871A (en) 2000-08-05

Similar Documents

Publication Publication Date Title
KR100531011B1 (en) apparatus capable of removing a chattering signal for a matrix switching circuit and method therefore
JPH0628528A (en) Interface circuit for ic card
JPH08185331A (en) Data processor
US5724240A (en) Method for automatically resetting a microcomputer in a video cassette recorder
JPS60219919A (en) Power source energizing system
JP3310482B2 (en) Microcomputer
JP2732585B2 (en) Process input device
KR100383130B1 (en) Switch Element Used in Distributed Control System
JP2513032B2 (en) Microcomputer input control circuit
JP2536912B2 (en) Bus control method
JP2967640B2 (en) Microcomputer
JPH1185306A (en) Clock switch circuit
SU1742823A1 (en) Device for interfacing processor with memory
JPS6411991B2 (en)
JP3021884B2 (en) Scan path circuit
JP3162805B2 (en) Image forming device
JPH08172576A (en) Video signal switching device
JPS61280170A (en) Two-dimensional encoding device
JPH11112310A (en) Contact input signal processor
JPH0342965A (en) Image reader
KR19980077813A (en) Remote control signal receiver
JPH03296130A (en) Color hard copy device
JPH0512592A (en) Digital control circuit
JPH01194185A (en) Memory element
JPH06195296A (en) Automatic port switching device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121030

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131030

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee