KR100528801B1 - 신호 레벨 변환 회로 - Google Patents

신호 레벨 변환 회로 Download PDF

Info

Publication number
KR100528801B1
KR100528801B1 KR10-2003-0044259A KR20030044259A KR100528801B1 KR 100528801 B1 KR100528801 B1 KR 100528801B1 KR 20030044259 A KR20030044259 A KR 20030044259A KR 100528801 B1 KR100528801 B1 KR 100528801B1
Authority
KR
South Korea
Prior art keywords
reference power
power supply
supply voltage
signal
voltage level
Prior art date
Application number
KR10-2003-0044259A
Other languages
English (en)
Other versions
KR20050005246A (ko
Inventor
민동욱
빈영부
이광순
Original Assignee
주식회사 팬택앤큐리텔
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 팬택앤큐리텔 filed Critical 주식회사 팬택앤큐리텔
Priority to KR10-2003-0044259A priority Critical patent/KR100528801B1/ko
Publication of KR20050005246A publication Critical patent/KR20050005246A/ko
Application granted granted Critical
Publication of KR100528801B1 publication Critical patent/KR100528801B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명의 신호 레벨 변환 회로는, 서로 다른 전압 신호 레벨을 사용하는 장치들 간의 데이터 통신 상에 전압 신호 레벨을 변환시켜줌으로써, 낮은 전압을 사용하는 장치에서 출력한 소정의 논리 단계를 갖는 신호가 높은 전압을 사용하는 장치에서도 동일한 논리 단계의 신호로 인식될 수 있도록 하는 신호 레벨 변환 회로를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 복수개의 기준 전원 전압 중 제1 기준 전원 전압을 사용하는 제1 수단; 및 복수개의 기준 전원 전압 중 제2 기준 전원 전압을 사용하는 제2 수단을 포함하는 단일 시스템의 휴대용 단말기에 있어서, 복수개의 기준 전원 전압을 인가 받고, 상기 제1 수단 또는 상기 제2 수단으로부터 인에이블 신호를 입력받아 활성화되면, 상기 제1 수단으로부터 입력받은 복수개의 상기 제1 기준 전원 전압 레벨 신호를 복수개의 제2 기준 전원 전압 레벨 신호로 변환하여 제2 수단으로 출력하거나, 상기 제2 수단으로부터 입력받은 복수개의 상기 제2 기준 전원전압 레벨 신호를 복수개의 제1 기준 전원 전압 레벨 신호로 변환하여 상기 제1 수단으로 출력하는 전압 레벨 변환부를 포함한다.

Description

신호 레벨 변환 회로{CIRCUIT FOR SHIFTING VOLTAGE LEVEL}
본 발명은 신호 레벨 변환 회로에 관한 것으로, 특히, 복합기능 구현을 위한 휴대용 단말기 시스템에 적용되어, 서로 다른 전압 레벨을 사용하는 장치들 간의 데이터 통신을 가능하게 하는 신호 레벨 변환 회로에 관한 것이다.
현재, 휴대용 단말기에 새로운 멀티미디어 기능을 구현하기 위하여 여러가지 부품 및 장치들을 적용하고 있는데, 이러한 장치들은 배터리의 수명을 연장하기 위하여 낮은 신호 전압 레벨 상에서 동작하도록 함으로써 전력 효율을 높이고 있다.
그러나, 휴대용 단말기에 적용된 장치의 신호 전압 레벨이 미리 장착된 장치의 신호 전압 레벨과 서로 다를 경우에 데이터 통신이 수행되면, 낮은 전압을 사용하는 장치에서의 제2 논리 단계(High)인 신호가 높은 전압을 사용하는 장치에서는 제1 논리 단계(Low)인 신호로 인식되거나, 높은 전압을 사용하는 장치에서의 제1 논리 단계(Low)인 신호가 낮은 전압을 사용하는 장치에서는 제2 논리 단계(High)인 신호로 인식될 수 있기 때문에, 단말기 상에서 오동작을 일으킬 수 있는 문제점이 있다.
상기 문제점을 해결하기 위하여 안출된 본 발명은, 서로 다른 전압 신호 레벨을 사용하는 장치들 간의 데이터 통신 상에 전압 신호 레벨을 변환시켜줌으로써, 낮은 전압을 사용하는 장치에서 출력한 소정의 논리 단계를 갖는 신호가 높은 전압을 사용하는 장치에서도 동일한 논리 단계의 신호로 인식될 수 있도록 하는 신호 레벨 변환 회로를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명의 신호 레벨 변환 회로는, 복수개의 기준 전원 전압 중 제1 기준 전원 전압을 사용하는 제1 수단; 및 복수개의 기준 전원 전압 중 제2 기준 전원 전압을 사용하는 제2 수단을 포함하는 단일 시스템의 휴대용 단말기에 있어서, 복수개의 기준 전원 전압을 인가 받고, 상기 제1 수단 또는 상기 제2 수단으로부터 인에이블 신호를 입력받아 활성화되면, 상기 제1 수단으로부터 입력받은 복수개의 상기 제1 기준 전원 전압 레벨 신호를 복수개의 제2 기준 전원 전압 레벨 신호로 변환하여 제2 수단으로 출력하거나, 상기 제2 수단으로부터 입력받은 복수개의 상기 제2 기준 전원전압 레벨 신호를 복수개의 제1 기준 전원 전압 레벨 신호로 변환하여 상기 제1 수단으로 출력하는 전압 레벨 변환부를 포함한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 본 발명의 가장 바람직한 실시예들을 첨부된 도면을 참조하여 설명하기로 한다.
먼저, 도 1은 본 발명의 일 실시예에 의한 신호 레벨 변환 회로가 적용된 시스템을 나타낸 블록도로서, 이러한 본 발명의 신호 레벨 변환 회로가 적용된 시스템은, 제1 전압 레벨 신호 발생부(110), 전압 레벨 변환부(120) 및 제2 전압 레벨 신호 발생부(130)를 포함한다.
제1 전압 레벨 신호 발생부(110)는, 단말기 상에서 캠코더 기능을 위한 제어를 수행하고, 후술하는 전압 레벨 변환부(120)를 활성화하는 인에이블 신호(EN)를 생성하며, 영상 데이터를 복수개의 제1 기준 전원 전압 레벨 신호로서 출력하는 역할을 한다. 여기서, 상기 제1 전압 레벨 신호 발생부(110)는, 1.8V의 구동 전압을 사용하는 VOD(Video On Demand) CPU일 수 있으나 이에 한정되지 않는다.
또한, 전압 레벨 변환부(120)는, 복수개의 기준 전원 전압(VCCA, VCCB)을 인가 받고, 상기 제1 전압 레벨 신호 발생부(110)로부터 상기 인에이블 신호(EN)를 입력받아 활성화되면, 상기 제1 전압 레벨 신호 발생부(110)로부터 입력받은 상기 복수개의 제1 기준 전원 전압 레벨 신호의 전압 레벨을 상기 복수개의 기준 전원 전압(VCCA, VCCB)을 참조하여 복수개의 제2 기준 전원 전압 레벨 신호로 변환하며, 후술하는 제2 전압 레벨 신호 발생부(130)로부터 입력받은 상기 복수개의 제2 기준 전원 전압 레벨 신호의 전압 레벨을 상기 복수개의 기준 전원 전압(VCCA, VCCB)을 참조하여 복수개의 제1 기준 전원 전압 레벨 신호로 변환하는 역할을 한다. 다시 말하면, 상기 제1 기준 전원 전압 레벨 신호가 제1 논리 단계인 경우에는, 상기 제1 기준 전원 전압 레벨 신호가 상기 제2 기준 전원 전압 레벨 신호로서 전달되고, 상기 제1 기준 전원 전압 레벨 신호가 제2 논리 단계인 경우에는, 상기 제2 기준 전원 전압이 상기 제2 기준 전원 전압 레벨 신호로서 인가되며, 상기 제2 기준 전원 전압 레벨 신호가 제1 논리 단계인 경우에는, 상기 제2 기준 전원 전압 레벨 신호가 상기 제1 기준 전원 전압 레벨 신호로서 전달되고, 상기 제2 기준 전원 전압 레벨 신호가 제2 논리 단계인 경우에는, 상기 제1 기준 전원 전압이 상기 제1 기준 전원 전압 레벨 신호로서 인가된다.
한편, 제2 전압 레벨 신호 발생부(130)는, 상기 전압 레벨 변환부(120)로부터 상기 복수개의 조정된 제2 기준 전원 전압 레벨 신호를 입력받고, 상기 복수개의 제2 기준 전원 전압 레벨 신호에 의해 사용자가 인식할 수 있는 영상을 제공하는 역할을 한다. 여기서, 상기 제2 전압 레벨 신호 발생부(130)는, 3.3V의 구동 전압을 사용하는 LCD일 수 있으나 이에 한정되지 않는다.
도 2는 본 발명의 일 실시예에 의한 신호 레벨 변환 회로를 나타낸 회로도로서, 이에 관하여 설명하면 다음과 같다.
먼저, 제1 저항(R1)은, 상기 제2 기준 전원 전압과 상기 제2 기준 전원 전압 레벨 신호의 차동값이 상기 FET의 문턱 전압을 넘지 못하는 경우에는, 상기 제1 기준 전원 전압이 상기 제1 기준 전원 전압 레벨 신호로서 인가되도록 연결되어 있다.
또한, 스위치부(221)는, 게이트 단자로 상기 제1 기준 전원 전압(VCCA)을 인가 받고, 소스 단자는 상기 복수개의 제1 기준 전원 전압 레벨 신호 중 한 신호(A1)의 신호원에 연결되며, 드레인 단자는 상기 복수개의 제2 기준 전원 전압 레벨 신호 중 한 신호(B1)의 출력 단자를 형성하고, 상기 제1 기준 전원 전압(VCCA)을 기준으로 구분된 상기 복수개의 제1 기준 전원 전압 레벨 신호 중 한 신호(A1) 및 상기 복수개의 기준 전원 전압 중 제2 기준 전원 전압(VCCB)을 기준으로 구분된 상기 복수개의 제2 기준 전원 전압 레벨 신호 중 한 신호(B1)를 서로 변환/스위칭하는 역할을 한다. 여기서, 상기 스위치부(221)는, FET 및 상기 FET의 드레인 단자에 음극이 연결되고, 상기 FET의 소스 단자에 양극이 연결된 다이오드로 구현될 수 있다.
한편, 제2 저항(R2)은, 제1 단자는 상기 복수개의 기준 전원 전압 중 제2 기준 전원 전압(VCCB)에 연결되고, 제2 단자는 상기 복수개의 제2 기준 전원 전압 레벨 신호 중 한 신호(B1)의 출력단에 연결되며, 저항값을 제공하는 역할을 한다. 즉, 상기 제1 기준 전원 전압과 상기 제1 기준 전원 전압 레벨 신호의 차동값이 상기 FET의 문턱 전압을 넘지 못하는 경우에는, 상기 제2 기준 전원 전압이 상기 제2 기준 전원 전압 레벨 신호로서 인가되도록 상기 제2 저항(R2)이 연결되어 있다.
도 3은 본 발명의 일 실시예에 의한 신호 레벨 변환 회로의 동작을 나타낸 그래프로서, 이를 참조하여 본 발명의 신호 레벨 변환 회로에 관하여 설명하면 다음과 같다.
먼저, 제1 전압 레벨 신호 발생부(110)상에서 처리된 영상 데이터를 표시하기 위하여 복수개의 제1 기준 전원 전압 레벨 신호가 전압 레벨 변환부(120) 내 스위치부(221)로 출력된다. 여기서, 제1 전압 레벨 신호 발생부(110)의 클럭은 최대 133MHz로서 많은 전력을 필요로 하므로, 한정된 배터리 수명을 늘리기 위하여 제1 기준 전원 전압(VCCA)(예를 들면, 1.8V)의 구동 전압을 사용한다. 만약, 약간의 전압 강하로 제1 전압 레벨 신호 발생부(110)의 제2 논리 단계(High)인 영상 신호가 1.6V로 출력된다면, 제2 기준 전원 전압(VCCB)을 예를 들어 3.3V라 하고, 스위치부(221)의 레벨 변환이 없는 경우에 제2 전압 레벨 신호 발생부(130)측에서는 제1 논리 단계(Low)로 인식될 가능성이 높다. 그러나, 전압 레벨 변환부(120)에 제1 기준 전원 전압(VCCA) 및 제2 기준 전원 전압(VCCB)을 연결하고, 인에이블 신호를 통하여 전압 레벨 변환부(120)를 활성화시키면, 이에 따라 복수개의 제1 기준 전원 전압 레벨 신호(A1...An)가 제1 기준 전원 전압(VCCA)의 전압 레벨과 동일하게 되는 한편, 복수개의 제2 기준 전원 전압 레벨 신호(B1...Bn)가 제2 기준 전원 전압(VCCB)의 전압 레벨과 동일하게 되어, 오작동을 방지하게 된다.
다시 말하면, 복수개의 제1 기준 전원 전압 레벨 신호 중 한 신호(A1)가 제1 논리 단계(Low)인 경우에는 스위치부(221)의 드레인 단자와 소스 단자가 쇼트되어 복수개의 제2 기준 전원 전압 레벨 신호 중 한 신호(B1)의 출력 단자로 제1 논리 단계(Low) 값이 그대로 전달된다. 한편, 복수개의 제1 기준 전원 전압 레벨 신호 중 한 신호(A1)가 제2 논리 단계(High)인 경우에는 게이트 단자와 소스 단자의 전압이 문턱 전압을 넘지 못하므로 스위치부(221)의 드레인 단자와 소스 단자가 오픈(open)되어 복수개의 제2 기준 전원 전압 레벨 신호 중 한 신호(B1)의 출력 단자로 제2 기준 전원 전압(VCCB)의 전압값이 인가된다. 반대로, 복수개의 제2 기준 전원 전압 레벨 신호 중 한 신호(B1)가 제1 논리 단계(Low)인 경우에는 스위치부(221)의 드레인 단자에 연결된 다이오드가 동작하여 소스 단자에는 다이오드의 문턱 전압(약, 0.3V)만이 걸리게 되고, 이에 따라 소스 단자와 드레인 단자가 쇼트되어 복수개의 제1 기준 전원 전압 레벨 신호 중 한 신호(A1)로서 제1 논리 단계(Low) 값이 그대로 전달된다. 여기서, 제1 논리 단계(Low)인 제2 기준 전원 전압 레벨 신호의 전압, FET의 문턱 전압 및 다이오드의 문턱 전압을 모두 합한 값은, 제1 기준 전원 전압(VCCA) 미만이어야 할 것이다. 한편, 복수개의 제2 기준 전원 전압 레벨 신호 중 한 신호(B1)가 제2 논리 단계(High)(예를 들면, 3.3V)인 경우에는 소스 단자의 전압이 3.3V로 근접해 가면서 게이트 단자와 소스 단자의 전압이 문턱 전압보다 작아져서 드레인 단자와 소스 단자가 오픈(open)되어 복수개의 제1 기준 전원 전압 레벨 신호 중 한 신호(A1)의 출력 단자로 제1 기준 전원 전압(VCCA)의 전압값이 인가된다.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지로 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 한정되는 것이 아니다.
본 발명은 서로 다른 전압 신호 레벨을 사용하는 장치들 간의 데이터 통신 상에 전압 신호 레벨을 변환시켜줌으로써, 낮은 전압을 사용하는 장치에서 출력한 소정의 논리 단계를 갖는 신호가 높은 전압을 사용하는 장치에서도 동일한 논리 단계의 신호로 인식될 수 있도록 하는 장점이 있다.
도 1은 본 발명의 일 실시예에 의한 신호 레벨 변환 회로가 적용된 시스템을 나타낸 블록도,
도 2는 본 발명의 일 실시예에 의한 신호 레벨 변환 회로를 나타낸 회로도,
도 3은 본 발명의 일 실시예에 의한 신호 레벨 변환 회로의 동작을 나타낸 그래프.
* 도면의 주요 부분에 대한 부호의 설명 *
110 : 제1 전압 레벨 신호 발생부 120 : 전압 레벨 변환부
130 : 제2 전압 레벨 신호 발생부

Claims (10)

  1. 복수개의 기준 전원 전압 중 제 1 기준 전원 전압을 사용하는 제 1 수단; 복수개의 기준 전원 전압 중 제 2 기준 전원 전압을 사용하는 제 2 수단; 및
    상기 제 1 기준 전압 및 제 2 기준 전압을 인가 받고, 상기 제 1 수단 또는 상기 제 2 수단으로부터 인에이블 신호를 입력받아 활성화되면, 상기 제1 수단으로부터 입력받은 복수개의 제 1 기준 전원 전압 레벨 신호를 상기 제 2 수단의 복수개의 제 2 기준 전원 전압 레벨 신호로 전달하거나, 상기 제 1 기준 전원 전압 및 제 2 기준 전원 전압을 상기 제 1 기준 전원 전압 레벨 신호 및 상기 제 2 기준 전원 전압 레벨 신호로 인가하기 위한 전압 레벨 변환부
    를 포함하고,
    상기 전압 레벨 변환부는,
    게이트 단자로 상기 제 1 기준 전원 전압을 인가 받고, 소스 단자는 상기 복수개의 제 1 기준 전원 전압 레벨 신호 중 한 신호의 입출력라인 및 상기 제 1 기준 전원 전압과 병렬로 연결되며, 드레인 단자는 상기 복수개의 제 2 기준 전원 전압 레벨 신호 중 한 신호의 입출력라인 및 상기 제 2 기준 전원 전압과 병렬로 연결되어 스위칭 동작을 수행하는 다수의 스위치부
    를 포함하는 것을 특징으로 하는 신호 레벨 변환 회로.
  2. 제1항에 있어서,
    상기 제1 기준 전원 전압 레벨 신호가 제1 논리 단계인 경우에는, 상기 제1 기준 전원 전압 레벨 신호가 상기 제2 기준 전원 전압 레벨 신호로서 전달되는
    것을 특징으로 하는 신호 레벨 변환 회로.
  3. 제1항에 있어서,
    상기 제1 기준 전원 전압 레벨 신호가 제2 논리 단계인 경우에는, 상기 제2 기준 전원 전압이 상기 제2 기준 전원 전압 레벨 신호로서 인가되는
    것을 특징으로 하는 신호 레벨 변환 회로.
  4. 제1항에 있어서,
    상기 제2 기준 전원 전압 레벨 신호가 제1 논리 단계인 경우에는, 상기 제2 기준 전원 전압 레벨 신호가 상기 제1 기준 전원 전압 레벨 신호로서 전달되는
    것을 특징으로 하는 신호 레벨 변환 회로.
  5. 제1항에 있어서,
    상기 제2 기준 전원 전압 레벨 신호가 제2 논리 단계인 경우에는, 상기 제1 기준 전원 전압이 상기 제1 기준 전원 전압 레벨 신호로서 인가되는
    것을 특징으로 하는 신호 레벨 변환 회로.
  6. 삭제
  7. 제1항에 있어서, 상기 스위치부는,
    게이트 단자로 상기 제1 기준 전원 전압을 인가 받고, 소스 단자는 상기 복수개의 제1 기준 전원 전압 레벨 신호 중 한 신호의 입출력라인에 연결되며, 드레인 단자는 상기 복수개의 제2 기준 전원 전압 레벨 신호 중 한 신호의 입출력라인에 연결된 FET; 및
    상기 FET의 드레인 단자에 음극이 연결되고, 상기 FET의 소스 단자에 양극이 연결된 다이오드
    를 포함하는 것을 특징으로 하는 신호 레벨 변환 회로.
  8. 제7항에 있어서,
    상기 제1 기준 전원 전압과 상기 제1 기준 전원 전압 레벨 신호의 차동값이 상기 FET의 문턱 전압을 넘지 못하는 경우에는, 상기 제2 기준 전원 전압이 상기 제2 기준 전원 전압 레벨 신호로서 인가되는
    것을 특징으로 하는 신호 레벨 변환 회로.
  9. 제7항에 있어서,
    상기 제2 기준 전원 전압과 상기 제2 기준 전원 전압 레벨 신호의 차동값이 상기 FET의 문턱 전압을 넘지 못하는 경우에는, 상기 제1 기준 전원 전압이 상기 제1 기준 전원 전압 레벨 신호로서 인가되는
    것을 특징으로 하는 신호 레벨 변환 회로.
  10. 제7항에 있어서,
    제1 논리 단계인 상기 제2 기준 전원 전압 레벨 신호의 전압, 상기 FET의 문턱 전압 및 상기 다이오드의 문턱 전압을 모두 합한 값은, 상기 제1 기준 전원 전압 미만인
    것을 특징으로 하는 신호 레벨 변환 회로.
KR10-2003-0044259A 2003-07-01 2003-07-01 신호 레벨 변환 회로 KR100528801B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0044259A KR100528801B1 (ko) 2003-07-01 2003-07-01 신호 레벨 변환 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0044259A KR100528801B1 (ko) 2003-07-01 2003-07-01 신호 레벨 변환 회로

Publications (2)

Publication Number Publication Date
KR20050005246A KR20050005246A (ko) 2005-01-13
KR100528801B1 true KR100528801B1 (ko) 2005-11-15

Family

ID=37219657

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0044259A KR100528801B1 (ko) 2003-07-01 2003-07-01 신호 레벨 변환 회로

Country Status (1)

Country Link
KR (1) KR100528801B1 (ko)

Also Published As

Publication number Publication date
KR20050005246A (ko) 2005-01-13

Similar Documents

Publication Publication Date Title
US7750504B2 (en) Power supply apparatus to selectively output one of a plurality of input powers
KR100336236B1 (ko) 반도체집적회로장치
US6940317B2 (en) Level-shifter circuit properly operable with low voltage input
US20070146492A1 (en) Camera module for communicating through I2C method
US20060255781A1 (en) Constant voltage power supply
US8159199B2 (en) On-chip voltage supply scheme with automatic transition into low-power mode of MSP430
US20130200728A1 (en) Power management system
EP0874462A1 (en) Pull-up circuit and semiconductor device using the same
CN112133238B (zh) 驱动电路与电子设备
US6806757B2 (en) Level shift circuit
KR100528801B1 (ko) 신호 레벨 변환 회로
EP1505710B1 (en) Power supply apparatus with a backup time
US5587684A (en) Power down circuit for use in intergrated circuits
CN110782826A (zh) 一种驱动器ic低功耗控制电路
US12160237B2 (en) Integrated circuit with output driver that compensates for supply voltage variations
US20230155480A1 (en) Power supplying circuit and power supplying method
WO2020000951A1 (zh) 延长PMC芯片寿命的供电电路及Expander背板
KR102420491B1 (ko) 전력제어집적회로와 이를 이용한 유기발광 표시장치 및 그 구동방법
US7359649B2 (en) Infrared transmitter circuit and electronic device
US7521979B2 (en) Ternary pulse generation circuit
US20080088565A1 (en) Level Shift Circuit and Display Using Same
CN109979405B (zh) 时序控制电路以及显示装置
JP2003133937A (ja) 双方向レベルコンバータ回路
CN211906032U (zh) 一种初始化控制电路及电子设备
US20100013522A1 (en) Serial Bus Interface Circuit

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20030701

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20050228

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20051028

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20051108

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20051104

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20081029

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20091027

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20101101

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20111028

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20121031

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20131030

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20131030

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20141103

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20141103

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20161009