KR100528446B1 - Fabricating method of bit line contact in semiconductor device - Google Patents

Fabricating method of bit line contact in semiconductor device Download PDF

Info

Publication number
KR100528446B1
KR100528446B1 KR10-2003-0099694A KR20030099694A KR100528446B1 KR 100528446 B1 KR100528446 B1 KR 100528446B1 KR 20030099694 A KR20030099694 A KR 20030099694A KR 100528446 B1 KR100528446 B1 KR 100528446B1
Authority
KR
South Korea
Prior art keywords
film
forming
tin film
contact
treatment step
Prior art date
Application number
KR10-2003-0099694A
Other languages
Korean (ko)
Other versions
KR20050070319A (en
Inventor
윤동수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2003-0099694A priority Critical patent/KR100528446B1/en
Publication of KR20050070319A publication Critical patent/KR20050070319A/en
Application granted granted Critical
Publication of KR100528446B1 publication Critical patent/KR100528446B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846Layer combinations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76853Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855After-treatment introducing at least one additional element into the layer
    • H01L21/76856After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48Data lines or contacts therefor
    • H10B12/485Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 메모리 소자의 콘택 형성방법에 관한 것으로, 특히 복수층으로 이루어진 다중확산방지막 및 TiSi 실리사이드를 동시에 형성하여 공정단순화 및 소자의 전기적 특성을 향상시킨 발명이다. 이를 위한 본 발명은, 기판 상에 형성된 층간절연막을 관통하여 실리콘이 포함된 영역을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀의 단차를 따라 과량의 티타늄이 함유된 TiN 막을 형성하는 단계; 실란가스 플라즈마 분위기에서 열처리 하여 상기 과량의 티타늄이 함유된 TiN 막의 표면에 Ti-Si 결합을 형성하는 단계; 질소분위기에서 열처리하여 상기 과량의 티타늄이 함유된 TiN 막의 표면에는 TiSiN 막을 형성하며, 동시에 상기 과량의 티타늄이 함유된 TiN 막의 잉여 티타늄과 상기 실리콘이 포함된 영역의 실리콘을 반응시켜 티타늄 실리사이드를 형성하는 단계; 상기 과량의 티타늄이 함유된 TiN 막의 막질을 개선하는 표면처리 단계; 및 상기 콘택홀을 플러그로 매립하는 단계를 포함하여 이루어진다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a contact of a semiconductor memory device, and in particular, to form a multi-diffusion barrier film and a TiSi silicide at the same time, thereby simplifying the process and improving the electrical characteristics of the device. To this end, the present invention comprises the steps of forming a contact hole through the interlayer insulating film formed on the substrate to expose the region containing silicon; Forming a TiN film containing excess titanium along the step hole of the contact hole; Heat-treating in a silane gas plasma atmosphere to form Ti-Si bonds on the surface of the TiN film containing the excess titanium; Heat treating in a nitrogen atmosphere to form a TiSiN film on the surface of the TiN film containing excess titanium, and simultaneously reacting excess titanium of the TiN film containing excess titanium with silicon in the silicon-containing region to form titanium silicide; step; A surface treatment step of improving the film quality of the TiN film containing the excess titanium; And filling the contact hole with a plug.

Description

반도체 소자의 콘택 형성방법{FABRICATING METHOD OF BIT LINE CONTACT IN SEMICONDUCTOR DEVICE} Method for forming contact of semiconductor device {FABRICATING METHOD OF BIT LINE CONTACT IN SEMICONDUCTOR DEVICE}

본 발명은 반도체 메모리 소자의 비트라인 콘택 형성방법에 관한 것으로 특히, TiN 막의 조성을 조절하여 다중의 확산방지막과 티타늄 실리사이드 막을 동시에 형성함으로서 공정의 단순화 및 특성향상을 이룬 발명이다.The present invention relates to a method for forming a bit line contact of a semiconductor memory device. In particular, the present invention simplifies and improves the process by simultaneously forming a plurality of diffusion barrier films and titanium silicide films by controlling the composition of the TiN film.

반도체 메모리 소자 제조시, 비트라인 콘택 형성공정은 비트라인과 반도체 기판 또는 비트라인과 게이트 전극간의 전기적 연결을 위한 공정으로, 도1a 내지 도1c를 참조하여 종래기술에 따른 비트라인 콘택 형성공정을 설명하면 다음과 같다.In manufacturing a semiconductor memory device, a bit line contact forming process is a process for electrical connection between a bit line and a semiconductor substrate or a bit line and a gate electrode. Referring to FIGS. 1A to 1C, a bit line contact forming process according to the prior art will be described. Is as follows.

먼저, 도1a는 반도체 기판(10) 상에 게이트 스택이 형성되어 있으며, 층간절연막(16)을 관통하는 비트라인 콘택홀(A)이 형성된 모습을 도시한 도면이다.First, FIG. 1A illustrates a gate stack formed on the semiconductor substrate 10 and a bit line contact hole A passing through the interlayer insulating layer 16.

통상적으로 게이트 스택은 게이트 절연막(11), 게이트 폴리실리콘(12), 텅스텐 실리사이드(13) 및 하드마스크로 이루어졌으나 도1a에는 하드마스크는 도시하지 않았다.Typically, the gate stack includes a gate insulating film 11, a gate polysilicon 12, a tungsten silicide 13, and a hard mask, but a hard mask is not shown in FIG. 1A.

이와같이 게이트 스택을 형성한 이후에 스페이서(14) 및 p형 또는 n형으로 도핑된 소스/드레인 영역(15)을 형성하고, 산화막 등으로 이루어진 층간절연막(16)을 전체 구조 상에 증착한다. After the gate stack is formed in this manner, the spacer 14 and the source / drain regions 15 doped with p-type or n-type are formed, and an interlayer insulating film 16 made of an oxide film or the like is deposited on the entire structure.

이후에 상기 층간절연막(16)의 소정부분을 제거하여 반도체 기판 혹은 게이트 스택의 상부가 노출되는 비트라인 콘택홀(A)을 형성한다.Thereafter, a predetermined portion of the interlayer insulating layer 16 is removed to form a bit line contact hole A exposing an upper portion of the semiconductor substrate or the gate stack.

여기서, 비트라인 콘택홀은 셀 영역과 주변회로 영역에 모두 형성되며, 특히, 주변회로 영역에 형성된 비트라인 콘택홀은 소스/드레인 영역 이외에도 게이트 스택의 상부에도 형성된다.Here, the bit line contact hole is formed in both the cell region and the peripheral circuit region. In particular, the bit line contact hole formed in the peripheral circuit region is formed in the upper portion of the gate stack in addition to the source / drain region.

이와같이 비트라인 콘택홀을 형성한 이후에, Ti 막(17)과 제 1 TiN 막(18)을 적층하여 형성한 모습이 도1a에 도시되어 있다.After the bit line contact holes are formed in this manner, a state in which the Ti film 17 and the first TiN film 18 are stacked is shown in FIG. 1A.

다음으로, 도1b에 도시된 바와같이 오믹 접촉(ohmic contact)을 위하여 800℃ 이상의 고온 열공정을 진행하여 티타늄 원자와 실리콘을 반응시켜 실리사이드막인 TiSix(19)를 형성한다. 이어서, TiN 막(20)을 다시 한번 증착한다.Next, as shown in FIG. 1B, a high temperature thermal process of 800 ° C. or higher is performed for ohmic contact to react the titanium atom with silicon to form a silicide film TiSix 19. Next, the TiN film 20 is once again deposited.

종래기술에서 TiN 막(20)을 다시 한번 증착하는 이유는 다음과 같다. 이는 선행공정을 통해 기 증착된 제 1 TiN 막(18)이 실리사이드를 형성하기 위한 고온의 열 공정에서 체적이 축소되기 때문에 확산방지막으로서의 기능이 떨어지기 때문이다.The reason for depositing the TiN film 20 once again in the prior art is as follows. This is because the first TiN film 18 previously deposited through the preceding process is reduced in volume in a high temperature thermal process for forming silicide, thereby degrading its function as a diffusion barrier.

즉, 제 1 TiN 막(18)을 증착한 후에 후속공정으로 비트라인 콘택홀을 플러그 물질로 채우게 되는데, 플러그 물질로는 텅스텐 등이 사용되며 텅스텐 플러그는 WF6 등을 소스로 하여 형성된다.That is, after depositing the first TiN film 18, the bit line contact hole is filled with a plug material in a subsequent process. Tungsten or the like is used as the plug material, and the tungsten plug is formed using WF 6 as a source.

이때, 제 1 TiN 막(18)은 전기적으로 나쁜 영향을 미치는 불순물(특히, 불소)들의 확산을 차단하는 역할을 수행하나, 체적이 축소되는 관계로 이와같은 역할을 충실히 수행하지 못하는 바, 종래기술에서는 추가적으로 제 2 TiN 막(20) 증착공정을 수행하고 있다.At this time, the first TiN film 18 serves to block the diffusion of impurities (especially fluorine) that have an electrically bad effect, but since the volume is reduced, the first TiN film 18 does not perform such a role faithfully. In addition, the second TiN film 20 is deposited.

이와같이 제 2 TiN 막을 형성한 이후에 도1c에 도시된 바와같이 텅스텐(W)을 전체 구조상에 도포하여 콘택홀을 매립한 후, 화학기계연마 또는 에치벡 공정을 적용하여 표면을 평탄화 한다. 도1c에서 도면부호 20' 표기된 부분은 제 1 TiN 막(18)과 제 2 TiN 막(20)을 합쳐서 표기한 것이다.After forming the second TiN film in this manner, as shown in FIG. 1C, tungsten (W) is coated on the entire structure to fill the contact holes, and then the surface is flattened by chemical mechanical polishing or etchbeck process. In FIG. 1C, the portion denoted by 20 ′ is a combination of the first TiN film 18 and the second TiN film 20.

종래기술에서는 이와같이 두번에 걸쳐서 TiN 막을 증착하는 관계로, 트랜지스터의 전기적 특성과 공정단순화에도 악영향을 미치고 있으며, 또한 잉여의 공정도입으로 말미암아 경제적인 부담도 증가하는 문제가 있었다.In the related art, the TiN film is deposited twice, thus adversely affecting the electrical characteristics and the process simplification of the transistor, and there is also a problem that the economic burden increases due to the introduction of excess process.

본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, TiN 막의 조성비를 조절함으로써 다중의 확산방지막과 실리사이드막을 동시에 형성하여 공정단순화와 소자의 전기적 특성을 향상시킨 비트라인 콘택 형성방법을 제공함을 그 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and by controlling the composition ratio of the TiN film, a plurality of diffusion barrier and silicide films are simultaneously formed to simplify the process and to provide a method for forming a bit line contact which improves the electrical characteristics of the device. It is done.

상기한 목적을 달성하기 위한 본 발명은, 기판 상에 형성된 층간절연막을 관통하여 실리콘이 포함된 영역을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀의 단차를 따라 과량의 티타늄이 함유된 TiN 막을 형성하는 단계; 질소분위기에서 열처리하여 상기 과량의 티타늄이 함유된 TiN 막의 잉여 티타늄과 상기 실리콘이 포함된 영역의 실리콘을 반응시켜 티타늄 실리사이드를 형성하는 단계; 상기 과량의 티타늄이 함유된 TiN 막의 막질을 개선하는 표면처리 단계; 및 상기 콘택홀을 플러그로 매립하는 단계를 포함하여 이루어진다.The present invention for achieving the above object comprises the steps of forming a contact hole through the interlayer insulating film formed on the substrate to expose the region containing silicon; Forming a TiN film containing excess titanium along the step hole of the contact hole; Heat treating in a nitrogen atmosphere to react the excess titanium of the excess titanium-containing TiN film with silicon in the silicon-containing region to form titanium silicide; A surface treatment step of improving the film quality of the TiN film containing the excess titanium; And filling the contact hole with a plug.

또한, 본 발명은 기판 상에 형성된 층간절연막을 관통하여 실리콘이 포함된 영역을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀의 단차를 따라 과량의 티타늄이 함유된 TiN 막을 형성하는 단계; 실란가스 플라즈마 분위기에서 열처리 하여 상기 과량의 티타늄이 함유된 TiN 막의 표면에 Ti-Si 결합을 형성하는 단계; 질소분위기에서 열처리하여 상기 과량의 티타늄이 함유된 TiN 막의 표면에는 TiSiN 막을 형성하며, 동시에 상기 과량의 티타늄이 함유된 TiN 막의 잉여 티타늄과 상기 실리콘이 포함된 영역의 실리콘을 반응시켜 티타늄 실리사이드를 형성하는 단계; 상기 과량의 티타늄이 함유된 TiN 막의 막질을 개선하는 표면처리 단계; 및 상기 콘택홀을 플러그로 매립하는 단계를 포함하여 이루어진다.In addition, the present invention comprises the steps of forming a contact hole through the interlayer insulating film formed on the substrate to expose the region containing silicon; Forming a TiN film containing excess titanium along the step hole of the contact hole; Heat-treating in a silane gas plasma atmosphere to form Ti-Si bonds on the surface of the TiN film containing the excess titanium; Heat treating in a nitrogen atmosphere to form a TiSiN film on the surface of the TiN film containing excess titanium, and simultaneously reacting excess titanium of the TiN film containing excess titanium with silicon in the silicon-containing region to form titanium silicide; step; A surface treatment step of improving the film quality of the TiN film containing the excess titanium; And filling the contact hole with a plug.

본 발명에서는 TiN 막을 증착하되, TiN 막의 조성에서 과량의 티타늄이 TiN 막에 함유되도록 하였다. 이후에 질소분위기의 열처리 또는 실란가스 분위기의 열처리 등을 적용하여 다중의 확산방지막과 실리사이드막을 동시에 형성하여 공정의 단순화와 특성향상을 이룰 수 있었다. In the present invention, a TiN film was deposited, but an excessive amount of titanium was contained in the TiN film in the composition of the TiN film. Subsequently, by applying a nitrogen atmosphere heat treatment or a silane gas heat treatment, multiple diffusion barrier films and silicide films were simultaneously formed to simplify the process and improve characteristics.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.Hereinafter, the most preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention.

도2a 내지 도2c는 본 발명의 제 1 실시예에 따른 비트라인 콘택 형성방법으로 이를 참조하여 본 발명의 제 2 실시예를 설명한다.2A to 2C illustrate a method of forming a bit line contact according to a first embodiment of the present invention, with reference to the second embodiment of the present invention.

먼저, 반도체 기판(50) 상에 게이트 절연막(21), 게이트 폴리실리콘(22) 및 텅스텐 실리사이드(WSix)(23)로 이루어진 게이트 스택(stack)을 형성한다. 게이트 스택은 통상적으로 하드마스크를 포함하고 있지만 도2a에서는 도시하지 않았다.First, a gate stack made of a gate insulating film 21, a gate polysilicon 22, and tungsten silicide (WSix) 23 is formed on a semiconductor substrate 50. The gate stack typically includes a hard mask but is not shown in Figure 2A.

다음으로 게이트 스택의 측벽에 스페이서(24)를 형성하고 게이트 스택의 양 측면에 p형 또는 n형으로 도핑된 접합영역(소스/드레인)(25)을 형성한다. 이어서, 게이트 스택을 포함하는 반도체 기판 상에 산화막 등으로 이루어진 층간절연막(26)을 형성한다.Next, spacers 24 are formed on sidewalls of the gate stack, and junction regions (source / drain) 25 doped with p-type or n-type on both sides of the gate stack are formed. Next, an interlayer insulating film 26 made of an oxide film or the like is formed on the semiconductor substrate including the gate stack.

다음으로 층간절연막(26)을 선택적으로 제거하여 소스/드레인 영역(25) 또는 게이트 스택의 상부가 노출되는 비트라인 콘택홀(B)을 형성한다.Next, the interlayer insulating layer 26 is selectively removed to form a bit line contact hole B exposing the source / drain region 25 or the top of the gate stack.

다음으로 층간절연막 및 비트라인 콘택홀의 단차를 따라 TixN1-x 막(27)을 증착한다. 본 발명의 일실시예에서 사용된 TixN1-x 막(27)은 티타늄(Ti)의 함량비가 종래보다 증가한 막으로, 구체적으로 x는 50 ∼ 90 at% 의 값을 갖는다.Next, a Ti x N 1-x film 27 is deposited along the steps between the interlayer insulating film and the bit line contact hole. The Ti x N 1-x film 27 used in the embodiment of the present invention is a film in which the content ratio of titanium (Ti) is increased compared with the prior art, and specifically, x has a value of 50 to 90 at%.

이러한 TixN1-x 막(27)은 순수한 Ti 박막과는 다른 미세구조를 가지고 있다. 즉, 결정립 크기가 순수한 Ti 막에 비해 상당히 작게 될 것이다. 이는 TiN 박막 내부에 티타늄의 에너지가 높은 상태로 존재하고 있음을 의미하며 즉, 티타늄의 확산에 대한 구동력이 높다는 것을 의미한다.The Ti x N 1-x film 27 has a different microstructure from that of a pure Ti film. That is, the grain size will be considerably smaller compared to pure Ti film. This means that the energy of titanium is present in the TiN thin film in a high state, that is, the driving force for diffusion of titanium is high.

본 발명의 제 1 실시예 따른 TixN1-x 막(27)은 물리기상증착법, 화학기상증착법 또는 단원자 증착법을 이용하여 증착되며, 증착두께는 100 ∼ 1000Å 정도로 하여 25 ∼ 700℃ 의 온도에서 증착된다.The Ti x N 1-x film 27 according to the first embodiment of the present invention is deposited using physical vapor deposition, chemical vapor deposition, or monoatomic deposition, and has a deposition thickness of about 100 to 1000 Pa and a temperature of 25 to 700 ° C. Is deposited on.

이러한 TixN1-x 막(27)을 질소분위기에서 열처리하게 되면, TixN 1-x 막(27)의 표면에는 얇은 TiN 막이 형성되며, 동시에 실리콘과 TixN1-x 막(27)의 계면에서는 실리콘과 잉여 티타늄의 상호확산 및 반응에 의하여 TiSi2 상이 형성된다.When such a Ti x N 1-x layer (27) to heat treatment in a nitrogen atmosphere, Ti x N is formed in the film thin TiN surface of the 1-x film 27, and at the same time the silicon and Ti x N 1-x layer (27 At the interface), TiSi 2 phase is formed by interdiffusion and reaction of silicon and excess titanium.

전술한 질소분위기에서의 열처리 공정을 도2b를 참조하여 설명한다. 도2b를 참조하면, TixN1-x 막(27)에 대해 질소분위기에서 열처리를 진행하여 실리콘과 Ti xN1-x 막(27)과의 계면에서는 TiSi2(28)가 형성되며, TixN1-x 막(27)의 표면에는 얇은 TiN 막이 형성됨을 도시한 도면이다. 도2b에서, TixN1-x 막(27)의 표면에 형성된 얇은 TiN 막은 따로 도시하지 않았다.The heat treatment process in the above-described nitrogen atmosphere will be described with reference to FIG. 2B. Referring to FIG. 2B, the Ti x N 1-x film 27 is heat-treated in a nitrogen atmosphere to form TiSi 2 28 at the interface between the silicon and the Ti x N 1-x film 27. The thin TiN film is formed on the surface of the x N 1-x film 27. In Fig. 2B, a thin TiN film formed on the surface of the Ti x N 1-x film 27 is not shown separately.

도2b에 도시된 질소분위기의 열처리에 대해 상술하면 다음과 같다. 질소분위기의 열처리는 질소 및 암모니아가 포함된 분위기에서 500 ∼ 800℃ 의 온도에서 퍼니스에서 열처리 할 수도 있으며, 또는 질소 및 암모니아가 포함된 분위기에서 500 ∼ 800℃ 의 온도에서 10 ∼ 300 초 동안 급속열처리 할 수도 있다.The heat treatment of the nitrogen atmosphere shown in FIG. 2B will now be described. Heat treatment of the nitrogen atmosphere may be heat treatment in a furnace at a temperature of 500 to 800 ℃ in an atmosphere containing nitrogen and ammonia, or rapid heat treatment for 10 to 300 seconds at a temperature of 500 to 800 ℃ in an atmosphere containing nitrogen and ammonia. You may.

본 발명의 제 1 실시예에서는 1 번의 열처리 공정으로 TiN 막 및 전기저항이 낮은 TiSi2 막을 동시에 형성할 수 있는 장점이 있다. 또한, 본 발명의 제 1 실시예에서는 실리사이드의 두께를 매우 얇게 형성할 수 있기 때문에 이온주입 공정시에 이온주입 에너지를 낮게 하여 표면의 데미지를 최소화할 수 있는 장점이 있다.In the first embodiment of the present invention, there is an advantage in that a TiN film and a TiSi 2 film having low electrical resistance can be simultaneously formed in one heat treatment process. In addition, in the first embodiment of the present invention, since the thickness of the silicide can be formed very thin, there is an advantage that the damage of the surface can be minimized by lowering the ion implantation energy during the ion implantation process.

이와같이 질소분위기에서의 열처리를 통해 실리콘과 접하는 계면에서 TiN/TiSi2 의 두층으로 이루어진 확산방지막을 형성한 후, TiN 막(27)에 대한 표면처리 공정을 진행한다.As such, after forming a diffusion barrier film consisting of two layers of TiN / TiSi 2 at the interface with silicon through heat treatment in a nitrogen atmosphere, the surface treatment process is performed on the TiN film 27.

TiN 막(27)에 대한 표면처리를 통해 TiN 막(27)의 표면을 산소로 충진시켜 조밀하고 균일한 표면을 얻을 수 있어 확산방지막의 특성을 향상시킬 수 있다.Through the surface treatment of the TiN film 27, the surface of the TiN film 27 is filled with oxygen to obtain a dense and uniform surface, thereby improving the characteristics of the diffusion barrier film.

TiN 막(27)에 대한 표면처리는, O2, Ar, O2 + Ar 또는 N2 +O2 분위기에서 100 ∼ 650℃의 온도에서 1 ∼ 5분 동안 급속열처리하여 TiN 막(27)의 표면을 산소로 충진시킬 수 있다.The surface treatment of the TiN film 27 is performed by rapid heat treatment at a temperature of 100 to 650 ° C. for 1 to 5 minutes in an O 2 , Ar, O 2 + Ar or N 2 + O 2 atmosphere to provide a surface of the TiN film 27. Can be filled with oxygen.

또는, 산소를 이온화시킨 후, 인가된 전기장에 의해 이온화된 산소를 가속시켜 TiN 막(27)을 때려주어 TiN 막(27)의 막질을 조밀하게 만들 수 도 있다. 이때에도 100 ∼ 650℃의 온도에서 1 ∼ 5분 동안 공정을 진행한다.Alternatively, after ionizing oxygen, the ionized oxygen may be accelerated to strike the TiN film 27 to make the film quality of the TiN film 27 dense. At this time, the process is performed for 1 to 5 minutes at a temperature of 100 to 650 ℃.

또는, 질소 또는 아르곤을 이온화시킨 후, 이온화된 질소 또는 아르곤으로 TiN 막(27)의 표면을 때려주어 막질을 조밀하게 만든 후, 산소 이온으로 균일한 산화층을 형성할 수도 있다. 이때에도 100 ∼ 650℃의 온도에서 1 ∼ 5분 동안 공정을 진행한다.Alternatively, after ionizing nitrogen or argon, the surface of the TiN film 27 may be densified with ionized nitrogen or argon to densify the film, and then a uniform oxide layer may be formed of oxygen ions. At this time, the process is performed for 1 to 5 minutes at a temperature of 100 to 650 ℃.

또는 산소와 아르곤을 동시에 이온화시켜 TiN 막(27)의 표면을 때려주어 막질을 조밀하게 만든 후, 산소 이온으로 균일한 산화층을 형성할 수도 있다. 이때에도 100 ∼ 650℃의 온도에서 1 ∼ 5분 동안 공정을 진행한다.Alternatively, oxygen and argon may be ionized simultaneously to strike the surface of the TiN film 27 to densify the film, and then form a uniform oxide layer with oxygen ions. At this time, the process is performed for 1 to 5 minutes at a temperature of 100 to 650 ℃.

또는 산소와 질소을 동시에 이온화시켜 TiN 막(27)의 표면을 때려주어 막질을 조밀하게 만든 후, 산소이온으로 균일한 산화층을 형성할 수도 있다. 이때에도 100 ∼ 650℃의 온도에서 1 ∼ 5분 동안 공정을 진행한다.Alternatively, oxygen and nitrogen may be ionized simultaneously to strike the surface of the TiN film 27 to densify the film, and then form a uniform oxide layer with oxygen ions. At this time, the process is performed for 1 to 5 minutes at a temperature of 100 to 650 ℃.

또는, 챔버내에서 NH4 로 열처리 한 후, 산소이온으로 균일한 산화층을 형성할 수도 있으며, 또는 NH4 플라즈마로 열처리 한 후, 산소이온으로 균일한 산화층을 형성할 수도 있다. 이때에도 100 ∼ 650℃의 온도에서 1 ∼ 5분 동안 공정을 진행한다.Alternatively, after the heat treatment with NH 4 in the chamber, a uniform oxide layer may be formed with oxygen ions, or after heat treatment with NH 4 plasma, a uniform oxide layer with oxygen ions may be formed. At this time, the process is performed for 1 to 5 minutes at a temperature of 100 to 650 ℃.

또는, 챔버내에서 산소 플라즈마와 NH4 플라즈마를 이용하여 열처리 한 후, 산소 이온으로 균일한 산화층을 형성할 수도 있으며, 또는 UV 오존을 이용하여 전술한 공정을 진행할 수도 있다.Alternatively, after the heat treatment using oxygen plasma and NH 4 plasma in the chamber, a uniform oxide layer may be formed of oxygen ions, or the above-described process may be performed using UV ozone.

이와같이 본 발명의 제 1 실시예에서는 1번의 TiN 막 증착과 1번의 질화처리를 통해 TiN/TiSi2 구조의 확산방지막을 동시에 형성할 수 있어, 공정이 단순화되는 장점이 있다.As described above, in the first embodiment of the present invention, the TiN / TiSi 2 structure diffusion barrier layer may be simultaneously formed through the first TiN film deposition and the first nitriding treatment, thereby simplifying the process.

이와같은 표면처리 공정을 거친 후에 도2c에 도시된 바와같이 콘택홀을 포함하는 전체 구조상에 플러그 물질로 사용되는 텅스텐(29)을 도포한다. 이후에 화학기계연마 공정 또는 에치벡 공정을 적용하여 표면을 평탄화하고, 통상적인 일련의 공정을 진행하여 콘택형성을 마무리 한다.After such a surface treatment process, tungsten 29, which is used as a plug material, is applied to the entire structure including the contact hole as shown in FIG. 2C. After that, a chemical mechanical polishing process or an etchbeck process is applied to planarize the surface, and a series of conventional processes are performed to finish contact formation.

이하에서는 도3a 내지 도3c를 참조하여 본 발명의 제 2 실시예를 설명한다. 본 발명의 제 2 실시예에서는 과량의 Ti 가 함유된 TiN 막을 형성한 후에, 실란가스(SiH4) 플라즈마 열처리 한 후, 다시 질소분위기에서 열처리 하여 TiSiN/TiN 구조의 이중 확산방지막과 TiSi2 실리사이드막을 동시에 형성시켜 주었다.Hereinafter, a second embodiment of the present invention will be described with reference to FIGS. 3A to 3C. In the second embodiment of the present invention, after forming a TiN film containing excess Ti, the silane gas (SiH 4 ) plasma heat treatment, and then heat treatment in a nitrogen atmosphere to simultaneously form a double diffusion barrier and a TiSi2 silicide film having a TiSiN / TiN structure. Formed.

먼저, 도3a에 도시된 바와같이 반도체 기판(30) 상에 게이트 절연막(31), 게이트 폴리실리콘(32) 및 텅스텐 실리사이드(WSix)(33)로 이루어진 게이트 스택(stack)을 형성한다. 게이트 스택은 통상적으로 하드마스크를 포함하고 있지만 도3a에서는 도시하지 않았다.First, as shown in FIG. 3A, a gate stack including a gate insulating layer 31, a gate polysilicon 32, and tungsten silicide (WSix) 33 is formed on a semiconductor substrate 30. The gate stack typically includes a hard mask but is not shown in FIG. 3A.

다음으로 게이트 스택의 측벽에 스페이서(34)를 형성하고 게이트 스택의 양 측면에 p형 또는 n형으로 도핑된 접합영역(소스/드레인)(35)을 형성한다. 이어서, 게이트 스택을 포함하는 반도체 기판 상에 산화막 등으로 이루어진 층간절연막(36)을 형성한다.Next, spacers 34 are formed on sidewalls of the gate stack, and p-type or n-type doped junction regions (source / drain) 35 are formed on both sides of the gate stack. Subsequently, an interlayer insulating film 36 made of an oxide film or the like is formed on the semiconductor substrate including the gate stack.

다음으로 층간절연막(36)을 선택적으로 제거하여 소스/드레인 영역(35) 또는 게이트 스택의 상부가 노출되는 비트라인 콘택홀(C)을 형성한다.Next, the interlayer insulating layer 36 is selectively removed to form a bit line contact hole C through which the source / drain region 35 or the top of the gate stack is exposed.

다음으로 층간절연막 및 비트라인 콘택홀의 단차를 따라 TixN1-x 막(37)을 증착한다. 본 발명의 제 2 실시예에서 사용된 TixN1-x 막(37)은 티타늄(Ti)의 함량비가 종래보다 증가한 막으로, 구체적으로 x는 50 ∼ 90 at% 의 값을 갖는다.Next, a Ti x N 1-x film 37 is deposited along the steps between the interlayer insulating film and the bit line contact hole. The Ti x N 1-x film 37 used in the second embodiment of the present invention is a film in which the content ratio of titanium (Ti) is increased compared to the prior art. Specifically, x has a value of 50 to 90 at%.

이러한 TixN1-x 막(37)은 순수한 Ti 박막과는 다른 미세구조를 가지고 있다. 즉, 결정립 크기가 순수한 Ti 막에 비해 상당히 작게 될 것이다. 이는 TiN 박막 내부에 티타늄의 에너지가 높은 상태로 존재하고 있음을 의미하며 즉, 티타늄의 확산에 대한 구동력이 높다는 것을 의미한다.The Ti x N 1-x film 37 has a microstructure different from that of a pure Ti film. That is, the grain size will be considerably smaller compared to pure Ti film. This means that the energy of titanium is present in the TiN thin film in a high state, that is, the driving force for diffusion of titanium is high.

본 발명의 제 2 실시예 따른 TixN1-x 막(37)은 물리기상증착법, 화학기상증착법 또는 단원자 증착법을 이용하여 증착되며, 증착두께는 100 ∼ 1000Å 정도로 하여 25 ∼ 700℃ 의 온도에서 증착된다.The Ti x N 1-x film 37 according to the second embodiment of the present invention is deposited using physical vapor deposition, chemical vapor deposition, or monoatomic deposition, and the deposition thickness is about 100 to 1000 Pa and the temperature is 25 to 700 ° C. Is deposited on.

이와같은 TixN1-x 막(37)을 증착한 이후에, 도3b에 도시된 바와같은 열처리를 진행한다.After depositing such a Ti x N 1-x film 37, heat treatment as shown in Fig. 3B is performed.

먼저, 사일렌(SiH4) 플라즈마 분위기에서 열처리를 진행한다.First, the heat treatment is performed in a silylene (SiH 4 ) plasma atmosphere.

이러한 사일렌(SiH4) 플라즈마 분위기에서 열처리를 통해, 실리콘과 잉여 티타늄 원자와의 반응에 의해 TixN1-x 막(37)의 표면에는 Ti-Si 결합이 형성된다. 결과적으로 TixN1-x 막(37)은, 표면에 형성된 Ti-Si 막과 그 하부의 TiN 막의 이중층의 구조를 갖게 된다.Through the heat treatment in the above-mentioned xylene (SiH 4 ) plasma atmosphere, Ti-Si bonds are formed on the surface of the Ti x N 1-x film 37 by reaction between silicon and excess titanium atoms. As a result, the Ti x N 1-x film 37 has a structure of a double layer of a Ti-Si film formed on the surface and a TiN film below it.

다음으로, 800℃ 정도의 고온과 질소분위기에서 열처리를 진행하게 되면, TixN1-x 막(37)의 표면에 형성된 Ti-Si 층은 질소와 반응하여 TiSiN 막(38)을 형성하며, 동시에 소스/드레인 영역(35) 또는 게이트 스택 상부의 텅스텐 실리사이드 영역(33)에서는 실리콘과 잉여의 티타늄 원자와의 반응이 일어나, TiSi2 막(39)이 형성된다.Next, when the heat treatment is performed at a high temperature of about 800 ℃ and nitrogen atmosphere, the Ti-Si layer formed on the surface of the Ti x N 1-x film 37 reacts with nitrogen to form a TiSiN film 38, At the same time, in the source / drain region 35 or in the tungsten silicide region 33 above the gate stack, a reaction between silicon and excess titanium atoms occurs to form a TiSi 2 film 39.

즉, 도3b에서 소스/드레인 영역(35) 또는 게이트 스택 상부의 텅스텐 실리사이드 영역(33)을 중심으로 살펴보면, TiSiN(38)/TixN1-x(37)/TiSi2(39) 의 적층구조가 형성된다.That is, in FIG. 3B, when the source / drain region 35 or the tungsten silicide region 33 on the gate stack is centered, a stack of TiSiN 38 / Ti x N 1-x 37 / TiSi 2 39 is formed. The structure is formed.

이와같은 TiSiN(38)/TixN1-x(37)/TiSi2(39)의 적층구조의 형성은 그 공정이 단순해야 할 뿐만 아니라, 소자의 전기적 특성에 끼치는 영향을 적게 하기 위하여 각각의 계면들은 깨끗함이 바람직 하다. 본 발명의 제 2 실시예에서는 단순한 공정을 통하여 TiSiN(38)/TixN1-x(37)/TiSi2(39)의 적층구조를 얻을 수 있어 공정의 단순성 및 용이성을 확보하였다.The formation of such a layered structure of TiSiN (38) / Ti x N 1-x (37) / TiSi 2 (39) not only has to be simple, but also to reduce the influence on the electrical characteristics of the device. The interfaces are preferably clean. In the second embodiment of the present invention, a stacked structure of TiSiN (38) / Ti x N 1-x (37) / TiSi 2 (39) can be obtained through a simple process, thereby ensuring the simplicity and ease of the process.

또한, 본 발명의 제 2 실시예에 따라 얻어진 TiSiN(38)은 세개의 원소가 결합된 삼원계 막으로, 종래에 확산방지막으로 사용되어온 TiN 막에 비해 확산방지막으로서의 특성이 우수한 장점을 가지고 있다.In addition, TiSiN 38 obtained according to the second embodiment of the present invention is a ternary based film in which three elements are combined, and has an advantage of excellent characteristics as a diffusion barrier as compared to a TiN membrane conventionally used as a diffusion barrier.

이하에서는 본 발명에 제 2 실시예에서 적용된 SiH4 플라즈마 열처리 및 질소 분위기에서의 열처리에 대해 설명한다. 먼저, SiH4 플라즈마 열처리는 25 ∼ 500℃ 의 온도에서 진행된다.Hereinafter, the SiH 4 plasma heat treatment and the heat treatment in a nitrogen atmosphere applied in the second embodiment will be described. First, the SiH 4 plasma heat treatment is performed at a temperature of 25 to 500 ° C.

다음으로, 질소 분위기에서의 열처리는 질소 및 암모니아가 포함된 분위기에서 500 ∼ 800℃ 의 온도에서 퍼니스에서 열처리 할 수도 있으며, 또는 질소 및 암모니아가 포함된 분위기에서 500 ∼ 800℃ 의 온도에서 10 ∼ 300 초 동안 급속열처리 할 수도 있다.Next, the heat treatment in a nitrogen atmosphere may be heat treated in a furnace at a temperature of 500 to 800 ° C. in an atmosphere containing nitrogen and ammonia, or 10 to 300 at a temperature of 500 to 800 ° C. in an atmosphere containing nitrogen and ammonia. Rapid heat treatment for seconds is also possible.

본 발명의 제 2 실시예에서는 실란가스 플라즈마 열처리와 질소분위기에서의 열처리 공정을 통해 TiSiN/TiN/TiSi2 의 구조를 갖는 확산방지막을 형성할 수 있다. 또한, 본 발명의 제 2 실시예에서는 실리사이드의 두께를 매우 얇게 형성할 수 있기 때문에 이온주입 공정시에 이온주입 에너지를 낮게 하여 표면의 데미지를 최소화할 수 있는 장점이 있다.In the second embodiment of the present invention, a diffusion barrier layer having a structure of TiSiN / TiN / TiSi 2 may be formed through a silane gas plasma heat treatment and a heat treatment process in a nitrogen atmosphere. In addition, in the second embodiment of the present invention, since the thickness of the silicide can be formed very thin, there is an advantage that the damage of the surface can be minimized by lowering the ion implantation energy during the ion implantation process.

이와같이 실란가스 플라즈마 열처리와 질소분위기에서의 열처리를 수행한 후에 TiSiN 막(38)에 대한 표면처리 공정을 진행하여 막질을 개선시킨다.After performing the silane gas plasma heat treatment and the heat treatment in a nitrogen atmosphere, the surface quality of the TiSiN film 38 is performed to improve the film quality.

TiSiN 막(38)에 대한 표면처리를 통해 TiSiN 막(38)의 표면을 산소로 충진시켜 조밀하고 균일한 표면을 얻을 수 있어 확산방지막의 특성을 향상시킬 수 있다.Through the surface treatment of the TiSiN film 38, the surface of the TiSiN film 38 may be filled with oxygen to obtain a dense and uniform surface, thereby improving characteristics of the diffusion barrier film.

TiSiN 막(38)에 대한 표면처리는, O2, Ar, O2 + Ar 또는 N2 +O2 분위기에서 100 ∼ 650℃의 온도에서 1 ∼ 5분 동안 급속열처리하여 TiSiN 막(38)의 표면을 산소로 충진시킬 수 있다.The surface treatment of the TiSiN film 38 is performed by rapid heat treatment at a temperature of 100 to 650 ° C. for 1 to 5 minutes in an O 2 , Ar, O 2 + Ar, or N 2 + O 2 atmosphere to provide a surface of the TiSiN film 38. Can be filled with oxygen.

또는, 산소를 이온화시킨 후, 인가된 전기장에 의해 이온화된 산소를 가속시켜 TiSiN 막(38)을 때려주어 TiSiN 막(38)의 막질을 조밀하게 만들 수 도 있다. 이때에도 100 ∼ 650℃의 온도에서 1 ∼ 5분 동안 공정을 진행한다.Alternatively, after ionizing the oxygen, the ionized oxygen may be accelerated to strike the TiSiN film 38 to densify the film quality of the TiSiN film 38. At this time, the process is performed for 1 to 5 minutes at a temperature of 100 to 650 ℃.

또는, 질소 또는 아르곤을 이온화시킨 후, 이온화된 질소 또는 아르곤으로 TiSiN 막(38)의 표면을 때려주어 막질을 조밀하게 만든 후, 산소 이온으로 균일한 산화층을 형성할 수도 있다. 이때에도 100 ∼ 650℃의 온도에서 1 ∼ 5분 동안 공정을 진행한다.Alternatively, after ionizing nitrogen or argon, the surface of the TiSiN film 38 may be densified with ionized nitrogen or argon to densify the film, and then a uniform oxide layer may be formed of oxygen ions. At this time, the process is performed for 1 to 5 minutes at a temperature of 100 to 650 ℃.

또는 산소와 아르곤을 동시에 이온화시켜 TiSiN 막(38)의 표면을 때려주어 막질을 조밀하게 만든 후, 산소 이온으로 균일한 산화층을 형성할 수도 있다. 이때에도 100 ∼ 650℃의 온도에서 1 ∼ 5분 동안 공정을 진행한다.Alternatively, oxygen and argon may be ionized simultaneously to strike the surface of the TiSiN film 38 to densify the film, and then form a uniform oxide layer with oxygen ions. At this time, the process is performed for 1 to 5 minutes at a temperature of 100 to 650 ℃.

또는 산소와 질소을 동시에 이온화시켜 TiSiN 막(38)의 표면을 때려주어 막질을 조밀하게 만든 후, 산소이온으로 균일한 산화층을 형성할 수도 있다. 이때에도 100 ∼ 650℃의 온도에서 1 ∼ 5분 동안 공정을 진행한다.Alternatively, oxygen and nitrogen may be ionized simultaneously to strike the surface of the TiSiN film 38 to densify the film, and then form a uniform oxide layer with oxygen ions. At this time, the process is performed for 1 to 5 minutes at a temperature of 100 to 650 ℃.

또는, 챔버내에서 NH4 로 열처리 한 후, 산소이온으로 균일한 산화층을 형성할 수도 있으며, 또는 NH4 플라즈마로 열처리 한 후, 산소이온으로 균일한 산화층을 형성할 수도 있다. 이때에도 100 ∼ 650℃의 온도에서 1 ∼ 5분 동안 공정을 진행한다.Alternatively, after the heat treatment with NH 4 in the chamber, a uniform oxide layer may be formed with oxygen ions, or after heat treatment with NH 4 plasma, a uniform oxide layer with oxygen ions may be formed. At this time, the process is performed for 1 to 5 minutes at a temperature of 100 to 650 ℃.

또는, 챔버내에서 산소 플라즈마와 NH4 플라즈마를 이용하여 열처리 한 후, 산소 이온으로 균일한 산화층을 형성할 수도 있으며, 또는 UV 오존을 이용하여 전술한 공정을 진행할 수도 있다.Alternatively, after the heat treatment using oxygen plasma and NH 4 plasma in the chamber, a uniform oxide layer may be formed of oxygen ions, or the above-described process may be performed using UV ozone.

이와같은 표면처리 공정을 거친 후에 도3c에 도시된 바와같이 콘택홀을 포함하는 전체 구조상에 플러그 물질로 사용되는 텅스텐(40)을 도포한다. 이후에 화학기계연마 공정 또는 에치벡 공정을 적용하여 표면을 평탄화하고, 통상적인 일련의 공정을 진행하여 콘택형성을 마무리 한다.After such a surface treatment process, tungsten 40 used as a plug material is coated on the entire structure including the contact hole as shown in FIG. 3C. After that, a chemical mechanical polishing process or an etchbeck process is applied to planarize the surface, and a series of conventional processes are performed to finish contact formation.

본 발명의 제 2 실시예에서는 1번의 TiN 막 증착후 실란가스 플라즈마 열처리와 질소분위기에서의 열처리를 통해 TiSiN/TiN/TiSi2 구조의 확산방지막을 동시에 형성할 수 있어, 공정이 단순화되며 삼원계 확산방지막을 구비하여 불순물의 확산을 확실히 방지할 수 있는 장점이 있다.In the second embodiment of the present invention, the TiSiN / TiN / TiSi 2 structure diffusion barrier film can be simultaneously formed by silane gas plasma heat treatment and heat treatment in a nitrogen atmosphere after the first TiN film deposition. Providing a prevention film has the advantage that it is possible to surely prevent the diffusion of impurities.

이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.As described above, the present invention is not limited to the above-described embodiments and the accompanying drawings, and the present invention may be variously substituted, modified, and changed without departing from the spirit of the present invention. It will be apparent to those of ordinary skill in Esau.

본 발명을 적용하면, 공정의 단순화 뿐만 아니라 공정의 용이성을 얻을 수 있으며, 깨끗한 계면을 유지할 수 있기 때문에 특성이 우수한 반도체 소자 제조가 가능하다. Applying the present invention, not only the simplification of the process but also the ease of the process can be obtained, and since the clean interface can be maintained, it is possible to manufacture a semiconductor device having excellent characteristics.

도1a 내지 도1c는 종래기술에 따른 비트라인 콘택 형성공정을 도시한 공정단면도,1A to 1C are cross-sectional views illustrating a process for forming a bit line contact according to the prior art;

도2a 내지 도2c는 본 발명의 제 1 실시예에 따른 비트라인 콘택 형성공정을 도시한 공정단면도,2A to 2C are cross-sectional views illustrating a bit line contact forming process according to a first embodiment of the present invention;

도3a 내지 도3c는 본 발명의 제 2 실시예에 따른 비트라인 콘택 형성공정을 도시한 공정단면도.3A to 3C are cross-sectional views showing a bit line contact forming process according to a second embodiment of the present invention.

*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

30 : 기판30: substrate

31 : 게이트 절연막31: gate insulating film

32 : 게이트 폴리실리콘32: gate polysilicon

33 : 텅스텐 실리사이드33: Tungsten Silicide

34 : 스페이서34: spacer

35 : 소스/드레인 영역35: source / drain area

36 : 층간절연막36: interlayer insulating film

37 : TixN1-x 37: Ti x N 1-x

38 : TiSiN38: TiSiN

39 : TiSi2 39: TiSi 2

40 : 텅스텐40: tungsten

Claims (24)

기판 상에 형성된 층간절연막을 관통하여 실리콘이 포함된 영역을 노출시키는 콘택홀을 형성하는 단계;Forming a contact hole through the interlayer insulating film formed on the substrate to expose a region containing silicon; 상기 콘택홀의 단차를 따라 과량의 티타늄이 함유된 TiN 막을 형성하는 단계;Forming a TiN film containing excess titanium along the step hole of the contact hole; 질소분위기에서 열처리하여 상기 과량의 티타늄이 함유된 TiN 막의 잉여 티타늄과 상기 실리콘이 포함된 영역의 실리콘을 반응시켜 티타늄 실리사이드를 형성하는 단계;Heat treating in a nitrogen atmosphere to react the excess titanium of the excess titanium-containing TiN film with silicon in the silicon-containing region to form titanium silicide; 상기 과량의 티타늄이 함유된 TiN 막의 막질을 개선하는 표면처리 단계; 및A surface treatment step of improving the film quality of the TiN film containing the excess titanium; And 상기 콘택홀을 플러그로 매립하는 단계Filling the contact hole with a plug; 를 포함하는 반도체 소자의 콘택 형성방법.Contact forming method of a semiconductor device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 과량의 티타늄이 함유된 TiN 막은,The excess titanium containing TiN film, TixN1-x (x= 50 ∼ 90 at%) 의 조성을 갖는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.A method of forming a contact for a semiconductor device, comprising a composition of Ti x N 1-x (x = 50 to 90 at%). 제 1 항에 있어서,The method of claim 1, 상기 질소분위기에서 열처리하는 단계는,The heat treatment in the nitrogen atmosphere, 질소 및 암모니아가 포함된 분위기에서 500 ∼ 800℃ 의 온도에서 퍼니스에서 열처리하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.A method for forming a contact in a semiconductor device, characterized in that the heat treatment in a furnace at a temperature of 500 ~ 800 ℃ in an atmosphere containing nitrogen and ammonia. 제 1 항에 있어서,The method of claim 1, 상기 질소분위기에서 열처리하는 단계는,The heat treatment in the nitrogen atmosphere, 질소 및 암모니아가 포함된 분위기에서 500 ∼ 800℃ 의 온도에서 10 ∼ 300 초 동안 급속열처리하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.A rapid thermal treatment for 10 to 300 seconds at a temperature of 500 to 800 ℃ in an atmosphere containing nitrogen and ammonia. 제 1 항에 있어서,The method of claim 1, 상기 표면처리 단계는, The surface treatment step, O2, Ar, O2 + Ar 또는 N2 +O2 분위기에서 급속열처리하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.A method of forming a contact in a semiconductor device, characterized by rapid thermal treatment in an atmosphere of O 2 , Ar, O 2 + Ar or N 2 + O 2 . 제 1 항에 있어서,The method of claim 1, 상기 표면처리 단계는, The surface treatment step, 이온화된 산소를 전기장에 의해 가속시켜 상기 TiN 막의 막질을 개선하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.A method for forming a contact in a semiconductor device, wherein the ionized oxygen is accelerated by an electric field to improve the film quality of the TiN film. 제 1 항에 있어서,The method of claim 1, 상기 표면처리 단계는, The surface treatment step, 이온화된 질소 또는 아르곤을 전기장에 의해 가속시켜 상기 TiN 막의 표면을 때려주어 막질을 조밀하게 만든 후, 산소 이온으로 균일한 산화층을 형성하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.The ionized nitrogen or argon is accelerated by an electric field to hit the surface of the TiN film to make the film densely formed, and then forming a uniform oxide layer with oxygen ions. 제 1 항에 있어서,The method of claim 1, 상기 표면처리 단계는, The surface treatment step, 산소와 아르곤을 동시에 이온화시켜 상기 TiN 막의 표면을 때려주어 막질을 조밀하게 만든 후, 산소 이온으로 균일한 산화층을 형성하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.And ionizing oxygen and argon simultaneously to strike the surface of the TiN film to densify the film, and then form a uniform oxide layer with oxygen ions. 제 1 항에 있어서,The method of claim 1, 상기 표면처리 단계는, The surface treatment step, 산소와 질소를 동시에 이온화시켜 상기 TiN 막의 표면을 때려주어 막질을 조밀하게 만든 후, 산소 이온으로 균일한 산화층을 형성하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.And ionizing oxygen and nitrogen at the same time to strike the surface of the TiN film to densify the film, and then form a uniform oxide layer with oxygen ions. 제 1 항에 있어서,The method of claim 1, 상기 표면처리 단계는, The surface treatment step, 챔버내에서 NH4 또는 NH4 플라즈마로 열처리 한 후, 산소이온으로 균일한 산화층을 형성하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.A method of forming a contact in a semiconductor device, characterized by forming a uniform oxide layer with oxygen ions after heat treatment with NH 4 or NH 4 plasma in the chamber. 제 1 항에 있어서,The method of claim 1, 상기 표면처리 단계는, The surface treatment step, 챔버내에서 산소 플라즈마와 NH4 플라즈마를 이용하여 열처리 한 후, 산소 이온으로 균일한 산화층을 형성하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.And heat-treating the chamber using oxygen plasma and NH 4 plasma to form a uniform oxide layer with oxygen ions. 제 5 항 내지 제 11항 중 어느 한 항에 있어서,The method according to any one of claims 5 to 11, 상기 표면처리 단계는 100 ∼ 650℃의 온도에서 1 ∼ 5분 동안 수행되는 것을 특징으로 하는 특징으로 하는 반도체 소자의 콘택 형성방법.The surface treatment step is a contact forming method of a semiconductor device, characterized in that performed for 1 to 5 minutes at a temperature of 100 ~ 650 ℃. 기판 상에 형성된 층간절연막을 관통하여 실리콘이 포함된 영역을 노출시키는 콘택홀을 형성하는 단계;Forming a contact hole through the interlayer insulating film formed on the substrate to expose a region containing silicon; 상기 콘택홀의 단차를 따라 과량의 티타늄이 함유된 TiN 막을 형성하는 단계;Forming a TiN film containing excess titanium along the step hole of the contact hole; 실란가스 플라즈마 분위기에서 열처리 하여 상기 과량의 티타늄이 함유된 TiN 막의 표면에 Ti-Si 결합을 형성하는 단계;Heat-treating in a silane gas plasma atmosphere to form Ti-Si bonds on the surface of the TiN film containing the excess titanium; 질소분위기에서 열처리하여 상기 과량의 티타늄이 함유된 TiN 막의 표면에는 TiSiN 막을 형성하며, 동시에 상기 과량의 티타늄이 함유된 TiN 막의 잉여 티타늄과 상기 실리콘이 포함된 영역의 실리콘을 반응시켜 티타늄 실리사이드를 형성하는 단계;Heat treating in a nitrogen atmosphere to form a TiSiN film on the surface of the TiN film containing excess titanium, and simultaneously reacting excess titanium of the TiN film containing excess titanium with silicon in the silicon-containing region to form titanium silicide; step; 상기 과량의 티타늄이 함유된 TiN 막의 막질을 개선하는 표면처리 단계; 및A surface treatment step of improving the film quality of the TiN film containing the excess titanium; And 상기 콘택홀을 플러그로 매립하는 단계Filling the contact hole with a plug; 를 포함하는 반도체 소자의 콘택 형성방법.Contact forming method of a semiconductor device comprising a. 제 13 항에 있어서,The method of claim 13, 상기 과량의 티타늄이 함유된 TiN 막은,The excess titanium containing TiN film, TixN1-x (x= 50 ∼ 90 at%) 의 조성을 갖는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.A method of forming a contact for a semiconductor device, comprising a composition of Ti x N 1-x (x = 50 to 90 at%). 제 13 항에 있어서,The method of claim 13, 상기 질소분위기에서 열처리하는 단계는,The heat treatment in the nitrogen atmosphere, 질소 및 암모니아가 포함된 분위기에서 500 ∼ 800℃ 의 온도에서 퍼니스에서 열처리하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.A method for forming a contact in a semiconductor device, characterized in that the heat treatment in a furnace at a temperature of 500 ~ 800 ℃ in an atmosphere containing nitrogen and ammonia. 제 13 항에 있어서,The method of claim 13, 상기 질소분위기에서 열처리하는 단계는,The heat treatment in the nitrogen atmosphere, 질소 및 암모니아가 포함된 분위기에서 500 ∼ 800℃ 의 온도에서 10 ∼ 300 초 동안 급속열처리하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.A rapid thermal treatment for 10 to 300 seconds at a temperature of 500 to 800 ℃ in an atmosphere containing nitrogen and ammonia. 제 13 항에 있어서,The method of claim 13, 상기 표면처리 단계는, The surface treatment step, O2, Ar, O2 + Ar 또는 N2 +O2 분위기에서 급속열처리하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.A method of forming a contact in a semiconductor device, characterized by rapid thermal treatment in an atmosphere of O 2 , Ar, O 2 + Ar or N 2 + O 2 . 제 13 항에 있어서,The method of claim 13, 상기 표면처리 단계는, The surface treatment step, 이온화된 산소를 전기장에 의해 가속시켜 상기 TiN 막의 막질을 개선하는 것을 특징으로 하는 특징으로 하는 반도체 소자의 콘택 형성방법.And ionizing oxygen by an electric field to improve the film quality of the TiN film. 제 13 항에 있어서,The method of claim 13, 상기 표면처리 단계는, The surface treatment step, 이온화된 질소 또는 아르곤을 전기장에 의해 가속시켜 상기 TiN 막의 표면을 때려주어 막질을 조밀하게 만든 후, 산소 이온으로 균일한 산화층을 형성하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.The ionized nitrogen or argon is accelerated by an electric field to hit the surface of the TiN film to make the film densely formed, and then forming a uniform oxide layer with oxygen ions. 제 13 항에 있어서,The method of claim 13, 상기 표면처리 단계는, The surface treatment step, 산소와 아르곤을 동시에 이온화시켜 상기 TiN 막의 표면을 때려주어 막질을 조밀하게 만든 후, 산소 이온으로 균일한 산화층을 형성하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.And ionizing oxygen and argon simultaneously to strike the surface of the TiN film to densify the film, and then form a uniform oxide layer with oxygen ions. 제 13 항에 있어서,The method of claim 13, 상기 표면처리 단계는, The surface treatment step, 산소와 질소를 동시에 이온화시켜 상기 TiN 막의 표면을 때려주어 막질을 조밀하게 만든 후, 산소 이온으로 균일한 산화층을 형성하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.And ionizing oxygen and nitrogen at the same time to strike the surface of the TiN film to densify the film, and then form a uniform oxide layer with oxygen ions. 제 13 항에 있어서,The method of claim 13, 상기 표면처리 단계는, The surface treatment step, 챔버내에서 NH4 또는 NH4 플라즈마로 열처리 한 후, 산소이온으로 균일한 산화층을 형성하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.A method of forming a contact in a semiconductor device, characterized by forming a uniform oxide layer with oxygen ions after heat treatment with NH 4 or NH 4 plasma in the chamber. 제 13 항에 있어서,The method of claim 13, 상기 표면처리 단계는, The surface treatment step, 챔버내에서 산소 플라즈마와 NH4 플라즈마를 이용하여 열처리 한 후, 산소 이온으로 균일한 산화층을 형성하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.And heat-treating the chamber using oxygen plasma and NH 4 plasma to form a uniform oxide layer with oxygen ions. 제 17 항 내지 제 23항 중 어느 한 항에 있어서,The method according to any one of claims 17 to 23, 상기 표면처리 단계는 100 ∼ 650℃의 온도에서 1 ∼ 5분 동안 수행되는 것을 특징으로 하는 특징으로 하는 반도체 소자의 콘택 형성방법.The surface treatment step is a contact forming method of a semiconductor device, characterized in that performed for 1 to 5 minutes at a temperature of 100 ~ 650 ℃.
KR10-2003-0099694A 2003-12-30 2003-12-30 Fabricating method of bit line contact in semiconductor device KR100528446B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0099694A KR100528446B1 (en) 2003-12-30 2003-12-30 Fabricating method of bit line contact in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0099694A KR100528446B1 (en) 2003-12-30 2003-12-30 Fabricating method of bit line contact in semiconductor device

Publications (2)

Publication Number Publication Date
KR20050070319A KR20050070319A (en) 2005-07-07
KR100528446B1 true KR100528446B1 (en) 2005-11-15

Family

ID=37260421

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0099694A KR100528446B1 (en) 2003-12-30 2003-12-30 Fabricating method of bit line contact in semiconductor device

Country Status (1)

Country Link
KR (1) KR100528446B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5211503B2 (en) * 2007-02-16 2013-06-12 富士通セミコンダクター株式会社 Manufacturing method of semiconductor device
KR100865037B1 (en) * 2007-06-26 2008-10-23 주식회사 동부하이텍 Method of manufacturing flash memory device
CN103489787B (en) * 2013-09-22 2016-04-13 上海华力微电子有限公司 Improve the method for source and drain contact and silicon nitride film adhesive force
US10366918B2 (en) 2016-10-04 2019-07-30 International Business Machines Corporation Self-aligned trench metal-alloying for III-V nFETs

Also Published As

Publication number Publication date
KR20050070319A (en) 2005-07-07

Similar Documents

Publication Publication Date Title
US6562730B2 (en) Barrier in gate stack for improved gate dielectric integrity
KR100530401B1 (en) Semiconductor device having a low-resistance gate electrode
US7084504B2 (en) Boron incorporated diffusion barrier material
US6613654B1 (en) Fabrication of semiconductor devices with transition metal boride films as diffusion barriers
KR100530431B1 (en) Process for forming a semiconductor device
KR20020002624A (en) Method for forming gate electrode in semiconductor deivce
JPH0794731A (en) Semiconductor device and its manufacturing method
KR100528446B1 (en) Fabricating method of bit line contact in semiconductor device
KR20040074502A (en) Method of forming a semiconductor device having a metal gate electrode
JP4347479B2 (en) Field effect transistor
KR100706823B1 (en) Method of simultaneously forming a diffusion barrier and a ohmic contact using titanium nitride
JP4730993B2 (en) Method for forming conductive line of semiconductor element
KR100846391B1 (en) Method for fabricating WSix gate in semiconductor device
KR100414229B1 (en) Method of simultaneously forming a diffusion barrier and a ohmic contact using titanium nitride
JPH08130216A (en) Semiconductor device and its manufacture
KR100920038B1 (en) Gate of semiconductor device and method for forming the same
KR100224784B1 (en) Method of manufacturing semiconductor device
KR100935719B1 (en) Method for fabricating dual gate in semicomdutor device
JPH10125617A (en) Method of manufacturing semiconductor device
KR101070312B1 (en) Gate-electrode of semiconductor device including hardmask nitride and method for fabricating the same
KR100380154B1 (en) Method of manufacturing a transistor in a semiconductor device
KR100900224B1 (en) Gate of semiconductor device and method for fabricating the same
JPH04336466A (en) Fabrication of semiconductor device
KR20030002695A (en) Method of manufacturing a transistor in a semiconductor device
JPH09237769A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee