KR100526708B1 - 플로팅 전극을 포함한 전극 구조를 처리하는 전산 모사 방법 - Google Patents

플로팅 전극을 포함한 전극 구조를 처리하는 전산 모사 방법 Download PDF

Info

Publication number
KR100526708B1
KR100526708B1 KR10-2004-0007743A KR20040007743A KR100526708B1 KR 100526708 B1 KR100526708 B1 KR 100526708B1 KR 20040007743 A KR20040007743 A KR 20040007743A KR 100526708 B1 KR100526708 B1 KR 100526708B1
Authority
KR
South Korea
Prior art keywords
floating electrode
computer simulation
node number
floating
present
Prior art date
Application number
KR10-2004-0007743A
Other languages
English (en)
Other versions
KR20040028881A (ko
Inventor
원태영
이철수
Original Assignee
(주)사나이시스템
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)사나이시스템 filed Critical (주)사나이시스템
Priority to KR10-2004-0007743A priority Critical patent/KR100526708B1/ko
Publication of KR20040028881A publication Critical patent/KR20040028881A/ko
Application granted granted Critical
Publication of KR100526708B1 publication Critical patent/KR100526708B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10Complex mathematical operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Data Mining & Analysis (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Computational Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Algebra (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

본 발명은 공학 계산을 위한 전산 모사 기술에 관한 것으로, 특히 전자계 계산을 하고자 하는 경우 계산하고자 하는 영역 내에 플로팅 전극이 존재할 경우 이를 처리하는 전산 모사 방법 관한 것으로서, 특히 유한요소법 수치해석 연산 과정에서 추가적인 물리방정식이나 복잡한 알고리즘의 도입 없이 간단하고도 정확하게 플로팅 전극을 고려할 수 있는 전산 모사 방법을 개시하고, 구체적인 연산 프로세스 과정을 실시 예제를 통해 상술한다. 본 발명은 플로팅 전극을 포함하고 있는 반도체 집적 회로 또는 액정 셀 디바이스에 대하여 빠르고도 정확한 특성 분석 결과를 제공함으로써 신기술을 신속하게 개발할 수 있는 연구 개발 환경을 제공한다.

Description

플로팅 전극을 포함한 전극 구조를 처리하는 전산 모사 방법{METHOD OF COMPUTER SIMULATION FOR STRUCTURES WITH FLOATING ELECTRODE}
본 발명은 공학 계산을 위한 전산 모사 기술에 관한 것으로, 특히 전자계 계산을 하고자 하는 경우 계산하고자 하는 영역 내에 플로팅 전극이 존재할 경우 이를 처리하는 전산 모사 방법 관한 것으로서, 특히 유한요소법 수치해석 연산 과정에서 추가적인 물리방정식이나 복잡한 알고리즘의 도입 없이 간단하고도 정확하게 플로팅 전극을 고려할 수 있는 전산 모사 방법을 개시하고, 구체적인 연산 프로세스 과정을 실시 예제를 통해 상술한다.
플로팅 전극은 신호에 의해 특정전압이 인가되는 일반적인 전극과는 달리 특정한 전압을 인가하지 않은 도전체 물질로 주위의 전압분포에 따라 전위가 결정되며 연결된 플로팅 전극 내부는 모두 동일한 전압을 가지게 된다. 이러한 플로팅 전극은 최근 연구개발이 활발히 진행되고 있는 반도체, TFT-LCD, PDP(plasma display panel), 프로젝션 TV, 유기EL 등의 분야에서 제품의 성능을 향상시키기 위하여 사용되는 경우가 늘고 있다.
그러나, 이러한 제품들에 대하여 전산 모사를 수행함에 있어서 플로팅 전극이 포함되어 있을 경우, 기존의 전극 처리 방법으로는 정확한 해석이 어렵다. 또한, 플로팅 전극을 고려하기 위하여 추가적인 물리방정식을 이용해 해석하는 방법이 있지만 이러한 방법은 추가된 방정식을 정식화하고 코드화 하는 부수적인 작업이 요구되며 더 많은 해석시간이 요구된다. 그러므로, 플로팅 전극이 포함된 모의실험 영역에 대한 전산 모사를 수행함에 있어서 정확하고 빠르게 전기적인 특성을 해석할 수 있는 효율적인 처리방법이 요구되고 있다.
따라서, 본 발명의 제1 목적은 플로팅 전극을 포함하는 전산 모사 영역의 전기적인 특성을 분석하기 위한 전산 모사 방법 제공하는데 있다.
본 발명의 제2 목적은 상기 제1 목적에 부가하여 플로팅 전극을 포함하는 전산 모사 영역의 전기적인 특성을 해석하는데 있어서 빠르고 정확한 특성분석 결과를 제공하여 신기술을 개발할 수 있는 환경을 제공함에 있다.
본 발명의 제3 목적은 상기 제1 목적에 부가하여 부수적인 작업 없이 쉽고 정확하게 플로팅 전극의 전기적인 특성을 해석할 수 있는 전산 모사 방법을 제공함에 있다.
상기 목적을 달성하기 위하여, 본 발명은 플로팅 전극을 포함하는 모의실험 영역의 전기적인 특성을 분석하는 전산 모사 방법을 제공한다. 이하, 본 발명에 따른 모의실험 영역 내에 플로팅 전극이 포함되어 있을 경우의 전기적인 특성을 분석할 수 있는 바람직한 실시예를 도1 내지 도3을 참조하여 상세히 설명한다.
도1은 본 발명에 따른 플로팅 전극을 포함하는 모의실험 영역의 전기적인 특성을 분석하는 전산 모사 방법에 관한 흐름도이다. 도1을 참조하면, 먼저 사용자가 해석하고자 하는 모의실험 영역에 대한 구조정보를 입력(단계 S110)받게 된다. 이어서, 입력된 구조정보를 경계조건에 따라 절점 번호를 부여하게 된다. 절점의 번호를 부여함에 있어서 일반적인 전극의 경우 에센셜 경계조건에 해당되므로 유한요소법을 이용하여 수치해석을 수행할 때 경계조건을 처리하는 방법에 따라 번호를 부여할 수도 있고 안할 수도 있다.
즉, 벌칙 방법(penalty method)의 경우는 모든 전극영역에 서로 다른 절점 번호를 부여하여 처리하게 되고 제거 방법(elimination method)의 경우는 절점 번호를 부여하지 않고 처리하게 된다. 그러나, 플로팅 전극의 경우는 플로팅 전극에 해당되는 모든 전극에 대하여 하나의 절점 번호를 부여받게 된다. 따라서, 입력된 구조정보로부터 플로팅전극이 있는지 없는지를 판단(단계 S120)하고 플로팅전극이 있을 경우에는 연결된 전극단위로 동일한 절점 번호를 부여(단계 S130)하게 된다.
그리고, 플로팅 전극에 해당되지 않는 경우, 일반적인 유전체영역에 대해서는 순차적으로 절점을 부여하게 되고, 특정 전압이 인가되는 전극의 경우 경계조건 처리 방법에 따라 절점을 부여할지 안할지를 결정하게 된다(단계 S140). 이렇게 부여된 절점 번호와 전기적인 특성을 해석하는 지배방정식을 바탕으로 시스템 행렬을 구성(단계 S150)하게 되고, 구성된 시스템 행렬을 계산함으로써 모의실험 영역의 전기적인 특성을 해석(단계 S160)하게 된다. 해석된 결과를 해당되는 저장 공간에 저장(단계 S170)하면 되고, 저장함에 있어서 같은 절점 번호를 가지는 영역에 대하여 모두 동일한 해석 값을 저장하면 된다.
도2는 플로팅 전극을 포함하고 있지 않은 일반적인 유전체 영역에 대한 임의의 모의실험 영역(200)을 나타낸다. 삼각형 안에 있는 숫자(202)는 요소의 번호이다. 동그란 원안에 있는 숫자(201)는 도1의 단계 S140으로부터 부여된 절점 번호로 모든 절점에 대하여 순차적으로 번호가 부여된다. 이렇게 부여된 절점 번호를 가지고 요소별 연결표(connection table)를 작성하면 도2a의 210과 같이 되고 시스템 행렬을 구성하면 도2a의 211과 같이 되며 도2a에서 212와 같은 'X'는 계산된 데이터가 입력되는 위치를 가리킨다.
이번에는 같은 모의실험 영역에 대하여 도2의 점선부분(203)이 플로팅 전극에 해당된다면 단계 S130을 거쳐 플로팅 전극영역은 같은 절점 번호가 부여되고 도3에 나타난 것과 같이 절점 번호가 부여되며, 301의 플로팅 영역은 모두 같은 절점 번호 4를 같게 된다. 이와 같이 부여된 절점 번호에 대한 연결표를 작성하면 도3a와 같이 되며 결국 시스템 행렬은 도3a의 311과 같이 생성된다. 시스템 행렬 311에서 312와 313을 보면 알 수 있듯이 플로팅 전극 영역이 하나의 절점 번호 4를 가짐으로써 플로팅 전극에 해당되는 절점들은 모두 동일한 절점으로 처리되며 시스템 행렬의 크기가 도2a의 211보다 작은 9 X 9의 크기를 가지게 된다.
전술한 내용은 후술할 발명의 특허 청구 범위를 보다 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개설하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다.
또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용되어질 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가능하다.
이상과 같이 본 발명은 플로팅 전극을 포함한 모의실험 영역의 전기적인 특성을 분석하는데 있어서 플로팅 전극을 위한 추가적인 물리방정식이나 복잡한 처리 알고리즘 없이 간단하고 쉽게 전산 모사를 수행할 수 있는 방법을 제공한다. 또한, 플로팅 전극을 포함된 최신 제품들에 대하여 빠르고 정확한 특성분석 결과를 제공하여 신기술을 개발할 수 있는 환경을 제공한다.
도1은 플로팅 전극을 포함한 전산 모사 영역에 대한 작업 흐름도.
도2는 일반적인 유전체 영역에 대한 임의의 전산 모사 영역.
도2a는 도2의 전산 모사 영역에 절점 번호를 부여했을 때의 연결표와 시스템 행렬.
도3은 플로팅 전극을 포함한 임의의 전산 모사 영역.
도3a는 도3의 전산 모사 영역에 절점 번호를 부여했을 때의 연결표와 시스템 행렬.
<도면의 주요 부분에 대한 부호의 설명>
200 : 모의실험 영역
201 : 절점 번호
202 : 요소 번호
301 : 플로팅 전극 영역

Claims (1)

  1. 플로팅 전극을 포함하고 있는 구조에 대하여 수치 해석 전산 모사를 하는 방법에 있어서,
    (a) 전산 모사를 하고자 하는 전산 모사 실험 영역 내에 플로팅 전극이 있는지를 판단하는 단계;
    (b) 하나로 전기적 접속된 플로팅 전극 단위를 하나의 절점으로 처리하여 같은 절점 번호를 부여하는 단계; 및
    (c) 플로팅 전극 영역의 전기적인 특성 해석 값을 부여된 절점 번호에 따라 데이터 저장 공간에 저장하되, 동일한 절점 번호에 해당되는 영역은 모두 동일한 값으로 저장되는 단계
    를 포함하는 전산 모사 방법.
KR10-2004-0007743A 2004-02-06 2004-02-06 플로팅 전극을 포함한 전극 구조를 처리하는 전산 모사 방법 KR100526708B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2004-0007743A KR100526708B1 (ko) 2004-02-06 2004-02-06 플로팅 전극을 포함한 전극 구조를 처리하는 전산 모사 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2004-0007743A KR100526708B1 (ko) 2004-02-06 2004-02-06 플로팅 전극을 포함한 전극 구조를 처리하는 전산 모사 방법

Publications (2)

Publication Number Publication Date
KR20040028881A KR20040028881A (ko) 2004-04-03
KR100526708B1 true KR100526708B1 (ko) 2005-11-09

Family

ID=37330758

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-0007743A KR100526708B1 (ko) 2004-02-06 2004-02-06 플로팅 전극을 포함한 전극 구조를 처리하는 전산 모사 방법

Country Status (1)

Country Link
KR (1) KR100526708B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291270A (ja) * 1993-04-02 1994-10-18 Sony Corp フローティングゲートデバイスのシミュレーション方法
JPH11121736A (ja) * 1997-10-20 1999-04-30 Matsushita Electron Corp 半導体デバイスシミュレーション用データ作成装置
KR20050079250A (ko) * 2004-02-05 2005-08-10 인하대학교 산학협력단 플로팅 전극을 포함한 구조에 대한 수치 해석 전산 모사방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291270A (ja) * 1993-04-02 1994-10-18 Sony Corp フローティングゲートデバイスのシミュレーション方法
JPH11121736A (ja) * 1997-10-20 1999-04-30 Matsushita Electron Corp 半導体デバイスシミュレーション用データ作成装置
KR20050079250A (ko) * 2004-02-05 2005-08-10 인하대학교 산학협력단 플로팅 전극을 포함한 구조에 대한 수치 해석 전산 모사방법

Also Published As

Publication number Publication date
KR20040028881A (ko) 2004-04-03

Similar Documents

Publication Publication Date Title
EP2068262A1 (en) Numerical simulation with anisotropic local grid refinement
Wang et al. Memcapacitor model and its application in a chaotic oscillator
US20100058258A1 (en) Method of Estimating a Leakage Current in a Semiconductor Device
CN112655071A (zh) 学习装置、推断装置以及已学习模型
Oono et al. Conformation space renormalization of polymers. I. Single chain equilibrium properties using Wilson‐type renormalization
Margulis et al. Symmetry breaking of the triiodide ion in acetonitrile solution
Iverson et al. A floating random-walk algorithm for extracting electrical capacitance
Trygubenko et al. Kinetic analysis of discrete path sampling stationary point databases
Lee et al. Resolving critical dimension drift over time in plasma etching through virtual metrology based wafer-to-wafer control
Mirić et al. Electron swarm properties under the influence of a very strong attachment in SF6 and CF3I obtained by Monte Carlo rescaling procedures
KR100526708B1 (ko) 플로팅 전극을 포함한 전극 구조를 처리하는 전산 모사 방법
Hara et al. Effects of macroparticle weighting in axisymmetric particle-in-cell Monte Carlo collision simulations
Kim et al. Two‐dimensional analysis for the transition from nonlocal to local electron kinetics and its effect on the spatial uniformity of a capacitively coupled plasma
KR20050080497A (ko) 플로팅 전극을 포함한 전극 구조를 처리하는 전산 모사 방법
Magnone et al. Numerical simulation and modeling of thermal transient in silicon power devices
US20040049370A1 (en) Self adjusting linear MOSFET simulation techniques
Huang et al. Reliability analysis for flexible electronics: Case study of integrated a-Si: H TFT scan driver
Neogi et al. Design space analysis of novel interconnect constructs for 22nm FDX technology
US10019540B2 (en) System and method for layout-related variation analysis
Brendler et al. Gate mapping impact on variability robustness in FinFET technology
Tomar et al. Multi‐precision binary multiplier architecture for multi‐precision floating‐point multiplication
KR20060099025A (ko) 전기적인 특성 분석을 위한 전산모사 방법
Nakano et al. Improved method of simulated annealing for unreachable solution space
Kang et al. Demographic-noise-induced fixation in subdivided populations with migration
Andrieu et al. Online sampling for parameter estimation in general state space models

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121026

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131022

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141027

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151026

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161021

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20171017

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20181029

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 15