KR100522704B1 - 영상 스티킹이 방지되는 방전 디스플레이 장치 - Google Patents

영상 스티킹이 방지되는 방전 디스플레이 장치 Download PDF

Info

Publication number
KR100522704B1
KR100522704B1 KR1020040037668A KR20040037668A KR100522704B1 KR 100522704 B1 KR100522704 B1 KR 100522704B1 KR 1020040037668 A KR1020040037668 A KR 1020040037668A KR 20040037668 A KR20040037668 A KR 20040037668A KR 100522704 B1 KR100522704 B1 KR 100522704B1
Authority
KR
South Korea
Prior art keywords
image
discharge
frame data
electrode lines
edges
Prior art date
Application number
KR1020040037668A
Other languages
English (en)
Inventor
이호
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040037668A priority Critical patent/KR100522704B1/ko
Application granted granted Critical
Publication of KR100522704B1 publication Critical patent/KR100522704B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
    • G09G5/222—Control of the character-code memory
    • G09G5/227—Resolution modifying circuits, e.g. variable screen formats, resolution change between memory contents and display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/298—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/646—Circuits for processing colour signals for image enhancement, e.g. vertical detail restoration, cross-colour elimination, contour correction, chrominance trapping filters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명에 따른 방전 디스플레이 장치는 방전 디스플레이 패널 및 이 방전 디스플레이 패널을 구동하는 구동 장치를 포함한다. 여기에서, 구동 장치가 영상 판별기, 가장자리 검출기, 필터, 및 제어기를 포함한다. 영상 판별기는 입력되는 프레임 데이터의 계조 변화율에 따라 정지 영상과 동영상을 판별하여 판별 신호를 주기적으로 발생시킨다. 가장자리 검출기는 입력되는 제어 신호에 따라 상기 프레임 데이터의 영상의 윤곽-가장자리들의 위치를 검출한다. 필터는 상기 제어 신호에 따라 상기 윤곽-가장자리들과 그 주위 영역들과의 계조 차이들을 줄인다. 제어기는 영상 판별기로부터의 판별 신호에 따라 상기 제어 신호를 발생시킨다.

Description

영상 스티킹이 방지되는 방전 디스플레이 장치{Discharge display apparatus wherein image sticking is prevented}
본 발명은, 방전 디스플레이 장치에 관한 것으로서, 보다 상세하게는, 방전 디스플레이 패널 및 이 방전 디스플레이 패널을 구동하는 구동 장치를 포함한 방전 디스플레이 장치에 관한 것이다.
도 1은 통상적인 방전 디스플레이 패널로서의 3-전극 면방전 방식의 플라즈마 디스플레이 패널의 구조를 보여준다. 도 2는 도 1의 패널의 한 디스플레이 셀의 예를 보여준다. 도 1 및 2를 참조하면, 통상적인 면방전 플라즈마 디스플레이 패널(1)의 앞쪽 및 뒤쪽 글라스 기판들(10, 13) 사이에는, 어드레스 전극 라인들(AR1, ..., ABm), 유전체층(11, 15), Y 전극 라인들(Y1, ..., Y n), X 전극 라인들(X1, ..., Xn), 형광체(16), 격벽(17) 및 보호층으로서의 일산화마그네슘(MgO)층(12)이 마련되어 있다.
어드레스 전극 라인들(AR1, ..., ABm)은 뒤쪽 글라스 기판(13)의 앞쪽에 일정한 패턴으로 형성된다. 하부 유전체층(15)은 어드레스 전극 라인들(AR1, ..., ABm )의 앞쪽에서 전면(全面) 도포된다. 하부 유전체층(15)의 앞쪽에는 격벽(17)들이 어드레스 전극 라인들(AR1, ..., ABm)과 평행한 방향으로 형성된다. 이 격벽(17)들은 각 디스플레이 셀의 방전 영역을 구획하고 각 디스플레이 셀 사이의 광학적 간섭(cross talk)을 방지하는 기능을 한다. 형광층(16)은 격벽(17)들 사이에 도포된다.
X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)은 어드레스 전극 라인들(AR1, ..., ABm)과 교차되도록 앞쪽 글라스 기판(10)의 뒤쪽에 일정한 패턴으로 형성된다. 각 교차점은 상응하는 디스플레이 셀을 설정한다. 각 X 전극 라인(X1, ..., Xn)과 각 Y 전극 라인(Y1, ..., Yn)은 ITO(Indium Tin Oxide) 등과 같은 투명한 도전성 재질의 투명 전극 라인(도 2의 Xna, Yna)과 전도도를 높이기 위한 금속 전극 라인(도 2의 Xnb, Ynb)이 결합되어 형성된다. 앞쪽 유전체층(11)은 X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)의 뒤쪽에 전면(全面) 도포되어 형성된다. 강한 전계로부터 패널(1)을 보호하기 위한 보호층(12) 예를 들어, 일산화마그네슘(MgO)층은 앞쪽 유전체층(11)의 뒤쪽에 전면 도포되어 형성된다. 방전 공간(14)에는 플라즈마 형성용 가스가 밀봉된다.
이와 같은 플라즈마 디스플레이 패널에 기본적으로 적용되는 구동 방법(미국 특허 제5,541,618호 참조)에서는, 리셋팅(resetting), 어드레싱(addressing), 및 유지-방전(sustaining-discharge) 단계들이 단위 서브필드에서 순차적으로 수행된다. 리셋팅 단계에서는 모든 디스플레이 셀들의 전하 상태들이 균일해진다. 어드레싱 단계에서는, 선택된 디스플레이 셀들에 소정의 벽전압이 생성된다. 유지-방전 단계에서는, 모든 XY 전극 라인쌍들에 소정의 교류 전압이 인가됨으로써 어드레싱 단계에서 상기 벽전압이 형성된 디스플레이 셀들이 유지-방전을 일으킨다. 이 유지-방전 단계에 있어서, 유지-방전을 일으키는 선택된 디스플레이 셀들의 방전 공간(14) 즉, 가스층에서 플라즈마가 형성되고, 그 자외선 방사에 의하여 형광층(16)이 여기되어 빛이 발생된다.
상기와 같은 방전 디스플레이 패널(1)의 구동 장치에는 영상 처리부, 제어부, 구동부들, 및 전원 공급부가 구비된다. 영상 처리부는 외부 아날로그 영상 신호를 디지털 신호로 변환하여 내부 영상 신호 예를 들어, 각각 8 비트의 적색(R), 녹색(G) 및 청색(B) 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호들을 발생시킨다. 제어부는 구동부들이 동작할 수 있는 구동 제어 신호들을 발생시킨다. 구동부들은 방전 디스플레이 패널의 각 전극 라인들에 구동 신호들을 인가한다. 전원 공급부는, 구동부들에 구동 전위들을 공급하고, 구동부들과 제어부에 동작 전위들을 공급한다.
상기와 같은 방전 디스플레이 패널(1) 및 그 구동 장치를 구비한 방전 디스플레이 장치에 있어서, 어느 한 정지 영상이 상당한 시간 동안에 디스플레이되는 경우, 형광층(16)의 선택된 영역들이 가열됨으로 인하여, 상기 정지 영상의 윤곽 잔상이 다음 영상에 겹쳐져 디스플레이되는 영상 스티킹(image sticking)이 발생되는 문제점이 있다.
본 발명의 목적은, 정지 영상의 윤곽 잔상이 다음 영상에 겹쳐져 디스플레이되는 영상 스티킹(image sticking)이 방지될 수 있는 방전 디스플레이 장치를 제공하는 것이다.
상기 목적을 이루기 위한 본 발명의 방전 디스플레이 장치는 방전 디스플레이 패널 및 상기 방전 디스플레이 패널을 구동하는 구동 장치를 포함한다. 여기에서, 상기 구동 장치가 영상 판별기, 가장자리 검출기, 필터, 및 제어기를 포함한다. 상기 영상 판별기는 입력되는 프레임 데이터의 계조 변화율에 따라 정지 영상과 동영상을 판별하여 판별 신호를 주기적으로 발생시킨다. 상기 가장자리 검출기는 입력되는 제어 신호에 따라 상기 프레임 데이터의 영상의 윤곽-가장자리들의 위치를 검출한다. 상기 필터는 상기 제어 신호에 따라 상기 윤곽-가장자리들과 그 주위 영역들과의 계조 차이들을 줄인다. 상기 제어기는 상기 영상 판별기로부터의 상기 판별 신호에 따라 상기 제어 신호를 발생시킨다.
본 발명의 상기 방전 디스플레이 장치에 의하면, 설정 시간을 경과할 때까지 정지 영상의 프레임 데이터가 발생되는 경우, 상기 윤곽-가장자리들의 위치가 검출되어 상기 윤곽-가장자리들과 그 주위 영역들과의 계조 차이들이 줄어든다. 이에 따라, 형광층의 선택된 영역들이 가열됨이 방지되어, 상기 정지 영상의 윤곽 잔상이 다음 영상에 겹쳐져 디스플레이되는 영상 스티킹(image sticking)이 방지될 수 있다.
이하, 본 발명에 따른 바람직한 실시예가 상세히 설명된다. 여기에서, 본 발명의 방전 디스플레이 장치에 포함된 방전 디스플레이 패널로서의 플라즈마 디스플레이 패널에 대해서는 도 1 및 2를 참조하여 설명한 바와 같다.
도 3은 본 발명에 따른 방전 디스플레이 장치로서의 플라즈마 디스플레이 장치에서의 구동 방식을 보여준다. 도 3을 참조하면, 모든 단위 프레임들 각각은 시분할 계조 디스플레이를 실현하기 위하여 8 개의 서브필드들(SF1, ..., SF8)로 분할된다. 또한, 각 서브필드(SF1, ..., SF8)는 리셋팅 시간(R1, ..., R 8), 어드레싱 시간(A1, ..., A8), 및 유지-방전 시간(S1, ..., S8)로 분할된다.
모든 디스플레이 셀들의 방전 조건들은 각 리셋팅 시간(R1, ..., R8)에서 균일해지면서 동시에 다음 단계에서 수행될 어드레싱에 적합해지도록 된다.
각 어드레싱 시간(A1, ..., A8)에서는, 어드레스 전극 라인들(도 1의 AR1 , ..., ABm)에 디스플레이 데이터 신호들이 인가됨과 동시에 각 Y 전극 라인(Y1, ..., Yn)에 상응하는 주사 펄스가 순차적으로 인가된다. 이에 따라 주사 펄스가 인가되는 동안에 높은 레벨의 디스플레이 데이터 신호들이 인가되면 상응하는 방전셀에서 어드레싱 방전에 의하여 벽전하들이 형성되며, 그렇지 않은 방전셀에서는 벽전하들이 형성되지 않는다.
각 유지-방전 시간(S1, ..., S8)에서는, 모든 Y 전극 라인들(Y1, ..., Y n)과 모든 X 전극 라인들(X1, ..., Xn)에 유지-방전 펄스가 교호하게 인가되어, 상응하는 어드레싱 시간(A1, ..., A8)에서 벽전하들이 형성된 방전셀들에서 디스플레이 방전을 일으킨다. 따라서 플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 유지-방전 시간(S1, ..., S8)의 길이에 비례한다. 단위 프레임에서 차지하는 유지-방전 시간(S1, ..., S8)의 길이는 255T(T는 단위 시간)이다. 따라서 단위 프레임에서 한 번도 디스플레이되지 않은 경우를 포함하여 256 계조로써 디스플레이할 수 있다.
여기서, 제1 서브필드(SF1)의 유지-방전 시간(S1)에는 20에 상응하는 시간(1T)이, 제2 서브필드(SF2)의 유지-방전 시간(S2)에는 21에 상응하는 시간(2T)이, 제3 서브필드(SF3)의 유지-방전 시간(S3)에는 22에 상응하는 시간(4T)이, 제4 서브필드(SF4)의 유지-방전 시간(S4)에는 23에 상응하는 시간(8T)이, 제5 서브필드(SF5)의 유지-방전 시간(S5)에는 24에 상응하는 시간(16T)이, 제6 서브필드(SF6)의 유지-방전 시간(S6)에는 25에 상응하는 시간(32T)이, 제7 서브필드(SF7)의 유지-방전 시간(S7)에는 26에 상응하는 시간(64T)이, 그리고 제8 서브필드(SF8)의 유지-방전 시간(S8)에는 27에 상응하는 시간(128T)이 각각 설정된다.
이에 따라, 8 개의 서브필드들중에서 디스플레이될 서브필드를 적절히 선택하면, 어느 서브필드에서도 디스플레이되지 않는 0(영) 계조를 포함하여 모두 256 계조의 디스플레이가 수행될 수 있다.
도 4는 도 3의 단위 서브-필드(SF)에서 도 1의 플라즈마 디스플레이 패널(1)의 전극 라인들에 인가되는 신호들을 보여준다. 도 4에서 참조부호 SAR1..ABm은 각 어드레스 전극 라인(도 1의 AR1, AG1, ..., AGm, ABm)에 인가되는 구동 신호를, SX1..Xn은 X 전극 라인들(도 1의 X1, ...Xn)에 인가되는 구동 신호를, 그리고 S Y1, ..., SYn은 각 Y 전극 라인(도 1의 Y1, ...Yn)에 인가되는 구동 신호를 가리킨다.
도 4를 참조하면, 단위 서브-필드(SF)의 리셋팅 시간(R)의 제1 시간(t1 ~ t2)에서는, 먼저 X 전극 라인들(X1, ..., Xn)에 인가되는 전압이 접지 전압(V G)으로부터 제2 전압(VS)까지 지속적으로 상승된다. 여기서, Y 전극 라인들(Y1, ..., Y n)과 어드레스 전극 라인들(AR1, ..., ABm)에는 접지 전압(VG)이 인가된다. 이에 따라, X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn ) 사이, 및 X 전극 라인들(X1, ..., Xn)과 어드레스 전극 라인들(A1, ..., Am) 사이에 약한 방전이 일어나면서 X 전극 라인들(X1, ..., Xn) 주위에 부극성의 벽전하들이 형성된다.
벽전하 축적 시간으로서의 제2 시간(t2 ~ t3)에서는, Y 전극 라인들(Y1, ..., Yn)에 인가되는 전압이 제2 전압(VS)으로부터 제2 전압(VS)보다 제4 전압(VSET)만큼 더 높은 제1 전압(VSET+VS)까지 지속적으로 상승된다. 여기서, X 전극 라인들(X1, ..., Xn)과 어드레스 전극 라인들(AR1, ..., ABm )에는 접지 전압(VG)이 인가된다. 이에 따라, Y 전극 라인들(Y1, ..., Yn)과 X 전극 라인들(X1, ..., Xn) 사이에 약한 방전이 일어나는 한편, Y 전극 라인들(Y1, ..., Yn)과 어드레스 전극 라인들(AR1, ..., ABm) 사이에 더욱 약한 방전이 일어난다. 여기서, Y 전극 라인들(Y1, ..., Yn)과 어드레스 전극 라인들(AR1, ..., ABm ) 사이의 방전보다 Y 전극 라인들(Y1, ..., Yn)과 X 전극 라인들(X1, ..., Xn) 사이의 방전이 더 강해지는 이유는, X 전극 라인들(X1, ..., Xn) 주위에 부극성의 벽전하들이 형성되어 있었기 때문이다. 이에 따라, Y 전극 라인들(Y1, ..., Yn) 주위에는 부극성 벽전하들이 많이 형성되고, X 전극 라인들(X1, ..., Xn) 주위에는 정극성의 벽전하들이 형성되며, 어드레스 전극 라인들(AR1, ..., ABm) 주위에는 정극성의 벽전하들이 적게 형성된다.
벽전하 배분 시간으로서의 제3 시간(t3 ~ t4)에서는, X 전극 라인들(X1, ..., Xn)에 인가되는 전압이 제2 전압(VS)으로 유지된 상태에서, Y 전극 라인들(Y 1, ..., Yn)에 인가되는 전압이 제2 전압(VS)으로부터 제3 전압으로서의 접지 전압(V G)까지 지속적으로 하강된다. 여기서, 어드레스 전극 라인들(AR1, ..., ABm)에는 접지 전압(VG)이 인가된다. 이에 따라, X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn) 사이의 약한 방전으로 인하여, Y 전극 라인들(Y1, ..., Yn) 주위의 부극성의 벽전하들의 일부가 X 전극 라인들(X1, ..., Xn) 주위로 이동한다. 이에 따라, X 전극 라인들(X1, ..., Xn)의 벽전위(wall electric-potential)가 어드레스 전극 라인들(AR1, ..., ABm)의 벽전위보다 낮고 Y 전극 라인들(Y1, ..., Y n)의 벽전위보다 높아진다. 이에 따라, 이어지는 어드레싱 시간(A)에서 선택된 어드레스 전극 라인들과 Y 전극 라인 사이의 대향 방전에 요구되는 어드레싱 전압(VA-VG)이 낮아질 수 있다. 한편, 모든 어드레스 전극 라인들(AR1, ..., ABm)에는 접지 전압(VG )이 인가되므로, 어드레스 전극 라인들(AR1, ..., ABm)은 X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)에 대하여 방전을 수행하고, 이 방전으로 인하여 어드레스 전극 라인들(AR1, ..., ABm) 주위의 정극성의 벽전하들이 소멸한다.
이어지는 어드레싱 시간(A)에서, 어드레스 전극 라인들에 디스플레이 데이터 신호가 인가되고, 제2 전압(VS)보다 낮은 제5 전압(VSCAN)으로 바이어싱된 Y 전극 라인들(Y1, ..., Yn)에 접지 전압(VG)의 주사 신호가 순차적으로 인가됨에 따라, 원활한 어드레싱이 수행될 수 있다. 각 어드레스 전극 라인(AR1, ..., ABm)에 인가되는 디스플레이 데이터 신호는 디스플레이 셀을 선택할 경우에 정극성 어드레싱 전압(VA)이, 그렇지 않을 경우에 접지 전압(VG)이 인가된다. 이에 따라 접지 전압(VG)의 주사 펄스가 인가되는 동안에 정극성 어드레싱 전압(VA)의 디스플레이 데이터 신호가 인가되면 상응하는 디스플레이 셀에서 어드레싱 방전에 의하여 벽전하들이 형성되며, 그렇지 않은 디스플레이 셀에서는 벽전하들이 형성되지 않는다. 여기서, 보다 정확하고 효율적인 어드레싱 방전을 위하여, X 전극 라인들(X1, ...Xn)에 제2 전압(VS)이 유지된다.
이어지는 디스플레이-유지 시간(S)에서는, 모든 Y 전극 라인들(Y1, ...Yn)과 X 전극 라인들(X1, ...Xn)에 제2 전압(VS)의 디스플레이-유지 펄스들이 교호하게 인가되어, 상응하는 어드레싱 시간(A)에서 벽전하들이 형성된 디스플레이 셀들에서 디스플레이-유지를 위한 방전을 일으킨다.
도 4 및 5를 참조하면, 본 발명에 따른 방전 디스플레이 장치로서의 플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널(1), 영상 처리부(56), 제어부(62), 어드레스 구동부(53), X 구동부(54), Y 구동부(65), 및 전원 공급부(61)를 포함한다.
플라즈마 디스플레이 패널(1)에 대해서는 도 1 및 2를 참조하여 설명한 바와 같다. 영상 처리부(66)는 외부 영상 신호 예를 들어, 비데오 신호(SVID) 및 디지털-텔레비젼(Digital TV) 신호(SDTV)를 디지털 신호로서의 내부 영상 신호로 변환시킨다. 여기에서, 내부 영상 신호는 예를 들어, 각각 8 비트의 적색(R), 녹색(G) 및 청색(B) 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호들을 포함한다.
이 영상 처리부(66)는, 설정 시간을 경과할 때까지 정지 영상의 프레임 데이터가 발생되는 경우, 윤곽-가장자리들의 위치를 검출하여 윤곽-가장자리들과 그 주위 영역들과의 계조 차이들을 줄인다. 이에 따라, 형광층의 선택된 영역들이 가열됨이 방지되어, 상기 정지 영상의 윤곽 잔상이 다음 영상에 겹쳐져 디스플레이되는 영상 스티킹(image sticking)이 방지될 수 있다. 이와 관련하여, 영상 처리부(66)의 내부 구성 및 동작은 도 6 및 7을 참조하여 상세히 설명될 것이다.
제어부(62)는 영상 처리부(66)로부터의 내부 영상 신호에 따라 데이터 신호들(SA), X 제어 신호들(SX), 및 Y 제어 신호들(SY)을 발생시킨다. 어드레스 구동부(63)는 제어부(62)로부터의 데이터 신호들(SA)에 따라 플라즈마 디스플레이 패널(1)의 어드레스 전극 라인들(도 1의 AR1, AG1, ..., AGm, ABm )을 구동한다. X 구동부(64)는 제어부(62)로부터의 X 제어 신호들(SX)에 따라 X 전극 라인들(도 1의 X1, ..., Xn)을 구동한다. Y 구동부(65)는 제어부(62)로부터의 Y 제어 신호들(S Y)에 따라 Y 전극 라인들(도 1의 Y1, ..., Yn)을 구동한다.
도 6을 참조하면, 도 5의 영상 처리부(66)는 제1 및 제2 아날로그/디지털 변환기들(661, 662), 디인터레이서(Deinterlacer, 663), 영상 판별기(664), 가장자리 검출기(665), 필터(666), 마이크로컴퓨터(667), 스캐일러(664), 및 휘도 조절기(665)를 포함한다.
제1 및 제2 아날로그/디지털 변환기들(661, 662)은 비데오 신호(SVID) 및 디지털-텔레비젼(Digital TV) 신호(SDTV)를 디지털 영상 신호들(S661, S662 )로 변환시킨다. 여기에서, 디지털 신호는 예를 들어, 각각 8 비트의 적색(R), 녹색(G) 및 청색(B) 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호들을 포함한다.
디인터레이서(663)는 인터레이싱(interlacing) 방식의 비데오 신호(S661)를 프로그래시브(progressive) 방식의 영상 신호(S663)로 변환시킨다. 참고로, 제2 아날로그/디지털 변환기(662)로부터의 디지털-텔레비젼 신호(S662)는 프로그래시브 (progressive) 방식이므로, 디인터레이서(663)를 경유하지 않는다.
영상 판별기(664)는 입력되는 프레임 데이터(S662, S663)의 계조 변화율에 따라 정지 영상과 동영상을 판별하여 판별 신호(SIN)를 주기적으로 발생시킨다. 또한, 영상 판별기(664)는 프레임 데이터를 가장자리 검출기(664)에 입력시킨다.
가장자리 검출기(665)는 제어기로서의 마이크로컴퓨터(667)로부터 입력되는 제어 신호(SOUT)에 따라 영상 판별기(664)로부터의 프레임 데이터의 영상의 윤곽-가장자리들의 위치를 검출한다. 이에 따라, 설정 시간을 경과할 때까지 정지 영상의 프레임 데이터가 발생되는 경우, 가장자리 검출기(665)는 프레임 데이터 및 윤곽-가장자리들의 위치 데이터(S665)를 필터(666)에 입력시킨다.
필터(666)는 마이크로컴퓨터(667)로부터 입력되는 제어 신호(SOUT)에 따라 상기 윤곽-가장자리들과 그 주위 영역들과의 계조 차이들을 줄인다.
마이크로컴퓨터(667) 영상 판별기(664)로부터의 판별 신호(SIN)에 따라 제어 신호(SOUT)를 발생시킨다. 이에 따라, 설정 시간 예를 들어, 9초를 경과할 때까지 정지 영상의 프레임 데이터가 발생되는 경우, 윤곽-가장자리들의 위치가 검출되어 상기 윤곽-가장자리들과 그 주위 영역들과의 계조 차이들이 줄어든다. 이와 같은 마이크로컴퓨터(667)의 동작 알고리듬은 도 7을 참조하여 단계적으로 설명될 것이다.
스캐일러(664)는 필터(666)로부터의 프레임 데이터(S666)의 스캐일(scale)을 조정한다. 여기에서, 프레임 데이터(S666) 각각의 스캐일이 디스플레이 패널(1)의 해상도에 적합하도록 조정된다.
휘도 조절기(669)는 각 프레임의 총 평균 휘도가 상한 값을 넘지 않도록 각 프레임의 계조들을 조절한다.
도 6 및 7을 참조하여 마이크로컴퓨터(667)의 동작 알고리듬을 단계적으로 설명하면 다음과 같다.
먼저, 영상 판별기(664)로부터의 판별 신호(SIN)가 논리 '1'의 상태가 아니면, 즉, 영상 판별기(664)에 입력된 프레임 데이터(S662, S663)가 동영상이면(단계 S1), 마이크로컴퓨터(667)는 논리 '0' 상태의 제어 신호(SOUT)를 발생시킨다(단계 S7). 이에 따라, 가장자리 검출기(665)와 필터(666)는 프레임 데이터를 그냥 통과시킨다.
한편, 영상 판별기(664)로부터의 판별 신호(SIN)가 논리 '1'의 상태이면, 즉, 영상 판별기(664)에 입력된 프레임 데이터(S662, S663)가 정지 영상이면(단계 S1), 마이크로컴퓨터(667)는 내부 타이머의 구동을 시작한다(단계 S2). 다음에, 영상 판별기(664)로부터의 판별 신호(SIN)가 논리 '0'의 상태로 전환되면, 즉, 동영상의 프레임 데이터가 영상 판별기(664)에 입력되면(단계 S3), 마이크로컴퓨터(667)는 내부 타이머의 구동을 종료한다(단계 S4). 즉, 마이크로컴퓨터(667)는 정지 영상의 프레임 데이터가 유지되는 시간을 측정한다.
다음에, 측정 시간 즉, 정지 영상의 프레임 데이터가 유지되는 시간이 9초를 경과하지 않았으면(단계 S5), 마이크로컴퓨터(667)는 논리 '0' 상태의 제어 신호(SOUT)를 발생시킨다(단계 S7). 이에 따라, 가장자리 검출기(665)와 필터(666)는 프레임 데이터를 그냥 통과시킨다. 하지만, 정지 영상의 프레임 데이터가 유지되는 시간이 9초를 경과하였으면(단계 S5), 마이크로컴퓨터(667)는 논리 '1' 상태의 제어 신호(SOUT)를 발생시킨다(단계 S6). 이에 따라, 가장자리 검출기(665)에 의하여 윤곽-가장자리들의 위치가 검출되어, 필터(668)에 의하여 상기 윤곽-가장자리들과 그 주위 영역들과의 계조 차이들이 줄어든다. 이에 따라, 형광층의 선택된 영역들 즉, 윤곽-가장자리에 상응하는 영역들이 가열됨이 방지되어, 상기 정지 영상의 윤곽 잔상이 다음 영상에 겹쳐져 디스플레이되는 영상 스티킹(image sticking)이 방지될 수 있다.
상기 단계들은 종료 신호가 입력될 때까지 반복하여 수행된다(단계 S8).
이상 설명된 바와 같이, 본 발명에 따른 방전 디스플레이 장치에 의하면, 설정 시간을 경과할 때까지 정지 영상의 프레임 데이터가 발생되는 경우, 윤곽-가장자리들의 위치가 검출되어 윤곽-가장자리들과 그 주위 영역들과의 계조 차이들이 줄어든다. 이에 따라, 형광층의 선택된 영역들이 가열됨이 방지되어, 정지 영상의 윤곽 잔상이 다음 영상에 겹쳐져 디스플레이되는 영상 스티킹(image sticking)이 방지될 수 있다.
본 발명은, 상기 실시예에 한정되지 않고, 청구범위에서 정의된 발명의 사상 및 범위 내에서 당업자에 의하여 변형 및 개량될 수 있다.
도 1은 통상적인 방전 디스플레이 패널로서의 3-전극 면방전 방식의 플라즈마 디스플레이 패널의 구조를 보여주는 내부 사시도이다.
도 2는 도 1의 패널의 한 디스플레이 셀의 예를 보여주는 단면도이다.
도 3은 본 발명에 따른 방전 디스플레이 장치에서의 구동 방식을 보여주는 타이밍도이다.
도 4는 도 3의 단위 서브-필드에서 도 1의 플라즈마 디스플레이 패널의 전극 라인들에 인가되는 신호들의 파형도이다.
도 5는 본 발명에 따른 방전 디스플레이 장치로서의 플라즈마 디스플레이 장치를 보여주는 블록도이다.
도 6은 도 5의 영상 처리부의 내부 구성을 보여주는 블록도이다.
도 7은 도 6의 마이크로컴퓨터의 동작 알고리듬을 보여주는 흐름도이다.
<도면의 주요 부분에 대한 부호의 설명>
1...플라즈마 디스플레이 패널, 10...앞쪽 글라스 기판,
11, 15...유전체층, 12...보호층,
13...뒤쪽 글라스 기판, 14...방전 공간,
16...형광층, 17...격벽,
X1, ..., Xn...X 전극 라인, Y1, ..., Yn...Y 전극 라인,
AR1, ..., ABm...어드레스 전극 라인, Xna, Yna...투명 전극 라인,
Xnb, Ynb...금속 전극 라인, SF1, ...SF8 ...서브필드,
SY...Y 구동 제어 신호, SX...X 구동 제어 신호,
SA...어드레스 구동 제어 신호, 61...전원 공급부,
62...논리 제어부, 53...어드레스 구동부,
54...X 구동부, 55...Y 구동부,
56...영상 처리부.

Claims (4)

  1. 방전 디스플레이 패널 및 상기 방전 디스플레이 패널을 구동하는 구동 장치를 포함한 방전 디스플레이 장치에 있어서,
    상기 구동 장치가,
    입력되는 프레임 데이터의 계조 변화율에 따라 정지 영상과 동영상을 판별하여 판별 신호를 주기적으로 발생시키는 영상 판별기;
    입력되는 제어 신호에 따라 상기 프레임 데이터의 영상의 윤곽-가장자리들의 위치를 검출하는 가장자리 검출기;
    상기 제어 신호에 따라 상기 윤곽-가장자리들과 그 주위 영역들과의 계조 차이들을 줄이는 필터; 및
    상기 영상 판별기로부터의 상기 판별 신호에 따라 상기 제어 신호를 발생시키는 제어기를 포함한 방전 디스플레이 장치.
  2. 제1항에 있어서,
    설정 시간을 경과할 때까지 정지 영상의 프레임 데이터가 발생되는 경우, 상기 윤곽-가장자리들의 위치가 검출되어 상기 윤곽-가장자리들과 그 주위 영역들과의 계조 차이들이 줄어드는 방전 디스플레이 장치.
  3. 제2항에 있어서,
    상기 영상 판별기가 상기 프레임 데이터를 상기 가장자리 검출기에 입력시키는 방전 디스플레이 장치.
  4. 제3항에 있어서,
    상기 설정 시간을 경과할 때까지 정지 영상의 프레임 데이터가 발생되는 경우, 상기 가장자리 검출기가 프레임 데이터 및 윤곽-가장자리들의 위치 데이터를 상기 필터에 입력시키는 방전 디스플레이 장치.
KR1020040037668A 2004-05-27 2004-05-27 영상 스티킹이 방지되는 방전 디스플레이 장치 KR100522704B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040037668A KR100522704B1 (ko) 2004-05-27 2004-05-27 영상 스티킹이 방지되는 방전 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040037668A KR100522704B1 (ko) 2004-05-27 2004-05-27 영상 스티킹이 방지되는 방전 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR100522704B1 true KR100522704B1 (ko) 2005-10-19

Family

ID=37305502

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040037668A KR100522704B1 (ko) 2004-05-27 2004-05-27 영상 스티킹이 방지되는 방전 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR100522704B1 (ko)

Similar Documents

Publication Publication Date Title
KR100637240B1 (ko) 효율적인 화소 구조를 가진 디스플레이 패널 및 그 구동방법
KR100603297B1 (ko) 패널 구동 방법, 패널 구동 장치 및 디스플레이 패널
KR100522704B1 (ko) 영상 스티킹이 방지되는 방전 디스플레이 장치
KR100522706B1 (ko) 디더링 노이즈가 방지되는 방전 디스플레이 장치
KR100911005B1 (ko) 외부 압력에 따라 휘도가 조정되는 방전 디스플레이 장치
KR100522710B1 (ko) 순간적 전원 변동에 대처하는 방전 디스플레이 장치
KR100637133B1 (ko) 플라즈마 디스플레이 패널의 잔상 발생 방지 방법 및 장치
KR100670356B1 (ko) 격벽판의 내부에 3 전극들이 형성된 방전 디스플레이 장치
KR100603307B1 (ko) 개선된 동작 시퀀스를 가진 방전 표시 장치
KR100829749B1 (ko) 효과적인 어드레싱을 위한 방전 디스플레이 패널의 구동방법
KR100581877B1 (ko) 플라즈마 디스플레이 패널 구동방법
KR100625981B1 (ko) 패널구동방법 및 장치
KR100603371B1 (ko) 어드레스 전극라인별로 상승시간이 다른 펄스를 인가하는플라즈마 디스플레이 패널의 구동 방법
KR100424264B1 (ko) 초기 상태의 개선을 위한 플라즈마 디스플레이 패널의구동 방법
KR100573113B1 (ko) 효율적인 리셋팅이 수행되는 플라즈마 디스플레이 패널의구동 방법
KR100581879B1 (ko) 플라즈마 디스플레이 패널의 어드레스 전압 제어방법
KR20050049671A (ko) 누적 동작-시간에 따라 구동 전압들이 변하는 방전 표시장치
KR20050112794A (ko) 의사-윤곽 발생이 효율적으로 방지되는 방전 디스플레이장치
KR100719565B1 (ko) 저계조 디스플레이의 선형성이 증진되는 방전 디스플레이패널의 구동 방법
KR100626085B1 (ko) 디스플레이 패널의 구동방법 및 그 장치
KR100603308B1 (ko) 플라즈마 디스플레이 패널 구동방법
KR100683672B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR20050111178A (ko) 효율적으로 전위들이 모니터링되는 방전 디스플레이 장치
KR100626084B1 (ko) 디스플레이 패널의 구동방법 및 그 장치
KR20050121855A (ko) 2개의 구동부들만을 사용하는 플라즈마 디스플레이 패널의구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080926

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee