KR100520704B1 - Semiconductor laser diode, and Method for manufacturing the same - Google Patents
Semiconductor laser diode, and Method for manufacturing the same Download PDFInfo
- Publication number
- KR100520704B1 KR100520704B1 KR10-2003-0013407A KR20030013407A KR100520704B1 KR 100520704 B1 KR100520704 B1 KR 100520704B1 KR 20030013407 A KR20030013407 A KR 20030013407A KR 100520704 B1 KR100520704 B1 KR 100520704B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- dielectric
- diffusion reaction
- cap
- forming
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
Abstract
본 발명은 반도체 레이저 다이오드 및 그 제조 방법에 관한 것으로서, 통상의 반도체 레이저 다이오드의 p-캡층 상부에 제 1 유전막, 확산 반응막을 순차적으로 증착하여 패터닝하고, 상기 확산 반응막부터 상기 유전막까지 수직 방향으로 일부 영역을 식각하여 상기 p-캡층의 일부를 노출시킨 다음, 노출된 p-캡층 및 확산 반응막의 상면에 제 2 유전막을 형성하고 열처리를 통해 상기 패터닝한 제 1 유전막의 하면에 위치한 p-캡층부터 상기 n-클래드층의 일부 또는 그 저면까지 수직 방향으로 윈도우 층을 형성하여, 벽개면 근처에서 광 흡수가 발생되지 않도록 함으로써 반도체 레이저 다이오드의 광출력을 향상시키고 그 수명을 연장시킬 수 있도록 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor laser diode and a method of manufacturing the same, and sequentially depositing and patterning a first dielectric film and a diffusion reaction film on a p-cap layer of a conventional semiconductor laser diode, and in a vertical direction from the diffusion reaction film to the dielectric film. A portion of the p-cap layer is exposed by etching a portion of the p-cap layer, and then a second dielectric layer is formed on the exposed top surface of the p-cap layer and the diffusion reaction layer, and then the p-cap layer is disposed on the bottom surface of the patterned first dielectric layer through heat treatment. By forming a window layer in a vertical direction up to a part or the bottom of the n-clad layer, it is possible to improve the light output of the semiconductor laser diode and extend its life by preventing light absorption from occurring near the cleaved surface.
Description
본 발명은 반도체 레이저 다이오드의 벽개면에 에너지 밴드 갭이 증가된 윈도우 층을 특정 확산 물질의 주입을 통해 형성하여 광 흡수가 발생되지 않도록 함으로써 소자의 광출력을 향상시키고 그 수명을 연장시킬 수 있도록 하는 반도체 레이저 다이오드 제조 방법에 관한 것이다. According to the present invention, a window layer having an increased energy band gap is formed on a cleaved surface of a semiconductor laser diode through injection of a specific diffusion material, thereby preventing light absorption from occurring, thereby improving light output of the device and extending its lifetime. The present invention relates to a laser diode manufacturing method.
일반적으로, 고출력 에지 방출(Edge-emitting) 반도체 레이저 다이오드는 고체 상태(solid-state)레이저 펌핑용, 자유 공간 광 통신(free-space optical communication), 의료용, 디스플레이용 등 다양한 분야에 사용되고 있으며, 최근에는 CD-RW를 비롯한 광저장 장치의 고속화가 진행됨에 따라 광출력이 높은 반도체 레이저 다이오드가 필요하게 되었다.In general, high power edge-emitting semiconductor laser diodes have been used in various fields such as for solid-state laser pumping, free-space optical communication, medical use, and display. Increasing the speed of optical storage devices including CD-RW requires a semiconductor laser diode with high light output.
하지만, 반도체 레이저 다이오드의 광출력이 높아질수록 벽개면(mirror facet)쪽에서 표면 결함이나, 산화막 등에 기인하는 COD(catastrophic optical damage) 등이 발생하여 반도체 레이저 다이오드의 수명을 급격히 단축시키는데, 도 1은 이러한 일반적인 반도체 레이저 다이오드를 도시한 도면이다.However, as the light output of the semiconductor laser diode increases, surface defects, catastrophic optical damage (COD) caused by oxide films, etc. are generated on the mirror facet side, and the lifespan of the semiconductor laser diode is drastically shortened. It is a figure which shows a semiconductor laser diode.
이에 도시한 바와 같이, 반도체 레이저 다이오드는 n형으로 도핑된 GaAs 기판(10)(이하 "도핑되어 있다"는 의미를 "-"으로 대칭함)상부에 n-클래드층(11), 활성층(12), 리지 형상의 p-클래드층(13)이 순차적으로 형성되어 있고, 그 리지의 상면과 동일한 높이로 p-클래드층(13)의 상부 일부에 전류 차단층(14)이 형성되어 있으며, 전류 차단층(14) 및 p-클래드층(13)의 상부에 p-캡층(15), p-패드 전극(16)이 순차적으로 형성되어 있고, n-GaAs 기판(10) 하부에 n-패드 전극(17)이 형성되어 있다. As shown therein, the semiconductor laser diode has an n-clad layer 11 and an active layer 12 on top of an n-type doped GaAs substrate 10 (hereinafter symmetrically "-" meaning "doped"). ), The ridge-shaped p-clad layer 13 is sequentially formed, and the current blocking layer 14 is formed on a part of the upper portion of the p-clad layer 13 at the same height as the upper surface of the ridge. The p-cap layer 15 and the p-pad electrode 16 are sequentially formed on the blocking layer 14 and the p-clad layer 13, and the n-pad electrode below the n-GaAs substrate 10. (17) is formed.
이렇게 형성되는 통상의 반도체 레이저 다이오드가 높은 광출력을 얻기 위해서는 광 이득을 얻는 활성층의 면적이 확장되어야만 하고, 활성층의 면적이 확장되기 위해서는 어레이 형태로 배열된 리지들의 폭이 각각 증가되어야 한다.In order to obtain a high light output of the conventional semiconductor laser diode thus formed, the area of the active layer that obtains optical gain must be enlarged, and the width of the ridges arranged in an array form must be increased in order to enlarge the area of the active layer.
이 경우, 리지들의 폭이 반도체 레이저 다이오드의 벽개면 또는 그 반대면까지 확장되어, 리지들을 통한 전류 주입시 벽개면으로 전류가 흘러서 바람직하지 않은 비발광 재결합(Auger recombination)으로 벽개면에 열이 발생되어, 표면 결함 등을 발생시키게 된다.In this case, the width of the ridges extends to the cleavage plane or vice versa of the semiconductor laser diode, so that current flows to the cleavage plane during the injection of current through the ridges, causing heat to be generated on the cleavage surface due to undesirable auger recombination. It may cause a defect.
아울러, 고출력을 얻기 위한 반도체 레이저 다이오드는 이러한 비발광 재결합과 결함들에 의한 산란으로 많은 열이 발생하며, 발생된 열은 벽개면에서 온도를 상승시켜 그 벽개면의 에너지 밴드갭을 감소시키고, 이는 벽개면에서 레이저광을 더욱 많이 흡수하게 하여 온도를 더욱 증가시키게 된다.In addition, the semiconductor laser diode to obtain high power generates a lot of heat due to such non-luminescence recombination and scattering due to defects, the generated heat increases the temperature in the cleaved surface to reduce the energy band gap of the cleaved surface, which is The more the laser light is absorbed, the more the temperature is increased.
이로 인해 반도체 레이저 다이오드는 광출력이 감소되며, 레이저광을 방출시키는 벽개면이 손상됨으로 인해 수명이 감소하게 되는데, 특히, 활성층으로 AlGaAs를 사용하는 반도체 레이저 다이오드에서는 광출력이 높아질수록 벽개면이 보다 쉽게 손상되어 높은 광출력과 긴 수명을 얻기가 힘든 문제점이 있었다.As a result, the semiconductor laser diode has a reduced light output, and the life of the semiconductor laser diode is reduced due to damage to the cleavage plane that emits the laser light. In particular, in a semiconductor laser diode using AlGaAs as the active layer, the cleavage surface is more easily damaged. It was difficult to obtain high light output and long life.
이에 본 발명은 상기한 문제점을 해소시키기 위하여 개발된 것으로, 벽개면 근처에서 광 흡수가 발생되지 않도록 에너지 밴드 갭을 증가시킴으로써, 고출력 및 긴 수명을 갖는 반도체 레이저 다이오드 및 그 제조 방법을 제공하는데 그 목적이 있다. Accordingly, the present invention was developed to solve the above problems, and by increasing the energy band gap so that light absorption does not occur near the cleaved surface, a semiconductor laser diode having a high output and a long life and its manufacturing method are provided. have.
이를 위해 본 발명은, 반도체 레이저 다이오드의 p-캡층 상부에 제 1 유전막, 확산 반응막을 순차적으로 증착하여 패터닝하고, 상기 확산 반응막부터 상기 유전막까지 수직 방향으로 일부 영역을 식각하여 상기 p-캡층의 일부를 노출시킨 다음, 노출된 p-캡층 및 확산 반응막의 상면에 제 2 유전막을 형성하고 열처리를 통해 상기 패터닝한 제 1 유전막의 하면에 위치한 p-캡층부터 상기 n-클래드층의 일부 또는 그 저면까지 수직 방향으로 윈도우 층을 형성하도록 한다.To this end, the present invention, by sequentially depositing and patterning the first dielectric film, the diffusion reaction film on the p-cap layer of the semiconductor laser diode, and etching a partial region in the vertical direction from the diffusion reaction film to the dielectric film of the p-cap layer After exposing a portion, a second dielectric layer is formed on the exposed top surface of the p-cap layer and the diffusion reaction layer, and a part or the bottom surface of the n-clad layer is formed from a p-cap layer located on the bottom surface of the patterned first dielectric layer through heat treatment. To form a window layer in the vertical direction.
그리고, 또 다른 본 발명의 반도체 레이저 다이오드는, n-GaAs기판 상부에 n-클래드층, 활성층, p-클래드층을 순차적으로 형성하되, 상기 p-클래드층의 상부 일부에는 길이 방향으로 돌출된 리지를 형성하고;In addition, another semiconductor laser diode of the present invention sequentially forms an n-clad layer, an active layer, and a p-clad layer on an n-GaAs substrate, and a ridge projecting in a longitudinal direction on a part of the upper part of the p-clad layer. To form;
상기 리지의 양측면에 형성되어 있는 p-클래드층의 상면에 상기 리지의 상면과 동일한 높이로 전류 차단층을 형성하고;Forming a current blocking layer on the upper surface of the p-clad layer formed on both sides of the ridge at the same height as the upper surface of the ridge;
상기 리지 및 전류 차단층 상면에 p-캡층을 형성하고;Forming a p-cap layer on the ridge and the current blocking layer;
상기 p-캡층 상부에 제 1 유전막, 확산 반응막을 순차적으로 형성하고; Sequentially forming a first dielectric film and a diffusion reaction film on the p-cap layer;
상기 확산 반응막부터 상기 제 1 유전막까지 수직 방향으로 일부 영역을 식각하여 상기 p-캡층의 일부를 노출시키고, 상기 노출된 p-캡층 및 확산 반응막의 상면에 제 2 유전막을 형성하고; Etching a portion of the region from the diffusion reaction layer to the first dielectric layer in a vertical direction to expose a portion of the p-cap layer, and forming a second dielectric layer on top of the exposed p-cap layer and the diffusion reaction layer;
상기 제 1 유전막의 하면에 위치한 p-캡층부터 상기 n-클래드층의 일부 또는 그 저면까지 열처리를 통해 수직 방향으로 윈도우 층을 형성하고;Forming a window layer in a vertical direction through heat treatment from a p-cap layer located on the bottom surface of the first dielectric layer to a portion or the bottom surface of the n-clad layer;
상기 제 1 유전막, 확산 반응막, 제 2 유전막을 제거하여 상기 p-캡층 상면과 n-GaAs기판 하면에 각기 p-패드 전극과 n-패드 전극을 형성하여 이루어지도록 한다.The first dielectric layer, the diffusion reaction layer, and the second dielectric layer are removed to form a p-pad electrode and an n-pad electrode on the upper surface of the p-cap layer and the lower surface of the n-GaAs substrate, respectively.
이하, 첨부된 도 2a 내지 도 2g를 참조하여 본 발명을 살펴보면 다음과 같다.Hereinafter, with reference to the accompanying Figures 2a to 2g look at the present invention.
상기 도 2a 내지 도 2g는 본 발명에 따른 반도체 레이저 다이오드 제조 방법을 순서대로 도시한 공정 순서도이다.2A to 2G are process flowcharts sequentially illustrating a method of manufacturing a semiconductor laser diode according to the present invention.
먼저, 도 2a에 도시된 바와 같이, 본 발명의 반도체 레이저 다이오드 제조 방법은 n형으로 도핑된 n-GaAs 기판(20) 상부 전면에 MOVPE(Metal Organic Vapor Phase Epitaxy)방법을 이용해 n-클래드층(21), 활성층(22), p-클래드층(23)을 순차적으로 증착한다.First, as shown in FIG. 2A, the method of manufacturing a semiconductor laser diode of the present invention uses an n-clad layer (Metal Organic Vapor Phase Epitaxy) method on the upper surface of the n-GaAs substrate 20 doped with n-type. 21), the active layer 22 and the p-clad layer 23 are sequentially deposited.
이어, 상기 p-클래드층(23)을 포토 리쏘그래피 방법 등을 이용해 그 양측면의 일부를 각기 수직방향으로 식각하여 길이 방향으로 중앙 영역이 돌출된 리지(Ridge)를 형성한다.Subsequently, portions of both sides of the p-clad layer 23 are etched in the vertical direction by using a photolithography method to form a ridge in which the central region protrudes in the longitudinal direction.
그런 다음, 상기 식각하여 제거한 p-클래드층 영역에 상기 리지의 상면과 동일한 높이로 전류 차단층(Current Blocking Layer : CBL)(24)을 형성하고, 이렇게 형성한 전류 방지층(24) 상부 전면 및 리지의 상부 전면에 플라즈마 화학 기상 증착법(Plasma Enhanced Chemical Vapor Deposition : PECVD)을 이용해 p-캡층(25)을 증착한다.Then, a current blocking layer (CBL) 24 is formed at the same height as the top surface of the ridge in the p-clad layer region removed by etching, and the upper front and ridges of the current blocking layer 24 thus formed. The p-cap layer 25 is deposited on the upper front surface of the substrate by using plasma enhanced chemical vapor deposition (PECVD).
다음, 상기 p-캡층 상부 전면에 유전체를 코팅하여 제 1 유전막(26)을 형성하는데(도 2b), 상기 제 1 유전막(26)은 그 두께가 대략 10nm 정도로 하고, 재질은 SiN이나 SiO2를 사용하는 것이 바람직한데, 특히, SiO2를 사용하는 것이 가장 바람직하다.Next, a first dielectric layer 26 is formed by coating a dielectric on the upper surface of the p-cap layer (FIG. 2b). The first dielectric layer 26 has a thickness of about 10 nm, and the material is SiN or SiO 2 . Preference is given to using, in particular, most preferably SiO 2 .
다음, 상기 p-캡층(25) 상부 전면에 제 1 유전막(26)이 형성되면, 이렇게 형성된 제 1 유전막(26)의 상부 전면에 스퍼터링(sputtering) 방법을 이용해 확산 반응막(27)을 증착하고, 포토 리쏘그래피 방법 등을 이용해 패터닝한다(도 2c). Next, when the first dielectric layer 26 is formed on the entire upper surface of the p-cap layer 25, the diffusion reaction layer 27 is deposited on the upper entire surface of the first dielectric layer 26 by using a sputtering method. , Photolithography method or the like is patterned (FIG. 2C).
이 때, 상기 확산 반응막(27)은 GaAs와 Zn이 혼합된 박막, Zn3As2박막, Zn3P 2박막, ZnO박막 중에서 선택된 어느 하나를 사용하는 것이 바람직한데, 특히, ZnO박막을 사용하는 것이 가장 바람직하다.At this time, the diffusion reaction film 27 is preferably any one selected from a thin film mixed with GaAs and Zn, Zn 3 As 2 thin film, Zn 3 P 2 thin film, ZnO thin film, in particular, ZnO thin film Most preferably.
계속해서, 소정의 식각 용액을 주입하여 상기 제 1 유전막(26) 상부 전면에 증착된 확산 반응막(27)의 중앙 영역부터 수직 방향으로 상기 유전막까지 식각하여 상기 p-캡층의 일부 즉, 그 중앙 영역에 해당하는 부위를 노출시키는데(도 2d), 이 때, 상기 소정의 식각 용액은 HF용액을 사용하는 것이 바람직하다.Subsequently, a predetermined etching solution is injected to etch a portion of the p-cap layer from the central region of the diffusion reaction layer 27 deposited on the entire upper surface of the first dielectric layer 26 to the dielectric layer in a vertical direction. The site corresponding to the region is exposed (FIG. 2D), wherein the predetermined etching solution is preferably HF solution.
다음, 상기 노출된 p-캡층(25)의 상면 및 상기 식각되지 않고 그 양측면에 남아 있는 확산 반응막(27)의 상면에 플라즈마 화학 기상 증착법(Plasma Enhanced Chemical Vapor Deposition : PECVD)을 이용해 제 2 유전막(28)을 증착한다(도 2e).Next, a second dielectric layer is formed on the upper surface of the exposed p-cap layer 25 and on the upper surface of the diffusion reaction layer 27 remaining on both sides of the p-cap layer 25 using plasma enhanced chemical vapor deposition (PECVD). (28) is deposited (FIG. 2E).
이 때, 상기 제 2 유전막은 SiN 박막 또는 SrF2 박막 중에서 선택된 어느 하나를 사용하는 것이 바람직한데, 특히, SiN 박막을 사용하는 것이 가장 바람직하다.In this case, it is preferable to use any one selected from the SiN thin film or the SrF 2 thin film, and in particular, the second dielectric film is most preferably used.
한편, 상기 노출된 p-캡층(25) 및 상기 식각되지 않고 그 양측면에 남아 있는 확산 반응막(27)의 각 상면에 제 2 유전막(28)이 증착되면, 열처리를 통해 상기 제 1 유전막 하면의 p--캡층(25)부터 수직 방향으로 상기 n-클래드층(21)의 일부 또는 그 저면까지 윈도우 층(window layer)(29)을 형성한다(도 2f).On the other hand, when the second dielectric layer 28 is deposited on each of the exposed p-cap layer 25 and the diffusion reaction layer 27 remaining on both sides of the substrate without being etched, the second dielectric layer 28 is deposited on the lower surface of the first dielectric layer through heat treatment. A window layer 29 is formed from the p-cap layer 25 to a portion or the bottom of the n-clad layer 21 in the vertical direction (FIG. 2F).
상기 열처리는 RTA(Rapid Thermal Anealing)방법을 이용하거나 또는, 전기로(furnace)를 사용하여 대략 700℃ ~ 850℃ 정도의 온도에서 수 분 이내로 하는 것이 바람직하다.The heat treatment may be performed within a few minutes at a temperature of about 700 ° C. to 850 ° C. by using a Rapid Thermal Anealing (RTA) method or an electric furnace.
이러한 열처리 결과에 따라 본 발명에서의 윈도우 층(29)이 형성되는 과정을 본 발명에서 가장 바람직한 양태로 제시한 제 1 유전막(26)의 SiO2박막, 확산 반응막(27)의 ZnO박막, 제 2 유전막(28)의 SiN박막을 예로 들어 설명하면 다음과 같다.The SiO 2 thin film of the first dielectric film 26, the ZnO thin film of the diffusion reaction film 27, and the process of forming the window layer 29 according to the present invention as the most preferred embodiment of the present invention according to the heat treatment result. The SiN thin film of the dielectric film 28 is described as an example.
상기 열처리를 통해 확산 반응막(27)의 ZnO박막에서 Zn원자가 이탈되고 활성층의 양자 우물 내부에까지 확산되어 그 내부 격자(lattice)들의 결합을 와해시키며, 이는 상기 양자 우물과 그 양자 우물 주위의 Al이 조성이 높은 클래드층의 내부 물질이 섞이도록 함으로써 해당 영역의 밴드갭(bandgap)이 전체적으로 커지게 한다. Through the heat treatment, Zn atoms are separated from the ZnO thin film of the diffusion reaction film 27 and diffused into the quantum wells of the active layer, thereby disrupting the coupling of the lattices, and the Al around the quantum wells The inner material of the cladding layer having high composition is mixed to increase the bandgap of the corresponding region as a whole.
이렇게 밴드갭이 커진 해당 영역, 즉 벽개면은 반도체 레이저 다이오드의 발진 시 발생한 광을 투과시키는 윈도우(window) 역할을 하게 된다.The region where the band gap is enlarged, that is, the cleaved surface, serves as a window for transmitting light generated when the semiconductor laser diode is oscillated.
이 때, 상기 제 1 유전막(26)의 SiO2박막은 확산 반응막으로부터 빠져 나온 Zn원자를 적당한 양과 깊이만큼 통과시켜주는 일종의 채널 옥시드(channel oxide)역할을 한다.In this case, the SiO 2 thin film of the first dielectric layer 26 serves as a kind of channel oxide that allows Zn atoms escaped from the diffusion reaction layer to pass through at an appropriate amount and depth.
따라서, 상기 제 1 유전막(26)인 SiO2박막의 두께를 조절함으로써 Zn 원자의 확산 깊이 및 그 농도를 조절할 수 있고, ZnO와 GaAs의 직접적인 반응을 방지하는 완충 역할을 하며, ZnGaOx(zinc gallate)와 같은 원하지 않는 생성 물질을 억제할 수 있어 프로세스의 안정화를 기대할 수 있게 된다.Accordingly, by controlling the thickness of the SiO 2 thin film, which is the first dielectric layer 26, the diffusion depth and the concentration of Zn atoms can be controlled, and the buffer function prevents direct reaction between ZnO and GaAs, and ZnGaOx (zinc gallate). Undesired product such as can be suppressed, which can be expected to stabilize the process.
그리고, 상기 제 2 유전막(28)은 소자를 캡핑하는 역할과 아울러, GaAs 계면에서 발생한 As가 그 소자로부터 외부로 빠져나가는 것을 방지하는 장벽(barrier) 역할을 수행한다.In addition, the second dielectric layer 28 serves to cap the device, and also serves as a barrier to prevent As generated at the GaAs interface from escaping from the device.
한편, 전술한 바대로, 열처리를 통해 상기 제 1 유전막(26) 하면의 p--캡층(25)부터 수직 방향으로 상기 n-클래드층(21)의 일부 또는 그 저면까지 윈도우 층(window layer)(29)을 형성하면, 상기 제 1 유전막 (26)과 확산 반응막(27) 및 제 2 유전막(28)을 소정의 식각 용액을 이용해 식각시켜 제거하는데, 상기 식각 용액으로는 HF 용액을 사용하는 것이 바람직하다.Meanwhile, as described above, a window layer is formed from the p-cap layer 25 on the lower surface of the first dielectric layer 26 to a part or the bottom surface of the n-clad layer 21 in the vertical direction through heat treatment. (29), the first dielectric layer 26, the diffusion reaction layer 27 and the second dielectric layer 28 are etched away using a predetermined etching solution, and the HF solution is used as the etching solution. It is preferable.
다음, 도 2g에 도시된 바와 같이, 상기 제 1 유전막(26)과 확산 반응막(27) 및 제 2 유전막(28)이 제거되어 노출된 p-캡층(25)의 상부 전면에 MOVPE법(Metal Organic Vapor Phase Epitaxy)을 이용해 p형으로 도핑된 금속(metal)을 증착하여 p-패드 전극(30)을 형성한다.Next, as shown in FIG. 2G, the first dielectric layer 26, the diffusion reaction layer 27, and the second dielectric layer 28 are removed to expose the upper surface of the p-cap layer 25. Organic Vapor Phase Epitaxy) is used to deposit a p-type doped metal to form a p-pad electrode 30.
상기 p-패드 전극(30) 형성시 사용되는 금속으로는 Ti, Pt, Au 중에서 선택된 어느 하나를 사용하거나 2종 이상으로 조합된 것을 사용하는 것이 바람직하다.As the metal used to form the p-pad electrode 30, any one selected from Ti, Pt, and Au may be used, or a combination of two or more kinds thereof may be used.
이어, 상기 n-GaAs 기판(20)의 하부 전면에 MOVPE(Metal Organic Vapor Phase Epitaxy)를 이용해 n형으로 도핑된 금속을 증착하여 n-패드 전극(31)을 형성하는데, 상기 n-패드 전극(31) 형성시 사용되는 금속으로는 AuGe나 또는 Ni, Au 중에서 선택된 어느 하나를 사용하거나 2종 이상으로 조합된 것을 사용하는 것이 바람직하다.Subsequently, the n-pad electrode 31 is formed by depositing a metal doped with n-type using MOVPE (Metal Organic Vapor Phase Epitaxy) on the lower front surface of the n-GaAs substrate 20. 31) It is preferable to use AuGe, Ni, Au, or any combination of two or more kinds of metals used in the formation.
본 발명은 단위 반도체 레이저 다이오드의 제조 방법에 대해 설명하였으나, 이러한 반도체 레이저 다이오드를 어레이로 제조할 경우에도 동일한 방법이 적용되며, 그 경우에는 윈도우 층을 기준으로 스크라이빙시켜 단위 반도체 레이저 다이오드마다 분리하도록 한다.Although the present invention has been described for a method of manufacturing a unit semiconductor laser diode, the same method is applied to manufacturing such a semiconductor laser diode as an array, and in this case, scribing based on the window layer to separate the unit semiconductor laser diode. Do it.
전술한 제조 공정을 통해 형성된 반도체 레이저 다이오드는 도 2e에 도시된 바와 같이, n-GaAs 기판(20) 상부에 n-클래드층(21), 활성층(22), p-클래드층(23)이 순차적으로 형성되며, 상기 p-클래드층(23)의 상부 일부에는 길이 방향으로 돌출된 리지가 형성된다.As shown in FIG. 2E, the n-clad layer 21, the active layer 22, and the p-clad layer 23 are sequentially formed on the n-GaAs substrate 20 as shown in FIG. 2E. It is formed in the upper portion of the p-clad layer 23 is formed a ridge protruding in the longitudinal direction.
그리고, 돌출된 리지의 양측면의 p-클래드층(23)의 상부에 상기 리지의 상면과 동일한 높이로 전류 차단층(24)이 형성되며, 상기 리지 및 전류 차단층(24) 상면에는 p-캡층(25)이, 상기 p-캡층(25)의 상면 일부에는 제 1 유전막(26)이 각기 형성된다.Then, the current blocking layer 24 is formed at the same height as the upper surface of the ridge on the p-clad layer 23 on both sides of the protruding ridge, and the p-cap layer on the upper surface of the ridge and current blocking layer 24. A first dielectric layer 26 is formed on a portion of the upper surface of the p-cap layer 25, respectively.
마지막으로, 상기 제 1 유전막(26) 및 p-캡층(25) 상면에는 제 2 유전막(27)이 증착되고 열처리를 통해 상기 제 1 유전막(26)이 형성되어 있지 않은 제 2 유전막(27) 하면의 상기 p-캡층(25)부터 수직 방향으로 상기 n-클래드층(21)의 일부 또는 그 저면까지 윈도우 층(window layer)(28)이 형성되고, 상기 제 1 유전막(26) 및 제 2 유전막(27)이 제거되어 상기 p-캡층(25) 상면과 n-GaAs 기판(20) 하면에 각기 p-패드 전극(29)과 n-패드 전극(30)이 형성된다.Lastly, when the second dielectric layer 27 is deposited on the first dielectric layer 26 and the p-cap layer 25 and the first dielectric layer 26 is not formed by heat treatment, the bottom surface of the second dielectric layer 27 is formed. A window layer 28 is formed from the p-cap layer 25 to a portion or the bottom surface of the n-clad layer 21 in the vertical direction, and the first dielectric layer 26 and the second dielectric layer are formed. The p-pad electrode 29 and the n-pad electrode 30 are formed on the top surface of the p-cap layer 25 and the bottom surface of the n-GaAs substrate 20, respectively.
이상에서 상세히 설명한 바와 같이, 본 발명의 반도체 레이저 다이오드 및 그 제조 방법은, p-캡층 상부에 제 1 유전막, 확산 반응막을 순차적으로 증착하여 패터닝하고, 상기 확산 반응막부터 상기 유전막까지 수직 방향으로 일부 영역을 식각하여 상기 p-캡층의 일부를 노출시킨 다음, 노출된 p-캡층 및 확산 반응막의 상면에 제 2 유전막을 형성하고 열처리를 통해 상기 패터닝한 제 1 유전막의 하면에 위치한 p-캡층부터 상기 n-클래드층의 일부 또는 그 저면까지 수직 방향으로 윈도우 층을 형성하여, 벽개면 근처에서 광 흡수가 발생되지 않도록 함으로써 반도체 레이저 다이오드의 광출력을 향상시키고 그 수명을 연장시킬 수 있는 효과가 있다.As described above in detail, the semiconductor laser diode of the present invention and a method of manufacturing the same, sequentially deposit and pattern the first dielectric film and the diffusion reaction film on the p-cap layer, and partially in the vertical direction from the diffusion reaction film to the dielectric film A portion of the p-cap layer is exposed by etching a region, and then a second dielectric layer is formed on the exposed top surface of the p-cap layer and the diffusion reaction layer, and the p-cap layer is disposed on the bottom surface of the patterned first dielectric layer through heat treatment. By forming a window layer in a vertical direction to a part or the bottom surface of the n-clad layer so that light absorption does not occur near the cleaved surface, there is an effect of improving the light output of the semiconductor laser diode and extending its life.
본 발명은 기재된 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.Although the invention has been described in detail only with respect to the specific examples described, it will be apparent to those skilled in the art that various modifications and variations are possible within the spirit of the invention, and such modifications and variations belong to the appended claims.
도 1은 일반적인 반도체 레이저 다이오드를 도시한 도면이고,1 is a view showing a general semiconductor laser diode,
도 2a 내지 도 2g는 본 발명에 따른 반도체 레이저 다이오드의 제조 방법을 순서대로 도시한 공정 순서도이다.2A to 2G are process flowcharts sequentially showing a method of manufacturing a semiconductor laser diode according to the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
20 : n-GaAs 기판 21 : n-클래드층20: n-GaAs substrate 21: n- clad layer
22 : 활성층 23 : p-클래드층22 active layer 23 p-clad layer
24 : 전류 차단층 25 : p-캡층24 current blocking layer 25 p-cap layer
26 : 제 1 유전막 27 : 확산 반응막26: first dielectric film 27: diffusion reaction film
28 : 제 2 유전막 29 : 윈도우층28: second dielectric film 29: window layer
30 : p-패드 전극 31 : n-패드 전극30 p-pad electrode 31 n-pad electrode
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0013407A KR100520704B1 (en) | 2003-03-04 | 2003-03-04 | Semiconductor laser diode, and Method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0013407A KR100520704B1 (en) | 2003-03-04 | 2003-03-04 | Semiconductor laser diode, and Method for manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040078458A KR20040078458A (en) | 2004-09-10 |
| KR100520704B1 true KR100520704B1 (en) | 2005-10-17 |
Family
ID=37363763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0013407A KR100520704B1 (en) | 2003-03-04 | 2003-03-04 | Semiconductor laser diode, and Method for manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100520704B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100932331B1 (en) * | 2003-03-04 | 2009-12-16 | 엘지전자 주식회사 | Semiconductor laser diode and manufacturing method thereof |
-
2003
- 2003-03-04 KR KR10-2003-0013407A patent/KR100520704B1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040078458A (en) | 2004-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0971465B1 (en) | Compound semiconductor laser | |
| US10033154B2 (en) | Semiconductor optical element, semiconductor laser element, and method for manufacturing semiconductor optical element and semiconductor laser element, and method for manufacturing semiconductor laser module and semiconductor element | |
| EP1047120A1 (en) | Method of manufacturing an electrode in a semiconductor device | |
| US8906721B2 (en) | Semiconductor light emitting device and method for manufacturing the same | |
| JP2001111172A (en) | Index guide type buried heterostructure nitride laser diode structure | |
| US10069280B2 (en) | Semiconductor optical element, semiconductor laser element, and method for manufacturing semiconductor optical element and semiconductor laser element, and method for manufacturing semiconductor laser module and semiconductor element | |
| JP2011124442A (en) | Semiconductor laser device, and method of manufacturing the same | |
| US5737351A (en) | Semiconductor laser including ridge structure extending between window regions | |
| JPH09199803A (en) | Semiconductor laser and its manufacture method | |
| KR100232993B1 (en) | Semiconductor laser device and method of fabricating semiconductor laser device | |
| US6865202B2 (en) | Semiconductor laser element | |
| JP3786907B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
| US5776792A (en) | Method for forming semiconductor laser device | |
| US20090168827A1 (en) | Nitride semiconductor laser chip and method of fabricating same | |
| US20080283852A1 (en) | Light-emitting device and a method for producing the same | |
| US8183649B2 (en) | Buried aperture nitride light-emitting device | |
| JP3782230B2 (en) | Manufacturing method of semiconductor laser device and manufacturing method of group III-V compound semiconductor element | |
| JP2009055002A (en) | Optical semiconductor device and method of manufacturing the same | |
| EP0422941B1 (en) | Method of manufacturing a window structure semiconductor laser | |
| KR100520704B1 (en) | Semiconductor laser diode, and Method for manufacturing the same | |
| JP4155664B2 (en) | Semiconductor laser device | |
| JP2001111171A (en) | Self-aligned index guide type buried heterostructure nitride laser structure | |
| Cheng et al. | Nitride laser diodes with nonepitaxial cladding layers | |
| JP2001185809A (en) | Semiconductor optical device and manufacturing method therefor | |
| US20060222032A1 (en) | Optical semiconductor element, method of manufacturing optical semiconductor element and optical module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120926 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20130924 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140924 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20150924 Year of fee payment: 11 |