KR100519284B1 - Read-write filter in digital tv - Google Patents
Read-write filter in digital tv Download PDFInfo
- Publication number
- KR100519284B1 KR100519284B1 KR1019980000894A KR19980000894A KR100519284B1 KR 100519284 B1 KR100519284 B1 KR 100519284B1 KR 1019980000894 A KR1019980000894 A KR 1019980000894A KR 19980000894 A KR19980000894 A KR 19980000894A KR 100519284 B1 KR100519284 B1 KR 100519284B1
- Authority
- KR
- South Korea
- Prior art keywords
- coefficient
- shadow
- output
- mux
- banks
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/433—Content storage operation, e.g. storage operation in response to a pause request, caching operations
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
디지탈 티브이의 읽고 쓰기 가능한 필터에 관한 것으로, 쓰기 계수의 주소와 계수 쓰기 모드에 따라 외부에서 입력되는 계수 값을 선택 입력하는 다수개의 제 1 먹스부와, 상기 다수개의 제 1 먹스부에서 출력되는 계수 값을 각각 저장하는 다수개의 섀도우 계수 뱅크와, 입력 에러신호와 일정 클럭만큼 지연된 입력 데이터를 각각 곱하고 이 결과와 현재 계수를 각각 가산하여 출력하는 다수개의 연산부와, 뱅크 로드신호에 따라 상기 다수개의 연산부에서 출력된 값이나 다수개의 섀도우 계수 뱅크에서 각각 출력된 값을 선택 및 저장 출력하는 다수개의 제 2 먹스부 및 워킹 계수 뱅크와, 상기 다수개의 섀도우 계수 뱅크에서 출력되는 값들을 읽기 계수의 주소에 따라 선택하여 동작도중 리드하는 제 3 먹스부로 구성되어 매 클럭마다 계수 갱신을 할 수 있는 여과기를 계수의 읽고 쓰기가 가능하게 하여 다중 경로 간섭 제거기에서 유용하게 사용될 수 있다.A readable and writeable filter of a digital TV, comprising: a plurality of first muxes for selecting and inputting a coefficient value externally input according to an address of a write coefficient and a coefficient write mode, and coefficients output from the plurality of first muxes A plurality of shadow coefficient banks each storing a value, a plurality of calculation units multiplying an input error signal and input data delayed by a predetermined clock, and adding and outputting the result and the current coefficient, respectively; A plurality of second mux and working coefficient banks for selecting and storing a value output from a plurality of shadow coefficient banks or a value output from a plurality of shadow coefficient banks, and values output from the plurality of shadow coefficient banks according to addresses of read coefficients. It is composed of a third mux part that selects and reads during operation, and the coefficient can be updated every clock. It can be useful in multi-path interference canceller to enable the reading of the filter coefficient writing.
또한, 정상 동작 도중에 여과기의 계수를 읽어 다중경로 잡음의 파워를 계산하므로써 인간의 인지 능력으로는 분간할 수 없는 차이를 분석하여 시스템의 성능 향상에 기여할 수 있는 효과가 있다.In addition, by calculating the power of the multipath noise by reading the coefficient of the filter during normal operation, it is possible to analyze the difference that cannot be distinguished by human cognitive ability, thereby contributing to the performance improvement of the system.
Description
본 발명은 디지탈 티브이(DTV)에 관한 것으로 특히, 적응 필터에 관한 것이다.TECHNICAL FIELD The present invention relates to digital television (DTV), and in particular, to an adaptive filter.
필터(여과기)의 응용 범위는 매우 광범위하게 잡음 제거, 다중 경로 간섭 제거 및 신호의 선형 예측 등에 쓰인다.The range of applications of filters is very broadly used for noise cancellation, multipath interference cancellation and linear prediction of signals.
일반적인 n-탭 필터를 첨부된 도면을 참조하여 설명하면 다음과 같다.A general n-tap filter will be described with reference to the accompanying drawings.
도 1은 일반적인 n-탭 필터의 구성을 설명하기 위한 블록도로써, D(n)∼D(n-N-1)로 이루어져 입력되는 데이터를 각각 지연한 후 출력하는 제 1 메모리부(11)와, hs(0)∼hs(N-1)로 이루어져 각각 계수의 주소와 계수입력 및 계수쓰기 모드를 입력받아 섀도우 계수 뱅크(Shadow coefficient bank)의 계수들을 저장하기 위한 제 2 메모리부(12)와, hw(0)∼hw(N-1)로 이루어져 제 2 메모리부(12)의 hs(0)∼hs(N-1)에서 각각의 출력과 뱅크 로드신호(BANKLD)를 입력받아 워킹 계수 뱅크(Working coefficient bank)의 계수들을 저장하는 제 3 메모리부(13)와, 0∼N-1개의 곱셈기로 이루어져 제 3 메모리부(13) hw(0)∼hw(N-1)의 각 출력과 제 1 메모리부(11)의 D(n)∼D(n-N-1)의 각 출력을 각각 입력받아 곱하여 출력하는 곱셈부(14)와, 곱셈부(14) 0∼N-1개의 곱셈기 출력을 더하여 m′비트로 출력하는 가산기(15)와, 가산기(15)에서 입력된 m′비트를 라운딩 및 리미팅하여 m 비트의 최종 출력을 출력하는 리미터(16)로 구성된다.FIG. 1 is a block diagram for explaining a configuration of a general n-tap filter, and includes a first memory unit 11 including D (n) to D (nN-1) for delaying and outputting data respectively; h s (0), a second memory unit 12 made up of ~h s (N-1) receives the address and the input coefficient and a coefficient write mode of the respective coefficient to store the coefficients of the shadow coefficient bank (bank shadow coefficient) and, h w (0) ~h w (N-1) made by each of the output load and the bank signal (BANKLD) in h s (0) ~h s ( N-1) of the second memory unit 12 A third memory unit 13 which receives inputs and stores coefficients of a working coefficient bank and 0 to N-1 multipliers, and includes a third memory unit 13 h w (0) to h w (N A multiplier 14 for receiving and multiplying each output of -1) and each of the outputs D (n) to D (nN-1) of the first memory unit 11, and outputting the multiplier 14 to 0 to 1; An adder that adds N-1 multiplier outputs and outputs them in m 'bits ( 15) and a limiter 16 that rounds and limits the m 'bits input from the adder 15 to output the final output of the m bits.
이와 같이 구성된 n-탭 필터의 동작을 설명하면 최적 필터에서는 필터의 계수가 미리 정해져 변하지 않으므로 초기화 구간 동안에 계수 쓰기 모드를 인에이블 시킨 후 계수의 주소를 0에 N-1까지 증가시켜 가면서 계수입력에 정해진 계수 값을 보내면 일단 섀도우 계수 뱅크에 계수가 장착된다.Referring to the operation of the n-tap filter configured as described above, since the coefficient of the filter is not changed in advance in the optimum filter, the coefficient write mode is enabled during the initialization period, and then the coefficient address is increased from 0 to N-1 while the coefficient input Once a given coefficient value is sent, the coefficient is loaded into the shadow coefficient bank.
그리고, 뱅크 로드신호(BANKLD)를 인에이블 시키면 1클럭안에 모든 계수는 워킹 계수 뱅크로 로딩된다.When the bank load signal BANKLD is enabled, all coefficients are loaded into the working coefficient bank in one clock.
그러면 현재 입력 데이터 D(n)와 과거 입력 데이터 D(n-1),…,D(n-N-1)가 그에 대응하는 계수들과 각 탭에서 곱셈부(14)의 각 곱셈기에 의해 개별적으로 곱해진 후 가산기(15)에서 모두 더해서 m′비트로 리미터(16)로 출력하고, 리미터(16)는 m′비트의 데이터를 m 비트의 최종 출력으로 라운딩하고 리미팅한다.Then the current input data D (n) and the past input data D (n-1),... , D (nN-1) is individually multiplied by the corresponding coefficients and each multiplier of the multiplier 14 at each tap, and then added together in the adder 15 to output to the limiter 16 in m 'bits, Limiter 16 rounds and limits m 'bits of data to the final output of m bits.
적응 필터에서는 동작도중에 계수가 계속 변할 수 있으므로 동작도중 쓰기 동작이 가능해야 한다. 때에 따라서는 워킹 계수 뱅크의 계수를 읽어내야 할 필요도 생긴다. 이는 다중 경로 간섭 제거기에서 필요하다.In the adaptive filter, the coefficient may continuously change during the operation, so the write operation during the operation should be possible. In some cases, it may be necessary to read the coefficients of the working coefficient bank. This is necessary in a multipath interference canceller.
필터는 계수를 읽어 다중경로 잡음의 파워를 계산함으로써 인간의 인지능력으로는 분간할 수 없는 차이를 분석하여 시스템의 성능 향상에 기여할 수 있기 때문이다.This is because the filter reads the coefficients and calculates the power of the multipath noise, which can contribute to the system's performance by analyzing the differences indistinguishable by human cognition.
상기 설명한 바와 같은 종래기술의 필터는 적응 필터 구현시 동작도중 계수의 쓰기 동작이 계속 필요한 경우 섀도우 계수 뱅크에 계수를 쓰고 이것을 워킹 계수 뱅크에 로딩하여야 하므로 최소한 N+1 클럭의 시간 지연이 일어나 적응 필터의 제일 중요한 성능 평가 척도의 하나인 적응시간을 느리게 하는 문제점이 있다.As described above, the prior art filter has to write a coefficient to the shadow coefficient bank and load it into the working coefficient bank when the adaptive filter requires continuous writing of the coefficient during operation. There is a problem of slowing down the adaptation time which is one of the most important performance evaluation measures.
본 발명은 종래기술의 문제점을 해결하기 위하여 안출한 것으로 매 클럭마다 계수의 갱신이 가능하고 계수의 읽고 쓰기가 가능한 디지탈 티브이의 읽고 쓰기 가능한 필터를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the problems of the prior art, and an object thereof is to provide a digital TV read / write filter capable of updating coefficients every clock and reading and writing coefficients.
상기 목적을 달성하기 위한 본 발명에 따른 디지탈 티브이의 읽고 쓰기 가능한 필터의 특징은 쓰기 계수의 주소를 증가하면서 쓰기 모드에서 외부에서 들어오는 계수 값을 섀도우 계수 뱅크에 장착하고, 뱅크 로드신호를 인에이블 시켜 한 클럭만에 워킹 계수 뱅크로 로딩함에 있다.A feature of the digital TV read / write filter according to the present invention for achieving the above object is to mount the coefficient value coming from the outside in the write mode to the shadow coefficient bank while increasing the address of the write coefficient, and to enable the bank load signal. It is loading into the working coefficient bank in one clock.
또한, 본 발명에 따른 디지탈 티브이의 읽고 쓰기 가능한 필터의 다른 특징은 읽기 모드로 원하는 주소를 입력하면 섀도우 계수 뱅크에 저장된 계수 값을 출력함에 있다.In addition, another feature of the digital TV read / write filter according to the present invention is to output a coefficient value stored in a shadow coefficient bank when a desired address is input in a read mode.
이하, 본 발명에 따른 디지탈 티브이의 읽고 쓰기 가능한 필터를 첨부된 도면을 참조하여 설명한다.Hereinafter, a digital TV read / write filter according to the present invention will be described with reference to the accompanying drawings.
도 2는 본 발명에 따른 디지탈 티브이의 읽고 쓰기 가능한 필터의 구성을 설명하기 위한 블록도로써, D(n)∼D(n-N-k)로 이루어져 입력되는 데이터를 각각 지연한 후 출력하는 데이터 입력부(21)와, MUX 0∼MUX N-1로 이루어져 쓰기 계수의 주소와 계수 쓰기 모드에 따라 외부에서 입력되는 계수 값을 선택 입력하는 제 1 먹스부(22)와, hs(0)∼hs(N-1)로 이루어져 상기 MUX 0∼MUX N-1에서 출력되는 계수 값을 각각 저장하는 섀도우 계수 뱅크(23)와, N개의 곱셈기로 이루어져 에러와 일정 클럭(k)만큼 지연된 데이터 입력부(21)의 데이터를 곱하는 제 1 곱셈부(24)와, N개의 가산기로 이루어져 현재 워킹 계수 뱅크의 계수값과 제 1 곱셈부(24)에서 출력된 값을 가산하여 출력하는 제 1 가산부(25)와, MUX 0∼MUX N-1로 이루어져 각각 뱅크 로드신호(BANKLD)에 따라 제 1 가산부(25)에서 출력된 값이나 섀도우 계수 뱅크(23)에서 출력된 값을 선택 출력하는 제 2 먹스부(26)와, hw(0)∼hw(N-1)로 이루어져 각각 제 2 먹스부(26)에서 출력된 값을 저장하는 워킹 계수 뱅크(27)와, N개의 곱셈기로 이루어져 워킹 계수 뱅크(27)에서 각각 출력된 값과 데이터 입력부(21)의 현재 데이터를 곱하는 제 2 곱셈부(28)와, 제 2 곱셈부(28)의 N개의 곱셈기에서 각각 출력하는 데이터를 가산하여 m′비트로 출력하는 제 2 가산부(29)와, 제 2 가산부(29)에서 입력된 m′비트를 라운딩 및 리미팅하여 m 비트의 최종 출력을 출력하는 리미터(30)와, hs(0)∼hs(N-1)의 섀도우 계수 뱅크(23)에서 각각 출력되는 값을 읽기 계수의 주소에 따라 선택하여 동작도중 리드하는 제 3 먹스부(31)로 구성된다.FIG. 2 is a block diagram illustrating the structure of a digital TV read / write filter according to the present invention. The data input unit 21 is composed of D (n) to D (nNk) to delay and output data respectively. And a first mux section 22 comprising MUX 0 to MUX N-1 for selecting and inputting an externally input coefficient value according to the address of the write coefficient and the coefficient write mode, and h s (0) to h s (N A shadow coefficient bank 23 composed of N multipliers and delayed by an error and a predetermined clock k, respectively, and a shadow coefficient bank 23 configured to store coefficient values output from the MUX 0 to MUX N-1, respectively. A first multiplier 24 multiplying the data, a first adder 25 comprising N adders to add the coefficient values of the current working coefficient bank and the values output from the first multiplier 24, and output them; It consists of MUX 0 to MUX N-1 and outputs from the first adder 25 according to the bank load signal BANKLD, respectively. In the shadow value and coefficient bank 23, a second multiplexer (26) for selecting an output value from the output, h w (0) ~h w (N-1) respectively, the second multiplexer (26) consists of A working coefficient bank 27 for storing the output value, a second multiplier 28 composed of N multipliers for multiplying the values output from the working coefficient bank 27 with the current data of the data input unit 21; The second adder 29, which adds data output from the N multipliers of the second multiplier 28, and outputs m 'bits, and rounds m' bits input from the second adder 29, Limiter 30 for limiting and outputting the final output of m bits, and the values output from the shadow coefficient banks 23 of h s (0) to h s (N-1), respectively, are selected according to the address of the read coefficient. It consists of the 3rd mux part 31 which leads during operation.
이와 같이 구성된 디지탈 티브이의 읽고 쓰기 가능한 필터의 동작을 설명하면 먼저, 데이터 입력부(21)는 D(n)∼D(n-N-k)로 이루어져 입력되는 데이터를 각각 지연한 후 저장한 다음 제 2 곱셈부(28)로 출력한다.Referring to the operation of the digital TV read / write filter configured as described above, first, the data input unit 21 is composed of D (n) to D (nNk), delays and stores each input data, and then stores the second multiplier ( 28).
제 1 먹스부(22)는 MUX 0∼MUX N-1로 이루어져 있으며, 각각 쓰기 계수의 주소와 계수 쓰기모드에 따라 외부에서 입력되는 계수 값을 섀도우 계수 뱅크(23)로 출력한다.The first mux section 22 is composed of MUX 0 to MUX N-1, and outputs a coefficient value input from the outside to the shadow coefficient bank 23 according to the address of the write coefficient and the coefficient write mode, respectively.
예를 들어 섀도우 계수 뱅크(23)에 어떤 특정 계수 세트를 로딩하고 싶은 경우에는 계수 쓰기 모드로 하면 제 1 먹스부(22)의 각 먹스는 외부에서 들어오는 계수 값을 섀도우 계수 뱅크(23)에 장착한다.For example, when a certain coefficient set is to be loaded into the shadow coefficient bank 23, when the coefficient write mode is set, each mux of the first mux section 22 attaches coefficient values from the outside to the shadow coefficient bank 23. do.
즉, 쓰기 계수의 주소를 0에서 N-1까지 증가시켜 가면서 계수입력에 정해진 계수 값을 보내면 일단 섀도우 계수 뱅크(23)에 원하는 계수 세트가 장착된다.In other words, when the address of the write coefficient is increased from 0 to N-1 and a predetermined coefficient value is sent to the coefficient input, the desired coefficient set is mounted in the shadow coefficient bank 23 once.
또한, 적응 여과기의 에러를 계산하는데 k 클럭이 필요하다면 계수를 갱신하는데 현재 데이터(D(n))를 기준으로 k 클럭만큼 딜레이된 데이터(D(n-k))가 필요하다.In addition, if k clock is required to calculate an error of the adaptive filter, data D (n-k) delayed by k clocks based on the current data D (n) is needed to update the coefficient.
제 1 곱셈부(24)는 N개의 곱셈기로 이루어져 에러와 일정 클럭(k)만큼 지연된 데이터 입력부(21)의 데이터를 곱하고, 제 1 가산부(25)는 N-1개의 가산기로 이루어져 현재 위킹 계수 뱅크의 계수값과 제 1 곱셈부(24)의 각 곱셈기에서 출력된 값을 각각 가산하여 제 2 먹스부(26)로 출력한다.The first multiplier 24 consists of N multipliers and multiplies the error and data of the data input part 21 delayed by a predetermined clock k. The first adder 25 consists of N-1 adders. The count value of the bank and the value output from each multiplier of the first multiplier 24 are added to each other and output to the second mux unit 26.
제 2 먹스부(26)는 MUX 0∼MUX N-1로 이루어지고, 각 먹스는 제 1 가산부(25)의 각 가산기에서 출력된 값과 섀도우 계수 뱅크(23)에서 출력된 값을 뱅크로드 신호에 따라 워킹 계수 뱅크(27)로 출력한다.The second mux section 26 is composed of MUX 0 to MUX N-1, and each mux bank loads the value output from each adder of the first adder 25 and the value output from the shadow coefficient bank 23. Output to the working coefficient bank 27 in accordance with the signal.
만약, 뱅크로드 신호를 인에이블 시키면 1 클럭만에 섀도우 계수 뱅크(23)의 모든 계수를 워킹 계수 뱅크(27)로 로딩한다.If the bank load signal is enabled, all coefficients of the shadow coefficient bank 23 are loaded into the working coefficient bank 27 in one clock.
제 2 곱셈부(28)는 N개의 곱셈기로 이루어지고, 각 곱셈기는 상기 워킹 계수 뱅크(27)에 로딩된 값과 데이터 입력부(21)의 현재 데이터를 곱하여 제 2 가산부(29)로 출력하고, 제 2 가산부(29)는 제 2 곱셈부(28)의 N개의 곱셈기에서 각각 출력하는 데이터를 가산하여 m′비트로 리미터(30)로 출력한다.The second multiplier 28 is composed of N multipliers, each multiplier multiplies the value loaded in the working coefficient bank 27 by the current data of the data input unit 21 and outputs the multiplier to the second adder 29. The second adder 29 adds data output from the N multipliers of the second multiplier 28 to output the limiter 30 in m 'bits.
리미터(30)는 이 입력된 m′비트를 라운딩 및 리미팅하여 m 비트의 최종 출력을 출력한다.Limiter 30 rounds and limits this input m 'bit to output the final output of m bits.
그러므로 본 발명의 필터는 매클럭 마다 계수 갱신이 이루어지고, 계수 쓰기 모드는 최적 여과기 응용 같은 곳에서 사용하기 위한 모드이다.Therefore, the filter of the present invention has a coefficient update every clock, and the coefficient write mode is a mode for use in an optimal filter application.
또한, 워킹 계수 뱅크(27)의 계수를 여과기의 동작도중 읽어내는 방법을 설명한다.In addition, a method of reading the coefficients of the working coefficient bank 27 during the operation of the filter will be described.
정상동작시 계수 쓰기 모드를 계수 읽기 모드로 하면 워킹 계수 뱅크(27)의 계수들을 항상 섀도우 계수 뱅크(23)로 복사된다.In the normal operation, when the coefficient write mode is set to the coefficient read mode, the coefficients of the working coefficient bank 27 are always copied to the shadow coefficient bank 23.
그리고, 제 2 먹스부(31)는 섀도우 계수 뱅크(23)의 각 출력 중에 읽기 계수의 주소로 계수가 알고싶은 탭의 주소를 입력하면 그 계수 값을 출력하여 여과기가 정상 동작하는 도중에 워킹 뱅크의 계수를 얼마든지 읽어낼 수 있다.When the second mux unit 31 inputs the address of the tap whose coefficient is to be read as the address of the read coefficient among the outputs of the shadow coefficient bank 23, the second mux unit 31 outputs the coefficient value so that the filter is normally operated. You can read any number of coefficients.
본 발명에 따른 디지탈 티브이의 읽고 쓰기 가능한 필터는 매 클럭마다 계수 갱신을 할 수 있는 여과기를 계수의 읽고 쓰기가 가능하게 하여 다중 경로 간섭 제거기에서 유용하게 사용될 수 있다.The digital TV read / write filter according to the present invention can be usefully used in a multipath interference canceller by enabling the reading and writing of coefficients by a filter capable of updating coefficients every clock.
또한, 정상 동작 도중에 여과기의 계수를 읽어 다중경로 잡음의의 파워를 계산하므로써 인간의 인지 능력으로는 분간할 수 없는 차이를 분석하여 시스템의 성능 향상에 기여할 수 있는 효과가 있다.In addition, by calculating the power of the multipath noise by reading the coefficients of the filter during normal operation, it is possible to analyze the difference that cannot be distinguished by human cognitive ability, thereby contributing to the performance improvement of the system.
도 1은 일반적인 n-탭 필터의 구성을 설명하기 위한 블록도1 is a block diagram illustrating a configuration of a general n-tap filter.
도 2는 본 발명에 따른 디지탈 티브이의 읽고 쓰기 가능한 필터의 구성을 설명하기 위한 블록도2 is a block diagram illustrating a configuration of a digital TV read / write filter according to the present invention.
도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings
21 : 데이터 입력부 22, 26 : 먹스부21: data input unit 22, 26: mux unit
23 : 섀도우 계수 뱅크 24, 28 : 곱셈부23: shadow coefficient bank 24, 28: multiplication unit
25, 29 : 가산부 27 : 워킹 계수 뱅크25, 29: Adder 27: Working coefficient bank
30 : 리미터 30: limiter
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980000894A KR100519284B1 (en) | 1998-01-14 | 1998-01-14 | Read-write filter in digital tv |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980000894A KR100519284B1 (en) | 1998-01-14 | 1998-01-14 | Read-write filter in digital tv |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990065560A KR19990065560A (en) | 1999-08-05 |
| KR100519284B1 true KR100519284B1 (en) | 2005-11-25 |
Family
ID=37306246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980000894A KR100519284B1 (en) | 1998-01-14 | 1998-01-14 | Read-write filter in digital tv |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100519284B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0786995A (en) * | 1993-09-10 | 1995-03-31 | Mitsubishi Electric Corp | Adaptive equalizer and adaptive diveristy equalizer |
| US5416799A (en) * | 1992-08-10 | 1995-05-16 | Stanford Telecommunications, Inc. | Dynamically adaptive equalizer system and method |
| KR960006267A (en) * | 1994-07-21 | 1996-02-23 | 배순훈 | Channel equalizer |
| US5648987A (en) * | 1994-03-24 | 1997-07-15 | Samsung Electronics Co., Ltd. | Rapid-update adaptive channel-equalization filtering for digital radio receivers, such as HDTV receivers |
-
1998
- 1998-01-14 KR KR1019980000894A patent/KR100519284B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5416799A (en) * | 1992-08-10 | 1995-05-16 | Stanford Telecommunications, Inc. | Dynamically adaptive equalizer system and method |
| JPH0786995A (en) * | 1993-09-10 | 1995-03-31 | Mitsubishi Electric Corp | Adaptive equalizer and adaptive diveristy equalizer |
| US5648987A (en) * | 1994-03-24 | 1997-07-15 | Samsung Electronics Co., Ltd. | Rapid-update adaptive channel-equalization filtering for digital radio receivers, such as HDTV receivers |
| KR960006267A (en) * | 1994-07-21 | 1996-02-23 | 배순훈 | Channel equalizer |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990065560A (en) | 1999-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5068818A (en) | Hardware implemented moving average processor | |
| US5825809A (en) | Digital filter having an energy level detector for selecting a coefficient | |
| JP2006121680A (en) | Adaptive equalizer and method for the same | |
| US4817025A (en) | Digital filter | |
| US5966314A (en) | Finite impulse response filter | |
| JP3135902B2 (en) | Automatic equalizer and semiconductor integrated circuit | |
| US7046723B2 (en) | Digital filter and method for performing a multiplication based on a look-up table | |
| US6018754A (en) | Apparatus for filtering a signal utilizing recursion and decimation | |
| US5586068A (en) | Adaptive electronic filter | |
| US6202074B1 (en) | Multiplierless digital filtering | |
| US4958311A (en) | Composite finite impulse response digital filter | |
| JPH082014B2 (en) | Multi-stage digital filter | |
| KR100519284B1 (en) | Read-write filter in digital tv | |
| US7945610B2 (en) | Convolution operation circuit | |
| US6138132A (en) | High speed ROM-based nyquist fir filter | |
| EP0988699B1 (en) | Sharing resources in a digital filter | |
| US5898731A (en) | Auto-coefficient renewal digital channel equalizer | |
| US6275835B1 (en) | Finite impulse response filter and method | |
| Khan et al. | A new high performance VLSI architecture for LMS adaptive filter using distributed arithmetic | |
| US6411976B1 (en) | Efficient filter implementation | |
| US5701262A (en) | Tab coefficient updating device of finite impulse-responding adaptive digital filter | |
| JP2856064B2 (en) | Digital filter | |
| KR100260747B1 (en) | Finite impulse response filter and filtering method thereof | |
| US6944218B2 (en) | Adaptive filter having a small circuit scale with a low power consumption and tap-coefficients updating method of adaptive filter | |
| KR100277948B1 (en) | Filter Coefficient Update Method and Circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |